JPH09243995A - Active matrix array, liquid crystal display device and its drive method - Google Patents

Active matrix array, liquid crystal display device and its drive method

Info

Publication number
JPH09243995A
JPH09243995A JP5355496A JP5355496A JPH09243995A JP H09243995 A JPH09243995 A JP H09243995A JP 5355496 A JP5355496 A JP 5355496A JP 5355496 A JP5355496 A JP 5355496A JP H09243995 A JPH09243995 A JP H09243995A
Authority
JP
Japan
Prior art keywords
liquid crystal
thin film
pixel
circuit
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5355496A
Other languages
Japanese (ja)
Inventor
Tetsuya Kawamura
哲也 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5355496A priority Critical patent/JPH09243995A/en
Publication of JPH09243995A publication Critical patent/JPH09243995A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To contribute to low power consumption in a liquid crystal display system using a TFT or a computer system such as a personal portable terminal (PDA), etc., using it. SOLUTION: A latch circuit 3 storing an image data signal and a drive signal generation circuit 4 driving a liquid crystal 8 based on the image data signal stored in the latch circuit 3 are provided answering to each of plural pixels arranged in matrix. Further, a set of a scanning line, a data signal line, the latch circuit, the drive signal generation circuit and a pixel electrode is made a sub-pixel, and each pixel is constituted of plural sub-pixels, and an area ratio of the pixel electrode of each sub-pixel is changed nearly twice each.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は薄膜トランジスタ
(以下TFTと略す)を用いたアクティブマトリックス
アレイとこれを用いた液晶表示装置及びその駆動方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix array using thin film transistors (hereinafter abbreviated as TFT), a liquid crystal display device using the same, and a driving method thereof.

【0002】[0002]

【従来の技術】TFTを用いた液晶表示装置は高画質の
画像表示が可能なフラットパネルディスプレイとして、
現在ではノートパソコン、カーナビゲーションシステ
ム、TVモニタ、計測機器、その他の情報機器など広い
分野で使われるようになった。図6は従来のTFTを用
いた液晶表示装置の要部の回路図である。画面部100
には画素101がマトリックス状に配置され、各画素は
縦横に形成された走査線(横配線)102とデータ信号
線(縦配線)103とに接続されている。周辺駆動回路
である走査回路104とデータ信号回路105とが設け
られ、走査線102が走査回路104に、データ信号線
103がデータ信号回路105に、それぞれ接続されて
いる。さらに、各画素101に備えられた付加容量の固
定電位側の共通配線106と、その接続回路107が設
けられている。但し、付加容量の共通配線及び接続回路
を別途設けないで、前段の走査線を兼用する構成のもの
もある。液晶表示装置の用途によって画素の数は様々で
あるが、数万画素の少ないものから300万画素を越え
る大容量のものまで商品化されている。
2. Description of the Related Art A liquid crystal display device using a TFT is a flat panel display capable of displaying high quality images.
Nowadays, it is used in a wide range of fields such as laptop computers, car navigation systems, TV monitors, measuring instruments, and other information devices. FIG. 6 is a circuit diagram of a main part of a liquid crystal display device using a conventional TFT. Screen part 100
The pixels 101 are arranged in a matrix, and each pixel is connected to a scanning line (horizontal wiring) 102 and a data signal line (vertical wiring) 103 formed vertically and horizontally. A scan circuit 104 which is a peripheral driver circuit and a data signal circuit 105 are provided, and the scan line 102 is connected to the scan circuit 104 and the data signal line 103 is connected to the data signal circuit 105. Further, a common wiring 106 on the fixed potential side of the additional capacitor provided in each pixel 101 and a connection circuit 107 for the common wiring 106 are provided. However, there is also a configuration in which a common line for an additional capacitor and a connection circuit are not separately provided and the scanning line in the preceding stage is also used. Although the number of pixels varies depending on the application of the liquid crystal display device, it has been commercialized from a small number of tens of thousands of pixels to a large capacity of more than 3 million pixels.

【0003】図7は一つの画素101の回路図である。
画素トランジスタ(この図の場合nチャンネルTFT)
110のゲートが走査線102に接続され、ドレイン又
はソースがデータ信号線103又は画素電極111に接
続されている、この画素電極111と対向電極112と
の間に、配向処理されたTN液晶等の液晶層113が狭
持され、これに偏光板等を組み合わせて液晶表示が可能
になる。コンデンサ114は画像信号の保持時間をかせ
ぐ付加容量である。
FIG. 7 is a circuit diagram of one pixel 101.
Pixel transistor (n-channel TFT in this figure)
A gate of 110 is connected to the scanning line 102, and a drain or a source thereof is connected to the data signal line 103 or the pixel electrode 111. Between the pixel electrode 111 and the counter electrode 112, an alignment-treated TN liquid crystal or the like is formed. The liquid crystal layer 113 is sandwiched, and a liquid crystal display can be performed by combining it with a polarizing plate or the like. The capacitor 114 is an additional capacitor that earns the holding time of the image signal.

【0004】以上の構成のうち、対向電極と液晶層を除
いた部分がアクティブマトリックスアレイとしてガラス
基板上に形成されている。なお、ポリシリコン薄膜トラ
ンジスタを使って、走査回路104とデータ信号回路1
05を同じガラス基板上に作成する場合もある(周辺駆
動回路内蔵型アクティブマトリックスアレイ)。
In the above structure, the portion excluding the counter electrode and the liquid crystal layer is formed on the glass substrate as an active matrix array. The scanning circuit 104 and the data signal circuit 1 are formed by using a polysilicon thin film transistor.
In some cases, 05 is formed on the same glass substrate (peripheral drive circuit built-in active matrix array).

【0005】図8は従来のTFTを用いた液晶表示装置
の駆動波形の模式図である。画面内のある一つの画素に
着目して、その駆動波形を示したものである。120は
走査線102に印加された走査信号であり、121はデ
ータ信号線103に印加された駆動信号であり、122
は対向電極112の電位(対向電極電位)である。走査
信号120が正のパルスに立ち上がったタイミングで画
素トランジスタ110がオン状態となり、画素電極に駆
動信号が書き込まれ、画素電極電位123が画素電極に
出現する。このとき液晶層113には電圧Vsigが印加
されることになる。
FIG. 8 is a schematic diagram of drive waveforms of a liquid crystal display device using a conventional TFT. The drive waveform is shown focusing on one pixel in the screen. Reference numeral 120 is a scanning signal applied to the scanning line 102, 121 is a drive signal applied to the data signal line 103, and 122.
Is the potential of the counter electrode 112 (counter electrode potential). At the timing when the scanning signal 120 rises to a positive pulse, the pixel transistor 110 is turned on, a drive signal is written in the pixel electrode, and the pixel electrode potential 123 appears in the pixel electrode. At this time, the voltage Vsig is applied to the liquid crystal layer 113.

【0006】走査信号120の正パルス期間の終了に伴
って画素トランジスタ110がオフ状態になると、Vsi
gはリーク電流や液晶層の誘電緩和などによって時間と
ともに徐々に減衰する。図8の場合、期間aで明状態、
期間bで暗状態、期間cで明状態(偏光板の使い方で明
暗の反転可能)となるように駆動している。この間、周
辺駆動回路(走査回路104、データ信号回路105
等)は常に動作していることになる。以上に説明したT
FTを用いた液晶表示装置の詳細については、例えば
「フラットパネルディスプレイ’91」(日経BP社、
1990年11月26日発行)の80〜96頁、その
他、多くの雑誌や論文誌で紹介されている。
When the pixel transistor 110 is turned off at the end of the positive pulse period of the scanning signal 120, Vsi
g gradually decreases with time due to leakage current and dielectric relaxation of the liquid crystal layer. In the case of FIG. 8, a bright state in the period a,
The driving is performed so that the period b is a dark state and the period c is a bright state (brightness and darkness can be reversed by using a polarizing plate). During this period, the peripheral drive circuit (scanning circuit 104, data signal circuit 105
Etc.) are always working. T described above
For details of the liquid crystal display device using the FT, for example, “Flat Panel Display '91” (Nikkei BP,
80-96 pages (issued on November 26, 1990) and many other magazines and journals.

【0007】[0007]

【発明が解決しようとする課題】液晶表示装置は、CR
Tモニタと比較して消費電力が格段に少ないことも優れ
た特徴の一つであり、ノートパソコン等で広く使用され
ている大きな理由である。しかしながら特に携帯性が要
求される用途など、商用電源を使うことが困難な用途で
は、さらなる低消費電力化が望まれている。たとえばT
FTを用いた液晶表示装置は高画質であることから、パ
ーソナル携帯端末(PDA)や、これに電話機能、TV
機能等を組み合わせた携帯型のマルチメディア端末に、
TFTを用いた液晶表示装置を搭載することが期待され
る。
A liquid crystal display device is a CR
One of the outstanding features is that the power consumption is much lower than that of the T monitor, which is a major reason why it is widely used in notebook computers and the like. However, particularly in applications where it is difficult to use a commercial power source, such as applications requiring portability, further reduction in power consumption is desired. For example, T
Since the liquid crystal display device using FT has high image quality, a personal portable terminal (PDA), a telephone function, a TV
For portable multimedia terminals that combine functions,
It is expected that a liquid crystal display device using a TFT will be mounted.

【0008】ところが、従来のTFTを用いた液晶表示
装置ではバックライトを用いない反射型でも数100m
W〜数Wの電力が必要なためバッテリーでの使用可能時
間が短く、本格的な普及のためには液晶表示装置の抜本
的な低消費電力化が必要である(もちろんその他の周辺
回路の低消費電力化も重要である)。
However, in a liquid crystal display device using a conventional TFT, even a reflective type that does not use a backlight is several hundred meters.
Since it requires electric power of W to several W, the usable time of the battery is short, and drastic reduction of power consumption of the liquid crystal display device is necessary for full-scale popularization (of course, other peripheral circuits have low power consumption). Power consumption is also important).

【0009】そこで、本発明は、TFTを用いた液晶表
示システム又はこれを用いたPDA等のコンピュータシ
ステムの低消費電力化に寄与することができるアクティ
ブマトリックスアレイと液晶表示装置、及びその駆動方
法を提供することを目的とする。
Therefore, the present invention provides an active matrix array and a liquid crystal display device which can contribute to lower power consumption of a liquid crystal display system using a TFT or a computer system such as a PDA using the same, and a driving method thereof. The purpose is to provide.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に、本発明によるアクティブマトリックスアレイ及びそ
れを用いた液晶表示装置は、マトリックス状に配置され
た複数の画素のそれぞれに対応させて、画像データ信号
を記憶するラッチ回路と、そのラッチ回路に記憶された
画像データ信号に基づいて液晶を駆動する駆動信号を発
生する駆動信号発生回路とが設けられていることを特徴
とする。
In order to achieve the above object, an active matrix array according to the present invention and a liquid crystal display device using the same are provided with an image corresponding to each of a plurality of pixels arranged in a matrix. It is characterized in that a latch circuit for storing a data signal and a drive signal generation circuit for generating a drive signal for driving a liquid crystal based on the image data signal stored in the latch circuit are provided.

【0011】そして、このような液晶表示装置の本発明
による駆動方法は、各画素に設けられたラッチ回路に画
像データ信号を記憶し、その記憶された画像データに基
づいて、所定の周期で極性が反転する駆動信号を駆動信
号発生回路によって複数回継続して発生することを特徴
とする。
According to the driving method of the present invention for such a liquid crystal display device, an image data signal is stored in a latch circuit provided in each pixel, and a polarity is set at a predetermined cycle based on the stored image data. Is generated continuously by a drive signal generating circuit a plurality of times.

【0012】上記のような本発明のアクティブマトリッ
クスアレイ、液晶表示装置、及びその駆動方法の特徴に
ついて、以下に従来例と比較しながら説明を加える。T
FTを用いた液晶表示装置において消費電力を低減する
には周辺駆動回路の消費電力を抑制することが大きな効
果を生む。そこで単純に従来の駆動法において駆動回路
を間欠的に動作させた場合を考えてみる。図9は、図8
を用いて説明した従来の駆動方法において1/8の時間
だけ周辺駆動回路を動作させた場合の駆動波形を示して
いる。図9の場合、1画面のデータを書き込んだ後、7
画面のデータを処理せずに無視している。また、図8の
場合と同様に、期間aで明状態、期間bで暗状態、期間
cで明状態をそれぞれ表示している。この場合も走査信
号130に正のパルスが印加されたときに駆動信号13
1が画素電極に書き込まれる、画素電極電位132はそ
の後徐々に減衰し、次の周辺駆動回路の動作まで、即ち
走査線130に正のパルスが印加されるまで長期間画像
信号が更新されないため、液晶にかかる電圧は大きく変
動することになる。
The features of the above-described active matrix array, liquid crystal display device, and driving method thereof according to the present invention will be described below in comparison with a conventional example. T
In order to reduce the power consumption in the liquid crystal display device using the FT, suppressing the power consumption of the peripheral drive circuit has a great effect. Therefore, let us consider a case where the drive circuit is operated intermittently in the conventional drive method. FIG. 9 shows FIG.
The driving waveforms when the peripheral driving circuit is operated for ⅛ time in the conventional driving method described using FIG. In the case of FIG. 9, after writing one screen of data, 7
The screen data is not processed and ignored. As in the case of FIG. 8, the bright state is displayed in the period a, the dark state is displayed in the period b, and the bright state is displayed in the period c. Also in this case, when the positive pulse is applied to the scanning signal 130, the driving signal 13
1 is written in the pixel electrode, the pixel electrode potential 132 is gradually attenuated thereafter, and the image signal is not updated for a long time until the next operation of the peripheral drive circuit, that is, until a positive pulse is applied to the scan line 130. The voltage applied to the liquid crystal will vary greatly.

【0013】このような状況では以下のような副作用が
発生し、実際には表示が非常に劣悪なものになる。 (a)Vsigが変動し、しかも極性反転期間が長いため
画面に著しいフリッカが観察される。 (b)Vsigの減衰分のためコントラストが低下する。 (c)液晶の正確な交流駆動が損なわれ寿命が短くな
る。
In such a situation, the following side effects occur, and the display is actually very poor. (A) Vsig fluctuates, and since the polarity reversal period is long, significant flicker is observed on the screen. (B) The contrast decreases due to the attenuation of Vsig. (C) Accurate AC driving of the liquid crystal is impaired and the life is shortened.

【0014】また、表示容量にも依存するが、画面を順
次走査する形で駆動信号を画素に書き込む際、通常の画
像信号を処理するには画像信号源の転送レートと同等以
上の数MHz〜100MHzでの高速動作が周辺駆動回
路に要求される。また書き込み時の負荷についても、実
際には画素容量の10〜100倍程度の大きなデータ信
号線の配線容量を充放電することになる。さらに、従来
の駆動では表示内容に変化が無い場合でも、フリッカ防
止のため常時周辺駆動回路を動かす必要がある。
Although it depends on the display capacity, when writing a drive signal to a pixel in the form of sequentially scanning the screen, in order to process a normal image signal, a transfer rate of the image signal source is equal to or higher than several MHz. High speed operation at 100 MHz is required for the peripheral drive circuit. As for the load at the time of writing, the wiring capacitance of the data signal line, which is about 10 to 100 times the pixel capacitance, is actually charged and discharged. Further, even if the display contents do not change in the conventional driving, it is necessary to constantly move the peripheral driving circuit to prevent flicker.

【0015】これに対し、本発明の構成では、画素ごと
にラッチ回路と駆動信号発生回路とが設けられ、周辺駆
動回路の停止期間であっても各画素に記憶された画像デ
ータに基づいて、所定の周期で極性が反転する駆動信号
を駆動信号発生回路によって複数回継続して発生する。
つまり、画素内のラッチ回路に画像データ信号を蓄え、
その後は周辺駆動回路を停止(または待機)状態とし、
極性反転させた駆動信号の発生は各画素レベルで並列し
て行われることになる。この並列処理は数kHz〜10
kHz相当の処理速度(通常の動画表示は20〜10m
sの周期で画面を書き換えるので、その1%程度で良
い)で十分である。また書き換え負荷はほぼ画素容量に
等しく、1画面分の駆動信号の極性反転による書き換え
時の容量負荷は従来に比べて1/10〜1/100程度
に軽減される。
On the other hand, in the configuration of the present invention, the latch circuit and the drive signal generating circuit are provided for each pixel, and even when the peripheral drive circuit is stopped, based on the image data stored in each pixel, A drive signal whose polarity is inverted in a predetermined cycle is continuously generated by the drive signal generation circuit a plurality of times.
That is, the image data signal is stored in the latch circuit in the pixel,
After that, stop (or wait) the peripheral drive circuit,
The generation of the drive signal whose polarity is inverted is performed in parallel at each pixel level. This parallel processing is several kHz to 10
Processing speed equivalent to kHz (normal video display is 20 to 10 m
Since the screen is rewritten in a cycle of s, about 1% thereof is sufficient). Further, the rewriting load is almost equal to the pixel capacity, and the capacity load at the time of rewriting due to the polarity inversion of the drive signal for one screen is reduced to about 1/10 to 1/100 as compared with the conventional case.

【0016】このような理由により周辺駆動回路の停止
期間の消費電力は大幅に低減される。一般に消費電力は
周波数と負荷となる容量に比例するため、周辺駆動回路
停止時の消費電力は極めて小さくなる。またフリッカが
認識されにくい間隔で正確な交流駆動が可能なため前述
の(a)〜(c)のような副作用は発生しない。
For this reason, the power consumption during the suspension period of the peripheral drive circuit is greatly reduced. In general, the power consumption is proportional to the frequency and the capacity serving as a load, so the power consumption when the peripheral drive circuit is stopped is extremely small. Further, since the AC drive can be accurately performed at intervals at which flicker is difficult to be recognized, the side effects such as (a) to (c) described above do not occur.

【0017】好ましくは、走査線とデータ信号線と前記
ラッチ回路と前記駆動信号発生回路と画素電極との組を
一つのサブ画素とし、各画素を複数のサブ画素で構成
し、各サブ画素の画素電極の面積比をおおむね2倍ずつ
変化させることにより、階調表示も可能になる。
Preferably, a set of the scanning line, the data signal line, the latch circuit, the drive signal generating circuit, and the pixel electrode constitutes one sub-pixel, each pixel is composed of a plurality of sub-pixels, and each sub-pixel is composed of a plurality of sub-pixels. Gradation display is also possible by changing the area ratio of the pixel electrodes by approximately twice.

【0018】また、具体的な構成として、各画素に設け
られたラッチ回路及び駆動信号発生回路がガラス基板上
に形成されたポリシリコン薄膜トランジスタ回路で形成
されている構造が好ましい。さらに、周辺回路も同時に
ポリシリコン薄膜トランジスタ回路で形成することが好
ましい。その他の好ましい具体構成については後に詳し
く述べる。
As a concrete structure, it is preferable that the latch circuit and the drive signal generating circuit provided in each pixel are formed of a polysilicon thin film transistor circuit formed on a glass substrate. Further, it is preferable that the peripheral circuits are simultaneously formed of polysilicon thin film transistor circuits. Other preferable specific configurations will be described in detail later.

【0019】[0019]

【発明の実施の形態】以下に、本発明の好ましい実施形
態を実施例と図面に基づいて説明する。 [実施例1]図1に、本発明の実施例による液晶表示装
置の一つの画素の回路構成を示す。走査線(横配線)1
とデータ信号線(縦配線)2とにラッチ(メモリ)回路
3が接続されている。このラッチ回路3は走査線1に選
択パルスが入力されたときデータ信号線2に印加されて
いる画像データ信号を記憶する機能を有する。ラッチ回
路3には駆動信号発生回路4が接続され、この駆動信号
発生回路4は、ラッチ回路に記憶されたデータと、第1
の制御信号線5aに印加された制御信号と、第2の制御
信号線5bに印加された制御信号とに基づいて液晶駆動
信号を発生し画素電極6に与える。配向処理されたTN
液晶層8は対向電極7と画素電極6との間の電位差で駆
動される。このような回路構成を有する液晶表示装置
は、ガラス基板上に低温プロセス(基板加熱温度650
℃以下)で形成したCMOSポリシリコン薄膜トランジ
スタにより、各回路要素を周辺駆動回路とともに作り込
んだアクティブマトリックスアレイと、対向基板と、液
晶等で構成した。
BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of the present invention will be described below with reference to Examples and the drawings. [Embodiment 1] FIG. 1 shows a circuit configuration of one pixel of a liquid crystal display device according to an embodiment of the present invention. Scan line (horizontal wiring) 1
A latch (memory) circuit 3 is connected to and the data signal line (vertical wiring) 2. The latch circuit 3 has a function of storing the image data signal applied to the data signal line 2 when the selection pulse is input to the scanning line 1. A drive signal generating circuit 4 is connected to the latch circuit 3, and the drive signal generating circuit 4 stores the data stored in the latch circuit and the first signal.
A liquid crystal drive signal is generated based on the control signal applied to the control signal line 5a and the control signal applied to the second control signal line 5b and applied to the pixel electrode 6. TN with orientation treatment
The liquid crystal layer 8 is driven by the potential difference between the counter electrode 7 and the pixel electrode 6. A liquid crystal display device having such a circuit configuration is manufactured by a low temperature process (substrate heating temperature 650) on a glass substrate.
A CMOS polysilicon thin film transistor formed at (° C. or less) is used to form an active matrix array in which each circuit element is formed together with a peripheral drive circuit, a counter substrate, and liquid crystal.

【0020】図1に示すように、ラッチ回路3はnチャ
ンネル薄膜トランジスタ(A)とコンデンサC1とで構
成され、コンデンサC1の一方の電極は共通配線9に接
続されている。駆動信号発生回路4はnチャンネル薄膜
トランジスタ(B)及びpチャンネル薄膜トランジスタ
(C)とで構成され、薄膜トランジスタ(B)及び
(C)のゲート電極はラッチ回路3の薄膜トランジスタ
(A)のドレイン電極に接続されている。薄膜トランジ
スタ(B)及び(C)のドレイン電極は画素電極6に接
続され、薄膜トランジスタ(B)のソース電極は第1の
制御信号線5aに接続され、薄膜トランジスタ(C)の
ソース電極は第2の制御信号線5bに接続されてアクテ
ィブマトリックスアレイが構成されている。なお付加容
量であるコンデンサC1は薄膜トランジスタ(B)及び
(C)のゲート電極容量で代用してもよい。このような
回路構成の画素を図6に示した従来例の構成と同様にマ
トリックス状に配列して液晶表示装置を構成した。
As shown in FIG. 1, the latch circuit 3 is composed of an n-channel thin film transistor (A) and a capacitor C1, and one electrode of the capacitor C1 is connected to a common wiring 9. The drive signal generating circuit 4 is composed of an n-channel thin film transistor (B) and a p-channel thin film transistor (C), and the gate electrodes of the thin film transistors (B) and (C) are connected to the drain electrode of the thin film transistor (A) of the latch circuit 3. ing. The drain electrodes of the thin film transistors (B) and (C) are connected to the pixel electrode 6, the source electrode of the thin film transistor (B) is connected to the first control signal line 5a, and the source electrode of the thin film transistor (C) is second control. An active matrix array is formed by being connected to the signal line 5b. The capacitor C1 which is the additional capacitance may be replaced with the gate electrode capacitance of the thin film transistors (B) and (C). A liquid crystal display device is constructed by arranging the pixels having such a circuit configuration in a matrix like the configuration of the conventional example shown in FIG.

【0021】上記のように構成した液晶表示装置の(一
つの画素に着目した)駆動波形を図2に示す。従来例の
図8と同様に、例えば期間aで明状態、期間bで暗状
態、期間cで明状態となるように駆動する場合の波形を
模式的に示したものである。図2において、走査信号1
0に選択パルス(正パルス)が現れたときのデータ信号
線の信号16がラッチ回路3に記憶される。11が記憶
された信号であり、この実施例の場合、期間bの暗状態
ではHレベルのディジタル信号が、期間aと期間cの明
状態ではLレベルのディジタル信号が保持される。
FIG. 2 shows drive waveforms (focusing on one pixel) of the liquid crystal display device configured as described above. Similar to FIG. 8 of the conventional example, the waveforms in the case of driving so as to be in a bright state in the period a, a dark state in the period b, and a bright state in the period c are schematically shown. In FIG. 2, scan signal 1
The signal 16 of the data signal line when the selection pulse (positive pulse) appears at 0 is stored in the latch circuit 3. 11 is a stored signal. In this embodiment, the H level digital signal is held in the dark state of the period b, and the L level digital signal is held in the bright state of the periods a and c.

【0022】駆動信号発生回路4は、このラッチ回路3
に記憶された画像データ信号11に基づいて、液晶層に
電圧をかけるための駆動信号を発生する。この駆動電圧
は、NTSC方式に対応して1/60秒毎に設定した↑
印のタイミング毎に極性が反転するように出力する。本
実施例では対向電極電位13も上記のタイミング毎に極
性を反転させている。そして、第1の制御信号線5aに
対向電極電位13と逆相の信号17を印加し、第2の制
御信号線5bに対向電極電位と同相の信号18を印加し
ている。
The drive signal generating circuit 4 is provided with the latch circuit 3
A drive signal for applying a voltage to the liquid crystal layer is generated based on the image data signal 11 stored in. This drive voltage was set every 1/60 seconds according to the NTSC system.
Output is made so that the polarity is inverted at each mark timing. In this embodiment, the polarity of the counter electrode potential 13 is also inverted at each of the above timings. Then, a signal 17 in phase with the counter electrode potential 13 is applied to the first control signal line 5a, and a signal 18 in phase with the counter electrode potential is applied to the second control signal line 5b.

【0023】ラッチ回路3に記憶された画像データ11
がHレベルのときは図1の回路でnチャンネル薄膜トラ
ンジスタ(B)がオン状態、pチャンネル薄膜トランジ
スタ(C)がオフ状態となり画素電極6には信号17が
書き込まれる。なお、画像データ11のHレベルは、ラ
ッチ回路3を構成するコンデンサC1の放電によって、
図2に示すように徐々に低下するが、所定の期間は上記
のようにトランジスタ(B)をオン、トランジスタ
(C)をオフに維持するために必要な電圧レベルより下
がらないように、コンデンサC1の容量等が設定されて
いる。
Image data 11 stored in the latch circuit 3
Is high, the n-channel thin film transistor (B) is turned on and the p-channel thin film transistor (C) is turned off in the circuit of FIG. 1, and the signal 17 is written in the pixel electrode 6. Note that the H level of the image data 11 is changed by the discharge of the capacitor C1 forming the latch circuit 3.
Although it gradually decreases as shown in FIG. 2, the capacitor C1 does not fall below the voltage level required to keep the transistor (B) on and the transistor (C) off for a predetermined period as described above. The capacity etc. are set.

【0024】逆に、ラッチ回路3に記憶された画像デー
タ11がLレベルのときはnチャンネル薄膜トランジス
タ(B)がオフ状態、pチャンネル薄膜トランジスタ
(C)がオン状態となり画素電極6には信号18が書き
込まれることになる。したがって、画素電極電位は図2
に12で示すような波形となる。
On the contrary, when the image data 11 stored in the latch circuit 3 is at L level, the n-channel thin film transistor (B) is turned off, the p-channel thin film transistor (C) is turned on, and the signal 18 is applied to the pixel electrode 6. Will be written. Therefore, the pixel electrode potential is as shown in FIG.
The waveform becomes as indicated by 12.

【0025】また、従来のMHzクラスの高速で動作す
る周辺駆動回路(図6の走査回路104及びデータ信号
回路105等)に相当する回路は、図9の場合と同様に
1枚の画面を書き込む期間だけ動作させている。図2で
は全体の1/8の期間である動作期間14だけ周辺駆動
回路を動作させ、他の期間15は動作を停止している。
A circuit corresponding to the conventional peripheral driving circuit (such as the scanning circuit 104 and the data signal circuit 105 in FIG. 6) operating at a high speed in the MHz class writes one screen as in the case of FIG. It operates only for a period. In FIG. 2, the peripheral drive circuit is operated only during the operation period 14 which is 1/8 of the entire period, and the operation is stopped during the other period 15.

【0026】周辺駆動回路の停止期間(つまり待機期
間)15において、↑印のタイミングで極性反転を行う
際、駆動信号の書き換えは画面内の各画素全体で一括し
て並列処理される。このようにして、液晶にかかる電圧
Vsigは周辺駆動回路の停止期間においても正確に交流
駆動されることになる。図面には示していないが、この
液晶表示装置を駆動するため周辺回路の停止機構及び制
御信号系を加えて液晶表示システムを構成した。
When the polarity inversion is performed at the timing ↑ in the stop period (that is, the standby period) 15 of the peripheral drive circuit, the rewriting of the drive signal is collectively processed in parallel for all the pixels in the screen. In this way, the voltage Vsig applied to the liquid crystal is accurately AC-driven even during the period in which the peripheral drive circuit is stopped. Although not shown in the drawing, a liquid crystal display system was constructed by adding a stop mechanism of peripheral circuits and a control signal system for driving the liquid crystal display device.

【0027】以上のようにアクティブマトリックスアレ
イと液晶表示装置を構成し、その駆動方法において周辺
駆動回路を7/8の期間停止することにより、消費電力
を大幅に低減することができた。また周辺駆動回路停止
に伴うフリッカの増大、コントラストの低下、寿命の短
縮といった問題は発生しなかった。もちろん周辺駆動回
路の停止期間を7/8に限る必要はなく、用途に応じて
長くしたり短くしたりできる。また、ガラス基板上のポ
リシリコン薄膜トランジスタ回路を用いて停止期間に対
応する回路を周辺駆動回路と同時に作製すれば、非常に
効率の良いシステムとなる。
By constructing the active matrix array and the liquid crystal display device as described above and stopping the peripheral drive circuit during the period of 7/8 in the driving method, the power consumption could be greatly reduced. In addition, there were no problems such as an increase in flicker, a decrease in contrast, and a shortened life due to the stop of the peripheral drive circuit. Of course, it is not necessary to limit the stop period of the peripheral drive circuit to 7/8, and it can be lengthened or shortened depending on the application. If a circuit corresponding to the stop period is manufactured at the same time as the peripheral drive circuit by using the polysilicon thin film transistor circuit on the glass substrate, the system becomes very efficient.

【0028】[実施例2]次に、本発明の別の実施例に
おける一つの画素の回路図を図3に示す。走査線とデー
タ信号線とラッチ回路と駆動信号発生回路と画素電極の
組を一つのサブ画素とし、一つ画素に対し2組のサブ画
素を設置し、各サブ画素の画素電極の面積比を2倍変化
させている。すなわちサブ画素(1)とサブ画素(2)
には実施例1と同様の構成のものが設置されてている
が、サブ画素(1)のサブ画素電極22とサブ画素
(2)のサブ画素電極23との面積比が1:2に設定さ
れている。図4にその様子を示している。この構成の場
合、サブ画素(1)のデータ信号配線20とサブ画素
(2)のデータ信号配線21とに印加するデータをHレ
ベルとLレベルで組み合わせ、前述の実施例1と同様の
駆動を行うと、4段階の表示強度が表現できるようにな
る。
[Embodiment 2] A circuit diagram of one pixel in another embodiment of the present invention is shown in FIG. A set of the scanning line, the data signal line, the latch circuit, the drive signal generation circuit, and the pixel electrode is set as one sub-pixel, and two sets of sub-pixels are installed for each pixel, and the area ratio of the pixel electrode of each sub-pixel is set. It is changing twice. That is, sub-pixel (1) and sub-pixel (2)
The same structure as that of the first embodiment is installed in the first embodiment, but the area ratio between the sub pixel electrode 22 of the sub pixel (1) and the sub pixel electrode 23 of the sub pixel (2) is set to 1: 2. Has been done. This is shown in FIG. In the case of this configuration, the data applied to the data signal wiring 20 of the sub-pixel (1) and the data signal wiring 21 of the sub-pixel (2) are combined at the H level and the L level, and the same driving as in the first embodiment described above is performed. By doing so, four levels of display strength can be expressed.

【0029】図5は図3に示した回路構成で作製した反
射型液晶表示装置の部分断面図を示したものである。3
0はガラス基板、31はTFTのアンダーコート膜、3
2はnチャンネル薄膜トランジスタ(B)、33はpチ
ャンネル薄膜トランジスタ(C)である。34は配線
群、35は層間絶縁膜、36は表面に細かい凹凸処理を
施した反射電極、37は対向電極、39は液晶層であり
配向膜38を使って配向処理されて2枚のガラス基板の
間に封じこまれる。
FIG. 5 is a partial sectional view of a reflection type liquid crystal display device manufactured with the circuit configuration shown in FIG. 3
0 is a glass substrate, 31 is a TFT undercoat film, 3
Reference numeral 2 is an n-channel thin film transistor (B), and 33 is a p-channel thin film transistor (C). Reference numeral 34 is a wiring group, 35 is an interlayer insulating film, 36 is a reflective electrode having a finely roughened surface, 37 is a counter electrode, 39 is a liquid crystal layer, and two glass substrates are aligned by using an alignment film 38. Is trapped in between.

【0030】本実施例のアクティブマトリックスアレイ
とそれを用いた液晶表示装置によれば、階調表示も可能
な状態で消費電力を低減できる。本実施例では一つの画
素に2つのサブ画素を形成したが、サブ画素の数をもっ
と増やしてもよい。たとえば一つの画素を6分割し、各
サブ画素電極の面積をほぼ2倍ずつ変化させる(すなわ
ち面積比1:2:4:8:16:32とする)ことによ
り、64階調の表示が可能となる。
According to the active matrix array of this embodiment and the liquid crystal display device using the same, the power consumption can be reduced in the state where gradation display is possible. In this embodiment, two sub pixels are formed in one pixel, but the number of sub pixels may be increased. For example, one pixel is divided into six, and the area of each sub-pixel electrode is changed approximately twice (that is, the area ratio is set to 1: 2: 4: 8: 16: 32), whereby display of 64 gradations is possible. Becomes

【0031】[0031]

【発明の効果】以上説明したように、本発明によれば、
TFTを用いた液晶表示装置において、極めて効果的に
消費電力を低減できる。また階調表示も可能である。こ
れにより、1回の充電で長時間動作が可能な携帯端末な
ど、高性能な製品の実現に寄与することができる。
As described above, according to the present invention,
In a liquid crystal display device using a TFT, power consumption can be reduced extremely effectively. Further, gradation display is also possible. As a result, it is possible to contribute to the realization of a high-performance product such as a mobile terminal that can operate for a long time with one charge.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る液晶表示装置の一つの画
素の回路図
FIG. 1 is a circuit diagram of one pixel of a liquid crystal display device according to an embodiment of the present invention.

【図2】図1の液液晶表示装置の一つの画素に着目した
駆動波形の模式図
FIG. 2 is a schematic diagram of a drive waveform focusing on one pixel of the liquid crystal display device of FIG.

【図3】本発明の別の実施例に係る液晶表示装置の一つ
の画素の回路図
FIG. 3 is a circuit diagram of one pixel of a liquid crystal display device according to another embodiment of the present invention.

【図4】図3の液晶表示装置の一つの画素を構成する複
数のサブ画素の面積比を示す図
FIG. 4 is a diagram showing an area ratio of a plurality of sub-pixels constituting one pixel of the liquid crystal display device of FIG.

【図5】図3の画素を用いて構成した反射型液晶表示装
置の断面図
5 is a cross-sectional view of a reflective liquid crystal display device configured using the pixels of FIG.

【図6】TFTを用いた従来の液晶表示装置の要部の回
路図
FIG. 6 is a circuit diagram of a main part of a conventional liquid crystal display device using a TFT.

【図7】従来の液晶表示装置の一つの画素の回路図FIG. 7 is a circuit diagram of one pixel of a conventional liquid crystal display device.

【図8】従来の液晶表示装置の一つの画素に着目した駆
動波形の模式図
FIG. 8 is a schematic diagram of a drive waveform focusing on one pixel of a conventional liquid crystal display device.

【図9】従来の液晶表示装置において周辺駆動回路を間
欠的に動作させた場合の駆動波形の模式図
FIG. 9 is a schematic diagram of drive waveforms when a peripheral drive circuit is intermittently operated in a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

1 走査線 2 データ信号線 3 ラッチ回路 4 駆動回路発生回路 5a 第1の制御信号線 5b 第2の制御信号線 6 画素電極 7 対向電極 8 液晶層 9 共通電極 10 走査信号 11 ラッチ回路に記憶された画像データ信号 12 画像電極電位 13 対向電極電位 14 周辺駆動回路の動作期間 15 周辺駆動回路の停止期間 16 データ信号線の信号 17 第1の制御信号線に印加する信号 18 第2の制御信号線に印加する信号 20,21 データ信号線 22,23 サブ画素電極 30 ガラス基板 31 アンダーコート膜 32 nチャンネル薄膜トランジスタ(B) 33 pチャンネル薄膜トランジスタ(C) 34 配線群 35 層間絶縁膜 36 反射電極 37 対向電極 38 配向膜 39 液晶層 1 scan line 2 data signal line 3 latch circuit 4 drive circuit generating circuit 5a first control signal line 5b second control signal line 6 pixel electrode 7 counter electrode 8 liquid crystal layer 9 common electrode 10 scan signal 11 stored in a latch circuit Image data signal 12 image electrode potential 13 counter electrode potential 14 operation period of peripheral drive circuit 15 stop period of peripheral drive circuit 16 signal of data signal line 17 signal applied to first control signal line 18 second control signal line Signals applied to the electrodes 20,21 Data signal lines 22,23 Sub-pixel electrode 30 Glass substrate 31 Undercoat film 32 n-channel thin film transistor (B) 33 p-channel thin film transistor (C) 34 Wiring group 35 Inter-layer insulating film 36 Reflective electrode 37 Counter electrode 38 Alignment Film 39 Liquid Crystal Layer

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 マトリックス状に配置された複数の画素
のそれぞれに対応させて、画像データ信号を記憶するラ
ッチ回路と、そのラッチ回路に記憶された画像データ信
号に基づいて液晶を駆動する駆動信号を発生する駆動信
号発生回路とを設けたことを特徴とするアクティブマト
リックスアレイ。
1. A latch circuit for storing an image data signal corresponding to each of a plurality of pixels arranged in a matrix, and a drive signal for driving a liquid crystal based on the image data signal stored in the latch circuit. And a drive signal generating circuit for generating the active matrix array.
【請求項2】 走査線とデータ信号線と前記ラッチ回路
と前記駆動信号発生回路と画素電極との組を一つのサブ
画素とし、各画素を複数のサブ画素で構成し、各サブ画
素の画素電極の面積比をほぼ2倍ずつ変化させた請求項
1記載のアクティブマトリックスアレイ。
2. A set of a scanning line, a data signal line, the latch circuit, the drive signal generating circuit, and a pixel electrode is defined as one sub-pixel, and each pixel is composed of a plurality of sub-pixels. The active matrix array according to claim 1, wherein the area ratio of the electrodes is changed by about twice.
【請求項3】 前記ラッチ回路は、薄膜トランジスタ
(A)と静電容量成分とで構成され、前記薄膜トランジ
スタ(A)のゲート電極は横配線である走査線に接続さ
れ、前記薄膜トランジスタ(A)のソース電極は縦配線
であるデータ信号線に接続され、前記薄膜トランジスタ
(A)のドレイン電極は前記静電容量成分と前記駆動信
号発生回路とに接続されている請求項1又は2記載のア
クティブマトリックスアレイ。
3. The latch circuit comprises a thin film transistor (A) and a capacitance component, a gate electrode of the thin film transistor (A) is connected to a scanning line which is a horizontal wiring, and a source of the thin film transistor (A). 3. The active matrix array according to claim 1, wherein the electrodes are connected to data signal lines which are vertical wirings, and the drain electrodes of the thin film transistors (A) are connected to the electrostatic capacitance component and the drive signal generation circuit.
【請求項4】 前記駆動信号発生回路はnチャンネルの
薄膜トランジスタ(B)及びpチャンネルの薄膜トラン
ジスタ(C)で構成され、これらの薄膜トランジスタ
(B)及び(C)のゲート電極は前記ラッチ回路の薄膜
トランジスタ(A)のドレイン電極に接続され、前記薄
膜トランジスタ(B)及び(C)のドレイン電極は画素
電極に接続され、前記薄膜トランジスタ(B)のソース
電極は第1の制御信号線に接続され、前記薄膜トランジ
スタ(C)のソース電極は第2の制御信号線に接続され
ている請求項3記載のアクティブマトリックスアレイ。
4. The drive signal generating circuit is composed of an n-channel thin film transistor (B) and a p-channel thin film transistor (C), and gate electrodes of these thin film transistors (B) and (C) are thin film transistors (L) of the latch circuit. A), the drain electrodes of the thin film transistors (B) and (C) are connected to pixel electrodes, and the source electrodes of the thin film transistors (B) are connected to a first control signal line. 4. The active matrix array according to claim 3, wherein the source electrode of C) is connected to the second control signal line.
【請求項5】 前記各画素に設けられたラッチ回路及び
駆動信号発生回路がガラス基板上に形成されたポリシリ
コン薄膜トランジスタ回路で形成されている請求項1記
載のアクティブマトリックスアレイ。
5. The active matrix array according to claim 1, wherein the latch circuit and the drive signal generation circuit provided in each pixel are formed by a polysilicon thin film transistor circuit formed on a glass substrate.
【請求項6】 請求項1記載のアクティブマトリックス
アレイを用いた液晶表示装置。
6. A liquid crystal display device using the active matrix array according to claim 1.
【請求項7】 画素電極が反射電極であることを特徴と
する反射型の請求項6記載の液晶表示装置。
7. The liquid crystal display device according to claim 6, wherein the pixel electrode is a reflective electrode.
【請求項8】 請求項6記載の液晶表示装置を駆動する
方法であって、各画素に設けられたラッチ回路に画像デ
ータ信号を記憶し、その記憶された画像データに基づい
て、所定の周期で極性が反転する駆動信号を駆動信号発
生回路によって複数回継続して発生することを特徴とす
る液晶表示装置の駆動方法。
8. A method for driving a liquid crystal display device according to claim 6, wherein an image data signal is stored in a latch circuit provided in each pixel, and a predetermined cycle is set based on the stored image data. A method for driving a liquid crystal display device, wherein a drive signal whose polarity is inverted is continuously generated a plurality of times by a drive signal generation circuit.
【請求項9】 請求項4記載のアクティブマトリックス
アレイを用いた液晶表示装置を駆動する方法であって、
データ信号線にHレベル又はLレベルの画像データ信号
を与え、第1及び第2の制御信号線のいずれか一方に明
表示の信号を、他方に暗表示の信号をそれぞれ与え、薄
膜トランジスタ(A)のゲート電極に接続された走査線
に選択パルスを印加することによって前記画像データ信
号をラッチ回路に記憶させ、その結果、記憶された画像
データ信号に応じてnチャンネル薄膜トランジスタ
(B)及びpチャンネル薄膜トランジスタ(C)のいず
れか一方がオン状態に、他方がオフ状態になり、前記走
査線に次の選択パルスが印加されるまでの期間は第1及
び第2の制御信号線のいずれか一方の信号が画素電極に
書き込まれる請求項8記載の液晶表示装置の駆動方法。
9. A method for driving a liquid crystal display device using the active matrix array according to claim 4.
An H-level or L-level image data signal is applied to the data signal line, a bright display signal is applied to one of the first and second control signal lines, and a dark display signal is applied to the other, and the thin film transistor (A) The image data signal is stored in the latch circuit by applying a selection pulse to a scanning line connected to the gate electrode of the n-channel thin film transistor (B) and the p-channel thin film transistor according to the stored image data signal. One of (C) is in the ON state and the other is in the OFF state, and the signal of either one of the first and second control signal lines is supplied until the next selection pulse is applied to the scanning line. 9. The method for driving a liquid crystal display device according to claim 8, wherein is written in the pixel electrode.
【請求項10】 請求項9記載の液晶表示装置の駆動方
法を適用するため周辺回路を画素部と同時にポリシリコ
ン薄膜トランジスタで形成した請求項1記載のアクティ
ブマトリックスアレイ。
10. The active matrix array according to claim 1, wherein the peripheral circuit is formed of a polysilicon thin film transistor at the same time as the pixel portion in order to apply the driving method of the liquid crystal display device according to claim 9.
JP5355496A 1996-03-11 1996-03-11 Active matrix array, liquid crystal display device and its drive method Pending JPH09243995A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5355496A JPH09243995A (en) 1996-03-11 1996-03-11 Active matrix array, liquid crystal display device and its drive method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5355496A JPH09243995A (en) 1996-03-11 1996-03-11 Active matrix array, liquid crystal display device and its drive method

Publications (1)

Publication Number Publication Date
JPH09243995A true JPH09243995A (en) 1997-09-19

Family

ID=12946031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5355496A Pending JPH09243995A (en) 1996-03-11 1996-03-11 Active matrix array, liquid crystal display device and its drive method

Country Status (1)

Country Link
JP (1) JPH09243995A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001306038A (en) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp Liquid crystal display device and portable equipment using the same
JP2002175040A (en) * 2000-09-05 2002-06-21 Toshiba Corp Display device and drive method therefor
JP2002297101A (en) * 2001-03-29 2002-10-11 Mitsubishi Electric Corp Liquid crystal display, and portable telephone and personal digital assitance provided therewith
JP2002328356A (en) * 2001-04-27 2002-11-15 Sanyo Electric Co Ltd Active matrix type display device
KR100467991B1 (en) * 2000-09-05 2005-01-24 가부시끼가이샤 도시바 Display device
JP2005148424A (en) * 2003-11-17 2005-06-09 Sony Corp Display device
JP2006267303A (en) * 2005-03-23 2006-10-05 Nec Corp Display apparatus and driving method thereof
US7126595B2 (en) 2000-08-09 2006-10-24 Sharp Kabushiki Kaisha Image display device using a scanning and hold display mode for power saving purposes
US7432898B2 (en) 2001-04-27 2008-10-07 Sanyo Electric Co., Ltd. Active matrix display device
US7940343B2 (en) 2007-10-15 2011-05-10 Sony Corporation Liquid crystal display device and image displaying method of liquid crystal display device
US8836629B2 (en) 2007-04-02 2014-09-16 Japan Display, Inc. Image display apparatus and image display method
CN106898315A (en) * 2015-10-28 2017-06-27 株式会社日本显示器 Display device

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001306038A (en) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp Liquid crystal display device and portable equipment using the same
US7126595B2 (en) 2000-08-09 2006-10-24 Sharp Kabushiki Kaisha Image display device using a scanning and hold display mode for power saving purposes
JP2002175040A (en) * 2000-09-05 2002-06-21 Toshiba Corp Display device and drive method therefor
KR100467991B1 (en) * 2000-09-05 2005-01-24 가부시끼가이샤 도시바 Display device
KR100467990B1 (en) * 2000-09-05 2005-01-24 가부시끼가이샤 도시바 Display device
US6873320B2 (en) 2000-09-05 2005-03-29 Kabushiki Kaisha Toshiba Display device and driving method thereof
JP2002297101A (en) * 2001-03-29 2002-10-11 Mitsubishi Electric Corp Liquid crystal display, and portable telephone and personal digital assitance provided therewith
JP2002328356A (en) * 2001-04-27 2002-11-15 Sanyo Electric Co Ltd Active matrix type display device
US7432898B2 (en) 2001-04-27 2008-10-07 Sanyo Electric Co., Ltd. Active matrix display device
JP4506152B2 (en) * 2003-11-17 2010-07-21 ソニー株式会社 Display device
JP2005148424A (en) * 2003-11-17 2005-06-09 Sony Corp Display device
JP2006267303A (en) * 2005-03-23 2006-10-05 Nec Corp Display apparatus and driving method thereof
US8836629B2 (en) 2007-04-02 2014-09-16 Japan Display, Inc. Image display apparatus and image display method
US7940343B2 (en) 2007-10-15 2011-05-10 Sony Corporation Liquid crystal display device and image displaying method of liquid crystal display device
CN106898315A (en) * 2015-10-28 2017-06-27 株式会社日本显示器 Display device
US10438550B2 (en) 2015-10-28 2019-10-08 Japan Display Inc. Display device
CN106898315B (en) * 2015-10-28 2019-11-08 株式会社日本显示器 Display device
US10923055B2 (en) 2015-10-28 2021-02-16 Japan Display Inc. Display device

Similar Documents

Publication Publication Date Title
US9697784B2 (en) Liquid crystal device, method of driving liquid crystal device, and electronic apparatus
US6795066B2 (en) Display apparatus and driving method of same
US8456400B2 (en) Liquid crystal device and electronic apparatus
KR0177016B1 (en) Loquid crystal device
JP3766926B2 (en) Display device driving method, display device using the same, and portable device
JP4137394B2 (en) Display device drive method, display device using the same, and portable device equipped with the display device
JP4166448B2 (en) Active matrix liquid crystal display device and driving method thereof
JP4196999B2 (en) Liquid crystal display device drive circuit, liquid crystal display device, liquid crystal display device drive method, and electronic apparatus
JPH09134152A (en) Liquid-crystal display device
JP2001282205A (en) Active matrix type liquid crystal display device and method for driving the same
KR20030066371A (en) Flat-panel display device
JP3305931B2 (en) Liquid crystal display
JP2008233925A (en) Method for driving display device, display device using same and portable device mounted with display device
JP2005018088A (en) Liquid crystal display device
JP2002244623A (en) System and circuit for driving liquid crystal display device
JPH09243995A (en) Active matrix array, liquid crystal display device and its drive method
US20060125813A1 (en) Active matrix liquid crystal display with black-inserting circuit
JPH09243996A (en) Liquid crystal display device, liquid crystal display system and computer system
JP2003177717A (en) Display device
US20120127215A1 (en) Display device and electronic device using the same
JP3768097B2 (en) Display device
JP2001296554A (en) Liquid crystal display device and information portable equipment
JP4333189B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP2003149676A (en) Active matrix type liquid crystal display device, and its driving method
JP2003140109A (en) Liquid crystal display device