JP2004039105A5 - - Google Patents

Download PDF

Info

Publication number
JP2004039105A5
JP2004039105A5 JP2002194842A JP2002194842A JP2004039105A5 JP 2004039105 A5 JP2004039105 A5 JP 2004039105A5 JP 2002194842 A JP2002194842 A JP 2002194842A JP 2002194842 A JP2002194842 A JP 2002194842A JP 2004039105 A5 JP2004039105 A5 JP 2004039105A5
Authority
JP
Japan
Prior art keywords
bit line
potential
information storage
volts
storage method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002194842A
Other languages
English (en)
Other versions
JP2004039105A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2002194842A priority Critical patent/JP2004039105A/ja
Priority claimed from JP2002194842A external-priority patent/JP2004039105A/ja
Priority to TW092117240A priority patent/TWI314321B/zh
Priority to US10/609,478 priority patent/US6797997B2/en
Publication of JP2004039105A publication Critical patent/JP2004039105A/ja
Publication of JP2004039105A5 publication Critical patent/JP2004039105A5/ja
Pending legal-status Critical Current

Links

Claims (18)

  1. キャパシタに電荷を蓄えることにより情報を記憶する情報記憶方法において、
    ビットライン対の一方のビットラインの電位をメモリセルのデータが消失しない範囲内で下げ、
    前記一方のビットラインの電位を下げた後、前記ビットライン対の電位を中間電位とすることによって前記ビットライン対のプリチャージを行うために前記ビットライン対間を短絡することを特徴とする情報記憶方法。
  2. キャパシタに電荷を蓄えることにより情報を記憶する半導体記憶装置において、一端がハイ側の駆動ラインに接続された第1のスイッチング素子と、前記第1のスイッチング素子の他端と接地電位との間に並列に設けられた強制降圧用キャパシタ及び第2のスイッチング素子とを有する強制降圧回路と、
    一方のビットラインが前記駆動ラインに接続されるビットライン対と、を備え、
    前記第1のスイッチング素子がオン状態とされる前に、第2のスイッチング素子をオン状態として、前記強制降圧用キャパシタをゼロ電位に保持し、
    ットライン対の電位を中間電位とすることによってプリチャージを行うために前記ビットライン対を短絡する前に、前記第1のスイッチング素子をオン状態として、前記ハイ側の駆動ラインの電位をメモリセルに書き込んだデータが消失ない範囲内で下げておくことを特徴とする半導体記憶装置。
  3. キャパシタに電荷を蓄えることにより半導体記憶装置に情報を記憶する情報記憶方法において、
    前記半導体記憶装置は、
    一端がハイ側の駆動ラインに接続された第1のスイッチング素子と、前記第1のスイッチング素子の他端と接地電位との間に並列に設けられた強制降圧用キャパシタ及び第2のスイッチング素子と、を有する強制降圧回路と、
    一方のビットラインが前記駆動ラインに接続されるビットライン対と、
    を備え、
    前記第2のスイッチング素子をオン状態として、前記強制降圧キャパシタをゼロ電位に保持し、
    前記第2のスイッチング素子をオン状態にした後で、前記第1のスイッチング素子をオン状態にすることによりメモリセルのデータが消失しない範囲内で前記一方のビットラインの電位を下げ、
    前記ビットライン対の電位を中間電位にすることにより前記ビットライン対をプリチャージするために前記ビットライン対間を短絡することを特徴とする情報記憶方法。
  4. 前記中間電位は1.5ボルトより小さいことを特徴とする請求項1記載の情報記憶方法。
  5. 前記中間電位は約1ボルトから約1.25ボルトであることを特徴とする請求項1記載の情報記憶方法。
  6. 前記一方のビットラインの電位は、約2.0ボルトから約2.5ボルトの電位より低いことを特徴とする請求項1記載の情報記憶方法。
  7. 前記メモリセルのデータが消失しない範囲は、前記メモリセルに関連したしきい値電圧によって限定されることを特徴とする請求項1記載の情報記憶方法。
  8. 前記ビットライン対間を短絡することは、前記ビットライン対の両方のビットラインに接続されているスイッチング素子をオン状態にすることを含むことを特徴とする請求項1記載の情報記憶方法。
  9. 前記中間電位は1.5ボルトより小さいことを特徴とする請求項2記載の半導体記憶装置。
  10. 前記中間電位は約1ボルトから約1.25ボルトであることを特徴とする請求項2記載の半導体記憶装置。
  11. 前記一方のビットラインの電位は、約2.0ボルトから約2.5ボ ルトの電位より低いことを特徴とする請求項2記載の半導体記憶装置。
  12. 前記メモリセルのデータが消失しない範囲は、前記メモリセルに関連したしきい値電圧によって限定されることを特徴とする請求項2記載の半導体記憶装置。
  13. 前記ビットライン対間を短絡することは、前記ビットライン対の両方のビットラインに接続されているスイッチング素子をオン状態にすることを含むことを特徴とする請求項2記載の半導体記憶装置。
  14. 前記中間電位は1.5ボルトより小さいことを特徴とする請求項3記載の情報記憶方法。
  15. 前記中間電位は約1ボルトから約1.25ボルトであることを特徴とする請求項3記載の情報記憶方法。
  16. 前記一方のビットラインの電位は、約2.0ボルトから約2.5ボルトの電位より低いことを特徴とする請求項3記載の情報記憶方法。
  17. 前記メモリセルのデータが消失しない範囲は、前記メモリセルに関連したしきい値電圧によって限定されることを特徴とする請求項3記載の情報記憶方法。
  18. 前記ビットライン対間を短絡することは、前記ビットライン対の両方のビットラインに接続されているスイッチング素子をオン状態にすることを含むことを特徴とする請求項3記載の情報記憶方法。
JP2002194842A 2002-07-03 2002-07-03 半導体記憶装置 Pending JP2004039105A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002194842A JP2004039105A (ja) 2002-07-03 2002-07-03 半導体記憶装置
TW092117240A TWI314321B (en) 2002-07-03 2003-06-25 Semiconductor memory apparatus and method for memorizing information in the same
US10/609,478 US6797997B2 (en) 2002-07-03 2003-07-01 Semiconductor memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002194842A JP2004039105A (ja) 2002-07-03 2002-07-03 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2004039105A JP2004039105A (ja) 2004-02-05
JP2004039105A5 true JP2004039105A5 (ja) 2005-10-20

Family

ID=30112313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002194842A Pending JP2004039105A (ja) 2002-07-03 2002-07-03 半導体記憶装置

Country Status (3)

Country Link
US (1) US6797997B2 (ja)
JP (1) JP2004039105A (ja)
TW (1) TWI314321B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5292661B2 (ja) * 2001-08-14 2013-09-18 富士通セミコンダクター株式会社 半導体記憶装置
TWI224798B (en) * 2003-04-04 2004-12-01 Via Tech Inc Transformer formed between two layout layers
KR100546417B1 (ko) * 2004-07-13 2006-01-26 삼성전자주식회사 프리차지 및 감지 증폭 스킴을 개선한 집적회로 메모리장치의 비트라인 구동회로 및 구동방법
US7209399B2 (en) * 2004-07-13 2007-04-24 Samsung Electronics Co., Ltd. Circuit and method of driving bitlines of integrated circuit memory using improved precharge scheme and sense-amplification scheme
JP2008052810A (ja) * 2006-08-24 2008-03-06 Nec Electronics Corp イコライズ回路及びその制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148399A (en) * 1988-06-28 1992-09-15 Oki Electric Industry Co., Ltd. Sense amplifier circuitry selectively separable from bit lines for dynamic random access memory
JPH0917880A (ja) * 1995-04-26 1997-01-17 Fujitsu Ltd 半導体記憶装置および該半導体記憶装置のデータ保持、データ読み取り並びにデータ書き込み方法
JPH11265995A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 半導体記憶装置
US6411557B2 (en) * 2000-02-02 2002-06-25 Broadcom Corporation Memory architecture with single-port cell and dual-port (read and write) functionality
US6456525B1 (en) * 2000-09-15 2002-09-24 Hewlett-Packard Company Short-tolerant resistive cross point array

Similar Documents

Publication Publication Date Title
US8009457B2 (en) Write current compensation using word line boosting circuitry
JP5214208B2 (ja) 半導体装置及びその制御方法
US7839671B2 (en) Resistive memory cell array with common plate
US20060056226A1 (en) Over-driven access method and device for ferroelectric memory
WO1997040500A1 (fr) Memoire a semi-conducteur
US7518902B2 (en) Resistive memory device and method for writing to a resistive memory cell in a resistive memory device
CN106716551B (zh) 10t非易失性静态随机存取存储器
EP1239492A3 (en) Memory cell, nonvolatile memory device and control method therefor, improving reliability at low power supply voltage
EP0811982A3 (en) Non-volatile ferroelectric memory device for storing data bits restored upon power-on and intermittently refreshed
US20030223266A1 (en) Ferroelectric memory device
JP2004039105A5 (ja)
JP5542222B2 (ja) 半導体装置及びその制御方法
US6707704B2 (en) Semiconductor memory device and drive method therefor
US7545696B2 (en) Ferro-electric memory device
US6862236B2 (en) Ferroelectric memory device with an equalization circuit connected between word voltage supply lines and bit voltage supply lines
US9887003B2 (en) Semiconductor storage device
JP2008182217A5 (ja)
US4418401A (en) Latent image ram cell
US11538526B2 (en) Charge separation for memory sensing
US5724283A (en) Data storage element and method for restoring data
CN103544992A (zh) 一种非易失性高速存储单元,其存储器及其内部数据转存的控制方法
TWI314321B (en) Semiconductor memory apparatus and method for memorizing information in the same
CN107430889A (zh) 半导体存储装置的改写方法以及半导体存储装置
US6807080B2 (en) Enhanced storage states in an memory
JP5236343B2 (ja) 半導体装置及びその制御方法