JP2004037219A - Impedance measuring method and wiring board - Google Patents
Impedance measuring method and wiring board Download PDFInfo
- Publication number
- JP2004037219A JP2004037219A JP2002194101A JP2002194101A JP2004037219A JP 2004037219 A JP2004037219 A JP 2004037219A JP 2002194101 A JP2002194101 A JP 2002194101A JP 2002194101 A JP2002194101 A JP 2002194101A JP 2004037219 A JP2004037219 A JP 2004037219A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring board
- impedance
- test pattern
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は、情報処理装置に用いられる配線板に係わり、特にインピーダンス精度を確認するためのインピーダンス測定方法や測定のためのテストパターンを有する配線板に関する。
【0002】
【従来の技術】
近年の情報処理装置の処理速度の向上が著しい。これは、情報処理装置に内蔵される配線板の上に実装されたCPUに代表される電子素子の動作周波数の増大によるところが大きい。このような電気信号の高速化に伴う安定動作のために、パーソナルコンピュータ内の配線板においては、ノイズの発生を抑えるための努力が続けられている。特に、配線板の特性インピーダンス値を整合することがノイズの低減に重要であることが知られている。
【0003】
また、電子素子の動作周波数の増大や動作電圧の減少により、これまで以上に信号に対するノイズの影響が大きくなることが予想されている。ノイズの影響の低減のため、電子素子間の信号伝送に際して、差動信号線の使用が検討されている。差動信号線は、一つの信号を伝送するために二本で一対となる信号線を用いるものである。一本の信号線の特性インピーダンスと同様に、差動信号線に関しても差動インピーダンスが定義されている。
【0004】
プリント配線板においては、特性インピーダンスや差動インピーダンスは絶縁層の厚さや配線パターンの幅などにより変動し、この値が製品精度の保証範囲に有るかどうかの試験はプリント配線板メーカから出荷される際に、製品や端材部分に設けられたテストパターンを用いて行われる。
【0005】
このようなテストパターンは、特性インピーダンス測定用のテストパターンと差動インピーダンス測定用のテストパターンとを個別に設けていた。
【0006】
なお、このような配線板のテストパターンに関する発明の一例として、一度の測定作業で2つのデータ伝送パターンのインピーダンスを測定することができるようにすることを目的とした、特開2001−251061公報に開示された発明が挙げられる。
【0007】
【発明が解決しようとする課題】
従来、上記のように、配線板の製品精度を確認するための特性インピーダンス測定用のパターンや、差動インピーダンス測定用のパターンは別々に設けられていたため、配線板のスペースに余裕が少なくなる場合があった。
【0008】
本発明は特性インピーダンスや差動インピーダンスの測定が可能で、スペースを効率的に利用できる配線板を提供することを目的とする。
【0009】
【課題を解決するための手段】
この発明は、配線板上に構成された、他の回路から電気的に孤立して配された一対の並行配線からなる第一の配線と、前記第一の配線を構成する一対の並行配線のうち、一方の配線と電気的に接続して配された第二の配線とを用いてインピーダンスを測定するインピーダンス測定方法であって、前記第一の配線の長さ及び前記第二の配線の長さとを入力する入力ステップと、前記入力ステップにおいて入力された第一の配線の長さの範囲で差動インピーダンスの測定を行う第一測定ステップと、前記入力ステップにおいて入力された第二の配線の長さの範囲で特性インピーダンスの測定を行う第二測定ステップとを具備することを特徴とする。
【0010】
このような構成によれば、配線板のスペースを効率的に利用して特性インピーダンスや差動インピーダンスの測定を行うことが可能となる。
【0011】
また、この発明は、電子素子を実装するための回路から電気的に孤立して配された一対の並行配線からなる第一の配線と、前記第一の配線を構成する一対の並行配線のうち、一方の配線と電気的に接続して配された第二の配線とを具備することを特徴とする。
【0012】
このような構成によれば、配線板のスペースを効率的に利用して特性インピーダンスや差動インピーダンスの測定を行うことが可能となる。
【0013】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について以下の通り説明する。図1は本発明の実施形態の一つである情報処理装置の例である、ノート型コンピュータを示す斜視図である。この情報処理装置1は、主に本体部2と表示部3とからなり、ヒンジ部4によって本体部2と表示部3は回動自在に接続される。本体部2の内部には、後述するCPUチップや、メモリなどを実装した配線板が含まれている。
【0014】
図2はこの情報処理装置1に実装される前の配線板について示す図である。この配線板はいわゆるプリント配線板であり、後述するような多重構造を有している。本実施形態は4層の配線板の例にあたる。この配線板の出荷状態では、情報処理装置1に実際に内蔵される部分である製品部101とそれ以外の端材部102とが、まだ切り離されない状態で出荷されることが多い。インピーダンステストパターン103は、この配線板100のうち、端材部分102に設けられる。
インピーダンステストパターン103は配線板100上に設けられる、各種電子素子を実装するための回路や配線とは電気的に孤立しており、インピーダンス測定のために用いるものである。なお、本実施形態では配線板の実装時にインピーダンステストパターン103が切り離されることを想定しているが、このインピーダンステストパターン103が製品部101の中に設けられても構わない。実装時に小型化を優先する場合は切り離すことが好ましく、切断のコストを抑えることを優先する場合は製品部101の中に設けることが好ましい。
【0015】
インピーダンステストパターン103について、図3と図4とを参照して以下の通り説明する。図3は、配線板100のうち、インピーダンステストパターン103の周辺を拡大した図である。インピーダンステストパターン103は、図4で後述する信号パッド301〜304やV/Gパッド401〜404と、差動インピーダンステストパターン104と特性インピーダンステストパターン105とからなる。差動インピーダンステストパターン104は一対の信号線からなる。この対となっている信号線の差動インピーダンスを測定して、配線板100の差動信号線の精度を測定するためのパターンである。長さは100mm程度である。
【0016】
特性インピーダンステストパターン105は、差動インピーダンステストパターン104のうち、一方のパターンに電気的に接続しており、直線状に伸びている。長さは差動インピーダンステストパターンと同様に、100mm程度である。特性インピーダンステストパターン105は図3において太い線で表している部分であるが、実際の配線においても、製造する配線板に応じてそのインピーダンス精度等により太さが変わりうる。これら配線が設けられている信号層等については後述する。
【0017】
図4は、インピーダンステストパターン103のうち、パッド部分を中心に拡大した図である。配線板1には後述する第一の信号層に差動インピーダンステストパターン104や特性インピーダンステストパターン105が設けられている。また、配線板1には、この差動インピーダンステストパターン104に電気的に接続する信号パッド301、302と、後述する電源層・グラウンド層に接続する参照用のV/Gパッド401、402が設けられている。第一の信号層について差動インピーダンスや特性インピーダンスを測定する場合は、この信号パッド301とV/Gパッド401とのペアと、信号パッド302とV/Gパッド402とのペアをそれぞれ測定装置と接続する。信号パッド301、302とV/Gパッド401、402にはそれぞれ、スルーホール501、502、503、504が設けられている。
【0018】
点線で示す信号線202は、配線板100の裏側、後述する第二の信号層に設けられた信号線を示している。この信号線は信号パッド303、304とそれぞれスルーホール505、506を介して電気的に接続している。また、後述する電源層・グラウンド層に接続する参照用のV/Gパッド403、404が設けられている。第二の信号層について差動インピーダンスや特性インピーダンスを測定する場合は、この信号パッド303とV/Gパッド403とのペアと、信号パッド304とV/Gパッド404とのペアをそれぞれ測定装置と接続する。信号パッド303、304とV/Gパッド403と404にはそれぞれ、スルーホール505、506、507、508が設けられている。
【0019】
図5は、本実施形態の配線板100について、図4に示す1−1’線に沿って切断した断面を示す断面図であり、4層配線板の構成が示されている。一番上の層が表面の第一の信号層601である。切断線上には信号線が設けられていないので、信号パッド304以外には特に銅箔等は存在しない。この下に絶縁層602が設けられている。この絶縁層602により、信号層601と電源層603とが絶縁される。電源層603とグラウンド層605との間にも同様に絶縁層604が設けられている。グラウンド層605と配線板裏面の第二の信号層607との間にも同様に絶縁層606が設けられている。
【0020】
電源層603は、この配線板100が情報処理装置1に内蔵されたときに、配線板上に実装された各種素子に対して電源を供給するための層である。グラウンド層605は、この配線板100が情報処理装置1に内蔵されたときに、配線板上に実装された各種素子に対してグラウンドを提供するための層である。本実施形態では電源層603の方がグラウンド層605の上に配置されているが、逆の配置でも構わない。これら電源層603やグラウンド層605は、本発明における差動インピーダンスの測定や、特性インピーダンスの測定にあたってはリファレンスを提供する層の役割を果たすので、便宜的にまとめて参照層と称することにする。
【0021】
このような配線板にスルーホール506が設けられている。このスルーホールは文字通り配線板を貫通しており、例えば配線板の表面に実装された素子と裏面に実装された素子同士を接続するための配線の役割を果たす。ショートを防ぐために、電源層603やグラウンド層605といった参照層の間にはクリアランスが設けられている。
【0022】
図6は、本実施形態の配線板100について、図4に示す2−2’線に沿って切断した断面を示す断面図である。こちらはV/Gパッドについての断面に相当する。図5と同様に、信号層601、607、絶縁層602、604、606、電源層603、グラウンド層604を具備する。図5と異なるのは、スルーホール508と、電源層603及びグラウンド層604といった参照層との間にクリアランスが無く、電気的に接続されている点である。これは特性インピーダンスを測定するためのリファレンスとして用いるためである。
【0023】
図7はインピーダンステストパターン103に対して、実際に測定を行う測定装置のプローブの例を示した図である。測定装置のプローブには信号パッドに当てるための2本の信号用ピン701と、V/Gパッドに当てるための2本のグラウンド用ピン702を具備している。この測定装置を用い、差動インピーダンスや特性インピーダンス測定を行うためには、この信号用ピン701を先述の信号パッド301のスルーホール501と信号パッド302のスルーホール502に挿入し、併せてグラウンド用ピン702をV/Gパッド401に設けられたスルーホール503と、V/Gパッド402に設けられたスルーホール504に挿入する。
【0024】
図8を参照して、本願発明の実施形態の一つである配線板の差動インピーダンスや特性インピーダンスの測定の流れについて、以下の通り説明する。まず、ユーザは測定装置に対して、差動インピーダンステストパターンの長さと、特性インピーダンステストパターンの長さの情報を入力する(ステップS101)。本実施形態の例では、差動インピーダンステストパターン長として100mm、特性インピーダンステストパターン長として100mmと入力する。これらの値は、後述するように、測定装置がインピーダンス値を計算するときに使用するプログラムを切り替えるために用いる。
【0025】
それぞれのテストパターンの長さの情報を入力した後、測定装置は差動インピーダンスの計算を行う(ステップS102)。測定装置からの距離に対応した位置のインピーダンス値を、測定装置からの入射電圧と、回路からの反射電圧の測定値に基いて計算することで実行される。
【0026】
測定装置は続いてこの測定が差動インピーダンステストパターン長に到達したかどうかを判別する(ステップS103)。この判別は、ステップS101で入力された値と、実際に測定を行った距離とを比較して行う。ここでまだ差動インピーダンステストパターン長に到達していないと判別した場合、測定装置は作動インピーダンスの測定を継続する(ステップS104のNoからステップS103)。差動インピーダンステストパターン長に到達したと判別した場合、測定装置はプログラムの切り替えを行う(ステップS103のYesからステップS104)。
【0027】
このプログラムの切り替えは、差動インピーダンス計算用のプログラムから特性インピーダンス計算用のプログラムへ切り替えることで実行される。プログラムの切り替えを行ったあと、測定装置は特性インピーダンスの測定を継続する(ステップS105)。測定装置は続いてこの測定が特性インピーダンステストパターン長に到達したかどうかを判別する(ステップS106)。この判別は、差動インピーダンスの場合と同様に、ステップS101で入力された値と、実際に測定を行った距離とを比較して行う。ここでまだ特性インピーダンステストパターン長に到達していないと判別した場合、測定装置は特性インピーダンスの測定を継続する(ステップS106のNoからステップS105)。特性インピーダンステストパターン長に到達したと判別した場合、測定装置は測定を終了する。
【0028】
図9は本発明を用いて差動インピーダンスと特性インピーダンスの測定試験を行った結果の例を示す図である。横軸が測定装置からの距離、縦軸が特性インピーダンス値を示す。グラフ中、左から順に測定装置の信号用ピンの先端部を含むプローブ部を指す領域、差動インピーダンステストパターンの測定部分を示す領域、特性インピーダンステストパターンの測定部分を示す領域、となる。特性インピーダンステストパターンの測定領域を過ぎると、測定装置としては、特性インピーダンスが無限大となる形で認識される。図8は、差動インピーダンスの方が特性インピーダンスよりも大きい配線板の測定結果の例となっている。
【0029】
このように、本願発明の第一の実施形態によれば、特性インピーダンスや差動インピーダンスの測定が可能で、スペースを効率的に利用することができる。
【0030】
図9に本発明の第二の実施形態に係わる配線板の上面図を示す。本発明の第二の実施形態は、差動インピーダンステストパターンに接続された特性インピーダンステストパターンの一部がU字型に湾曲している例である。
【0031】
特性インピーダンステストパターン105のうち、差動インピーダンステストパターンと接続する部分の一部をU字型に湾曲させ、差動インピーダンス測定用の配線と略平行となるように配する。ここで、測定時のノイズ等の悪影響を抑えるため、特性インピーダンスパターン105と差動インピーダンスパターン104との間は最小でも0.5mm程度空けておくことが好ましい。このようなクリアランスの確保という観点からも、特性インピーダンステストパターン105は差動インピーダンステストパターン104の2本の配線の間ではなく、外側に回りこむように配することが好ましい。
【0032】
第一の実施形態のように、差動インピーダンステストパターン104から特性インピーダンステストパターン105が直線的に伸びている場合、配線板の大きさや配線パターンによっては、その特性インピーダンステストパターンを配するだけの長さを確保することが困難である場合が起こりうる。第二の実施形態によれば、特性インピーダンステストパターン105の一部がU字型に湾曲しているため、直線的に伸びた配線を配するための長さを確保することが困難な場合でも対応することが可能となる。この湾曲した接続部は、差動インピーダンステストパターン104の一部を用いても構わない。
【0033】
図10に第三の実施形態に係わる配線板の上面図を示す。本発明の第二の実施形態は、差動インピーダンステストパターン104に接続された特性インピーダンステストパターン105の一部がL字型に湾曲している例である。この湾曲した接続部は、差動インピーダンステストパターン104の一部を用いても構わない。第二の実施形態と同様に、第一の実施形態のような配置が困難である場合に適用可能であり、特に、配線板の角の部分などにテストパターンを形成する場合に好適である。
【0034】
第二、第三の実施形態において、U字型やL字型に湾曲している例を示したが、それぞれ湾曲部の数は1個ずつである。この湾曲部の数を増やすことも可能であり、配線パターンに応じてテストパターンを設定することができる。ただし、湾曲部の数が増えることにより、インピーダンス測定時のノイズとなる可能性がある。湾曲部の数は少ない方が好ましい。
【0035】
なお、上記の各実施形態の説明では、4層の多層プリント配線板を対象に説明を行ったが、もちろん4層以外の構造を有する配線板に適用することが可能である。
【0036】
【発明の効果】
以上説明したように、この発明によれば、配線板のスペースを効率的に利用して特性インピーダンスや差動インピーダンスの測定を行うことができる。
【図面の簡単な説明】
【図1】本発明の各実施形態に係わる情報処理装置の例を示す斜視図。
【図2】本発明の各実施形態に係わる配線板の例を示す上面図。
【図3】本発明の第一の実施形態に係わるインピーダンステストパターンを示す上面図。
【図4】本発明の第一の実施形態に係わるインピーダンステストパターンのパッド部分の例を示す上面図。
【図5】本発明の各実施形態に係わる配線板の断面を示す断面図。
【図6】本発明の各実施形態に係わる配線板の断面を示す断面図。
【図7】本発明の各実施形態に用いられる測定装置のプローブ部分を示す斜視図。
【図8】測定装置の測定時の動作を示すフローチャート図。
【図9】特性インピーダンスの測定例を示す図。
【図10】本発明の第二の実施形態に係わるインピーダンステストパターンを示す上面図。
【図11】本発明の第三の実施形態に係わるインピーダンステストパターンを示す上面図。
【符号の説明】
1…情報処理装置、2…本体部、3…表示部、4…ヒンジ部、
100…配線板、101…製品部、102…端材部、103…インピーダンステストパターン、104…差動インピーダンステストパターン、105…特性インピーダンステストパターン、201、202…信号線、301、302、303、304…信号パッド、401、402、403、404…V/Gパッド、501、502、503、504、505、506、507、508…スルーホール、601、607…信号層、602、604、606…絶縁層、603…電源層、604…グラウンド層、701…信号用ピン、702…グラウンド用ピン[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a wiring board used for an information processing apparatus, and more particularly to a wiring board having an impedance measuring method for confirming impedance accuracy and a test pattern for measurement.
[0002]
[Prior art]
In recent years, the processing speed of information processing apparatuses has been remarkably improved. This is largely due to an increase in the operating frequency of an electronic element represented by a CPU mounted on a wiring board built in the information processing device. Efforts have been made to suppress the generation of noise on the wiring board in a personal computer for such a stable operation as the speed of the electric signal is increased. In particular, it is known that matching the characteristic impedance value of the wiring board is important for reducing noise.
[0003]
In addition, it is expected that the influence of noise on a signal will increase more than ever due to an increase in the operating frequency and a decrease in the operating voltage of the electronic element. In order to reduce the influence of noise, use of a differential signal line is being studied when transmitting signals between electronic elements. The differential signal lines use two pairs of signal lines to transmit one signal. Similar to the characteristic impedance of one signal line, the differential impedance is defined for the differential signal line.
[0004]
In printed wiring boards, the characteristic impedance and differential impedance vary depending on the thickness of the insulating layer, the width of the wiring pattern, etc., and tests to see if this value is within the guaranteed range of product accuracy are shipped from the printed wiring board manufacturer. At this time, the test is performed using a test pattern provided on a product or a scrap material portion.
[0005]
In such a test pattern, a test pattern for measuring characteristic impedance and a test pattern for measuring differential impedance are separately provided.
[0006]
As an example of the invention relating to such a test pattern of a wiring board, Japanese Patent Application Laid-Open No. 2001-251061, which aims to measure the impedance of two data transmission patterns in a single measurement operation, is disclosed. The disclosed invention is mentioned.
[0007]
[Problems to be solved by the invention]
Conventionally, as described above, the pattern for measuring characteristic impedance and the pattern for measuring differential impedance for confirming the product accuracy of the wiring board were separately provided, so when there is little room for wiring board space was there.
[0008]
SUMMARY OF THE INVENTION It is an object of the present invention to provide a wiring board capable of measuring characteristic impedance and differential impedance and efficiently using space.
[0009]
[Means for Solving the Problems]
The present invention provides a first wiring comprising a pair of parallel wirings arranged on a wiring board and electrically isolated from other circuits, and a pair of parallel wirings forming the first wiring. An impedance measuring method for measuring impedance using one of the wirings and a second wiring that is electrically connected and disposed, wherein the length of the first wiring and the length of the second wiring are measured. And an input step of inputting the first wiring, a first measuring step of measuring the differential impedance in the range of the length of the first wiring input in the input step, and the second wiring of the second wiring input in the input step A second measuring step of measuring the characteristic impedance in the range of the length.
[0010]
According to such a configuration, it is possible to measure the characteristic impedance and the differential impedance by efficiently using the space of the wiring board.
[0011]
Also, the present invention provides a first wiring comprising a pair of parallel wirings electrically isolated from a circuit for mounting an electronic element, and a pair of parallel wirings constituting the first wiring. , And one of the wirings and a second wiring electrically connected thereto.
[0012]
According to such a configuration, it is possible to measure the characteristic impedance and the differential impedance by efficiently using the space of the wiring board.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a perspective view showing a notebook computer as an example of an information processing apparatus according to an embodiment of the present invention. The
[0014]
FIG. 2 is a diagram illustrating a wiring board before being mounted on the
The
[0015]
The
[0016]
The characteristic
[0017]
FIG. 4 is an enlarged view of the
[0018]
A signal line 202 indicated by a dotted line indicates a signal line provided on the back side of the wiring board 100 and a second signal layer described later. This signal line is electrically connected to the signal pads 303 and 304 via through
[0019]
FIG. 5 is a cross-sectional view showing a cross section of the wiring board 100 of the present embodiment cut along the line 1-1 ′ shown in FIG. 4, showing the configuration of a four-layer wiring board. The uppermost layer is the first signal layer 601 on the surface. Since no signal line is provided on the cutting line, no copper foil or the like is present except for the signal pad 304. An insulating
[0020]
The power supply layer 603 is a layer for supplying power to various elements mounted on the wiring board when the wiring board 100 is built in the
[0021]
A through-
[0022]
FIG. 6 is a cross-sectional view showing a cross section of the wiring board 100 of the present embodiment cut along the line 2-2 ′ shown in FIG. This corresponds to the cross section of the V / G pad. As in FIG. 5, it includes signal layers 601, 607, insulating
[0023]
FIG. 7 is a diagram illustrating an example of a probe of a measuring device that actually performs measurement on the
[0024]
With reference to FIG. 8, a flow of measurement of differential impedance and characteristic impedance of a wiring board, which is one embodiment of the present invention, will be described below. First, the user inputs information on the length of the differential impedance test pattern and the length of the characteristic impedance test pattern to the measurement device (step S101). In the example of the present embodiment, a differential impedance test pattern length of 100 mm and a characteristic impedance test pattern length of 100 mm are input. These values are used to switch the program used when the measuring device calculates the impedance value, as described later.
[0025]
After inputting the information on the length of each test pattern, the measuring device calculates the differential impedance (step S102). This is performed by calculating an impedance value at a position corresponding to the distance from the measurement device based on the measured value of the incident voltage from the measurement device and the reflected voltage from the circuit.
[0026]
Subsequently, the measuring apparatus determines whether or not this measurement has reached the differential impedance test pattern length (step S103). This determination is made by comparing the value input in step S101 with the distance actually measured. Here, if it is determined that the differential impedance test pattern length has not yet been reached, the measuring device continues the measurement of the operating impedance (No from step S104 to step S103). When it is determined that the length of the differential impedance test pattern has been reached, the measurement apparatus switches the program (Yes in step S103 to step S104).
[0027]
The switching of the program is executed by switching from the program for calculating the differential impedance to the program for calculating the characteristic impedance. After switching the program, the measuring device continues measuring the characteristic impedance (step S105). Subsequently, the measuring apparatus determines whether or not the measurement has reached the characteristic impedance test pattern length (step S106). This determination is performed by comparing the value input in step S101 with the distance actually measured, as in the case of the differential impedance. Here, when it is determined that the characteristic impedance test pattern length has not yet been reached, the measuring apparatus continues the measurement of the characteristic impedance (No from step S106 to step S105). When it is determined that the length of the characteristic impedance test pattern has been reached, the measurement device ends the measurement.
[0028]
FIG. 9 is a diagram illustrating an example of a result of a measurement test of the differential impedance and the characteristic impedance using the present invention. The horizontal axis indicates the distance from the measuring device, and the vertical axis indicates the characteristic impedance value. In the graph, in order from the left, a region indicating the probe portion including the tip of the signal pin of the measuring device, a region indicating the measurement portion of the differential impedance test pattern, and a region indicating the measurement portion of the characteristic impedance test pattern. After passing through the measurement area of the characteristic impedance test pattern, the measurement device recognizes the characteristic impedance in an infinite form. FIG. 8 shows an example of a measurement result of a wiring board in which the differential impedance is larger than the characteristic impedance.
[0029]
As described above, according to the first embodiment of the present invention, the characteristic impedance and the differential impedance can be measured, and the space can be used efficiently.
[0030]
FIG. 9 shows a top view of a wiring board according to the second embodiment of the present invention. The second embodiment of the present invention is an example in which a part of a characteristic impedance test pattern connected to a differential impedance test pattern is curved in a U-shape.
[0031]
A part of the characteristic
[0032]
When the characteristic
[0033]
FIG. 10 shows a top view of the wiring board according to the third embodiment. The second embodiment of the present invention is an example in which a part of the characteristic
[0034]
In the second and third embodiments, examples are shown in which the curved portions are curved in a U-shape or an L-shape, but the number of the curved portions is one each. The number of the curved portions can be increased, and a test pattern can be set according to the wiring pattern. However, an increase in the number of curved portions may cause noise during impedance measurement. It is preferable that the number of the curved portions is small.
[0035]
Although the above embodiments have been described with reference to a four-layer multilayer printed wiring board, the present invention can, of course, be applied to a wiring board having a structure other than four layers.
[0036]
【The invention's effect】
As described above, according to the present invention, the characteristic impedance and the differential impedance can be measured by efficiently using the space of the wiring board.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an example of an information processing apparatus according to each embodiment of the present invention.
FIG. 2 is a top view showing an example of a wiring board according to each embodiment of the present invention.
FIG. 3 is a top view showing an impedance test pattern according to the first embodiment of the present invention.
FIG. 4 is a top view showing an example of a pad portion of the impedance test pattern according to the first embodiment of the present invention.
FIG. 5 is a sectional view showing a section of the wiring board according to each embodiment of the present invention.
FIG. 6 is a sectional view showing a section of the wiring board according to each embodiment of the present invention.
FIG. 7 is a perspective view showing a probe portion of a measuring device used in each embodiment of the present invention.
FIG. 8 is a flowchart showing the operation of the measuring device during measurement.
FIG. 9 is a diagram showing a measurement example of characteristic impedance.
FIG. 10 is a top view showing an impedance test pattern according to the second embodiment of the present invention.
FIG. 11 is a top view showing an impedance test pattern according to a third embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF
Reference numeral 100: wiring board, 101: product part, 102: remnant part, 103: impedance test pattern, 104: differential impedance test pattern, 105: characteristic impedance test pattern, 201, 202: signal line, 301, 302, 303, 304 ... signal pad, 401, 402, 403, 404 ... V / G pad, 501, 502, 503, 504, 505, 506, 507, 508 ... through hole, 601, 607 ... signal layer, 602, 604, 606 ... Insulating layer, 603: power supply layer, 604: ground layer, 701: signal pin, 702: ground pin
Claims (5)
前記第一の配線の長さ及び前記第二の配線の長さとを入力する入力ステップと、
前記入力ステップにおいて入力された第一の配線の長さの範囲で差動インピーダンスの測定を行う第一測定ステップと、
前記入力ステップにおいて入力された第二の配線の長さの範囲で特性インピーダンスの測定を行う第二測定ステップとを具備することを特徴とするインピーダンス測定方法。A first wiring composed of a pair of parallel wirings arranged on a wiring board and electrically isolated from other circuits, and one of a pair of parallel wirings forming the first wiring An impedance measurement method for measuring impedance using a second wiring arranged electrically connected to the wiring,
An input step of inputting a length of the first wiring and a length of the second wiring,
A first measurement step of measuring the differential impedance in the range of the length of the first wiring input in the input step,
A second measuring step of measuring a characteristic impedance in a range of the length of the second wiring input in the inputting step.
前記第一の配線を構成する一対の並行配線のうち、一方の配線と電気的に接続して配された第二の配線とを具備することを特徴とする配線板。A first wiring including a pair of parallel wirings electrically isolated from a circuit for mounting the electronic element,
A wiring board, comprising: one of a pair of parallel wirings constituting the first wiring and a second wiring electrically connected to the wiring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002194101A JP2004037219A (en) | 2002-07-03 | 2002-07-03 | Impedance measuring method and wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002194101A JP2004037219A (en) | 2002-07-03 | 2002-07-03 | Impedance measuring method and wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004037219A true JP2004037219A (en) | 2004-02-05 |
Family
ID=31702875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002194101A Pending JP2004037219A (en) | 2002-07-03 | 2002-07-03 | Impedance measuring method and wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004037219A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100412506C (en) * | 2005-12-15 | 2008-08-20 | 鸿富锦精密工业(深圳)有限公司 | System and method for inspecting differential signal line deviation |
CN101949978A (en) * | 2010-08-26 | 2011-01-19 | 深南电路有限公司 | Impedance test element |
CN102480836A (en) * | 2010-11-30 | 2012-05-30 | 株式会社东芝 | Printed circuit board |
JP2014093340A (en) * | 2012-11-01 | 2014-05-19 | Nec Corp | Test coupon for managing characteristic impedance and print circuit board with the same |
CN113252985A (en) * | 2021-07-16 | 2021-08-13 | 深圳市迅特通信技术股份有限公司 | Measuring device and measuring method for measuring impedance of high-speed signal line in optical module |
-
2002
- 2002-07-03 JP JP2002194101A patent/JP2004037219A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100412506C (en) * | 2005-12-15 | 2008-08-20 | 鸿富锦精密工业(深圳)有限公司 | System and method for inspecting differential signal line deviation |
CN101949978A (en) * | 2010-08-26 | 2011-01-19 | 深南电路有限公司 | Impedance test element |
CN102480836A (en) * | 2010-11-30 | 2012-05-30 | 株式会社东芝 | Printed circuit board |
JP2014093340A (en) * | 2012-11-01 | 2014-05-19 | Nec Corp | Test coupon for managing characteristic impedance and print circuit board with the same |
CN113252985A (en) * | 2021-07-16 | 2021-08-13 | 深圳市迅特通信技术股份有限公司 | Measuring device and measuring method for measuring impedance of high-speed signal line in optical module |
CN113252985B (en) * | 2021-07-16 | 2021-10-01 | 深圳市迅特通信技术股份有限公司 | Measuring device and measuring method for measuring impedance of high-speed signal line in optical module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7492146B2 (en) | Impedance controlled via structure | |
US20080088007A1 (en) | System, device and method for reducing cross-talk in differential signal conductor pairs | |
JP2000171504A (en) | Semiconductor evaluating device | |
JP2008527724A (en) | Printed circuit boards with improved signal integrity for differential signal pairs, etc. | |
JP2001251061A (en) | Multilayer printed wiring board | |
JP2011113575A (en) | Flexible printed board and electric apparatus and optical disk drive using the same | |
US7430125B2 (en) | Data processing terminal, parent board, child board, terminal designing apparatus and method, computer program, and information storage medium | |
JP2004037219A (en) | Impedance measuring method and wiring board | |
JP2007242745A (en) | Printed circuit board, computer aided design (cad) program, electromagnetic field simulator, circuit simulator, car, semiconductor device, and user guide | |
US6103978A (en) | Printed wiring board having inner test-layer for improved test probing | |
JP2007096147A (en) | Capacitor | |
US6515563B2 (en) | Print board and electronic device equipped with the print board | |
JPH11177274A (en) | Method for connecting printed wiring board and cable and box-like body, and electronic apparatus | |
JP2003198087A (en) | Circuit board and information processing unit using the same | |
JP2008071949A (en) | Wiring board and image forming apparatus | |
JP2003338693A (en) | Method of connecting coaxial cable and multilayer printed wiring board | |
JP2000180488A (en) | Evaluation apparatus for electromagnetic noise of driving device | |
US6987397B2 (en) | Method and probe structure for implementing a single probe location for multiple signals | |
JP6250229B1 (en) | Printed board | |
JPH096468A (en) | Electronic device | |
JP2009054957A (en) | Wiring board, design method of the wiring board and electronic device | |
JP2000314755A (en) | Neighborhood electromagnetic field detecting probe system | |
JP2003307527A (en) | Probe guard | |
WO2017221443A1 (en) | Printed board | |
JP4228775B2 (en) | Printed wiring board device and booster device provided with printed wiring board device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20050606 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |