JP2014093340A - Test coupon for managing characteristic impedance and print circuit board with the same - Google Patents

Test coupon for managing characteristic impedance and print circuit board with the same Download PDF

Info

Publication number
JP2014093340A
JP2014093340A JP2012241605A JP2012241605A JP2014093340A JP 2014093340 A JP2014093340 A JP 2014093340A JP 2012241605 A JP2012241605 A JP 2012241605A JP 2012241605 A JP2012241605 A JP 2012241605A JP 2014093340 A JP2014093340 A JP 2014093340A
Authority
JP
Japan
Prior art keywords
wiring
test coupon
design rule
characteristic impedance
straight line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012241605A
Other languages
Japanese (ja)
Other versions
JP6149382B2 (en
Inventor
Motoi Tanabe
基 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012241605A priority Critical patent/JP6149382B2/en
Publication of JP2014093340A publication Critical patent/JP2014093340A/en
Application granted granted Critical
Publication of JP6149382B2 publication Critical patent/JP6149382B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a test coupon for managing a characteristic impedance (Z0) that allows the Z0 of wiring inside and outside a BGA (Ball Grid Array) in a product region to be confirmed and managed even when manufacturing factors such as fluidity of etchant vary.SOLUTION: In the test coupon for managing a characteristic impedance formed within a test coupon region on a print circuit board, first wiring under a first design rule has a first straight part, second wiring under the first design rule has a second straight line that is approximately perpendicular to the first straight part, and third wiring under a second design rule has a third straight part that is approximately perpendicular to any one of the first straight part and the second straight part, where the first wiring, second wiring, and third wiring are connected in series.

Description

本発明は、プリント基板の特性インピーダンスを測定し管理するためのテストクーポンおよびこれを備えたプリント基板に関する。   The present invention relates to a test coupon for measuring and managing a characteristic impedance of a printed circuit board and a printed circuit board including the test coupon.

LSIパッケージなどのボールグリッドアレイ(Ball Grid Array、以下、BGAと略す)において、配線幅と配線間隔を表すラインアンドスペース(以下、L/Sと略す)のピッチが狭い仕様となるBGA内側の製品配線や、L/Sのピッチが広めの仕様となるBGA外側の製品配線の、特性インピーダンス(以下、Z0と略す)の仕上り値を保証するテストクーポンは、プリント基板上にあって製品配線の領域とは異なる領域に設けられ、プリント基板の製造工程の終了後にそのZ0を測定することによって、製品配線のZ0を保証している。   Products inside the BGA that have a narrow line-and-space (hereinafter abbreviated as L / S) pitch indicating the width and spacing of the ball grid array (Ball Grid Array; hereinafter abbreviated as BGA) such as LSI packages. The test coupon that guarantees the finished value of the characteristic impedance (hereinafter abbreviated as Z0) of the wiring and the product wiring outside the BGA that has a wider L / S pitch specification is on the printed circuit board and is the product wiring area Z0 of the product wiring is guaranteed by measuring Z0 after completion of the printed circuit board manufacturing process.

テストクーポンは、プリント基板上に形成される製品の配線のL/Sや配線厚といった配線仕様(デザインルール)と同じ仕様の配線を、製品の外側に任意の長さに配置したものである。また、Z0は上記の配線仕様により一意の値に決定される。したがって、テストクーポンのZ0を測定することで、製品の配線のZ0が確認され管理される。   In the test coupon, wirings having the same specifications as the wiring specifications (design rules) such as L / S and wiring thickness of the product wiring formed on the printed circuit board are arranged at an arbitrary length outside the product. Z0 is determined to be a unique value according to the above wiring specification. Therefore, Z0 of the product wiring is confirmed and managed by measuring Z0 of the test coupon.

しかしながら、製造工程における配線のエッチング量やめっき膜厚は、配線の密集の程度や製造工程の様々な要因によって変動するために、プリント基板上でばらつきを引き起こす。このばらつきのテストクーポンのZ0への影響を抑制するために、特許文献1や特許文献2の技術が開示されている。   However, the etching amount of the wiring and the plating film thickness in the manufacturing process vary depending on the density of the wiring and various factors in the manufacturing process, thereby causing variations on the printed circuit board. In order to suppress the influence of this variation on Z0 of the test coupon, the techniques of Patent Document 1 and Patent Document 2 are disclosed.

特許文献1では、テストクーポンのパタンの両側にダミーパタンを設けることで、製品配線領域の配線パタンとテストクーポン領域のテストクーポンパタンのエッチングの際に、両者のエッチング条件が同等になるようにしている。これにより、製品領域の配線とテストクーポンとが同等の仕上がりになるようにしている。   In Patent Document 1, dummy patterns are provided on both sides of the test coupon pattern so that the etching conditions of the wiring pattern in the product wiring area and the test coupon pattern in the test coupon area are equal to each other. . Thereby, the wiring of the product area and the test coupon are made to have the same finish.

一方、特許文献2では、プリント基板上の製品配線領域とは異なる領域に、配線間隔が一定となるようにジグザグに配線されるジグザグ配線部と、直線に配線される直線配線部とを備えた特性インピーダンス測定用テストクーポンを設ける。これにより、隣接配線間隔の最大および最小による仕上がり差が主要因となって生じる特性インピーダンスのばらつきの確認および管理を行うことができるとしている。   On the other hand, Patent Document 2 includes a zigzag wiring portion that is wired in a zigzag manner so that the wiring interval is constant, and a straight wiring portion that is wired in a straight line in a region different from the product wiring region on the printed circuit board. A test coupon for measuring characteristic impedance is provided. As a result, it is possible to check and manage the variation in characteristic impedance caused mainly by the difference in finish due to the maximum and minimum adjacent wiring intervals.

特開2005−197556号公報JP 2005-197556 A 特開2011−181785号公報JP 2011-181785 A

しかしながら、これら特許文献1や特許文献2の技術には、以下の課題がある。すなわち、特許文献1の技術では、直線形状のテストクーポンであるために、エッチング液の流動性の影響を受けていた。エッチング液の流動性とは、一つにはエッチング液の配線などのパタンに対する流れる方向である。例えば、製品領域の配線の方向に対して、テストクーポンの配線方向が一致している場合は、製品領域の配線とテストクーポンの配線が同じ様に仕上がるため、製品領域の配線のZ0をテストクーポンのZ0で確認し管理できる。しかしながら、一致しない場合は相互のZ0にずれが生じるため、テストクーポンで確認し管理することができなかった。また、製品領域のBGAの内側と外側のように、デザインルールの異なる配線領域を有する場合、デザインルールの異なる双方の配線領域のZ0に同時に対応することができなかった。さらには、ダミーパタンを形成するための領域を余分に必要としていた。   However, the techniques of Patent Document 1 and Patent Document 2 have the following problems. That is, in the technique of Patent Document 1, since it is a linear test coupon, it is affected by the fluidity of the etching solution. The fluidity of the etchant is, in part, the direction in which the etchant flows with respect to a pattern such as wiring. For example, when the wiring direction of the test coupon matches the wiring direction of the product area, the wiring of the product area and the wiring of the test coupon are finished in the same way. You can check and manage with Z0. However, if they do not match, there is a shift in the mutual Z0, so it was not possible to confirm and manage with a test coupon. Further, when wiring areas having different design rules such as the inside and outside of the BGA of the product area are provided, it is impossible to simultaneously cope with Z0 of both wiring areas having different design rules. Furthermore, an extra area for forming the dummy pattern is required.

特許文献2の技術では、テストクーポンはジグザグに配線されるジグザグ配線部と、直線に配線される直線配線部とを備えた構造としている。これにより、隣接配線間隔の最大および最小による仕上がり差が主要因となって生じる特性インピーダンスのばらつきの確認および管理を行うことができるとしている。しかしながら、この場合も、エッチング液の流動性の影響を受けていた。すなわち、特許文献2のテストクーポンの直線配線部とジグザグ配線部の直線部分とは、前記の特許文献1の直線形状のテストクーポンと同様の課題を抱えていた。また、製品領域のBGAの内側と外側のように、デザインルールの異なる配線領域を有する場合、デザインルールの異なる双方の配線領域のZ0に同時に対応することができなかった。   In the technology of Patent Document 2, the test coupon has a structure including a zigzag wiring portion wired in a zigzag manner and a straight wiring portion wired in a straight line. As a result, it is possible to check and manage the variation in characteristic impedance caused mainly by the difference in finish due to the maximum and minimum adjacent wiring intervals. However, also in this case, it was influenced by the fluidity of the etching solution. That is, the straight wiring portion of the test coupon of Patent Literature 2 and the straight portion of the zigzag wiring portion have the same problems as the linear test coupon of Patent Literature 1. Further, when wiring areas having different design rules such as the inside and outside of the BGA of the product area are provided, it is impossible to simultaneously cope with Z0 of both wiring areas having different design rules.

本発明は上記の課題を鑑みてなされたものであり、その目的は、エッチング液の流動性などの製造要因が変化しても、プリント基板上の製品領域のデザインルールの異なる配線領域の、デザインルールの異なる配線領域ごとのZ0の確認と管理を同時に行うことができる、特性インピーダンス管理用テストクーポンを提供することにある。   The present invention has been made in view of the above problems, and its purpose is to design wiring areas having different design rules for product areas on a printed circuit board even if manufacturing factors such as the fluidity of an etchant change. The object is to provide a test coupon for characteristic impedance management that can simultaneously confirm and manage Z0 for each wiring region with different rules.

プリント基板上のテストクーポン領域内に形成される特性インピーダンス管理用テストクーポンにおいて、第1のデザインルールによる第1の配線が、第1の直線部を有し、前記第1のデザインルールによる第2の配線が、前記第1の直線部と略垂直である第2の直線部を有し、第2のデザインルールによる第3の配線が、前記第1の直線部と前記第2の直線部のいずれかと略垂直である第3の直線部を有し、前記第1の配線と前記第2の配線と前記第3の配線とが直列接続された特性インピーダンス管理用テストクーポンである。   In the test coupon for characteristic impedance management formed in the test coupon area on the printed circuit board, the first wiring based on the first design rule has a first straight line portion, and the second wiring based on the first design rule. The second wiring has a second straight line portion that is substantially perpendicular to the first straight line portion, and a third wiring according to the second design rule is formed between the first straight line portion and the second straight line portion. The test coupon for characteristic impedance management has a third straight line portion that is substantially perpendicular to any one of the first wiring, the second wiring, and the third wiring.

本発明による特性インピーダンス管理用テストクーポンによれば、エッチング液の流動性などの製造要因が変化しても、プリント基板上の製品領域のデザインルールの異なる配線領域の、デザインルールの異なる配線領域ごとのZ0の確認と管理を同時に行うことができる、特性インピーダンス管理用テストクーポンを提供することができる。   According to the test coupon for characteristic impedance management according to the present invention, even if manufacturing factors such as the fluidity of the etching solution change, the wiring areas having different design rules in the product area on the printed circuit board It is possible to provide a test coupon for characteristic impedance management that can simultaneously confirm and manage Z0.

本発明の実施形態の特性インピーダンス管理用テストクーポンの構造を示す図である。It is a figure which shows the structure of the test coupon for characteristic impedance management of embodiment of this invention. 本発明の実施形態の特性インピーダンス管理用テストクーポンの構造を示す図である。It is a figure which shows the structure of the test coupon for characteristic impedance management of embodiment of this invention. 本発明の実施形態の特性インピーダンス管理用テストクーポンの特性インピーダンスZ0の測定結果を示す図である。It is a figure which shows the measurement result of characteristic impedance Z0 of the test coupon for characteristic impedance management of embodiment of this invention. 本発明の実施形態の特性インピーダンス管理用テストクーポンの特性インピーダンスZ0の測定結果を示す図である。It is a figure which shows the measurement result of characteristic impedance Z0 of the test coupon for characteristic impedance management of embodiment of this invention. 比較例としての特性インピーダンス管理用テストクーポンの構造を示す図である。It is a figure which shows the structure of the test coupon for characteristic impedance management as a comparative example. 比較例としての特性インピーダンス管理用テストクーポンの特性インピーダンスZ0の測定結果を示す図である。It is a figure which shows the measurement result of characteristic impedance Z0 of the test coupon for characteristic impedance management as a comparative example. 本発明の特性インピーダンス管理用テストクーポンを有するプリント基板の構成例を示す図である。It is a figure which shows the structural example of the printed circuit board which has the test coupon for characteristic impedance management of this invention.

以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the preferred embodiments described below are technically preferable for carrying out the present invention, but the scope of the invention is not limited to the following.

図1は、本発明の実施形態の特性インピーダンス管理用テストクーポンの構造を示す図である。テストクーポン10は、図6に示すプリント基板30上にあって、BGAなどが形成される製品領域32に対して、テストクーポン領域31に形成される。   FIG. 1 is a diagram showing the structure of a characteristic impedance management test coupon according to an embodiment of the present invention. The test coupon 10 is formed on the test coupon region 31 with respect to the product region 32 on the printed circuit board 30 shown in FIG.

図1において、テストクーポン10の左側略半分である、第1のデザインルールの配線領域対応縦配線11と第1のデザインルール配線領域対応横配線12とは、図6の製品領域32の第1のデザインルールの配線領域34のように、狭ピッチな配線幅と配線間隔および配線方向に対応した配線である。これは例えば、プリント基板上のBGA内側の配線仕様に相当する。また、テストクーポン10の右側略半分である第2のデザインルールの配線領域対応縦配線13とは、図5の製品領域32の第2のデザインルールの配線領域35のように、広ピッチな配線幅と配線間隔および配線方向に対応した配線である。これは例えば、プリント基板上のBGA外側の配線仕様に相当する。   In FIG. 1, the vertical wiring 11 corresponding to the wiring area of the first design rule and the horizontal wiring 12 corresponding to the first design rule wiring area which are substantially the left half of the test coupon 10 are the first in the product area 32 of FIG. Like the wiring region 34 of the design rule, the wiring corresponds to a narrow pitch wiring width, wiring interval, and wiring direction. This corresponds to, for example, wiring specifications inside the BGA on the printed circuit board. Further, the second design rule wiring area corresponding vertical wiring 13 which is substantially the right half of the test coupon 10 is a wide pitch wiring like the second design rule wiring area 35 of the product area 32 of FIG. The wiring corresponds to the width, wiring interval, and wiring direction. This corresponds to, for example, wiring specifications outside the BGA on the printed circuit board.

さらに、左側略半分のテストクーポンは、相互に平行に延びる複数の縦直線部3を有する配線(第1のデザインルールの配線領域対応縦配線11)と、縦直線部3を略90度回転させた相互に平行に延びる複数の横直線部5を有する配線(第1のデザインルール配線領域対応横配線12)を有する。縦直線部3は縦折り返し部4で各々繋がり折り返し、横直線部5は横折り返し部6で各々繋がり折り返す。   Furthermore, the test coupon of the approximately half on the left side has a wiring having a plurality of vertical straight portions 3 extending in parallel to each other (vertical wiring 11 corresponding to the wiring area of the first design rule) and the vertical straight portion 3 rotated by approximately 90 degrees. In addition, a wiring having a plurality of horizontal straight portions 5 extending in parallel with each other (first design rule wiring region corresponding horizontal wiring 12) is provided. The vertical straight line portions 3 are connected and folded at the vertical folding portion 4, and the horizontal straight line portions 5 are connected and folded at the horizontal folding portion 6.

また、第2のデザインルールの配線領域対応縦配線13は、相互に平行に延びる複数の縦直線部7が縦折り返し部8で各々繋がり折り返す構成である。ここで、縦直線部7は縦直線部3とは略平行、横直線部5とは略垂直である。第1のデザインルールの配線領域対応縦配線11、第1のデザインルールの配線領域対応横配線12、第2のデザインルールの配線領域対応縦配線13は直列接続している。直列接続する際の各配線を並べる順序は図1に限定されない。   Further, the vertical wiring 13 corresponding to the wiring area of the second design rule has a configuration in which a plurality of vertical straight portions 7 extending in parallel with each other are connected to each other by a vertical turn-back portion 8. Here, the vertical straight portion 7 is substantially parallel to the vertical straight portion 3 and substantially vertical to the horizontal straight portion 5. The vertical wiring 11 corresponding to the wiring area of the first design rule, the horizontal wiring 12 corresponding to the wiring area of the first design rule, and the vertical wiring 13 corresponding to the wiring area of the second design rule are connected in series. The order in which the wirings are arranged in series connection is not limited to FIG.

第2のデザインルールの配線領域対応縦配線13はまた、縦直線部7に垂直な、相互に平行に延びる複数の横直線部が横折り返し部で各々繋がり折り返す構成とすることもできる(図1中に記載なし)。また、縦直線部7に垂直な、相互に平行に延びる複数の横直線部が横折り返し部で各々繋がり折り返す構成を、第2のデザインルールの配線領域対応縦配線13に連結することもできる(図1中に記載なし)。   The vertical wiring 13 corresponding to the wiring area of the second design rule can also be configured such that a plurality of horizontal straight lines extending in parallel with each other perpendicular to the vertical straight line 7 are connected and folded at the horizontal turn-back portions (FIG. 1). Not listed in). In addition, a configuration in which a plurality of horizontal straight lines extending perpendicularly to each other and extending in parallel with each other at the vertical straight line portion 7 are connected to each other at the horizontal turn-back portion can be connected to the vertical wiring 13 corresponding to the wiring area of the second design rule ( (Not described in FIG. 1).

図1において、第2のデザインルールの配線領域対応縦配線13のみとし、第2のデザインルールの配線領域対応横配線を備えなくてもよしとされるのは、広ピッチな配線幅と配線間隔のデザインルールであるために、製造工程によるばらつきを受けにくいことによる。   In FIG. 1, only the vertical wiring 13 corresponding to the wiring area of the second design rule is used, and the horizontal wiring corresponding to the wiring area of the second design rule may not be provided. Because it is a design rule, it is less susceptible to variations due to the manufacturing process.

第1のデザインルールの配線領域対応縦配線11と第1のデザインルールの配線領域対応横配線12においては、製品領域の配線の方向が縦直線部3の方向のみである場合は、第1のデザインルールの配線領域対応横配線12を省略することができる。また、製品領域の配線の方向が横直線部5の方向のみである場合は、第1のデザインルールの配線領域対応縦配線11を省略することができる。さらに、第2のデザインルールの配線領域対応縦配線13においては、製品領域の配線の方向が、縦直線部7に垂直である場合は、縦直線部7を90度回転させた横直線部とするBGA外対応クーポンとすることができる。   In the vertical wiring 11 corresponding to the wiring area corresponding to the first design rule and the horizontal wiring corresponding to the wiring area corresponding to the first design rule, when the wiring direction of the product area is only the direction of the vertical straight line portion 3, The horizontal wiring 12 corresponding to the wiring area of the design rule can be omitted. Further, when the wiring direction of the product area is only the direction of the horizontal straight line portion 5, the wiring area corresponding vertical wiring 11 of the first design rule can be omitted. Furthermore, in the vertical wiring 13 corresponding to the wiring area of the second design rule, when the wiring direction of the product area is perpendicular to the vertical linear part 7, a horizontal linear part obtained by rotating the vertical linear part 7 by 90 degrees and It can be used as a BGA non-compatible coupon.

以上のように、第1のデザインルールの配線領域対応縦配線11、第1のデザインルールの配線領域対応横配線12、第2のデザインルールの配線領域対応縦配線13は、製品領域における異なるデザインルールを有する異なる領域の配線方向に対応して、その組合せ方を変えることができる。   As described above, the wiring region corresponding vertical wiring 11 of the first design rule, the wiring region corresponding horizontal wiring 12 of the first design rule, and the wiring region corresponding vertical wiring 13 of the second design rule are different designs in the product region. The combination can be changed corresponding to the wiring direction of different areas having rules.

なお、図1では、第1のデザインルールの配線領域対応縦配線11、第1のデザインルールの配線領域対応横配線12、第2のデザインルールの配線領域対応縦配線13は、相互に平行に延びる複数の直線部が折り返し部で各々繋がり折り返す構成としているが、図2に示すように、本発明の実施形態では、第1のデザインルールの配線領域対応縦配線15、第1のデザインルールの配線領域対応横配線16、第2のデザインルールの配線領域対応縦配線17の各配線が各々一本の3縦直線部、5横直線部、7縦直線部からなるテストクーポン14の場合を排除しない。また、図1、図2のテストクーポンの配線は単線構造であるが、差動配線に対応する2重線構造とすることも可能である。   In FIG. 1, the vertical wiring 11 corresponding to the wiring area of the first design rule, the horizontal wiring 12 corresponding to the wiring area of the first design rule, and the vertical wiring 13 corresponding to the wiring area of the second design rule are parallel to each other. A plurality of extending straight portions are connected and turned back at the turn-back portion. However, as shown in FIG. 2, in the embodiment of the present invention, the vertical wiring 15 corresponding to the wiring area of the first design rule, the first design rule Excludes the case where each of the wirings corresponding to the wiring area corresponding to the horizontal wiring 16 and the wiring area corresponding to the vertical wiring 17 corresponding to the second design rule is a test coupon 14 comprising one vertical line portion, five horizontal straight line portions, and seven vertical straight line portions. do not do. Moreover, although the wiring of the test coupon of FIG. 1, FIG. 2 is a single wire structure, it can also be made into the double line structure corresponding to a differential wiring.

プリント基板の製造時において、配線方向や隣接する配線との間隔(粗密)の影響で、配線の仕上り幅にはばらつきが生じる。一般的なプリント基板を想定した場合、配線方向や隣接する配線との間隔の大小により、銅箔のエッチング量に差が生じ、配線幅や配線間隔が異なる仕上がりとなる。配線の間隔を例に取ると、配線の間隔が大きい時は、エッチング量が多くなる傾向となり、配線幅は細く仕上る。その結果、Z0は設計値より高くなる。逆に、配線の間隔が小さい時は、エッチング量が少なくなる傾向となり、配線幅は太く仕上る。その結果、Z0は設計値より低くなる。   During the production of a printed circuit board, the finished width of the wiring varies due to the influence of the wiring direction and the distance (roughness / density) between adjacent wirings. When a general printed circuit board is assumed, a difference occurs in the etching amount of the copper foil due to the wiring direction and the distance between adjacent wirings, and the wiring width and the wiring interval are different. Taking the wiring interval as an example, when the wiring interval is large, the etching amount tends to increase, and the wiring width is narrowed. As a result, Z0 becomes higher than the design value. Conversely, when the wiring interval is small, the etching amount tends to be small, and the wiring width is thick. As a result, Z0 becomes lower than the design value.

また、ビルドアップ基板を例に取ると、パネルめっき法において、隣接する配線との間隔の大小(粗密)により、めっき厚(配線厚)に差が生じる。配線の間隔が大きい時は、めっき電流密度が大きくなり、めっき厚が厚く仕上る。その結果、Z0は設計値より低くなる。逆に、配線の間隔が小さい時は、めっき電流密度が小さくなり、めっき厚が薄く仕上る。その結果、Z0は設計値より高くなる。   Taking a build-up substrate as an example, in the panel plating method, a difference in plating thickness (wiring thickness) occurs due to the size (roughness) of the distance between adjacent wirings. When the wiring interval is large, the plating current density is increased and the plating thickness is increased. As a result, Z0 becomes lower than the design value. Conversely, when the wiring interval is small, the plating current density is small and the plating thickness is thin. As a result, Z0 becomes higher than the design value.

また、配線方向によりエッチング液の流動性が変化する。配線方向によって流動性が良い場合は、エッチング量が多くなり配線幅は細く仕上り、Z0は設計値より高くなる。逆に、流動性が悪い場合は、エッチング量が少なくなり配線幅は太く仕上り、Z0は設計値より低くなる。   Further, the fluidity of the etching solution changes depending on the wiring direction. When the fluidity is good depending on the wiring direction, the etching amount is increased, the wiring width is narrowed, and Z0 is higher than the design value. On the other hand, when the fluidity is poor, the etching amount is reduced, the wiring width is finished wide, and Z0 is lower than the design value.

図1のように、特性インピーダンス管理用テストクーポン10の配線を、製品内の配線方向と配線幅および配線間隔による仕上がり差を代表する、第1のデザインルールの配線領域と第2のデザインルールの配線領域の各々に対応した配線とすることによって、配線方向や配線幅および隣接する配線の間隔の大小に起因した仕上りばらつき(エッチングばらつき)が主要因となって生じる製品内配線のZ0ばらつきを確認し管理することが可能となる。さらに、双方のデザインルールの配線領域の配線仕様を有する一体型のクーポンとすることで、一度の測定で各々のデザインルールによる配線領域のZ0を把握することが可能となり、測定工数の低減を図ることができる。   As shown in FIG. 1, the wiring of the characteristic impedance management test coupon 10 is represented by the wiring area of the first design rule and the second design rule representing the difference in finish due to the wiring direction, wiring width and wiring interval in the product. By using wiring corresponding to each wiring area, check the Z0 variation of in-product wiring, which is mainly caused by finishing variation (etching variation) due to the wiring direction, wiring width, and distance between adjacent wires. Can be managed. Furthermore, by using an integrated coupon having the wiring specifications of the wiring areas of both design rules, it becomes possible to grasp the Z0 of the wiring area according to each design rule with a single measurement, thereby reducing the measurement man-hours. be able to.

図3Aは、図1の特性インピーダンス管理用テストクーポン10のZ0の測定結果の一例を示す。縦軸はZ0、横軸は時間である。Z0の測定はTime Domain Refelectometry(TDR)法による。本テストクーポンのZ0の測定に際しては、測定器1から測定端子部2に向けて信号を入力し、他端端子部9から戻る反射波の電圧値から各配線のZ0を得る。図3Aでは、第1のデザインルールの配線領域対応縦配線11、第1のデザインルールの配線領域対応横配線12、第2のデザインルールの配線領域対応縦配線13のZ0のいずれもが、規格内にあることが確認されている。   FIG. 3A shows an example of the measurement result of Z0 of the characteristic impedance management test coupon 10 of FIG. The vertical axis is Z0, and the horizontal axis is time. Z0 is measured by the Time Domain Reflexometry (TDR) method. In measuring Z0 of the test coupon, a signal is input from the measuring instrument 1 toward the measurement terminal unit 2, and Z0 of each wiring is obtained from the voltage value of the reflected wave returning from the other end terminal unit 9. In FIG. 3A, all of Z0 of the vertical wiring 11 corresponding to the wiring area of the first design rule, the horizontal wiring 12 corresponding to the wiring area of the first design rule, and the vertical wiring 13 corresponding to the wiring area of the second design rule are Has been confirmed to be within.

図3Bは、図1の特性インピーダンス管理用テストクーポン10のZ0の測定結果の別の例を示す。図3Bで測定したテストクーポンは、図3Aのテストクーポンを製造した際のエッチング工程のエッチング液の流れを90度変えて製造されている。そのため、図3Bの第1のデザインルールの配線領域対応縦配線11のZ0と第1のデザインルールの配線領域対応横配線12のZ0との大小関係は、図3Aのそれとは逆になっている。すなわち、本実施形態の特性インピーダンス管理用テストクーポン10は、製造工程が変化したことによるばらつきの変化を確認することができている。   FIG. 3B shows another example of the measurement result of Z0 of the characteristic impedance management test coupon 10 of FIG. The test coupon measured in FIG. 3B is manufactured by changing the flow of the etchant in the etching process when the test coupon of FIG. 3A is manufactured by 90 degrees. Therefore, the magnitude relationship between Z0 of the wiring region corresponding vertical wiring 11 of the first design rule of FIG. 3B and Z0 of the wiring region corresponding horizontal wiring 12 of the first design rule is opposite to that of FIG. 3A. . That is, the characteristic impedance management test coupon 10 according to the present embodiment can confirm the variation due to the change in the manufacturing process.

図3Bでは、第1のデザインルールの配線領域対応縦配線11と第1のデザインルールの配線領域対応横配線12のZ0は規格内にあり、第2のデザインルールの配線領域対応縦配線13のZ0は規格内にないことが確認されている。この結果から、この製品は規格外であると判別される。   In FIG. 3B, Z0 of the wiring area corresponding vertical wiring 11 of the first design rule and the wiring area corresponding horizontal wiring 12 of the first design rule is within the standard, and the wiring area corresponding vertical wiring 13 of the second design rule It has been confirmed that Z0 is not within the standard. From this result, it is determined that this product is out of specification.

比較例として、図4に、特許文献2で開示された特性インピーダンス管理用テストクーポン27を示す。図4において、テストクーポン27は、左側略半分は直線部23と折り返し部24とからなるジグザグクーポン28、右側略半分は直線部25からなる直線クーポン29からなる。また、テストクーポン27の配線は、第1のデザインルールの配線領域あるいは第2のデザインルールの配線領域のいずれかのデザインルールとすることができる。図4では第1のデザインルールの配線領域のデザインルールとしている。すなわち、第2のデザインルールの配線領域のデザインルールとする必要がある場合は、図4とは別に、第2のデザインルールの配線領域のデザインルールの配線を有する特性インピーダンス管理用テストクーポンを設ける必要がある。   As a comparative example, FIG. 4 shows a test coupon 27 for characteristic impedance management disclosed in Patent Document 2. In FIG. 4, the test coupon 27 consists of a zigzag coupon 28 consisting of a straight line portion 23 and a folded portion 24 on the left half, and a straight coupon 29 consisting of a straight line portion 25 on the right half. Further, the wiring of the test coupon 27 can be a design rule of either the wiring area of the first design rule or the wiring area of the second design rule. In FIG. 4, the design rule of the wiring area of the first design rule is used. That is, when it is necessary to set the design rule for the wiring area of the second design rule, a test coupon for characteristic impedance management having the wiring of the design rule for the wiring area of the second design rule is provided separately from FIG. There is a need.

図5は、図4の特性インピーダンス管理用テストクーポン27のZ0の測定結果の一例を示す。Z0の測定は、測定器21から測定端子部22に向けて信号を入力し、他端端子部26から戻る反射波の電圧値から各配線のZ0を得るTDR法による。図5では、BGA内対応ジグザグクーポン28、BGA内対応直線クーポン29のZ0のいずれもが規格内にあることが確認されている。しかしながら、この結果から、第2のデザインルールの配線領域の配線のZ0が規格内にあるか否かを確認することはできない。よって、図5の結果をもって、この製品が規格内であるか否かの判別は付かない。   FIG. 5 shows an example of the measurement result of Z0 of the characteristic impedance management test coupon 27 of FIG. Z0 is measured by a TDR method in which a signal is input from the measuring instrument 21 toward the measurement terminal unit 22 and Z0 of each wiring is obtained from the voltage value of the reflected wave returning from the other end terminal unit 26. In FIG. 5, it is confirmed that both Z0 of the BGA corresponding zigzag coupon 28 and the BGA corresponding linear coupon 29 are within the standard. However, from this result, it cannot be confirmed whether or not Z0 of the wiring in the wiring area of the second design rule is within the standard. Therefore, it is not possible to determine whether or not this product is within the standard based on the result of FIG.

以上のように、本発明の実施形態の特性インピーダンス管理用テストクーポンによれば、エッチング液の流動性などの製造要因が変化しても、プリント基板上の製品領域のデザインルールの異なる配線領域の、デザインルールの異なる配線領域ごとのZ0の確認と管理を一度に行うことができる、特性インピーダンス管理用テストクーポンを提供することができる。   As described above, according to the test coupon for characteristic impedance management of the embodiment of the present invention, even if manufacturing factors such as the fluidity of the etchant change, the wiring area having a different design rule for the product area on the printed circuit board can be used. Thus, it is possible to provide a test coupon for characteristic impedance management that can confirm and manage Z0 for each wiring region with different design rules at a time.

なお、本実施形態では第1と第2の2種類の異なるデザインルールの場合について説明したが、本発明においては、任意の複数の異なるデザインルールの場合についても2種類の異なるデザインルールの場合の構造を繰り返すことによって、特性インピーダンス管理用テストクーポンを得ることが可能である。   In the present embodiment, the first and second types of different design rules have been described. However, in the present invention, the case of two different types of design rules is also possible for any of a plurality of different design rules. By repeating the structure, it is possible to obtain a test coupon for managing characteristic impedance.

本発明は上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。   The present invention is not limited to the above-described embodiment, and various modifications are possible within the scope of the invention described in the claims, and it is also included within the scope of the present invention. Not too long.

1、21 測定器
2、22 測定端子部
3 縦直線部
4 縦折り返し部
5 横直線部
6 横折り返し部
7 縦直線部
8 縦折り返し部
9、26 他端端子部
10、27 テストクーポン
11 第1のデザインルールの配線領域対応縦配線
12 第1のデザインルールの配線領域対応横配線
13 第2のデザインルールの配線領域対応縦配線
23 直線部
24 折り返し部
25 直線部
28 BGA内対応ジグザグクーポン
29 BGA内対応直線クーポン
30 プリント基板
31 テストクーポン領域
32 製品領域
33 テストクーポン
34 第1のデザインルールの配線領域
35 第2のデザインルールの配線領域
DESCRIPTION OF SYMBOLS 1,21 Measuring device 2,22 Measuring terminal part 3 Vertical straight line part 4 Vertical turning part 5 Horizontal straight line part 6 Horizontal folding part 7 Vertical straight line part 8 Vertical turning part 9, 26 Other terminal part 10, 27 Test coupon 11 1st Vertical wiring corresponding to the wiring area of the first design rule 12 Horizontal wiring corresponding to the wiring area of the first design rule 13 Vertical wiring corresponding to the wiring area of the second design rule 23 Linear portion 24 Folded portion 25 Linear portion 28 BGA corresponding zigzag coupon 29 BGA Inside corresponding linear coupon 30 Printed circuit board 31 Test coupon area 32 Product area 33 Test coupon 34 Wiring area of first design rule 35 Wiring area of second design rule

Claims (9)

プリント基板上のテストクーポン領域内に形成される特性インピーダンス管理用テストクーポンにおいて、
第1のデザインルールによる第1の配線が、第1の直線部を有し、
前記第1のデザインルールによる第2の配線が、前記第1の直線部と略垂直である第2の直線部を有し、
第2のデザインルールによる第3の配線が、前記第1の直線部と前記第2の直線部のいずれかと略垂直である第3の直線部を有し、
前記第1の配線と前記第2の配線と前記第3の配線とが直列接続された特性インピーダンス管理用テストクーポン。
In the test coupon for characteristic impedance management formed in the test coupon area on the printed circuit board,
The first wiring according to the first design rule has a first straight portion,
The second wiring according to the first design rule has a second straight line portion that is substantially perpendicular to the first straight line portion;
The third wiring according to the second design rule has a third straight line portion that is substantially perpendicular to either the first straight line portion or the second straight line portion;
A test coupon for characteristic impedance management in which the first wiring, the second wiring, and the third wiring are connected in series.
前記第1の配線が、相互に平行に延びる複数の前記第1の直線部と、前記第1の直線部を相互に繋ぐ第1の折り返し部とを有し、
前記第2の配線が、相互に平行に延びる複数の前記第2の直線部と、前記第2の直線部を相互に繋ぐ第2の折り返し部とを有し、
前記第3の配線が、相互に平行に延びる複数の前期第3の直線部と、前記第3の直線部を相互に繋ぐ第3の折り返し部とを有する、請求項1記載の特性インピーダンス管理用テストクーポン。
The first wiring includes a plurality of the first straight portions extending in parallel with each other, and a first folded portion that connects the first straight portions to each other,
The second wiring has a plurality of the second straight portions extending in parallel with each other, and a second folded portion connecting the second straight portions to each other,
2. The characteristic impedance management device according to claim 1, wherein the third wiring has a plurality of first third straight portions extending in parallel with each other and a third folded portion that connects the third straight portions to each other. Test coupon.
前記第1のデザインルールが前記第2のデザインルールに対して、配線幅と配線間隔の双方あるいは一方が小さい、請求項1から2の何れか1項記載の特性インピーダンス管理用テストクーポン。   3. The characteristic impedance management test coupon according to claim 1, wherein the first design rule is smaller in both or one of a wiring width and a wiring interval than the second design rule. 4. 前記第1のデザインルールが、前記特性インピーダンス管理用テストクーポンの形成されるプリント基板上の製品領域に形成されるボールグリッドアレイ内の配線のデザインルールに対応し、前記第2のデザインルールが前記ボールグリッドアレイ外の配線のデザインルールに対応する、請求項1から3の何れか1項記載の特性インピーダンス管理用テストクーポン。   The first design rule corresponds to a design rule for wiring in a ball grid array formed in a product area on a printed circuit board on which the characteristic impedance management test coupon is formed, and the second design rule is The test coupon for characteristic impedance management according to any one of claims 1 to 3, corresponding to a design rule for wiring outside the ball grid array. 前記第2のデザインルールによる第4の配線を有し、前記第4の配線が前記第3の直線部と略垂直な第4の直線部を有する、請求項1から4の何れか1項記載の特性インピーダンス管理用テストクーポン。   5. The device according to claim 1, further comprising a fourth wiring according to the second design rule, wherein the fourth wiring has a fourth straight line portion that is substantially perpendicular to the third straight line portion. Test coupon for characteristic impedance management. 前記第4の配線が、相互に平行に延びる複数の前記第4の直線部と、前記第4の直線部を相互に繋ぐ第4の折り返し部とを有する、請求項5記載の特性インピーダンス管理用テストクーポン。   6. The characteristic impedance management according to claim 5, wherein the fourth wiring has a plurality of the fourth straight portions extending in parallel with each other and a fourth folded portion that connects the fourth straight portions to each other. Test coupon. プリント基板上の製品領域内の異なる領域の配線の異なるデザインルールに各々対応した配線を有し、
前記各々の配線は、前記異なる領域の配線の縦横方向に平行な直線部を有し、
前記各々の配線は直列接続したことを特徴とする、特性インピーダンス管理用テストクーポン。
Has wiring corresponding to each different design rule of wiring in different areas in the product area on the printed circuit board,
Each of the wirings has a straight line portion parallel to the vertical and horizontal directions of the wirings of the different regions,
A test coupon for managing characteristic impedance, wherein each of the wires is connected in series.
前記直線部は、相互に平行に延びる複数の直線部であり、前記直線部は折り返し部で相互に繋がれた、請求項7記載の特性インピーダンス管理用テストクーポン。   The characteristic impedance management test coupon according to claim 7, wherein the straight line portions are a plurality of straight line portions extending in parallel with each other, and the straight line portions are connected to each other at a turn-back portion. 請求項1から8の何れか1項記載の特性インピーダンス管理用テストクーポンを有するプリント基板。   A printed circuit board comprising the test coupon for managing characteristic impedance according to claim 1.
JP2012241605A 2012-11-01 2012-11-01 Test coupon for characteristic impedance management and printed circuit board having the same Active JP6149382B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012241605A JP6149382B2 (en) 2012-11-01 2012-11-01 Test coupon for characteristic impedance management and printed circuit board having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012241605A JP6149382B2 (en) 2012-11-01 2012-11-01 Test coupon for characteristic impedance management and printed circuit board having the same

Publications (2)

Publication Number Publication Date
JP2014093340A true JP2014093340A (en) 2014-05-19
JP6149382B2 JP6149382B2 (en) 2017-06-21

Family

ID=50937243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012241605A Active JP6149382B2 (en) 2012-11-01 2012-11-01 Test coupon for characteristic impedance management and printed circuit board having the same

Country Status (1)

Country Link
JP (1) JP6149382B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105158571A (en) * 2015-09-23 2015-12-16 深圳崇达多层线路板有限公司 Method and device for automatically generating PCB (Printed Circuit Board) impedance test strip
US10303838B2 (en) 2017-06-02 2019-05-28 International Business Machines Corporation Dynamic impedance net generation in printed circuit board design
WO2020121360A1 (en) * 2018-12-10 2020-06-18 パナソニックIpマネジメント株式会社 Component mounting device and component mounting method
WO2020121361A1 (en) * 2018-12-10 2020-06-18 パナソニックIpマネジメント株式会社 Component mounting system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312464U (en) * 1989-06-21 1991-02-07
JPH0541567A (en) * 1991-08-06 1993-02-19 Fujitsu Ltd Printed wiring board
JP2002164625A (en) * 2000-11-27 2002-06-07 Sony Corp Printed wiring board and reliability testing method for the same
JP2004037219A (en) * 2002-07-03 2004-02-05 Toshiba Corp Impedance measuring method and wiring board
JP2007234826A (en) * 2006-02-28 2007-09-13 Fujikura Ltd Flexible printed wiring board
JP2007258400A (en) * 2006-03-23 2007-10-04 Nec Corp Multilayered wiring board and characteristic impedance measuring method
JP2011181785A (en) * 2010-03-03 2011-09-15 Nec Corp Test coupon for measuring characteristic impedance, and printed board including the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312464U (en) * 1989-06-21 1991-02-07
JPH0541567A (en) * 1991-08-06 1993-02-19 Fujitsu Ltd Printed wiring board
JP2002164625A (en) * 2000-11-27 2002-06-07 Sony Corp Printed wiring board and reliability testing method for the same
JP2004037219A (en) * 2002-07-03 2004-02-05 Toshiba Corp Impedance measuring method and wiring board
JP2007234826A (en) * 2006-02-28 2007-09-13 Fujikura Ltd Flexible printed wiring board
JP2007258400A (en) * 2006-03-23 2007-10-04 Nec Corp Multilayered wiring board and characteristic impedance measuring method
JP2011181785A (en) * 2010-03-03 2011-09-15 Nec Corp Test coupon for measuring characteristic impedance, and printed board including the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105158571A (en) * 2015-09-23 2015-12-16 深圳崇达多层线路板有限公司 Method and device for automatically generating PCB (Printed Circuit Board) impedance test strip
US10303838B2 (en) 2017-06-02 2019-05-28 International Business Machines Corporation Dynamic impedance net generation in printed circuit board design
WO2020121360A1 (en) * 2018-12-10 2020-06-18 パナソニックIpマネジメント株式会社 Component mounting device and component mounting method
WO2020121361A1 (en) * 2018-12-10 2020-06-18 パナソニックIpマネジメント株式会社 Component mounting system
JPWO2020121361A1 (en) * 2018-12-10 2021-10-21 パナソニックIpマネジメント株式会社 Component mounting system
JPWO2020121360A1 (en) * 2018-12-10 2021-10-21 パナソニックIpマネジメント株式会社 Component mounting device and component mounting method
JP7153845B2 (en) 2018-12-10 2022-10-17 パナソニックIpマネジメント株式会社 Component mounting system
JP7153844B2 (en) 2018-12-10 2022-10-17 パナソニックIpマネジメント株式会社 Component mounting device and component mounting method

Also Published As

Publication number Publication date
JP6149382B2 (en) 2017-06-21

Similar Documents

Publication Publication Date Title
JP6634651B2 (en) Differential signal line wiring method and PCB substrate
US7022919B2 (en) Printed circuit board trace routing method
JP6149382B2 (en) Test coupon for characteristic impedance management and printed circuit board having the same
JP5034285B2 (en) Multilayer wiring board and characteristic impedance measuring method
TW200806143A (en) Shifted segment layout for differential signal traces to mitigate bundle weave effect
CN103929877A (en) Printed Circuit Board And Manufacturing Method Of Printed Circuit Board
JP5231010B2 (en) Printed circuit board
JP2008218441A (en) Multilayer wiring board and its inspection method
TWI459870B (en) Printed circuit and printed circuit of touch panel
JP2009158601A (en) Printed circuit board and method of producing the same
Kong et al. Optimal simultaneous pin assignment and escape routing for dense PCBs
CN105611718A (en) Flexible circuit board
JP2009152499A (en) Printed circuit board, and impedance guarantee method of printed circuit board
JP5540772B2 (en) Test coupon for characteristic impedance measurement and printed circuit board having the same
TW201225747A (en) Printed circuit board
JP2011043436A (en) Sensor pattern arrangement structure of multisystem magnetic sensor and manufacturing method thereof
JP2016051784A (en) Semiconductor module
JP5885097B2 (en) Wiring length measuring device and program
JP2013222751A (en) Test coupon
TWI611640B (en) Circuit board
CN210199201U (en) Package substrate
TWI417755B (en) Re-routing method for circuit
JP2021001831A (en) Current sensor and manufacturing method therefor
JP2007324511A (en) Differential impedance aligned printed circuit board
JP7464421B2 (en) Electronic Control Unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170508

R150 Certificate of patent or registration of utility model

Ref document number: 6149382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150