JP2004032199A - マイクロ波結合線路 - Google Patents
マイクロ波結合線路 Download PDFInfo
- Publication number
- JP2004032199A JP2004032199A JP2002183381A JP2002183381A JP2004032199A JP 2004032199 A JP2004032199 A JP 2004032199A JP 2002183381 A JP2002183381 A JP 2002183381A JP 2002183381 A JP2002183381 A JP 2002183381A JP 2004032199 A JP2004032199 A JP 2004032199A
- Authority
- JP
- Japan
- Prior art keywords
- line
- coupled
- conductor
- coupling
- microwave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
【課題】マイクロ波結合線路を小型化にするために折り曲げると、製造上の加工誤差によって２本の中心導体間の間隔や、相互の位置ずれや、さらに２本の線路長が異なることなどが生じた場合、マイクロ波結合線路の特性が大きく劣化することのないマイクロ波結合線路を提供する。
【解決手段】互いに平行な第１誘電体１２１から１２３と、第１誘電体１２１と第２誘電体１２２の間に折り曲げたマイクロ波結合線路１０４から１０７と、第２誘電体１２２と第３誘電体１２３の間に折り曲げたマイクロ波結合線路１０９から１１２を備え、前記２本の線路が互いに電磁界的に結合するように近接し形成している構造において、前記２本の線路の位置が任意の方向にずれた場合において、線路間隔が狭くなる部分と広くなる部分を持ち且つ、前記２本の線路の長さが等しくなる構成とした。
【選択図】 図１
【解決手段】互いに平行な第１誘電体１２１から１２３と、第１誘電体１２１と第２誘電体１２２の間に折り曲げたマイクロ波結合線路１０４から１０７と、第２誘電体１２２と第３誘電体１２３の間に折り曲げたマイクロ波結合線路１０９から１１２を備え、前記２本の線路が互いに電磁界的に結合するように近接し形成している構造において、前記２本の線路の位置が任意の方向にずれた場合において、線路間隔が狭くなる部分と広くなる部分を持ち且つ、前記２本の線路の長さが等しくなる構成とした。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、方向性結合器やフィルタ等に使用されるマイクロ波結合線路に関するものである。
【０００２】
【従来の技術】
従来、マイクロ波回路では、結合線路が、バラン、フィルタ回路、平衡型増幅器、平衡型ミキサなどの種々の回路に適用されている。
図１１、図１２は、従来の１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタの構成を示す図である。
【０００３】
図１１（ａ）は、従来のインターデジタル・フィルタの平面図で、
図１１（ｂ）は、図１１（ａ）のＦ１−Ｆ１’線についての断面図であり、
図１１（ｃ）は、図１１（ａ）のＦ２−Ｆ２’線についての断面図であり、
図１１（ｄ）は、図１１（ａ）のＦ３−Ｆ３’線についての断面図であり、
図１１（ｅ）は、図１１（ａ）のＦ４−Ｆ４’線についての断面図である。
図１２（ａ）は、図１１（ｂ）のＦ５−Ｆ５’線についての断面図であり、
図１２（ｂ）は、図１１（ｂ）のＦ６−Ｆ６’線についての断面図である。
また、図１３、図１４は、従来の他の、１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタの構成を示す図である。
【０００４】
図１３（ａ）は、もう一つ従来のインターデジタル・フィルタの平面図で、
図１３（ｂ）は、図１３（ａ）のＧ１−Ｇ１’線についての断面図であり、
図１３（ｃ）は、図１３（ａ）のＧ２−Ｇ２’線についての断面図であり、
図１３（ｄ）は、図１３（ａ）のＧ３−Ｇ３’線についての断面図であり、
図１３（ｅ）は、図１３（ａ）のＧ４−Ｇ４’線についての断面図である。
図１４（ａ）は、図１３（ｂ）のＧ５−Ｇ５’線についての断面図であり、
図１４（ｂ）は、図１３（ｂ）のＧ６−Ｇ６’線についての断面図である。
【０００５】
図１１（ａ）〜図１１（ｅ）、図１２（ａ）、図１２（ｂ）、図１３（ａ）〜図１３（ｅ）、図１４（ａ）、図１４（ｂ）において、同一のものについては同一の符号を付している。また、図１１（ａ）、図１２（ａ）、図１２（ｂ）、及び図１３（ａ）、図１４（ａ）、図１４（ｂ）の平面図において、見えないものについては点線で描いている。
【０００６】
図１１（ａ）〜図１１（ｅ）、図１２（ａ）、図１２（ｂ）に示すように、第１誘電体６２０上に接地導体６０１を形成し、前記第１誘電体６２０と第２誘電体６２１の間に第１結合線路用ライン導体６０４〜６０７、及び信号入出力用ライン導体６０８を形成し、前記第２誘電体６２１と第３誘電体６２２との間に第２結合線路用ライン導体６０９〜６１２、及び信号入出力用ライン導体６１３を形成し、前記第３誘電体６２２下に接地導体６１６を形成し、前記第１誘電体６２０を貫通するスルーホールに充填されたビア導体６１４を形成し、前記第３誘電体６２２を貫通するスルーホールに充填されたビア導体６１５を形成する。
【０００７】
また、図１２（ａ）に示すように、前記第１結合線路用ストリップライン６０４−６０５−６０６−６０７は、前記第１誘電体６２０と前記第２誘電体６２１との間に方形渦巻形状で構成されている。
【０００８】
すなわち、前記第１結合線路用第１ライン導体６０４を角６２３から角６２４方向に形成し、前記第１結合線路用第２ライン導体６０５は、前記第１結合線路用第１ライン導体６０４の一端の角６２４側に、前記第１結合線路用第１ライン導体６０４と右９０度、すなわち、角６２４から角６２５方向に形成し、前記第１結合線路用第３ライン導体６０６は、前記第１結合線路用第２ライン導体６０５の前記第１結合線路用第１ライン導体６０４が接続していない端、すなわち、角６２５側に、前記第１結合線路用第２ライン導体６０５と右９０度、すなわち、角６２５から角６２６方向に形成し、前記第１結合線路用第４ライン導体６０７は、前記第１結合線路用第３ライン導体６０６の前記第１結合線路用第２ライン導体６０５が接続していない端、すなわち、角６２６側に、前記第１結合線路用第３ライン導体６０６と左９０度、すなわち、角６２６から角６２３方向に形成し、また、前記第１結合線路用第４ライン導体６０７の角６２３側は、前記第１誘電体６２０を貫通するスルーホール内に充填されたビア導体６１４により接地導体６０１に短絡するよう形成し、前記信号入出力用ライン導体６０８は、前記スルーホール内に充填されたビア導体６１４から前記第１結合線路用第３ライン導体６０６、すなわち、角６２３から角６２６方向に、任意の長さをとり、前記第１結合線路用第４ライン導体６０７と右９０度、すなわち、角６２４から角６２３方向に形成する。
【０００９】
また、図１２（ｂ）に示すように、前記第２結合線路用ストリップライン６０９−６１０−６１１−６１２は、前記第２誘電体６２１と前記第３誘電体６２２との間に方形渦巻形状で構成されている。
【００１０】
すなわち、前記第２結合線路用第１ライン導体６１２を角６２３から角６２６方向に形成し、前記第２結合線路用第２ライン導体６１１は、前記第２結合線路用第１ライン導体６１２の一端の角６２６側に、前記第２結合線路用第１ライン導体６１２と左９０度、すなわち、角６２６から角６２５方向に形成し、前記第２結合線路用第３ライン導体６１０は、前記第２結合線路用第２ライン導体６１１の前記第２結合線路用第１ライン導体６１２が接続していない端の角６２５側に、前記第２結合線路用第２ライン導体６１１と左９０度、すなわち、角６２５から角６２４方向に形成し、前記第２結合線路用第４ライン導体６０９は、前記第２結合線路用第３ライン導体６１０の前記第２結合線路用第２ライン導体６１１が接続していない端、すなわち、角６２４側に、前記第２結合線路用第３ライン導体６１０と左９０度、すなわち、角６２４から角６２３方向に形成し、また、前記第２結合線路用第４ライン導体６０９の角６２３側は、前記スルーホール内に充填されたビア導体６１５により前記接地導体６１６に短絡するよう形成し、前記信号入出力用ライン導体６１３は、前記スルーホール内に充填されたビア導体６１５から角６２３から角６２４方向に任意の長さをとり、前記第２結合線路用第４ライン導体６０９と右９０度、すなわち、角６２５から角６２４方向に形成する。
【００１１】
以上のように配置された第１結合線路用ストリップライン６０４−６０５−６０６−６０７と第２結合線路用ストリップライン６０９−６１０−６１１−６１２とは、前記信号入出力用ライン導体６０８、６１３を介して信号の入出力がされ、前記ビア導体６１４、６１５を介して接地導体に短絡され、互いに電磁界的に結合して、インターデジタル・フィルタを構成している。
【００１２】
また、前記スルーホール内に充填されたビア導体６１４から前記信号入出力用ライン導体６０８までの距離と、前記スルーホール内に充填されたビア導体６１５から前記信号入出力用ライン導体６１３までの距離とは等しく、前記距離の制御により、入出力インピーダンスを所望の値に取ることができる。
【００１３】
次に、上記従来例と異なる配線の１／４波長先端短絡型結合線路を有する、図１３、図１４に示すようなインターディジタル・フィルタの問題について説明する。
図１３（ａ）〜図１３（ｅ）、図１４（ａ）、図１４（ｂ）に示すように、第１誘電体７２３上に接地導体７０１を形成し、前記第１誘電体７２３と第２誘電体７２４との間に第１結合線路用ライン導体７０４〜７０７、第２結合線路用ライン導体７０９〜７１２、及び信号入出力用ライン導体７０８を形成し、前記第２誘電体７２４と第３誘電体７２５との間に信号入出力用ライン導体７１３を形成し、前記第３誘電体７２５下に接地導体７１９を形成し、前記第２誘電体７２４を貫通するスルーホールに充填されたビア導体７１４、７１６、７１８を形成し、前記第３誘電体７２５を貫通するスルーホールに充填されたビア導体７１５、７１７を形成する。
【００１４】
また図１４（ａ）に示すように、前記第１結合線路用ストリップライン７０４−７０５−７０６−７０７と、第２結合線路用ストリップライン７０９−７１０−７１１−７１２とは、前記第１誘電体７２３と前記第２誘電体７２３との間に方形渦巻形状で構成されている。
【００１５】
すなわち、前記第１結合線路用第１ライン導体７０７を角７２６から角７２９方向に形成し、前記第１結合線路用第２ライン導体７０６は、前記第１結合線路用第１ライン導体７０７の一端の角７２９側に、前記第１結合線路用第１ライン導体７０７と左９０度、すなわち、角７２９から角７２８方向に形成し、前記第１結合線路用第３ライン導体７０５は、前記第１結合線路用第２ライン導体７０６の前記第１結合線路用第１ライン導体７０７が接続していない端、すなわち、角７２８側に、前記第１結合線路用第２ライン導体７０６と左９０度、すなわち、角７２８から角７２７方向に形成し、前記第１結合線路用第４ライン導体７０４は、前記第１結合線路用第３ライン導体７０５の前記第１結合線路用第２ライン導体７０６が接続していない端、すなわち、角７２７側に、前記第１結合線路用第３ライン導体７０５と左９０度、すなわち、角７２７から角７２６方向に形成し、また、前記第１結合線路用第４ライン導体７０４の角７２６側は、前記スルーホール内に充填されたビア導体７１４、７１５により前記接地導体７１９に短絡するよう形成し、前記信号入出力用ライン導体７０８は、前記スルーホール内に充填されたビア導体７１４、７１５から前記第１結合線路用第３ライン導体７０５、すなわち、角７２６から角７２７方向に、任意の長さをとり、前記第１結合線路用第４ライン導体７０４と右９０度、すなわち、角７２９から角７２６方向に形成する。
【００１６】
また、前記第２結合線路用第１ライン導体７０９を角７２６から角７２７方向に形成し、前記第２結合線路用第２ライン導体７１０は、前記第２結合線路用第１ライン導体７０９の一端の角７２７側に、前記第２結合線路用第１ライン導体７０９と右９０度、すなわち、角７２７から角７２８方向に形成し、前記第２結合線路用第３ライン導体７１１は、前記第２結合線路用第２ライン導体７１０の前記第２結合線路用第１ライン導体７０９が接続していない端、すなわち、角７２８側に、前記第２結合線路用第２ライン導体７１０と右９０度、すなわち、角７２８から角７２９方向に形成し、前記第２結合線路用第４ライン導体７１２は、前記第２結合線路用第３ライン導体７１１の前記第２結合線路用第２ライン導体７１０が接続していない端、すなわち、角７２９側に、前記第２結合線路用第３ライン導体７１１と右９０度、すなわち、角７２９から角７２６方向に形成し、また、前記第２結合線路用第４ライン導体７１２の角７２６側は、前記スルーホール内に充填されたビア導体７１６、７１７により接地導体７１９に短絡するよう形成する。
【００１７】
また、図１４（ｂ）に示すように、前記信号入出力用ライン導体７１３は、前記スルーホール内に充填されたビア導体７１６、７１７から前記第２結合線路用第３ライン導体７１１、すなわち、角７２６から角７２９方向に、任意の長さをとり、前記スルーホール内に充填されたビア導体７１８を介し、前記第２結合線路用第４ライン導体７１２と左９０度、すなわち、角７２８から角７２９方向に形成する。
【００１８】
以上のように配置された第１結合線路用ストリップライン７０４−７０５−７０６−７０７と、第２結合線路用ストリップライン７０９−７１０−７１１−７１２とは、前記信号入出力用ライン導体７０８及び前記ビア導体７１８を介して前記信号入出力用ライン導体７１３で各々信号が入力され、前記ビア導体７１４、７１５、７１６、７１７を介し前記接地導体７１９に短絡され、互いに電磁界的に結合して、インターデジタル・フィルタを構成している。
【００１９】
また、前記ビア導体７１４、７１５から前記ライン導体７０８までの距離、及び前記ビア導体７１６、７１７から前記ビア導体７１８すなわち前記ライン導体７１３までの距離の制御により、入出力インピーダンスを所望の値に取ることができる。
【００２０】
【発明が解決しようとする課題】
上述したように、図１１、図１２に示した従来技術においては、前記第２結合線路用ストリップライン６０９−６１０−６１１−６１２が製造上の製造誤差などによって角６２６から角６２３方向に全体的にずれを生じた場合に、前記第１結合線路用第１ライン導体６０４と前記第２結合線路用第４ライン導体６０９との間隔、および前記第１結合線路用第３ライン導体６０６と前記第２結合線路用第２ライン導体６１１との間隔が広くなり、２本の結合線路用ストリップラインの結合度は減少する方向に変化する。
【００２１】
同様に、前記第２結合線路用ストリップライン６０９−６１０−６１１−６１２が角６２３から角６２４方向に全体的にずれを生じた場合においても、前記第１結合線路用第２ライン導体６０５と前記第２結合線路用第３ライン導体６１０との相互間隔、及び前記第１結合線路用第４ライン導体６０７と前記第２結合線路用第１ライン導体６１２との相互間隔が広くなり、２本の結合線路用ストリップラインの結合度は減少する方向に変化する。
【００２２】
すなわち、前記第１結合線路用ストリップライン６０４−６０５−６０６−６０７と、第２結合線路用ストリップライン６０９−６１０−６１１−６１２とは、製造上の製造誤差などによって全体的にずれが生じた場合、結合線路全体としての結合度に変化が生じるため、マイクロ波結合線路の特性が大きく劣化してしまうという問題があった。
【００２３】
また、図１３、図１４に示した従来技術においては、前記第１結合線路用ストリップライン７０４−７０５−７０６−７０７と、第２結合線路用ストリップライン７０９−７１０−７１１−７１２とは、製造上の製造誤差などによる互いの配置位置ずれがない場合においても、前記２本の結合線路用ストリップラインの長さが違うため、ライン導体の各々の共振周波数が異なり、マイクロ波結合線路の特性が大きく劣化してしまうという問題がある。
【００２４】
ただし、上記のような配線で形成された結合線路において、もし第１結合線路用ストリップライン７０４−７０５−７０６−７０７は相変わらず第１誘電体７２３と第２誘電体７２４との間に形成されるが、第２結合線路用ストリップライン７０９−７１０−７１１−７１２は第２誘電体７２４と第３誘電体７２５との間に形成されて、なお、前記第２結合線路用ストリップラインが製造上の製造誤差などによって角７２９から角７２６方向に全体的にずれを生じた場合、前記第１結合線路用第４ライン導体７０４と前記第２結合線路用第１ライン導体７０９とはライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第２ライン導体７０６と前記第２結合線路用第３ライン導体７１１とはライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ずれによる結合度の変化が相殺されることになる。
【００２５】
同様に、前記第２結合線路用ストリップライン７０９−７１０−７１１−７１２が角７２６から角７２７方向に全体的にずれを生じた場合においても、前記第１結合線路用第１ライン導体７０７と前記第２結合線路用第４ライン導体７１２とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第３ライン導体７０５と前記第２結合線路用第２ライン導体７１０とは前記結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ずれによる結合度の変化が相殺されることになる。
【００２６】
ところが、前記２本の結合線路用ストリップラインの製造上の製造誤差などによる互いの配置位置ずれはないが、前記２本の結合線路用ストリップラインの長さが違うため、ライン導体の各々の共振周波数が異なり、マイクロ波結合線路の特性が大きく劣化してしまうという問題があった。
本発明は、上記従来の問題を解決するためになされたもので、製造が容易で、加工精度による特性の劣化の少ないマイクロ波結合線路を提供することを目的とする。
【００２７】
【課題を解決するための手段】
上記従来の課題を解決するために、本発明の請求項１に記載のマイクロ波結合線路は、互いに平行な第１面と第２面とを有する第１誘電体、第２誘電体、及び第３誘電体と、前記第１誘電体の第１面と前記第３誘電体の第２面とに形成された接地導体と、前記第１誘電体の第２面と第２誘電体の第１面との間に、複数本のライン導体を連結してなる第１結合線路と、前記第２誘電体の第２面と第３誘電体の第１面との間に、複数本のライン導体を連結してなる第２結合線路と、を備え、前記第１結合線路と第２結合線路とが互いに電磁界的に結合するように近接し形成してなるマイクロ波結合線路であって、前記第１結合線路の長さと第２結合線路の長さとが等しく、且つ、前記第１結合線路と第２結合線路との相対的な位置が任意の方向においてずれた場合、前記２本の結合線路間の間隔が狭くなる部分と広くなる部分との両方を持つように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００２８】
また、本発明の請求項２に記載のマイクロ波結合線路は、請求項１に記載のマイクロ波結合線路において、前記第１結合線路と第２結合線路とが方形渦巻形状を形成し且つ、前記第１結合線路のライン導体と第２結合線路のライン導体とが複数の部分で互いに交差するように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００２９】
本発明の請求項３に記載のマイクロ波結合線路は、請求項１に記載のマイクロ波結合線路において、前記第１結合線路と第２結合線路とが方形渦巻形状を形成し且つ、前記方形渦巻の複数の角で、前記第１結合線路のライン導体と第２結合線路のライン導体とが互いに交差するように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００３０】
本発明の請求項４に記載のマイクロ波結合線路は、請求項１から請求項３のいずれかに記載のマイクロ波結合線路において、前記第１結合線路と第２結合線路とが方形渦巻形状を形成し且つ、前記方形渦巻形状の中心から見て、前記第１結合線路のライン導体と第２結合線路のライン導体とは複数箇所で内側と外側とが入れ替わりとなるように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００３１】
本発明の請求項５に記載のマイクロ波結合線路は、 請求項１から請求項３のいずれかに記載のマイクロ波結合線路において、前記第１結合線路と第２結合線路とが方形渦巻形状を形成し且つ、前記方形渦巻形状の中心から見て、前記第１結合線路のライン導体と第２結合線路のライン導体とは１辺毎に内側と外側とが入れ替わりとなるように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００３２】
本発明の請求項６に記載のマイクロ波結合線路は、請求項１から請求項３のいずれかに記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路を、それぞれ方形渦巻形状に第１ライン導体乃至第４ライン導体の順でライン導体を繋いで形成し、前記第１結合線路の第１ライン導体を、前記第２結合線路の第４ライン導体の外側に配置し、前記第１結合線路の第２ライン導体を、前記第２結合線路の第３ライン導体の内側に配置し、前記第１結合線路の第３ライン導体を、前記第２結合線路の第２ライン導体の外側に配置し、前記第１結合線路の第４ライン導体を、前記第２結合線路の第１ライン導体の内側に配置し、前記第１結合線路のライン導体と第２結合線路のライン導体とが平行する各部分のライン導体間の間隔が等しく、且つ前記第１結合線路の長さと前記第２結合線路の長さとが等しくなるように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００３３】
本発明の請求項７に記載のマイクロ波結合線路は、請求項６に記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路のそれぞれの第４ライン導体の、他のライン導体と接続していない一端が前記接地導体に接続されていることを特徴とするものである。
【００３４】
本発明の請求項８に記載のマイクロ波結合線路は、請求項１に記載のマイクロ波結合線路において、前記第１結合線路と第２結合線路とが方形ジグザグ形状を形成し且つ、前記第１結合線路のライン導体と第２結合線路のライン導体とが複数の部分で互いに交差するように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００３５】
本発明の請求項９に記載のマイクロ波結合線路は、請求項１または請求項８に記載のマイクロ波結合線路において、前記第１結合線路と第２結合線路とが方形ジグザグ形状を形成し且つ、前記方形ジグザグ形状の中心から見て、前記第１結合線路のライン導体と第２結合線路のライン導体とは複数箇所で内側と外側とが入れ替わりとなるように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００３６】
本発明の請求項１０に記載のマイクロ波結合線路は、請求項１、又は請求項８に記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路を、それぞれ方形ジグザグ形状に第１ライン導体乃至第５ライン導体の順でライン導体を繋いで形成し、前記第１結合線路の第１ライン導体を、前記第２結合線路の第５ライン導体の内側に配置し、前記第１結合線路の第２ライン導体を、前記第２結合線路の第４ライン導体の外側に配置し、前記第１結合線路の第３ライン導体を、前記第２結合線路の第３ライン導体の内側に配置し、前記第１結合線路の第４ライン導体を、前記第２結合線路の第２ライン導体の外側に配置し、前記第１結合線路の第５ライン導体を、前記第２結合線路の第１ライン導体の内側に配置し、前記第１結合線路のライン導体と第２結合線路のライン導体とが平行する各部分のライン導体間の間隔が等しく、且つ前記第１結合線路の長さと前記第２結合線路の長さとが等しくなるように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００３７】
本発明の請求項１１に記載のマイクロ波結合線路は、請求項１０に記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路のそれぞれの第５ライン導体の、他のライン導体と接続していない一端が前記接地導体に接続されていることを特徴とするものである。
【００３８】
本発明の請求項１２に記載のマイクロ波結合線路は、互いに平行な第１面と第２面とを有する第１誘電体、第２誘電体、及び第３誘電体と、前記第１誘電体の第１面と前記第３誘電体の第２面とに形成された接地導体と、前記第１誘電体の第２面と第２誘電体の第１面との間に、複数本のライン導体を連結してなる第１結合線路と、前記第１誘電体の第２面と第２誘電体の第１面との間に配置された前記第１結合線路の内側に配置される、複数本のライン導体を連結してなる第２結合線路とを有し、前記第１結合線路と第２結合線路とが互いに電磁界的に結合するように近接し形成してなるマイクロ波結合線路であって、前記第１結合線路と第２結合線路とは共振周波数が等しくなるように、前記第２結合線路と接触する前記第２誘電体の部分に、該第２誘電体を貫通する複数のスルーホール内に充填してなる複数のビア導体を備えたことを特徴とするものである。
【００３９】
本発明の請求項１３に記載のマイクロ波結合線路は、請求項１から請求項３のいずれかに記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路を、それぞれ方形渦巻形状に第１ライン導体乃至第４ライン導体の順でライン導体を繋いで形成し、前記第１結合線路の第１ライン導体を、前記第２結合線路の第１ライン導体の内側に配置し、前記第１結合線路の第２ライン導体を、前記第２結合線路の第４ライン導体の外側に配置し、前記第１結合線路の第３ライン導体を、前記第２結合線路の第３ライン導体の内側に配置し、前記第１結合線路の第４ライン導体を、前記第２結合線路の第２ライン導体の外側に配置し、前記第１結合線路のライン導体と第２結合線路のライン導体とが平行する各部分のライン導体間の間隔が等しく、且つ前記第１結合線路の長さと前記第２結合線路の長さとが等しくなるように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００４０】
本発明の請求項１４に記載のマイクロ波結合線路は、請求項１３に記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路のそれぞれの第４ライン導体の、他のライン導体と接続していない一端が、前記接地導体に接続されていることを特徴とするものである。
【００４１】
本発明の請求項１５に記載のマイクロ波結合線路は、請求項１から請求項３のいずれかに記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路を、それぞれ方形渦巻形状に第１ライン導体乃至第４ライン導体の順でライン導体を繋いで形成し、前記第１結合線路の第１ライン導体を、前記第２結合線路の第３ライン導体の内側に配置し、前記第１結合線路の第２ライン導体を、前記第２結合線路の第２ライン導体の外側に配置し、前記第１結合線路の第３ライン導体を、前記第２結合線路の第１ライン導体の内側に配置し、前記第１結合線路の第４ライン導体を、前記第２結合線路の第４ライン導体の外側に配置し、前記第１結合線路のライン導体と第２結合線路のライン導体とが平行する各部分のライン導体間の間隔が等しく、且つ前記第１結合線路の長さと前記第２結合線路の長さとが等しくなるように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００４２】
本発明の請求項１６に記載のマイクロ波結合線路は、請求項１５に記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路のそれぞれの第４ライン導体の、他のライン導体と接続していない一端が、前記接地導体に接続されていることを特徴とするものである。
【００４３】
本発明の請求項１７に記載のマイクロ波結合線路は、請求項７、請求項１１、請求項１４又は請求項１６のいずれかに記載のマイクロ波結合線路において、前記マイクロ波結合線路はフィルタに用いたものである。
【００４４】
【発明の実施の形態】
（実施の形態１）
以下に、本発明の実施の形態１によるマイクロ波結合線路について、図１、図２を用いて説明する。
図１（ａ）は、本発明の実施の形態１による、１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタの平面図で、
図１（ｂ）は、図１（ａ）のＡ１−Ａ１’線についての断面図であり、
図１（ｃ）は、図１（ａ）のＡ２−Ａ２’線についての断面図であり、
図１（ｄ）は、図１（ａ）のＡ３−Ａ３’線についての断面図であり、
図１（ｅ）は、図１（ａ）のＡ４−Ａ４’線についての断面図である。
図２（ａ）は図１（ｂ）のＡ５−Ａ５’線についての断面図であり、
図２（ｂ）は図１（ｂ）のＡ６−Ａ６’線についての断面図である。
【００４５】
図１（ａ）〜図１（ｅ）、図２（ａ）及び図２（ｂ）において、同一のものについては同一の符号を付している。また、図１（ａ）、図２（ａ）および図２（ｂ）の平面図において、見えないものについては点線で描いている。
【００４６】
図１（ａ）〜図１（ｅ）、図２（ａ）及び図２（ｂ）に示すように、第１誘電体１２１上に接地導体１０１を形成し、前記第１誘電体１２１と第２誘電体１２２との間に第１結合線路用ライン導体１０４〜１０７、及び信号入出力用ライン導体１０８を形成し、前記第２誘電体１２２と第３誘電体１２３との間に第２結合線路用ライン導体１０９〜１１２、及び信号入出力用ライン導体１１３を形成し、前記第３誘電体１２３下に接地導体１１７を形成し、前記第２誘電体１２２を貫通するスルーホールに充填されたビア導体１１４を形成し、前記第３誘電体１２３を貫通するスルーホールに充填されたビア導体１１５、１１６を形成する。
【００４７】
また、図２（ａ）に示すように、前記第１結合線路用ストリップライン１０４−１０５−１０６−１０７は、前記第１誘電体１２１と前記第２誘電体１２２との間に方形渦巻形状で形成され且つ、複数の部分で前記第２結合線路用ストリップラインと交差する。
【００４８】
すなわち、前記第１結合線路用第１ライン導体１０４を角１２４から角１２５方向に形成し、前記第１結合線路用第２ライン導体１０５は、前記第１結合線路用第１ライン導体１０４の一端の角１２５側に、前記第１結合線路用第１ライン導体１０４と右９０度、すなわち、角１２５から角１２６方向に形成し、ライン導体１０６は、前記第１結合線路用第２ライン導体１０５の前記第１結合線路用第１ライン導体１０４が接続していない端、すなわち、角１２６側に、前記第１結合線路用第２ライン導体１０５と右９０度、すなわち、角１２６から角１２７方向に形成し、前記第１結合線路用第４ライン導体１０７は、前記第１結合線路用第３ライン導体１０６の前記第１結合線路用第２ライン導体１０５が接続していない端、すなわち、角１２７側に、前記第１結合線路用第３ライン導体１０６と右９０度、すなわち、角１２７から角１２４方向に形成し、また、前記第１結合線路用第４ライン導体１０７の角１２４側は、前記スルーホール内に充填されたビア導体１１４、１１５により前記接地導体１１７に短絡するよう形成し、前記信号入出力用ライン導体１０８は、前記スルーホール内に充填されたビア導体１１４、１１５から前記第１結合線路用第３ライン導体１０６、すなわち、角１２４から角１２７方向に、任意の長さをとり、前記第１結合線路用第４ライン導体１０７と左９０度、すなわち、角１２５から角１２４方向に形成する。
【００４９】
また、図２（ｂ）に示すように、前記第２結合線路用ストリップライン１０９−１１０−１１１−１１２は、前記第２誘電体１２２と前記第３誘電体１２３との間に方形渦巻形状で形成され且つ、複数の部分で前記第１結合線路用ストリップラインと交差する。
【００５０】
すなわち、前記第２結合線路用第１ライン導体１１２を角１２４から角１２７方向に形成し、前記第２結合線路用第２ライン導体１１１は、前記第２結合線路用第１ライン導体１１２の一端の角１２７側に、前記第２結合線路用第１ライン導体１１２と左９０度、すなわち、角１２７から角１２６方向に形成し且つ、前記第１結合線路用第４ライン導体１０７及び第２ライン導体１０５と交差し、前記第２結合線路用第３ライン導体１１０は、前記第２結合線路用第２ライン導体１１１の前記第２結合線路用第１ライン導体１１２が接続していない端、すなわち、角１２６側に、前記第２結合線路用第２ライン導体１１１と左９０度、すなわち、角１２６から角１２５方向に形成し、前記第２結合線路用第４ライン導体１０９は、前記第２結合線路用第３ライン導体１１０の前記第２結合線路用第２ライン導体１１１が接続していない端、すなわち、角１２５側に、前記第２結合線路用第３ライン導体１１０と左９０度、すなわち、角１２５から角１２４方向に形成し且つ、前記第１結合線路用第２ライン導体１０５と交差し、また、前記第２結合線路用第４ライン導体１０９の角１２４側は、前記スルーホール内に充填されたビア導体１１６により前記接地導体１１７に短絡するよう形成し、前記信号入出力用ライン導体１１３は、前記スルーホール内に充填されたビア導体１１６から、すなわち角１２４から角１２５方向に、任意の長さをとり、前記第２結合線路用第４ライン導体１０９と右９０度、すなわち、角１２６から角１２５方向に形成する。
【００５１】
また、方形渦巻の中心から前記第１結合線路用ストリップライン１０４−１０５−１０６−１０７と、第２結合線路用ストリップライン１１２−１１１−１１０−１０９とは、結合線路用ライン導体が交互になるように配置され、前記２本の結合線路用ストリップラインの長さが等しくなるように、配置される。
【００５２】
すなわち、前記第１結合線路用第１ライン導体１０４は前記第２結合線路用第４ライン導体１０９の方形渦巻の中心から外側になるよう配置し、前記第１結合線路用第２ライン導体１０５は前記第２結合線路用第３ライン導体１１０の方形渦巻の中心から内側になるよう配置し、前記第１結合線路用第３ライン導体１０６は前記第２結合線路用第２ライン導体１１１の方形渦巻の中心から外側になるよう配置し、前記第１結合線路用第４ライン導体１０７は前記第２結合線路用第１ライン導体１１２の方形渦巻の中心から内側になるよう配置し、前記結合線路用ライン導体１０４と１１６との、１０５と１１０との、１０６と１１１との、１０７と１１２との導体間の相互間隔が等しくなるよう配置することにより、前記２本の結合線路用ストリップラインの長さが等しくなるように配置される。
【００５３】
以上のように配置された前記第１結合線路用ストリップライン１０４−１０５−１０６−１０７と、第２結合線路用ストリップライン１１２−１１１−１１０−１０９とは、前記信号入出力用ライン導体１０８、１１３で信号が各々入出力され、互いに電磁界的に結合し、前記ビア導体１１４、１１５、１１６を介し前記接地導体１１７に短絡され、前記第１、第２結合線路用ストリップラインの長さが１／４波長となる周波数で共振し、その周波数で帯域通過フィルタとして動作するインターデジタル・フィルタを構成する。
【００５４】
また、前記ビア導体１１４、１１５から前記信号入出力用ライン導体１０８までの距離と、前記ビア導体１１６から前記信号入出力用ライン導体１１３までの距離とは等しく、前記距離の制御により、入出力インピーダンスを所望の値に取ることができる。
【００５５】
上記のように配線して形成された結合線路において、もし、前記第２結合線路用ストリップライン１１２−１１１−１１０−１０９が、製造上の製造誤差などによって角１２７から角１２４方向に全体的に位置ずれが生じた場合、前記第１結合線路用第１ライン導体１０４と前記第２結合線路用第４ライン導体１０９との相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第３ライン導体１０６と前記第２結合線路用第２ライン導体１１１との相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ズレによる影響が相殺されることになる。
【００５６】
同様に、もし前記第２結合線路用ストリップライン１１２−１１１−１１０−１０９が、角１２４から角１２５方向に全体的にずれを生じた場合においても、前記第１結合線路用第２ライン導体１０５と前記第２結合線路用第３ライン導体１１０とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第４ライン導体１０７と前記第２結合線路用第１ライン導体１１２とは結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ズレによる影響が相殺されることになる。
【００５７】
すなわち、前記第１結合線路用ストリップライン１０４−１０５−１０６−１０７と、第２結合線路用ストリップライン１１２−１１１−１１０−１０９とは製造上の製造誤差などによって全体的に配置のずれを生じた場合でも、結合線路全体としての結合度の変化が小さく抑えられ、さらに、前記第１、第２結合線路用ストリップラインの長さが等しいため、共振周波数も等しいことになる。
【００５８】
このように、本実施の形態１によるマイクロ波結合線路では、２本の同一長さの結合線路用ストリップラインを方形渦巻形状に折り曲げて異なる誘電体層間に配置し、かつ、前記２本のストリップラインが複数の方形渦巻の角で互いに交差し、方形渦巻の中心から見て、一辺毎に内側と外側とが入れ替わりとなるように、マイクロ波結合線路を配線して形成したので、製造上の製造誤差などによって全体的に配置のずれを生じた場合でも、２本の結合線路の間隔が狭くなる部分と広くなる部分とをそれぞれもつため、結合線路全体としての結合度の変化を小さく抑えることができる。さらに、前記２本の結合線路用ストリップラインの長さが等しいため、等しい共振周波数を得ることもできる。従って、特性の劣化の少ないマイクロ波結合線路を提供することができる。
【００５９】
なお、本実施の形態１に説明したマイクロ波結合線路において、前記ビア導体１１６を前記ライン導体１１２の角１２４側に配置させるか、または前記ビア導体１１４、１１５を前記ライン導体１０４の角１２４側に配置させることにより、コムライン結合させるようにしてもよく、マイクロ波結合線路としては、本実施の形態１と同様な効果が得られる。
【００６０】
なお、前記第１誘電体１２１、及び前記接地導体１０１を無くし、代わりにマイクロストリップラインを用いて結合線路を形成するようにしてもよく、マイクロ波結合線路としては、本実施の形態１と同様な効果が得られる。
【００６１】
なお、前記ビア導体１１４〜１１６を無くした前記結合線路を、方向性結合器や平衡・不平衡線路を接続するバランに用いるようにしてもよく、本実施の形態１によるインターデジタル・フィルタと同様に、特性の劣化の少ないマイクロ波結合線路が得られるという効果がある。
【００６２】
（実施の形態２）
以下に、本発明の実施の形態２によるマイクロ波結合線路について、図３、図４を用いて説明する。
図３（ａ）は、本発明の実施の形態２による、１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタの平面図で、
図３（ｂ）は、図３（ａ）のＢ１−Ｂ１’線についての断面図であり、
図３（ｃ）は、図３（ａ）のＢ２−Ｂ２’線についての断面図であり、
図３（ｄ）は、図３（ａ）のＢ３−Ｂ３’線についての断面図であり、
図３（ｅ）は、図３（ａ）のＢ４−Ｂ４’線についての断面図である。
図４（ａ）は、図３（ｂ）のＢ５−Ｂ５’線についての断面図であり、
図４（ｂ）は、図３（ｂ）のＢ６−Ｂ６’線についての断面図である。
【００６３】
図３（ａ）〜図３（ｅ）、図４（ａ）及び図４（ｂ）において、同一のものについては同一の符号を付している。また、図３（ａ）、図４（ａ）および図４（ｂ）の平面図において、見えないものについては点線で描いている。
【００６４】
図３（ａ）〜図３（ｅ）、図４（ａ）及び図４（ｂ）に示すように、第１誘電体２２３上に接地導体２０１を形成し、前記第１誘電体２２３と第２誘電体２２４との間に第１結合線路用ライン導体２０４〜２０８、及び入出力用ライン導体２０９を形成し、前記第２誘電体２２４と第３誘電体２２５との間に第２結合線路用ライン導体２１０〜２１４、及び入出力用ライン導体２１５を形成し、前記第３誘電体２２５下に接地導体２１９を形成し、前記第２誘電体２２４を貫通するスルーホールに充填されたビア導体２１６を形成し、前記第３誘電体２２５を貫通するスルーホールに充填されたビア導体２１７、２１８を形成する。
【００６５】
また、図４（ａ）に示すように、前記第１結合線路用ストリップライン２０４−２０５−２０６−２０７−２０８は、前記第１誘電体２２３と前記第２誘電体２２４との間に方形ジグザグ形状で形成され且つ、複数の部分で前記第２結合線路用ストリップラインと交差する。
【００６６】
すなわち、前記第１結合線路用第１ライン導体２０４を角２２６から角２２９方向に形成し、前記第１結合線路用第２ライン導体２０５は、前記第１結合線路用第１ライン導体２０４の一端の角２２９側に、前記第１結合線路用第１ライン導体２０４と左９０度、すなわち、角２２６から角２２７方向に形成し、前記第１結合線路用第３ライン導体２０６は、前記第１結合線路用第２ライン導体２０５の前記第１結合線路用第１ライン導体２０４が接続していない端、すなわち、角２２７側に、前記第１結合線路用第２ライン導体２０５と右９０度、すなわち、角２２７から角２２８方向に形成し、前記第１結合線路用第４ライン導体２０７は、前記第１結合線路用第３ライン導体２０６の前記第１結合線路用第２ライン導体２０５が接続していない端、すなわち、角２２８側に、前記第１結合線路用第３ライン導体２０６と右９０度、すなわち、角２２８から角２２９方向に形成し、前記第１結合線路用第５ライン導体２０８は、前記第１結合線路用第４ライン導体２０７の前記第１結合線路用第３ライン導体２０６が接続していない端、すなわち、角２２９側に、前記第１結合線路用第４ライン導体２０７と左９０度、すなわち、角２２６から角２２９方向に形成し、また、前記第１結合線路用第５ライン導体２０８の角２２９側は、前記スルーホール内に充填されたビア導体２１６、２１７により前記接地導体２１９に短絡するよう形成し、前記信号入出力用ライン導体２０９は、前記スルーホール内に充填されたビア導体２１６、２１７から前記第１結合線路用第４ライン導体２０７、すなわち、角２２９から角２２６方向に、任意の長さをとり、前記第１結合線路用第５ライン導体２０８と右９０度、すなわち、角２２７から角２２６方向に形成する。
【００６７】
また、図４（ｂ）に示すように、前記第２結合線路用ストリップライン２１４−２１３−２１２−２１１−２１０は、前記第２誘電体２２４と前記第３誘電体２２５との間に方形ジグザグ形状で形成され且つ、複数の部分で前記第１結合線路用ストリップラインと交差する。
【００６８】
すなわち、前記第２結合線路用第１ライン導体２１４を角２２９から角２２６方向に形成し、前記第２結合線路用第２ライン導体２１３は、前記第２結合線路用第１ライン導体２１４の一端の角２２６側に、前記第２結合線路用第１ライン導体２１４と右９０度、すなわち、角２２９から角２２８方向に形成し且つ、前記第１結合線路用第３ライン導体２０６と交差し、前記第２結合線路用第３ライン導体２１２は、前記第２結合線路用第２ライン導体２１３の前記第２結合線路用第１ライン導体２１４が接続していない端、すなわち、角２２８側に、前記第２結合線路用第２ライン導体２１３と左９０度、すなわち、角２２８から角２２７方向に形成し、前記第２結合線路用第４ライン導体２１１は、前記第２結合線路用第３ライン導体２１２の前記第２結合線路用第２ライン導体２１３が接続していない端、すなわち、角２２７側に、前記第１結合線路用第３ライン導体２０６と左９０度、すなわち、角２２７から角２２６方向に形成し且つ、前記第１結合線路用第３ライン導体２０６と交差し、前記第２結合線路用第５ライン導体２１０は、前記第２結合線路用第４ライン導体２１１の前記第２結合線路用第３ライン導体２１２が接続していない端、すなわち、角２２６側に、前記第２結合線路用第４ライン導体２１１と右９０度、すなわち、角２２９から角２２６方向に形成し、また、前記第２結合線路用第５ライン導体２１０の角２２６側は、前記スルーホール内に充填されたビア導体２１８により前記接地導体２１９に短絡するよう形成し、前記信号入出力用ライン導体２１５は、前記スルーホール内に充填されたビア導体２１８から前記第２結合線路用第４ライン導体２１１、すなわち、角２２６から角２２９方向に、任意の長さをとり、前記第２結合線路用第５ライン導体２１０と左９０度、すなわち、角２２７から角２２６方向に形成する。
【００６９】
また、方形ジグザグ形状の中心から前記第１結合線路用ストリップライン２０４−２０５−２０６−２０７−２０８と、第２結合線路用ストリップライン２１４−２１３−２１２−２１１−２１０とは、結合線路用ライン導体が交互になるように配置され、前記２本の結合線路用ストリップラインの長さが等しくなるように、配置される。
【００７０】
すなわち、前記第１結合線路用第１ライン導体２０４は前記第２結合線路用第５ライン導体２１０の方形ジグザグ形状の中心から内側になるよう配置し、前記第１結合線路用第２ライン導体２０５は前記第２結合線路用第４ライン導体２１１の方形ジグザグ形状の中心から外側になるよう配置し、前記第１結合線路用第３ライン導体２０６は前記第２結合線路用第３ライン導体２１２の方形ジグザグ形状の中心から内側になるよう配置し、前記第１結合線路用第４ライン導体２０７は前記第２結合線路用第２ライン導体２１３の方形ジグザグ形状の中心から外側になるよう配置し、前記第１結合線路用第５ライン導体２０８は前記第２結合線路用第１ライン導体２１４の方形ジグザグ形状の中心から内側になるよう配置し、前記結合線路用ライン導体２０４と２１０との、２０５と２１１との、２０６と２１２との、２０７と２１３との、２０８と２１４との導体間の相互ずれが全部等しくなるよう配置することにより、前記２本の結合線路用ストリップラインの長さが等しくなるよう配置される。
【００７１】
以上のように配置された前記第１結合線路用ストリップライン２０４−２０５−２０６−２０７−２０８と、結合線路用ストリップライン第２２１４−２１３−２１２−２１１−２１０とは、前記信号入出力用ライン導体２０９、２１５で信号が入出力され、前記ビア導体２１６、２１７、２１８を介し前記接地導体２１９に短絡され、互いに電磁界的に結合して、インターデジタル・フィルタを構成している。
【００７２】
また、前記ビア導体２１６、２１７から前記信号入出力用ライン導体２０９までの距離と、前記ビア導体２１８から前記結合線路用ライン導体２０２までの距離とは等しく、前記距離の制御により、入出力インピーダンスを所望の値に取ることができる。
【００７３】
上記のように配線して形成された結合線路において、もし、前記第２結合線路用ストリップライン２１４−２１３−２１２−２１１−２１０が製造上の製造誤差などによって角２２９から角２２６方向に全体的にずれを生じた場合に、前記第１結合線路用第２ライン導体２０５と前記第２結合線路用第４ライン導体２１１とはライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第４ライン導体２０７と第２結合線路用第２ライン導体２１３とは結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ズレによる結合度への影響が互いに相殺されることになる。
【００７４】
同様に、前記第２結合線路用ストリップライン２１４−２１３−２１２−２１１−２１０が角２２６から角２２７方向に全体的にずれを生じた場合においても、前記第１結合線路用第３ライン導体２０６と第２結合線路用第３ライン導体２１２とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第１ライン導体２０４と第２結合線路用第５ライン導体２１０と、及び第１結合線路用第５ライン導体２０８と第２結合線路用第１ライン導体２１４とは結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ずれによる結合度への影響が互いに相殺されることになる。
【００７５】
すなわち、前記第１結合線路用ストリップライン２０４−２０５−２０６−２０７−２０８と、第２結合線路用ストリップライン２１４−２１３−２１２−２１１−２１０が製造上の製造誤差などによって全体的にずれを生じた場合でも、結合線路全体としての結合度の変化が小さく抑えられると同時に、且つ前記２本の結合線路用ストリップラインの長さが等しいため、共振周波数も等しいことになる。
【００７６】
このように、本実施の形態２によるマイクロ波結合線路では、２本の同一長さの結合線路用ストリップラインを方形ジグザグ形状に折り曲げて異なる誘電体層間に配置し、かつ、前記２本のストリップラインが複数の方形渦巻の角で互いに交差するように、マイクロ波結合線路を配線して形成したので、製造上の製造誤差などによって全体的に配置のずれを生じた場合でも、２本の結合線路の間隔が狭くなる部分と広くなる部分とをそれぞれもつため、結合線路全体としての結合度の変化を小さく抑えることができる。さらに、前記２本の結合線路用ストリップラインの長さが等しいため、等しい共振周波数を得ることもできる。従って、特性の劣化の少ないマイクロ波結合線路を提供することができる。
【００７７】
なお、本実施の形態２に説明したマイクロ波結合線路において、前記ビア導体２１８を前記ライン導体２１６の角２２９側に配置させるか、または前記ビア導体２１６、２１７を前記ライン導体２０４の角２２６側に配置させることにより、コムライン結合させるようにしてもよく、マイクロ波結合線路としては、本実施の形態２と同様な効果が得られる。
【００７８】
なお、前記第１誘電体２２３、及び前記接地導体２０１を無くし、代わりにマイクロストリップラインを用いて結合線路を形成するようにしてもよく、マイクロ波結合線路としては、本実施の形態２と同様な効果が得られる。
【００７９】
なお、前記ビア導体２１６〜２１８を無くした前記結合線路を、方向性結合器や平衡・不平衡線路を接続するバランに用いるようにしてもよく、本実施の形態２によるインターデジタル・フィルタと同様に、特性の劣化の少ないマイクロ波結合線路が得られるという効果がある。
【００８０】
（実施の形態３）
以下に、本発明の実施の形態３によるマイクロ波結合線路について、図５、図６を用いて説明する。
図５（ａ）は本発明の実施３の形態による、１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタの平面図で、
図５（ｂ）は、図５（ａ）のＣ１−Ｃ１’線についての断面図であり、
図５（ｃ）は、図５（ａ）のＣ２−Ｃ２’線についての断面図であり、
図５（ｄ）は、図５（ａ）のＣ３−Ｃ３’線についての断面図であり、
図５（ｅ）は、図５（ａ）のＣ４−Ｃ４’線についての断面図である。
図６（ａ）は、図５（ｂ）のＣ５−Ｃ５’線についての断面図であり、
図６（ｂ）は、図５（ｂ）のＣ６−Ｃ６’線についての断面図である。
【００８１】
図５（ａ）〜図５（ｅ）、図６（ａ）及び図６（ｂ）において、同一のものについては同一の符号を付している。また、図５（ａ）、図６（ａ）および図６（ｂ）の平面図において、見えないものについては点線で描いている。
【００８２】
図５（ａ）〜図５（ｅ）、図６（ａ）及び図６（ｂ）に示すように、第１誘電体３４８上に接地導体３０１を形成し、前記第１誘電体３４８と第２誘電体３４９との間に第１結合線路用ライン導体３０４〜３０７、第２結合線路用ライン導体３０９〜３１１、及び信号入出力用ライン導体３０８を形成し、前記第２誘電体３４９と第３誘電体３５０の間に信号入出力用ライン導体３１３を形成し、前記第３誘電体３５０下に接地導体３４４を形成し、前記第２誘電体３４９を貫通するスルーホールに充填されたビア導体３１４、３１６、３１８〜３４３を形成し、前記第３誘電体３５０を貫通するスルーホールに充填されたビア導体３１５、３１７を形成する。
【００８３】
また、図６（ａ）に示すように、前記第１結合線路用ストリップライン３０７−３０６−３０５−３０４と、第２結合線路用ストリップライン３０９−３１０−３１１−３１２とは、前記第１誘電体３４８と前記第２誘電体３４９との間に方形渦巻形状で形成され、かつ前記第２結合線路用ストリップライン３０９−３１０−３１１−３１２の下にある前記第２誘電体３４９を貫通する前記スルーホール内に充填されたビア導体３１９〜３４３が形成されている。
【００８４】
すなわち、前記第１結合線路用第１ライン導体３０７を角３５１から角３５４方向に形成し、前記第１結合線路用第２ライン導体３０６は、前記第１結合線路用第１ライン導体３０７の一端の角３５４側に、前記第１結合線路用第１ライン導体３０７と左９０度、すなわち、角３５４から角３５３方向に形成し、前記第１結合線路用第３ライン導体３０５は、前記第１結合線路用第２ライン導体３０６の前記第１結合線路用第１ライン導体３０７が接続していない端、すなわち、角３５３側に、前記第１結合線路用第２ライン導体３０６と左９０度、すなわち、角３５３から角３５２方向に形成し、前記第１結合線路用第４ライン導体３０４は、前記第１結合線路用第３ライン導体３０５の前記第１結合線路用第２ライン導体３０６が接続していない端、すなわち、角３５２側に、前記第１結合線路用第３ライン導体３０５と左９０度、すなわち、角３５２から角３５１方向に形成し、また、前記第１結合線路用第４ライン導体３０４の角３５１側は、前記スルーホール内に充填されたビア導体３１４、３１５により前記接地導体３４４に短絡するよう形成し、前記信号入出力用ライン導体３０８は、前記スルーホール内に充填されたビア導体３１４、３１５から前記第１結合線路用第３ライン導体３０５、すなわち、角３５１から角３５２方向に、任意の長さをとり、前記第１結合線路用第４ライン導体３０４と右９０度、すなわち、角３５４から角３５１方向に形成する。
【００８５】
また、前記第２結合線路用第１ライン導体３０９を角３５１から角３５２方向に形成し、前記第２結合線路用第１ライン導体３０９下の前記第２誘電体３４９に前記ビア導体３１９から３２５を形成し、前記第２結合線路用第２ライン導体３１０は、前記第２結合線路用第１ライン導体３０９の一端の角３５２側に、前記第２結合線路用第１ライン導体３０９と右９０度、すなわち、角３５２から角３５３方向に形成し、前記第２結合線路用第２ライン導体３１０下の前記第２誘電体３４９にビア導体３２６から３３２を形成し、前記第２結合線路用第３ライン導体３１１は、前記第２結合線路用第２ライン導体３１０の前記第２結合線路用第１ライン導体３０９が接続していない端、すなわち、角３５３側に、前記第２結合線路用第２ライン導体３１０と右９０度、すなわち、角３５３から角３５４方向に形成し、前記第２結合線路用第３ライン導体３１１下の前記第２誘電体３４９にビア導体３３３から３３９を形成し、前記第２結合線路用第４ライン導体３１２は、前記第２結合線路用第３ライン導体３１１の前記第２結合線路用第２ライン導体３１０が接続していない端、すなわち、角３５４側に、前記第２結合線路用第３ライン導体３１１と右９０度、すなわち、角３５４から角３５１方向に形成し、前記第２結合線路用第４ライン導体３１２下の前記第２誘電体３４９にビア導体３４０から３４３を形成し、前記第２結合線路用第４ライン導体３１２の角３５１側は、前記スルーホール内に充填されたビア導体３１６、３１７により前記接地導体３４４に短絡するよう形成する。
【００８６】
また、図６（ｂ）に示すように、前記信号入出力用ライン導体３１３は、前記スルーホール内に充填されたビア導体３１６、３１７から前記第２結合線路用第３ライン導体３１１、すなわち、角３５１から角３５４方向に、任意の長さをとり、前記スルーホール内に充填されたビア導体３１８を介し、前記第２結合線路用第４ライン導体３１２と左９０度、すなわち、角３５３から角３５４方向に形成されている。
【００８７】
以上のように配置された前記第１結合線路用ストリップライン３０７−３０６−３０５−３０４と、第２結合線路用ストリップライン３０９−３１０−３１１−３１２とは、前記信号入出力用ライン導体３０８及び前記ビア導体３１８を介して前記信号入出力用ライン導体３１３で各々の信号が入出力され、前記ビア導体３１４、３１５、３１６、３１７を介し前記接地導体３４４に短絡され、互いに電磁界的に結合して、インターデジタル・フィルタを構成している。
【００８８】
また、前記ビア導体３１４、３１５から前記ライン導体３０８までの距離と、前記スルーホール内に充填されたビア導体３１６から前記スルーホール内に充填されたビア導体３１８、すなわち前記ライン導体３１３までの距離との制御によって、入出力インピーダンスを所望の値に取ることができる。
【００８９】
また、前記第２結合線路用ストリップライン３０９−３１０−３１１−３１２に前記スルーホール内に充填されたビア導体３１９〜３４３を配置することにより、前記第１結合線路用ストリップライン３０７−３０６−３０５−３０４と、第２結合線路用ストリップライン３０９−３１０−３１１−３１２との実効波長が等しくなる。
【００９０】
これは、前記ビア導体３１９〜３４３が設けられることにより、電磁波が前記第２結合線路用ストリップライン３０９−３１０−３１１−３１２に沿って伝搬するのではなく、前記スルーホール内に充填されたビア導体に沿って伝搬するため、実効波長が長くなり、見かけ上の線路長が短くなるためである。
すなわち、図５のように前記第２結合線路用ストリップライン３０９−３１０−３１１−３１２下に前記ビア導体３１９〜３４３を配置する場合、ライン導体の各々の共振周波数は等しくなる。
【００９１】
このように、本実施の形態３によるマイクロ波結合線路では、物理的に長さの異なる２本の結合線路用ストリップラインを方形渦巻形状に折り曲げて同一の誘電体層間に配置し、かつ、方形渦巻形状の中心から見て、長いストリップラインが短いストリップラインの外側になるように配置し、２本の結合線路用ストリップラインの実効波長が等しくなるように内側の短いストリップラインの下側にある第２誘電体に複数のスルーホールを設けてビア導体を充填して、マイクロ波結合線路を配置して形成したので、２本の結合線路用ストリップラインの実効波長が等しいため、等しい共振周波数を得ることができる。また、２本の結合線路用ストリップラインを同一の誘電導体層間に配置したので、製造上の製造誤差などによって全体的に配置のずれが生じにくいというメリットがある。
【００９２】
ただし、上記のような配線で形成された結合線路において、もし第１結合線路用ストリップライン３０４−３０５−３０６−３０７は相変わらず第１誘電体３４８と第２誘電体３４９との間に形成されるが、第２結合線路用ストリップライン３０９−３１０−３１１−３１２は第２誘電体３４９と第３誘電体３５０との間に形成されて、なお、前記第２結合線路用ストリップラインが製造上の製造誤差などによって角３５４から角３５１方向に全体的にずれを生じた場合、前記第１結合線路用第４ライン導体３０４と前記第２結合前路用第１ライン導体３０９とはライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第２ライン導体３０６と前記第２結合線路用第３ライン導体３１１とはライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ずれによる結合度の変化が相殺されることになる。
【００９３】
同様に、前記第２結合線路用ストリップライン３０９−３１０−３１１−３１２が角３５１から角３５２方向に全体的にずれを生じた場合においても、前記第１結合線路用第１ライン導体３０７と前記第２結合線路用第４ライン導体３１２とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第３ライン導体３０５と前記第２結合線路用第２ライン導体３１０とは前記結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ずれによる結合度の変化が相殺されることになる。さらに、前記ビア導体３１９〜３４３を配置する場合、ライン導体の各々の共振周波数は等しくなる。
【００９４】
なお、前記ビア導体は３１９〜３４３は、前記２本の結合線路用ストリップラインの共振周波数が等しくなるよう配置し、ビア導体の数はこの限りではない。さらに、ビア導体の配置は、等間隔でなくても有効である。
なお、前記第１誘電体３４８と前記接地導体３０１との間に誘電体を配置し、前記ビア導体を前記第２結合線路用ストリップラインの上側に配置しても有効である。
【００９５】
なお、本実施の形態３に説明したマイクロ波結合線路において、前記ビア導体３１６、３１７を前記ライン導体３０９の角３５１側に配置させるか、または前記ビア導体３１４、３１５を前記ライン導体３０７の角３５１側に配置させることにより、コムライン結合させるようにしてもよく、マイクロ波結合線路としては、本実施の形態３と同様な効果が得られる。
【００９６】
なお、前記第１誘電体３４８と、前記接地導体３０１とを無くし、代わりにマイクロストリップラインを用いて結合線路を形成するようにしてもよく、マイクロ波結合線路としては、本実施の形態３と同様な効果が得られる。
【００９７】
なお、前記ビア導体３１４〜３１７を無くした前記結合線路を、方向性結合器や平衡・不平衡線路を接続するバランに用いるようにしてもよく、本実施の形態３によるインターデジタル・フィルタと同様に、特性の劣化の少ないマイクロ波結合線路が得られるという効果がある。
【００９８】
（実施の形態４）
以下に、本発明の実施の形態４によるマイクロ波結合線路について、図７、図８を用いて説明する。
図７（ａ）は、本発明の実施の形態４による、１／４波長先端短絡型結合線路を用いたフィルタの平面図で、
図７（ｂ）は、図７（ａ）のＤ１−Ｄ１’線についての断面図であり、
図７（ｃ）は、図７（ａ）のＤ２−Ｄ２’線についての断面図であり、
図７（ｄ）は、図７（ａ）のＤ３−Ｄ３’線についての断面図であり、
図７（ｅ）は、図７（ａ）のＤ４−Ｄ４’線についての断面図である。
図８（ａ）は、図７（ｂ）のＤ５−Ｄ５’線についての断面図であり、
図８（ｂ）は、図７（ｂ）のＤ６−Ｄ６’線についての断面図である。
【００９９】
図７（ａ）〜図７（ｅ）、図８（ａ）及び図８（ｂ）において、同一のものについては同一の符号を付している。また、図７（ａ）、図８（ａ）および図８（ｂ）の平面図において、見えないものについては点線で描いている。
【０１００】
図７（ａ）〜図７（ｅ）、図８（ａ）及び図８（ｂ）に示すように、第１誘電体４２４上に接地導体４０１を形成し、前記第１誘電体４２４と第２誘電体４２５との間に第１結合線路用ライン導体４０４〜４０７、及び信号入出力用ライン導体４０８を形成し、前記第２誘電体４２５と第３誘電体４２６との間に第２結合線路用ライン導体４０９〜４１２、及び信号入出力用ライン導体４１３を形成し、前記第３誘電体４２６下に接地導体４１７を形成し、前記第２誘電体４２５を貫通するスルーホールに充填されたビア導体４１４を形成し、前記第３誘電体４２６を貫通するスルーホールに充填されたビア導体４１５、４１６を形成する。
【０１０１】
また、図８（ａ）に示すように、前記第１結合線路用ストリップライン４０４−４０５−４０６−４０７は、前記第１誘電体４２４と前記第２誘電体４２５との間に方形渦巻形状で形成され且つ、複数の部分で前記第２結合線路用ストリップラインと交差する。
【０１０２】
すなわち、前記第１結合線路用第１ライン導体４０４を角４２９から角４３０方向に形成し、前記第１結合線路用第２ライン導体４０５は、前記第１結合線路用第１ライン導体４０４の一端の角４３０側に、前記第１結合線路用第１ライン導体４０４と右９０度、すなわち、角４３０から角４２７方向に形成し、前記第１結合線路用第３ライン導体４０６は、前記第１結合線路用第２ライン導体４０５の前記第１結合線路用第１ライン導体４０４が接続していない端、すなわち、角４２７側に、前記第１結合線路用第２ライン導体４０５と右９０度、すなわち、角４２７から角４２８方向に形成し、前記第１結合線路用第４ライン導体４０７は、前記第１結合線路用第３ライン導体４０６の前記第１結合線路用第２ライン導体４０５が接続していない端、すなわち、角４２８側に、前記第１結合線路用第３ライン導体４０６と右９０度、すなわち、角４２８から角４２９方向に形成し、また、前記第１結合線路用第４ライン導体４０７の角４２９側は、前記スルーホール内に充填されたビア導体４１４、４１５により接地導体４１７に短絡するよう形成し、前記信号入出力用ライン導体４０８は、前記スルーホール内に充填されたビア導体４１４、４１５から前記第１結合線路用第３ライン導体４０６、すなわち、角４２９から角４２８方向に、任意の長さをとり、前記第１結合線路用第４ライン導体４０７と右９０度、すなわち、角４２７から角４２８方向に形成する。
【０１０３】
また、図８（ｂ）に示すように、前記第２結合線路用ストリップライン４０９−４１０−４１１−４１２は、前記第２誘電体４２５と前記第３誘電体４２６との間に方形渦巻形状で形成され且つ、複数の部分で前記第１結合線路用ストリップラインと交差する。
【０１０４】
すなわち、第２結合線路用第１ライン導体４０９を角４３０から角４２９方向に形成し、前記第２結合線路用第２ライン導体４１０は、前記第２結合線路用第１ライン導体４０９の一端の角４２９側に、前記第２結合線路用第１ライン導体４０９と左９０度、すなわち、角４２９から角４２８方向に形成し且つ、前記第１結合線路用第３ライン導体４０６と交差し、前記第２結合線路用第３ライン導体４１１は、前記第２結合線路用第２ライン導体４１０の前記第２結合線路用第１ライン導体４０９が接続していない端、すなわち、角４２８側に、前記第２結合線路用第２ライン導体４１０と左９０度、すなわち、角４２８から角４２７方向に形成し、前記第２結合線路用第４ライン導体４１２は、前記第２結合線路用第３ライン導体４１１の前記第２結合線路用第２ライン導体４１０が接続していない端、すなわち、角４２７側に、前記第２結合線路用第３ライン導体４１１と左９０度、すなわち、角４２７から角４３０方向に形成し且つ、前記第１結合線路用第３、第１ライン導体４０６、４０４と交差し、また、前記第２結合線路用第４ライン導体４１２の角４３０側は、前記スルーホール内に充填されたビア導体４１６により前記接地導体４１７に短絡するよう形成し、前記信号入出力用ライン導体４１３は、前記スルーホール内に充填されたビア導体４１６から角４３０から角４２７方向に任意の長さをとり、前記第２結合線路用第４ライン導体４１２と右９０度、すなわち、角４２８から角４２７方向に形成する。
【０１０５】
また、方形渦巻の中心から前記第１結合線路用ストリップライン４０４−４０５−４０６−４０７の結合線路用ライン導体と、第２結合線路用ストリップライン４０９−４１０−４１１−４１２の結合線路用ライン導体とが交互になるように、かつ前記２本の結合線路用ストリップラインの長さが等しくなるよう配置する。
【０１０６】
すなわち、前記第１結合線路用第１ライン導体４０４は前記第２結合線路用第１ライン導体４０９の方形渦巻の中心から内側になるよう配置し、前記第１結合線路用第２ライン導体４０５は前記第２結合線路用第４ライン導体４１２の方形渦巻の中心から外側になるよう配置し、前記第１結合線路用第３ライン導体４０６は前記第２結合線路用第３ライン導体４１１の方形渦巻の中心から内側になるよう配置し、前記第１結合線路用第４ライン導体４０７は前記第２結合線路用第２ライン導体４１０の方形渦巻の中心から外側に配置し、前記結合線路用ライン導体４０４と４０９との、４０５と４１２との、４０６と４１１との、４０７と４１０との導体相互間隔が等しくなるよう配置することにより、前記２本の結合線路用ストリップラインの長さが等しくなるよう配置される。
【０１０７】
以上のように配置された前記第１結合線路用ストリップライン４０４−４０５−４０６−４０７と、第２結合線路用ストリップライン４０９−４１０−４１１−４１２とは、前記信号入出力用ライン導体４０８、４１３で各々の信号が入出力され、前記ビア導体４１４、４１５、４１６を介し前記接地導体４１７に短絡され、互いに電磁界的に結合して、フィルタを構成している。
【０１０８】
前記ビア導体４１４、４１５から前記信号入出力用ライン導体４０８までの距離と、前記ビア導体４１６から前記信号入出力用ライン導体４１３までの距離とは等しく、前記距離の制御により、入出力インピーダンスを所望の値に取ることができる。
【０１０９】
上記のように配線して形成された結合線路において、もし、前記第２結合線路用ストリップライン４０９−４１０−４１１−４１２が製造上の製造誤差などによって角４３０から角４２７方向に全体的にずれを生じた場合に、前記第１結合線路用第１ライン導体４０４と前記第２結合線路用第１ライン導体４０９とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第３ライン導体４０６と前記第２結合線路用第３ライン導体４１１とは結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の変化による結合度への影響が互いに相殺されることになる。
【０１１０】
同様に、前記第２結合線路用ストリップライン４０９−４１０−４１１−４１２が角４２７から角４２８方向に全体的にずれを生じた場合においても、前記第１結合線路用第２ライン導体４０５と前記第２結合線路用第４ライン導体４１２とは結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化し、前記第１結合線路用第４ライン導体４０７と前記第２結合線路用第２ライン導体４１０とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化するため、両者の変化による結合度への影響が互いに相殺されることになる。
【０１１１】
以上より、前記２本の結合線路用ストリップライン４０４−４０５−４０６−４０７、４０９−４１０−４１１−４１２が製造上の製造誤差などによって全体的にずれを生じた場合でも、結合線路全体としての結合度の変化が小さく抑えられると同時に、前記２本の結合線路用ストリップラインの長さが等しいため、共振周波数も等しいことになる。
【０１１２】
このように、本実施の形態４によるマイクロ波結合線路では、２本の同一長さの結合線路用ストリップラインを方形渦巻形状に折り曲げて異なる誘電体層間に配置し、かつ、前記２本のストリップラインが複数の方形渦巻の角で互いに交差し、方形渦巻の中心から見て、一辺毎に内側と外側とが入れ替わりとなるように、マイクロ波結合線路を配線して形成したので、製造上の製造誤差などによって全体的に配置のずれを生じた場合でも、２本の結合線路の間隔が狭くなる部分と広くなる部分とをそれぞれもつため、結合線路全体としての結合度の変化を小さく抑えることができる。さらに、前記２本の結合線路用ストリップラインの長さが等しいため、等しい共振周波数も得ることができる。従って、特性の劣化の少ないマイクロ波結合線路を提供することができる。
【０１１３】
なお、本実施の形態４に説明したマイクロ波結合線路において、前記第１誘電体４２４と、前記接地導体４０１とを無くし、代わりにマイクロストリップラインを用いて結合線路を形成するようにしても良く、マイクロ波結合線路としては、本実施の形態４と同様な効果が得られる。
【０１１４】
なお、前記ビア導体４１４〜４１６を無くした前記結合線路を、方向性結合器や平衡・不平衡線路を接続するバランに用いるようにしてもよく、本実施の形態４によるインターディジタル・フィルタと同様に、特性の劣化の少ないマイクロ波結合線路が得られるという効果がある。
【０１１５】
（実施の形態５）
以下に、本発明の実施の形態５によるマイクロ波結合線路について、図９、図１０を用いて説明する。
図９（ａ）は、本発明の実施の形態５による、１／４波長先端短絡型結合線路を用いたフィルタの平面図で、
図９（ｂ）は、図９（ａ）のＥ１−Ｅ１’線についての断面図であり、
図９（ｃ）は、図９（ａ）のＥ２−Ｅ２’線についての断面図であり、
図９（ｄ）は、図９（ａ）のＥ３−Ｅ３’線についての断面図であり、
図９（ｅ）は、図９（ａ）のＥ４−Ｅ４’線についての断面図である。
図１０（ａ）は、図９（ｂ）のＥ５−Ｅ５’線についての断面図であり、
図１０（ｂ）は、図９（ｂ）のＥ６−Ｅ６’線についての断面図である。
【０１１６】
図９（ａ）〜図９（ｅ）、図１０（ａ）及び図１０（ｂ）において、同一のものについては同一の符号を付している。また、図９（ａ）、図１０（ａ）および図１０（ｂ）の平面図において、見えないものについては点線で描いている。
【０１１７】
図９（ａ）〜図９（ｅ）、図１０（ａ）及び図１０（ｂ）に示すように、第１誘電体５２２上に接地導体５０１を形成し、前記第１誘電体５２２と第２誘電体５２３との間に第１結合線路用ライン導体５０４〜５０７、及び信号入出力用ライン導体５０８を形成し、前記第２誘電体５２３と第３誘電体５２４との間に第２結合線路用ライン導体５０９〜５１２、及び信号入出力用ライン導体５１３を形成し、前記第３誘電体５２４下に接地導体５１７を形成し、前記第２誘電体５２３を貫通するスルーホールに充填されたビア導体５１４を形成し、前記第３誘電体５２４を貫通するスルーホールに充填されたビア導体５１５、５１６を形成する。
【０１１８】
また、図１０（ａ）に示すように、前記第１結合線路用ストリップライン５０４−５０５−５０６−５０７は、前記誘電体５２２と前記誘電体５２３の間に方形渦巻形状で形成され且つ、複数の部分で前記第２結合線路用ストリップラインと交差する。
【０１１９】
すなわち、前記第１結合線路用第１ライン導体５０４を角５２５から角５２６方向に形成し、前記第１結合線路用第２ライン導体５０５は、前記第１結合線路用第１ライン導体５０４の一端の角５２６側に、前記第１結合線路用第１ライン導体５０４と右９０度、すなわち、角５２６から角５２７方向に形成し、前記第１結合線路用第３ライン導体５０６は、前記第１結合線路用第２ライン導体５０５の前記第１結合線路用第１ライン導体５０４が接続していない端、すなわち、角５２７側に、前記第１結合線路用第２ライン導体５０５と右９０度、すなわち、角５２７から角５２８方向に形成し、前記第１結合線路用第４ライン導体５０７は、前記第１結合線路用第３ライン導体５０６の前記第１結合線路用第２ライン導体５０５が接続していない端、すなわち、角５２８側に、前記第１結合線路用第３ライン導体５０６と右９０度、すなわち、角５２８から角５２５方向に形成し、また、前記第１結合線路用第４ライン導体５０７の角５２５側は、前記スルーホール内に充填されたビア導体５１４、５１５により前記接地導体５１７に短絡するよう形成し、前記信号入出力用ライン導体５０８は、前記スルーホール内に充填されたビア導体５１４、５１５から前記第１結合線路用第３ライン導体５０６、すなわち、角５２５から角５２８方向に、任意の長さをとり、前記第１結合線路用第４ライン導体５０７と左９０度、すなわち、角５２７から角５２８方向に形成する。
【０１２０】
また、図１０（ｂ）に示すように、前記第２結合線路用ストリップライン５０９−５１０−５１１−５１２は、前記誘電体５２３と前記誘電体５２４との間に方形渦巻形状で形成され且つ、複数の部分で前記第１結合線路用ストリップラインと交差する。
【０１２１】
すなわち、前記第２結合線路用第１ライン導体５０９を角５２８から角５２７方向に形成し、前記第２結合線路用第２ライン導体５１０は、前記第２結合線路用第１ライン導体５０９の一端の角５２７側に、前記第２結合線路用第１ライン導体５０９と左９０度、すなわち、角５２７から角５２６方向に形成し且つ、前記第１結合線路用第３ライン導体５０６、第１ライン導体５０４と交差し、前記第２結合線路用第３ライン導体５１１は、前記第２結合線路用第２ライン導体５１０の前記第２結合線路用第１ライン導体５０９が接続していない端、すなわち、角５２６側に、前記第２結合線路用第２ライン導体５１０と左９０度、すなわち、角５２６から角５２５方向に形成し、前記第２結合線路用第４ライン導体５１２は、前記第２結合線路用第３ライン導体５１１の前記第２結合線路用第２ライン導体５１０が接続していない端、すなわち、角５２５側に、前記第２結合線路用第３ライン導体５１１と左９０度、すなわち、角５２５から角５２８方向に形成し且つ、前記第１結合線路用第３ライン導体５０６と交差し、また、前記第２結合線路用第４ライン導体５１２の角５２８側は、前記スルーホール内に充填されたビア導体５１６により前記接地導体５１７に短絡するよう形成し、前記信号入出力用ライン導体５１３は、前記スルーホール内に充填されたビア導体５１６から角５２８から角５２５方向に任意の長さをとり、前記第２結合線路用第４ライン導体５１２と右９０度、すなわち、角５２６から角５２５方向に形成する。
【０１２２】
また、方形渦巻の中心から前記第１結合線路用ストリップライン５０４−５０５−５０６−５０７の結合線路用ライン導体と、第２結合線路用ストリップライン５０９−５１０−５１１−５１２の結合線路用ライン導体とが交互になるように、且つ、前記２本の結合線路用ストリップラインの長さが等しくなるように配置する。
【０１２３】
すなわち、前記第１結合線路用第１ライン導体５０４は前記第２結合線路用第３ライン導体５１１の方形渦巻の中心から内側になるよう配置し、前記第１結合線路用第２ライン導体５０５は前記第２結合線路用第２ライン導体５１０の方形渦巻の中心から外側になるよう配置し、前記第１結合線路用第３ライン導体５０６は前記第２結合線路用第１ライン導体５０９の方形渦巻の中心から内側になるよう配置し、前記第１結合線路用第４ライン導体５０７は前記第２結合線路用第４ライン導体５１２の方形渦巻の中心から外側になるよう配置し、前記結合線路用ライン導体５０４と５１１との、５０５と５１０との、５０６と５０９との、５０７と５１２との導体相互間隔が等しくなるよう配置することにより、前記２本の結合線路用ストリップラインの長さが等しくなるように配置される。
【０１２４】
以上のように配置された前記第１結合線路用ストリップライン５０４−５０５−５０６−５０７と、第２結合線路用ストリップライン５０９−５１０−５１１−５１２とは、前記ビア導体５１４、５１５、５１６を介し接地導体５１７に短絡され、互いに電磁界的に結合して、フィルタを構成している。
【０１２５】
また、前記ビア導体５１４、５１５から前記信号入出力用ライン導体５０８の距離と前記ビア導体５１６から前記信号入出力用ライン導体５１３の距離とは等しく、前記距離の制御により、入出力インピーダンスを所望の値に取ることができる。
【０１２６】
上記のように配線して形成された結合線路において、もし、前記第２結合線路用ストリップライン５０９−５１０−５１１−５１２が製造上の製造誤差などによって角５２８から角５２５方向に全体的にずれを生じた場合に、前記第１結合線路用第１ライン導体５０４と前記第２結合線路用第３ライン導体５１１とは結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化し、前記第１結合線路用第３ライン導体５０６と前記第２結合線路用第１ライン導体５０９とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化するため、両者の間隔変化による結合度への影響が互いに相殺されることになる。
【０１２７】
同様に、前記第２結合線路用ストリップライン５０９−５１０−５１１−５１２が角５２５から角５２６方向に全体的に位置ずれを生じた場合においても、前記第１結合線路用第２ライン導体５０５と前記第２結合線路用第２ライン導体５１０とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第４ライン導体５０７と前記第２結合線路用第４ライン導体５１２とは結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の間隔変化による結合度への影響が互いに相殺されることになる。
【０１２８】
このように、本実施の形態５によるマイクロ波結合線路では、２本の同一長さの結合線路用ストリップラインを方形渦巻形状に折り曲げて異なる誘電体層間に配置し、かつ、前記２本のストリップラインが方形渦巻の複数の角で互いに交差し、方形渦巻の中心から見て、複数の箇所で内側と外側とが入れ替わりとなるように、マイクロ波結合線路を配線して形成したので、製造上の製造誤差などによって全体的に配置のずれを生じた場合でも、２本の結合線路の間隔が狭くなる部分と広くなる部分とをそれぞれもつため、結合線路全体としての結合度の変化を小さく抑えることができると同時に、前記２本の結合線路用ストリップラインの長さが等しくなるように形成されているため、等しい共振周波数を得ることもできる。従って、特性の劣化の少ないマイクロ波結合線路を提供することができる。
【０１２９】
なお、本実施の形態５に説明したマイクロ波結合線路において、前記誘電体５２２と、前記接地導体５０１を無くし、代わりにマイクロストリップラインを用いて結合線路を形成するようにしても良く、マイクロ波結合線路としては、本実施の形態５と同様な効果が得られる。
【０１３０】
なお、前記ビア導体５１４〜５１６を無くした前記結合線路を、方向性結合器や平衡・不平衡線路を接続するバランに用いるようにしてもよく、本実施の形態５によるフィルタと同様に、特性の劣化の少ないマイクロ波結合線路が得られるという効果がある。
【０１３１】
【発明の効果】
以上のように、本発明の請求項１に係るマイクロ波結合線路によれば、第１結合線路用ラインと第２結合線路用ラインとを異なる誘電体層間に設け、且つ２本の線路長が等しく、第１結合線路用ラインと第２結合線路用ラインとが相互に位置ズレを生じた場合、２本の線路間の間隔は広くなる部分と狭くなる部分とをそれぞれもつよう、マイクロ波結合線路を形成するようにしたので、小型化のためにストリップ状の結合線路用ライン導体を折り曲げて製造するとき、製造上の加工誤差による２本の結合線路の中心導体間の間隔や、相互の位置ずれが発生した場合、前記間隔が広くなり結合度が小さくなる部分と、前記間隔が狭くなり結合度が大きくなる部分との両方が存在し、マイクロ波結合線路全体としての結合度の変化を小さく抑えると同時に、２本の線路長が等しく形成されていて、２本の線路が共通の共振周波数を持つことになるため、特性の劣化の少ないマイクロ波結合線路を提供することができるという効果がある。
【０１３２】
また、本発明の請求項２から請求項１１、請求項１３から請求項１６のいずれかに係るマイクロ波結合線路によれば、第１結合線路用ラインの長さと第２結合線路用ラインの長さとが等しく、且つ第１結合線路用ラインと第２結合線路用ラインとが相互に位置ズレを生じた場合、２本の線路間の間隔は広くなる部分と狭くなる部分とをそれぞれもつよう、マイクロ波結合線路を形成するようにしたので、製造過程においての結合線路の位置ずれによるマイクロ波結合線路全体としての結合度の変化を小さく抑えると同時に、２本の線路長が等しく形成されていて、２本の線路が共通の共振周波数を持つことになるため、特性の劣化の少ないマイクロ波結合線路を提供することができるという効果がある。
【０１３３】
また、本発明の請求項１２に係るマイクロ波結合線路によれば、見かけ上の長さが異なる２本の結合線路用ラインを同一の誘電体層間に形成し、且つ長い結合線路用ラインが短い結合線路用ラインを囲むように長い結合線路用ラインを短い結合線路用ラインの外側に配置すると同時に、２本の結合線路用ラインの実効波長が等しくなるように短い結合線路用ラインの上側また下側にある誘電体に複数のスルーホールを設けてビア導体を充填して、マイクロ波結合線路を形成するようにしたので、２本の結合線路用ラインの実効波長が等しいため、等しい共振周波数を得ることができるという効果がある。また、２本の結合線路用ラインを同一の誘電体層間に配置したので、製造上の誤差によって全体的な線路の位置ずれが生じにくいというメリットもある。そのため、特性の劣化の小さいマイクロ波結合線路を提供することができる。
【０１３４】
また、本発明の請求項１７に係るマイクロ波結合線路によれば、特性の優れたマイクロ波結合線路をフィルタに使用したので、特性の優れたフィルタを得ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１における１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタを示すものであり、図１（ａ）は上から見た平面図で、図１（ｂ）は図１（ａ）のＡ１−Ａ１’線についての断面図であり、図１（ｃ）は図１（ａ）のＡ２−Ａ２’線についての断面図であり、図１（ｄ）は図１（ａ）のＡ３−Ａ３’線についての断面図であり、図１（ｅ）は図１（ａ）のＡ４−Ａ４’線についての断面図である。
【図２】図２（ａ）は図１（ｂ）のＡ５−Ａ５’線についての断面図であり、図２（ｂ）は図１（ｂ）のＡ６−Ａ６’線についての断面図である。
【図３】本発明の実施の形態２における１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタを示すものであり、図３（ａ）は上から見た平面図で、３（ｂ）は図３（ａ）のＢ１−Ｂ１’線についての断面図であり、３（ｃ）は図３（ａ）のＢ２−Ｂ２’線についての断面図であり、３（ｄ）は図３（ａ）のＢ３−Ｂ３’線についての断面図であり、３（ｅ）は図３（ａ）のＢ４−Ｂ４’線についての断面図である。
【図４】図４（ａ）は図３（ｂ）のＢ５−Ｂ５’線についての断面図であり、４（ｂ）は図３（ｂ）のＢ６−Ｂ６’線についての断面図である。
【図５】本発明の実施の形態３における１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタを示すものであり、図５（ａ）は上から見た平面図で、図５（ｂ）は図５（ａ）のＣ１−Ｃ１’線についての断面図であり、図５（ｃ）は図５（ａ）のＣ２−Ｃ２’線についての断面図であり、図５（ｄ）は図５（ａ）のＣ３−Ｃ３’線についての断面図であり、図５（ｅ）は図５（ａ）のＣ４−Ｃ４’線についての断面図である。
【図６】図６（ａ）は図５（ｂ）のＣ５−Ｃ５’線についての断面図であり、図６（ｂ）は図５（ｂ）のＣ６−Ｃ６’線についての断面図である。
【図７】本発明の実施の形態４における１／４波長先端短絡型結合線路を用いたフィルタを示すものであり、図７（ａ）は上から見た平面図で、図７（ｂ）は図７（ａ）のＤ１−Ｄ１’線についての断面図であり、図７（ｃ）は図７（ａ）のＤ２−Ｄ２’線についての断面図であり、図７（ｄ）は図７（ａ）のＤ３−Ｄ３’線についての断面図であり、図７（ｅ）は図７（ａ）のＤ４−Ｄ４’線についての断面図である。
【図８】図８（ａ）は図７（ｂ）のＤ５−Ｄ５’線についての断面図であり、図８（ｂ）は図７（ｂ）のＤ６−Ｄ６’線についての断面図である。
【図９】本発明の実施の形態５における１／４波長先端短絡型結合線路を用いたフィルタを示すものであり、図９（ａ）は上から見た平面図で、図９（ｂ）は図９（ａ）のＥ１−Ｅ１’線についての断面図であり、図９（ｃ）は図９（ａ）のＥ２−Ｅ２’線についての断面図であり、図９（ｄ）は図９（ａ）のＥ３−Ｅ３’線についての断面図であり、図９（ｅ）は図９（ａ）のＥ４−Ｅ４’線についての断面図である。
【図１０】図１０（ａ）は図９（ｂ）のＥ５−Ｅ５’線についての断面図であり、図１０（ｂ）は図９（ｂ）のＥ６−Ｅ６’線についての断面図である。
【図１１】従来例の１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタを示すものであり、図１１（ａ）は従来例のインターデジタル・フィルタの平面図で、図１１（ｂ）は図１１（ａ）のＦ１−Ｆ１’線についての断面図であり、図１１（ｃ）は図１１（ａ）のＦ２−Ｆ２’線についての断面図であり、図１１（ｄ）は図１１（ａ）のＦ３−Ｆ３’線についての断面図であり、図１１（ｅ）は図１１（ａ）のＦ４−Ｆ４’線についての断面図である。
【図１２】図１２（ａ）は図１１（ｂ）のＦ５−Ｆ５’線についての断面図であり、図１２（ｂ）は図１１（ｂ）のＦ６−Ｆ６’線についての断面図である。
【図１３】
従来例の１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタを示すものであり、図１３（ａ）は従来例のインターデジタル・フィルタの平面図で、図１３（ｂ）は図１３（ａ）のＧ１−Ｇ１’線についての断面図であり、図１３（ｃ）は図１３（ａ）のＧ２−Ｇ２’線についての断面図であり、図１３（ｄ）は図１３（ａ）のＧ３−Ｇ３’線についての断面図であり、図１３（ｅ）は図１３（ａ）のＧ４−Ｇ４’線についての断面図である。
【図１４】図１４（ａ）は図１３（ｂ）のＧ５−Ｇ５’線についての断面図であり、図１４（ｂ）は図１３（ｂ）のＧ６−Ｇ６’線についての断面図である。
【符号の説明】
１０１、１１７〜１２０、２０１、２１９〜２２２、３０１、３４４〜３４７、４０１、４１７〜４２１、５０１、５１７〜５２１、６０１、６１６〜６１９、７０１、７１９〜７２２ 接地導体
１０２、１０３、２０２、２０３、３０２、３０３、４０２、４０３、５０２、５０３、６０２、６０３、７０２、７０３ 信号入出力用の端面電極
１０４〜１０７、１０９〜１１２、２０４〜２０８、２１０〜２１４、３０４〜３０７、３０９〜３１２、４０４〜４０７、４０９〜４１２、５０４〜５０７、５０９〜５１２、６０４〜６０７、６０９〜６１２、７０４〜７０７、７０９〜７１２ 結合線路用ライン導体
１０８、１１３、２０９、２１５、３０８、３１３、４０８、４１３、５０８、５１３、６０８、６１３、７０８、７１３ 信号入出力線路用ライン導体
１１４〜１１６、２１６〜２１８、３１４〜３４３、４１４〜４１６、５１４〜５１６、６１４、６１５、７１４〜７１８ ビア導体
１２１〜１２３、２２３〜２２５、３４８〜３５０、４２４〜４２６、５２２〜５２４、６２０〜６２２、７２３〜７２５ 誘電体
１２４〜１２７、２２６〜２２９、３５１〜３５４、４２７〜４３０、５２５〜５２８、６２３〜３２６、７２６〜７２９ 角
【発明の属する技術分野】
本発明は、方向性結合器やフィルタ等に使用されるマイクロ波結合線路に関するものである。
【０００２】
【従来の技術】
従来、マイクロ波回路では、結合線路が、バラン、フィルタ回路、平衡型増幅器、平衡型ミキサなどの種々の回路に適用されている。
図１１、図１２は、従来の１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタの構成を示す図である。
【０００３】
図１１（ａ）は、従来のインターデジタル・フィルタの平面図で、
図１１（ｂ）は、図１１（ａ）のＦ１−Ｆ１’線についての断面図であり、
図１１（ｃ）は、図１１（ａ）のＦ２−Ｆ２’線についての断面図であり、
図１１（ｄ）は、図１１（ａ）のＦ３−Ｆ３’線についての断面図であり、
図１１（ｅ）は、図１１（ａ）のＦ４−Ｆ４’線についての断面図である。
図１２（ａ）は、図１１（ｂ）のＦ５−Ｆ５’線についての断面図であり、
図１２（ｂ）は、図１１（ｂ）のＦ６−Ｆ６’線についての断面図である。
また、図１３、図１４は、従来の他の、１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタの構成を示す図である。
【０００４】
図１３（ａ）は、もう一つ従来のインターデジタル・フィルタの平面図で、
図１３（ｂ）は、図１３（ａ）のＧ１−Ｇ１’線についての断面図であり、
図１３（ｃ）は、図１３（ａ）のＧ２−Ｇ２’線についての断面図であり、
図１３（ｄ）は、図１３（ａ）のＧ３−Ｇ３’線についての断面図であり、
図１３（ｅ）は、図１３（ａ）のＧ４−Ｇ４’線についての断面図である。
図１４（ａ）は、図１３（ｂ）のＧ５−Ｇ５’線についての断面図であり、
図１４（ｂ）は、図１３（ｂ）のＧ６−Ｇ６’線についての断面図である。
【０００５】
図１１（ａ）〜図１１（ｅ）、図１２（ａ）、図１２（ｂ）、図１３（ａ）〜図１３（ｅ）、図１４（ａ）、図１４（ｂ）において、同一のものについては同一の符号を付している。また、図１１（ａ）、図１２（ａ）、図１２（ｂ）、及び図１３（ａ）、図１４（ａ）、図１４（ｂ）の平面図において、見えないものについては点線で描いている。
【０００６】
図１１（ａ）〜図１１（ｅ）、図１２（ａ）、図１２（ｂ）に示すように、第１誘電体６２０上に接地導体６０１を形成し、前記第１誘電体６２０と第２誘電体６２１の間に第１結合線路用ライン導体６０４〜６０７、及び信号入出力用ライン導体６０８を形成し、前記第２誘電体６２１と第３誘電体６２２との間に第２結合線路用ライン導体６０９〜６１２、及び信号入出力用ライン導体６１３を形成し、前記第３誘電体６２２下に接地導体６１６を形成し、前記第１誘電体６２０を貫通するスルーホールに充填されたビア導体６１４を形成し、前記第３誘電体６２２を貫通するスルーホールに充填されたビア導体６１５を形成する。
【０００７】
また、図１２（ａ）に示すように、前記第１結合線路用ストリップライン６０４−６０５−６０６−６０７は、前記第１誘電体６２０と前記第２誘電体６２１との間に方形渦巻形状で構成されている。
【０００８】
すなわち、前記第１結合線路用第１ライン導体６０４を角６２３から角６２４方向に形成し、前記第１結合線路用第２ライン導体６０５は、前記第１結合線路用第１ライン導体６０４の一端の角６２４側に、前記第１結合線路用第１ライン導体６０４と右９０度、すなわち、角６２４から角６２５方向に形成し、前記第１結合線路用第３ライン導体６０６は、前記第１結合線路用第２ライン導体６０５の前記第１結合線路用第１ライン導体６０４が接続していない端、すなわち、角６２５側に、前記第１結合線路用第２ライン導体６０５と右９０度、すなわち、角６２５から角６２６方向に形成し、前記第１結合線路用第４ライン導体６０７は、前記第１結合線路用第３ライン導体６０６の前記第１結合線路用第２ライン導体６０５が接続していない端、すなわち、角６２６側に、前記第１結合線路用第３ライン導体６０６と左９０度、すなわち、角６２６から角６２３方向に形成し、また、前記第１結合線路用第４ライン導体６０７の角６２３側は、前記第１誘電体６２０を貫通するスルーホール内に充填されたビア導体６１４により接地導体６０１に短絡するよう形成し、前記信号入出力用ライン導体６０８は、前記スルーホール内に充填されたビア導体６１４から前記第１結合線路用第３ライン導体６０６、すなわち、角６２３から角６２６方向に、任意の長さをとり、前記第１結合線路用第４ライン導体６０７と右９０度、すなわち、角６２４から角６２３方向に形成する。
【０００９】
また、図１２（ｂ）に示すように、前記第２結合線路用ストリップライン６０９−６１０−６１１−６１２は、前記第２誘電体６２１と前記第３誘電体６２２との間に方形渦巻形状で構成されている。
【００１０】
すなわち、前記第２結合線路用第１ライン導体６１２を角６２３から角６２６方向に形成し、前記第２結合線路用第２ライン導体６１１は、前記第２結合線路用第１ライン導体６１２の一端の角６２６側に、前記第２結合線路用第１ライン導体６１２と左９０度、すなわち、角６２６から角６２５方向に形成し、前記第２結合線路用第３ライン導体６１０は、前記第２結合線路用第２ライン導体６１１の前記第２結合線路用第１ライン導体６１２が接続していない端の角６２５側に、前記第２結合線路用第２ライン導体６１１と左９０度、すなわち、角６２５から角６２４方向に形成し、前記第２結合線路用第４ライン導体６０９は、前記第２結合線路用第３ライン導体６１０の前記第２結合線路用第２ライン導体６１１が接続していない端、すなわち、角６２４側に、前記第２結合線路用第３ライン導体６１０と左９０度、すなわち、角６２４から角６２３方向に形成し、また、前記第２結合線路用第４ライン導体６０９の角６２３側は、前記スルーホール内に充填されたビア導体６１５により前記接地導体６１６に短絡するよう形成し、前記信号入出力用ライン導体６１３は、前記スルーホール内に充填されたビア導体６１５から角６２３から角６２４方向に任意の長さをとり、前記第２結合線路用第４ライン導体６０９と右９０度、すなわち、角６２５から角６２４方向に形成する。
【００１１】
以上のように配置された第１結合線路用ストリップライン６０４−６０５−６０６−６０７と第２結合線路用ストリップライン６０９−６１０−６１１−６１２とは、前記信号入出力用ライン導体６０８、６１３を介して信号の入出力がされ、前記ビア導体６１４、６１５を介して接地導体に短絡され、互いに電磁界的に結合して、インターデジタル・フィルタを構成している。
【００１２】
また、前記スルーホール内に充填されたビア導体６１４から前記信号入出力用ライン導体６０８までの距離と、前記スルーホール内に充填されたビア導体６１５から前記信号入出力用ライン導体６１３までの距離とは等しく、前記距離の制御により、入出力インピーダンスを所望の値に取ることができる。
【００１３】
次に、上記従来例と異なる配線の１／４波長先端短絡型結合線路を有する、図１３、図１４に示すようなインターディジタル・フィルタの問題について説明する。
図１３（ａ）〜図１３（ｅ）、図１４（ａ）、図１４（ｂ）に示すように、第１誘電体７２３上に接地導体７０１を形成し、前記第１誘電体７２３と第２誘電体７２４との間に第１結合線路用ライン導体７０４〜７０７、第２結合線路用ライン導体７０９〜７１２、及び信号入出力用ライン導体７０８を形成し、前記第２誘電体７２４と第３誘電体７２５との間に信号入出力用ライン導体７１３を形成し、前記第３誘電体７２５下に接地導体７１９を形成し、前記第２誘電体７２４を貫通するスルーホールに充填されたビア導体７１４、７１６、７１８を形成し、前記第３誘電体７２５を貫通するスルーホールに充填されたビア導体７１５、７１７を形成する。
【００１４】
また図１４（ａ）に示すように、前記第１結合線路用ストリップライン７０４−７０５−７０６−７０７と、第２結合線路用ストリップライン７０９−７１０−７１１−７１２とは、前記第１誘電体７２３と前記第２誘電体７２３との間に方形渦巻形状で構成されている。
【００１５】
すなわち、前記第１結合線路用第１ライン導体７０７を角７２６から角７２９方向に形成し、前記第１結合線路用第２ライン導体７０６は、前記第１結合線路用第１ライン導体７０７の一端の角７２９側に、前記第１結合線路用第１ライン導体７０７と左９０度、すなわち、角７２９から角７２８方向に形成し、前記第１結合線路用第３ライン導体７０５は、前記第１結合線路用第２ライン導体７０６の前記第１結合線路用第１ライン導体７０７が接続していない端、すなわち、角７２８側に、前記第１結合線路用第２ライン導体７０６と左９０度、すなわち、角７２８から角７２７方向に形成し、前記第１結合線路用第４ライン導体７０４は、前記第１結合線路用第３ライン導体７０５の前記第１結合線路用第２ライン導体７０６が接続していない端、すなわち、角７２７側に、前記第１結合線路用第３ライン導体７０５と左９０度、すなわち、角７２７から角７２６方向に形成し、また、前記第１結合線路用第４ライン導体７０４の角７２６側は、前記スルーホール内に充填されたビア導体７１４、７１５により前記接地導体７１９に短絡するよう形成し、前記信号入出力用ライン導体７０８は、前記スルーホール内に充填されたビア導体７１４、７１５から前記第１結合線路用第３ライン導体７０５、すなわち、角７２６から角７２７方向に、任意の長さをとり、前記第１結合線路用第４ライン導体７０４と右９０度、すなわち、角７２９から角７２６方向に形成する。
【００１６】
また、前記第２結合線路用第１ライン導体７０９を角７２６から角７２７方向に形成し、前記第２結合線路用第２ライン導体７１０は、前記第２結合線路用第１ライン導体７０９の一端の角７２７側に、前記第２結合線路用第１ライン導体７０９と右９０度、すなわち、角７２７から角７２８方向に形成し、前記第２結合線路用第３ライン導体７１１は、前記第２結合線路用第２ライン導体７１０の前記第２結合線路用第１ライン導体７０９が接続していない端、すなわち、角７２８側に、前記第２結合線路用第２ライン導体７１０と右９０度、すなわち、角７２８から角７２９方向に形成し、前記第２結合線路用第４ライン導体７１２は、前記第２結合線路用第３ライン導体７１１の前記第２結合線路用第２ライン導体７１０が接続していない端、すなわち、角７２９側に、前記第２結合線路用第３ライン導体７１１と右９０度、すなわち、角７２９から角７２６方向に形成し、また、前記第２結合線路用第４ライン導体７１２の角７２６側は、前記スルーホール内に充填されたビア導体７１６、７１７により接地導体７１９に短絡するよう形成する。
【００１７】
また、図１４（ｂ）に示すように、前記信号入出力用ライン導体７１３は、前記スルーホール内に充填されたビア導体７１６、７１７から前記第２結合線路用第３ライン導体７１１、すなわち、角７２６から角７２９方向に、任意の長さをとり、前記スルーホール内に充填されたビア導体７１８を介し、前記第２結合線路用第４ライン導体７１２と左９０度、すなわち、角７２８から角７２９方向に形成する。
【００１８】
以上のように配置された第１結合線路用ストリップライン７０４−７０５−７０６−７０７と、第２結合線路用ストリップライン７０９−７１０−７１１−７１２とは、前記信号入出力用ライン導体７０８及び前記ビア導体７１８を介して前記信号入出力用ライン導体７１３で各々信号が入力され、前記ビア導体７１４、７１５、７１６、７１７を介し前記接地導体７１９に短絡され、互いに電磁界的に結合して、インターデジタル・フィルタを構成している。
【００１９】
また、前記ビア導体７１４、７１５から前記ライン導体７０８までの距離、及び前記ビア導体７１６、７１７から前記ビア導体７１８すなわち前記ライン導体７１３までの距離の制御により、入出力インピーダンスを所望の値に取ることができる。
【００２０】
【発明が解決しようとする課題】
上述したように、図１１、図１２に示した従来技術においては、前記第２結合線路用ストリップライン６０９−６１０−６１１−６１２が製造上の製造誤差などによって角６２６から角６２３方向に全体的にずれを生じた場合に、前記第１結合線路用第１ライン導体６０４と前記第２結合線路用第４ライン導体６０９との間隔、および前記第１結合線路用第３ライン導体６０６と前記第２結合線路用第２ライン導体６１１との間隔が広くなり、２本の結合線路用ストリップラインの結合度は減少する方向に変化する。
【００２１】
同様に、前記第２結合線路用ストリップライン６０９−６１０−６１１−６１２が角６２３から角６２４方向に全体的にずれを生じた場合においても、前記第１結合線路用第２ライン導体６０５と前記第２結合線路用第３ライン導体６１０との相互間隔、及び前記第１結合線路用第４ライン導体６０７と前記第２結合線路用第１ライン導体６１２との相互間隔が広くなり、２本の結合線路用ストリップラインの結合度は減少する方向に変化する。
【００２２】
すなわち、前記第１結合線路用ストリップライン６０４−６０５−６０６−６０７と、第２結合線路用ストリップライン６０９−６１０−６１１−６１２とは、製造上の製造誤差などによって全体的にずれが生じた場合、結合線路全体としての結合度に変化が生じるため、マイクロ波結合線路の特性が大きく劣化してしまうという問題があった。
【００２３】
また、図１３、図１４に示した従来技術においては、前記第１結合線路用ストリップライン７０４−７０５−７０６−７０７と、第２結合線路用ストリップライン７０９−７１０−７１１−７１２とは、製造上の製造誤差などによる互いの配置位置ずれがない場合においても、前記２本の結合線路用ストリップラインの長さが違うため、ライン導体の各々の共振周波数が異なり、マイクロ波結合線路の特性が大きく劣化してしまうという問題がある。
【００２４】
ただし、上記のような配線で形成された結合線路において、もし第１結合線路用ストリップライン７０４−７０５−７０６−７０７は相変わらず第１誘電体７２３と第２誘電体７２４との間に形成されるが、第２結合線路用ストリップライン７０９−７１０−７１１−７１２は第２誘電体７２４と第３誘電体７２５との間に形成されて、なお、前記第２結合線路用ストリップラインが製造上の製造誤差などによって角７２９から角７２６方向に全体的にずれを生じた場合、前記第１結合線路用第４ライン導体７０４と前記第２結合線路用第１ライン導体７０９とはライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第２ライン導体７０６と前記第２結合線路用第３ライン導体７１１とはライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ずれによる結合度の変化が相殺されることになる。
【００２５】
同様に、前記第２結合線路用ストリップライン７０９−７１０−７１１−７１２が角７２６から角７２７方向に全体的にずれを生じた場合においても、前記第１結合線路用第１ライン導体７０７と前記第２結合線路用第４ライン導体７１２とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第３ライン導体７０５と前記第２結合線路用第２ライン導体７１０とは前記結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ずれによる結合度の変化が相殺されることになる。
【００２６】
ところが、前記２本の結合線路用ストリップラインの製造上の製造誤差などによる互いの配置位置ずれはないが、前記２本の結合線路用ストリップラインの長さが違うため、ライン導体の各々の共振周波数が異なり、マイクロ波結合線路の特性が大きく劣化してしまうという問題があった。
本発明は、上記従来の問題を解決するためになされたもので、製造が容易で、加工精度による特性の劣化の少ないマイクロ波結合線路を提供することを目的とする。
【００２７】
【課題を解決するための手段】
上記従来の課題を解決するために、本発明の請求項１に記載のマイクロ波結合線路は、互いに平行な第１面と第２面とを有する第１誘電体、第２誘電体、及び第３誘電体と、前記第１誘電体の第１面と前記第３誘電体の第２面とに形成された接地導体と、前記第１誘電体の第２面と第２誘電体の第１面との間に、複数本のライン導体を連結してなる第１結合線路と、前記第２誘電体の第２面と第３誘電体の第１面との間に、複数本のライン導体を連結してなる第２結合線路と、を備え、前記第１結合線路と第２結合線路とが互いに電磁界的に結合するように近接し形成してなるマイクロ波結合線路であって、前記第１結合線路の長さと第２結合線路の長さとが等しく、且つ、前記第１結合線路と第２結合線路との相対的な位置が任意の方向においてずれた場合、前記２本の結合線路間の間隔が狭くなる部分と広くなる部分との両方を持つように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００２８】
また、本発明の請求項２に記載のマイクロ波結合線路は、請求項１に記載のマイクロ波結合線路において、前記第１結合線路と第２結合線路とが方形渦巻形状を形成し且つ、前記第１結合線路のライン導体と第２結合線路のライン導体とが複数の部分で互いに交差するように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００２９】
本発明の請求項３に記載のマイクロ波結合線路は、請求項１に記載のマイクロ波結合線路において、前記第１結合線路と第２結合線路とが方形渦巻形状を形成し且つ、前記方形渦巻の複数の角で、前記第１結合線路のライン導体と第２結合線路のライン導体とが互いに交差するように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００３０】
本発明の請求項４に記載のマイクロ波結合線路は、請求項１から請求項３のいずれかに記載のマイクロ波結合線路において、前記第１結合線路と第２結合線路とが方形渦巻形状を形成し且つ、前記方形渦巻形状の中心から見て、前記第１結合線路のライン導体と第２結合線路のライン導体とは複数箇所で内側と外側とが入れ替わりとなるように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００３１】
本発明の請求項５に記載のマイクロ波結合線路は、 請求項１から請求項３のいずれかに記載のマイクロ波結合線路において、前記第１結合線路と第２結合線路とが方形渦巻形状を形成し且つ、前記方形渦巻形状の中心から見て、前記第１結合線路のライン導体と第２結合線路のライン導体とは１辺毎に内側と外側とが入れ替わりとなるように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００３２】
本発明の請求項６に記載のマイクロ波結合線路は、請求項１から請求項３のいずれかに記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路を、それぞれ方形渦巻形状に第１ライン導体乃至第４ライン導体の順でライン導体を繋いで形成し、前記第１結合線路の第１ライン導体を、前記第２結合線路の第４ライン導体の外側に配置し、前記第１結合線路の第２ライン導体を、前記第２結合線路の第３ライン導体の内側に配置し、前記第１結合線路の第３ライン導体を、前記第２結合線路の第２ライン導体の外側に配置し、前記第１結合線路の第４ライン導体を、前記第２結合線路の第１ライン導体の内側に配置し、前記第１結合線路のライン導体と第２結合線路のライン導体とが平行する各部分のライン導体間の間隔が等しく、且つ前記第１結合線路の長さと前記第２結合線路の長さとが等しくなるように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００３３】
本発明の請求項７に記載のマイクロ波結合線路は、請求項６に記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路のそれぞれの第４ライン導体の、他のライン導体と接続していない一端が前記接地導体に接続されていることを特徴とするものである。
【００３４】
本発明の請求項８に記載のマイクロ波結合線路は、請求項１に記載のマイクロ波結合線路において、前記第１結合線路と第２結合線路とが方形ジグザグ形状を形成し且つ、前記第１結合線路のライン導体と第２結合線路のライン導体とが複数の部分で互いに交差するように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００３５】
本発明の請求項９に記載のマイクロ波結合線路は、請求項１または請求項８に記載のマイクロ波結合線路において、前記第１結合線路と第２結合線路とが方形ジグザグ形状を形成し且つ、前記方形ジグザグ形状の中心から見て、前記第１結合線路のライン導体と第２結合線路のライン導体とは複数箇所で内側と外側とが入れ替わりとなるように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００３６】
本発明の請求項１０に記載のマイクロ波結合線路は、請求項１、又は請求項８に記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路を、それぞれ方形ジグザグ形状に第１ライン導体乃至第５ライン導体の順でライン導体を繋いで形成し、前記第１結合線路の第１ライン導体を、前記第２結合線路の第５ライン導体の内側に配置し、前記第１結合線路の第２ライン導体を、前記第２結合線路の第４ライン導体の外側に配置し、前記第１結合線路の第３ライン導体を、前記第２結合線路の第３ライン導体の内側に配置し、前記第１結合線路の第４ライン導体を、前記第２結合線路の第２ライン導体の外側に配置し、前記第１結合線路の第５ライン導体を、前記第２結合線路の第１ライン導体の内側に配置し、前記第１結合線路のライン導体と第２結合線路のライン導体とが平行する各部分のライン導体間の間隔が等しく、且つ前記第１結合線路の長さと前記第２結合線路の長さとが等しくなるように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００３７】
本発明の請求項１１に記載のマイクロ波結合線路は、請求項１０に記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路のそれぞれの第５ライン導体の、他のライン導体と接続していない一端が前記接地導体に接続されていることを特徴とするものである。
【００３８】
本発明の請求項１２に記載のマイクロ波結合線路は、互いに平行な第１面と第２面とを有する第１誘電体、第２誘電体、及び第３誘電体と、前記第１誘電体の第１面と前記第３誘電体の第２面とに形成された接地導体と、前記第１誘電体の第２面と第２誘電体の第１面との間に、複数本のライン導体を連結してなる第１結合線路と、前記第１誘電体の第２面と第２誘電体の第１面との間に配置された前記第１結合線路の内側に配置される、複数本のライン導体を連結してなる第２結合線路とを有し、前記第１結合線路と第２結合線路とが互いに電磁界的に結合するように近接し形成してなるマイクロ波結合線路であって、前記第１結合線路と第２結合線路とは共振周波数が等しくなるように、前記第２結合線路と接触する前記第２誘電体の部分に、該第２誘電体を貫通する複数のスルーホール内に充填してなる複数のビア導体を備えたことを特徴とするものである。
【００３９】
本発明の請求項１３に記載のマイクロ波結合線路は、請求項１から請求項３のいずれかに記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路を、それぞれ方形渦巻形状に第１ライン導体乃至第４ライン導体の順でライン導体を繋いで形成し、前記第１結合線路の第１ライン導体を、前記第２結合線路の第１ライン導体の内側に配置し、前記第１結合線路の第２ライン導体を、前記第２結合線路の第４ライン導体の外側に配置し、前記第１結合線路の第３ライン導体を、前記第２結合線路の第３ライン導体の内側に配置し、前記第１結合線路の第４ライン導体を、前記第２結合線路の第２ライン導体の外側に配置し、前記第１結合線路のライン導体と第２結合線路のライン導体とが平行する各部分のライン導体間の間隔が等しく、且つ前記第１結合線路の長さと前記第２結合線路の長さとが等しくなるように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００４０】
本発明の請求項１４に記載のマイクロ波結合線路は、請求項１３に記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路のそれぞれの第４ライン導体の、他のライン導体と接続していない一端が、前記接地導体に接続されていることを特徴とするものである。
【００４１】
本発明の請求項１５に記載のマイクロ波結合線路は、請求項１から請求項３のいずれかに記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路を、それぞれ方形渦巻形状に第１ライン導体乃至第４ライン導体の順でライン導体を繋いで形成し、前記第１結合線路の第１ライン導体を、前記第２結合線路の第３ライン導体の内側に配置し、前記第１結合線路の第２ライン導体を、前記第２結合線路の第２ライン導体の外側に配置し、前記第１結合線路の第３ライン導体を、前記第２結合線路の第１ライン導体の内側に配置し、前記第１結合線路の第４ライン導体を、前記第２結合線路の第４ライン導体の外側に配置し、前記第１結合線路のライン導体と第２結合線路のライン導体とが平行する各部分のライン導体間の間隔が等しく、且つ前記第１結合線路の長さと前記第２結合線路の長さとが等しくなるように、該第１結合線路と第２結合線路とを配置したことを特徴とするものである。
【００４２】
本発明の請求項１６に記載のマイクロ波結合線路は、請求項１５に記載のマイクロ波結合線路において、前記第１結合線路及び第２結合線路のそれぞれの第４ライン導体の、他のライン導体と接続していない一端が、前記接地導体に接続されていることを特徴とするものである。
【００４３】
本発明の請求項１７に記載のマイクロ波結合線路は、請求項７、請求項１１、請求項１４又は請求項１６のいずれかに記載のマイクロ波結合線路において、前記マイクロ波結合線路はフィルタに用いたものである。
【００４４】
【発明の実施の形態】
（実施の形態１）
以下に、本発明の実施の形態１によるマイクロ波結合線路について、図１、図２を用いて説明する。
図１（ａ）は、本発明の実施の形態１による、１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタの平面図で、
図１（ｂ）は、図１（ａ）のＡ１−Ａ１’線についての断面図であり、
図１（ｃ）は、図１（ａ）のＡ２−Ａ２’線についての断面図であり、
図１（ｄ）は、図１（ａ）のＡ３−Ａ３’線についての断面図であり、
図１（ｅ）は、図１（ａ）のＡ４−Ａ４’線についての断面図である。
図２（ａ）は図１（ｂ）のＡ５−Ａ５’線についての断面図であり、
図２（ｂ）は図１（ｂ）のＡ６−Ａ６’線についての断面図である。
【００４５】
図１（ａ）〜図１（ｅ）、図２（ａ）及び図２（ｂ）において、同一のものについては同一の符号を付している。また、図１（ａ）、図２（ａ）および図２（ｂ）の平面図において、見えないものについては点線で描いている。
【００４６】
図１（ａ）〜図１（ｅ）、図２（ａ）及び図２（ｂ）に示すように、第１誘電体１２１上に接地導体１０１を形成し、前記第１誘電体１２１と第２誘電体１２２との間に第１結合線路用ライン導体１０４〜１０７、及び信号入出力用ライン導体１０８を形成し、前記第２誘電体１２２と第３誘電体１２３との間に第２結合線路用ライン導体１０９〜１１２、及び信号入出力用ライン導体１１３を形成し、前記第３誘電体１２３下に接地導体１１７を形成し、前記第２誘電体１２２を貫通するスルーホールに充填されたビア導体１１４を形成し、前記第３誘電体１２３を貫通するスルーホールに充填されたビア導体１１５、１１６を形成する。
【００４７】
また、図２（ａ）に示すように、前記第１結合線路用ストリップライン１０４−１０５−１０６−１０７は、前記第１誘電体１２１と前記第２誘電体１２２との間に方形渦巻形状で形成され且つ、複数の部分で前記第２結合線路用ストリップラインと交差する。
【００４８】
すなわち、前記第１結合線路用第１ライン導体１０４を角１２４から角１２５方向に形成し、前記第１結合線路用第２ライン導体１０５は、前記第１結合線路用第１ライン導体１０４の一端の角１２５側に、前記第１結合線路用第１ライン導体１０４と右９０度、すなわち、角１２５から角１２６方向に形成し、ライン導体１０６は、前記第１結合線路用第２ライン導体１０５の前記第１結合線路用第１ライン導体１０４が接続していない端、すなわち、角１２６側に、前記第１結合線路用第２ライン導体１０５と右９０度、すなわち、角１２６から角１２７方向に形成し、前記第１結合線路用第４ライン導体１０７は、前記第１結合線路用第３ライン導体１０６の前記第１結合線路用第２ライン導体１０５が接続していない端、すなわち、角１２７側に、前記第１結合線路用第３ライン導体１０６と右９０度、すなわち、角１２７から角１２４方向に形成し、また、前記第１結合線路用第４ライン導体１０７の角１２４側は、前記スルーホール内に充填されたビア導体１１４、１１５により前記接地導体１１７に短絡するよう形成し、前記信号入出力用ライン導体１０８は、前記スルーホール内に充填されたビア導体１１４、１１５から前記第１結合線路用第３ライン導体１０６、すなわち、角１２４から角１２７方向に、任意の長さをとり、前記第１結合線路用第４ライン導体１０７と左９０度、すなわち、角１２５から角１２４方向に形成する。
【００４９】
また、図２（ｂ）に示すように、前記第２結合線路用ストリップライン１０９−１１０−１１１−１１２は、前記第２誘電体１２２と前記第３誘電体１２３との間に方形渦巻形状で形成され且つ、複数の部分で前記第１結合線路用ストリップラインと交差する。
【００５０】
すなわち、前記第２結合線路用第１ライン導体１１２を角１２４から角１２７方向に形成し、前記第２結合線路用第２ライン導体１１１は、前記第２結合線路用第１ライン導体１１２の一端の角１２７側に、前記第２結合線路用第１ライン導体１１２と左９０度、すなわち、角１２７から角１２６方向に形成し且つ、前記第１結合線路用第４ライン導体１０７及び第２ライン導体１０５と交差し、前記第２結合線路用第３ライン導体１１０は、前記第２結合線路用第２ライン導体１１１の前記第２結合線路用第１ライン導体１１２が接続していない端、すなわち、角１２６側に、前記第２結合線路用第２ライン導体１１１と左９０度、すなわち、角１２６から角１２５方向に形成し、前記第２結合線路用第４ライン導体１０９は、前記第２結合線路用第３ライン導体１１０の前記第２結合線路用第２ライン導体１１１が接続していない端、すなわち、角１２５側に、前記第２結合線路用第３ライン導体１１０と左９０度、すなわち、角１２５から角１２４方向に形成し且つ、前記第１結合線路用第２ライン導体１０５と交差し、また、前記第２結合線路用第４ライン導体１０９の角１２４側は、前記スルーホール内に充填されたビア導体１１６により前記接地導体１１７に短絡するよう形成し、前記信号入出力用ライン導体１１３は、前記スルーホール内に充填されたビア導体１１６から、すなわち角１２４から角１２５方向に、任意の長さをとり、前記第２結合線路用第４ライン導体１０９と右９０度、すなわち、角１２６から角１２５方向に形成する。
【００５１】
また、方形渦巻の中心から前記第１結合線路用ストリップライン１０４−１０５−１０６−１０７と、第２結合線路用ストリップライン１１２−１１１−１１０−１０９とは、結合線路用ライン導体が交互になるように配置され、前記２本の結合線路用ストリップラインの長さが等しくなるように、配置される。
【００５２】
すなわち、前記第１結合線路用第１ライン導体１０４は前記第２結合線路用第４ライン導体１０９の方形渦巻の中心から外側になるよう配置し、前記第１結合線路用第２ライン導体１０５は前記第２結合線路用第３ライン導体１１０の方形渦巻の中心から内側になるよう配置し、前記第１結合線路用第３ライン導体１０６は前記第２結合線路用第２ライン導体１１１の方形渦巻の中心から外側になるよう配置し、前記第１結合線路用第４ライン導体１０７は前記第２結合線路用第１ライン導体１１２の方形渦巻の中心から内側になるよう配置し、前記結合線路用ライン導体１０４と１１６との、１０５と１１０との、１０６と１１１との、１０７と１１２との導体間の相互間隔が等しくなるよう配置することにより、前記２本の結合線路用ストリップラインの長さが等しくなるように配置される。
【００５３】
以上のように配置された前記第１結合線路用ストリップライン１０４−１０５−１０６−１０７と、第２結合線路用ストリップライン１１２−１１１−１１０−１０９とは、前記信号入出力用ライン導体１０８、１１３で信号が各々入出力され、互いに電磁界的に結合し、前記ビア導体１１４、１１５、１１６を介し前記接地導体１１７に短絡され、前記第１、第２結合線路用ストリップラインの長さが１／４波長となる周波数で共振し、その周波数で帯域通過フィルタとして動作するインターデジタル・フィルタを構成する。
【００５４】
また、前記ビア導体１１４、１１５から前記信号入出力用ライン導体１０８までの距離と、前記ビア導体１１６から前記信号入出力用ライン導体１１３までの距離とは等しく、前記距離の制御により、入出力インピーダンスを所望の値に取ることができる。
【００５５】
上記のように配線して形成された結合線路において、もし、前記第２結合線路用ストリップライン１１２−１１１−１１０−１０９が、製造上の製造誤差などによって角１２７から角１２４方向に全体的に位置ずれが生じた場合、前記第１結合線路用第１ライン導体１０４と前記第２結合線路用第４ライン導体１０９との相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第３ライン導体１０６と前記第２結合線路用第２ライン導体１１１との相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ズレによる影響が相殺されることになる。
【００５６】
同様に、もし前記第２結合線路用ストリップライン１１２−１１１−１１０−１０９が、角１２４から角１２５方向に全体的にずれを生じた場合においても、前記第１結合線路用第２ライン導体１０５と前記第２結合線路用第３ライン導体１１０とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第４ライン導体１０７と前記第２結合線路用第１ライン導体１１２とは結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ズレによる影響が相殺されることになる。
【００５７】
すなわち、前記第１結合線路用ストリップライン１０４−１０５−１０６−１０７と、第２結合線路用ストリップライン１１２−１１１−１１０−１０９とは製造上の製造誤差などによって全体的に配置のずれを生じた場合でも、結合線路全体としての結合度の変化が小さく抑えられ、さらに、前記第１、第２結合線路用ストリップラインの長さが等しいため、共振周波数も等しいことになる。
【００５８】
このように、本実施の形態１によるマイクロ波結合線路では、２本の同一長さの結合線路用ストリップラインを方形渦巻形状に折り曲げて異なる誘電体層間に配置し、かつ、前記２本のストリップラインが複数の方形渦巻の角で互いに交差し、方形渦巻の中心から見て、一辺毎に内側と外側とが入れ替わりとなるように、マイクロ波結合線路を配線して形成したので、製造上の製造誤差などによって全体的に配置のずれを生じた場合でも、２本の結合線路の間隔が狭くなる部分と広くなる部分とをそれぞれもつため、結合線路全体としての結合度の変化を小さく抑えることができる。さらに、前記２本の結合線路用ストリップラインの長さが等しいため、等しい共振周波数を得ることもできる。従って、特性の劣化の少ないマイクロ波結合線路を提供することができる。
【００５９】
なお、本実施の形態１に説明したマイクロ波結合線路において、前記ビア導体１１６を前記ライン導体１１２の角１２４側に配置させるか、または前記ビア導体１１４、１１５を前記ライン導体１０４の角１２４側に配置させることにより、コムライン結合させるようにしてもよく、マイクロ波結合線路としては、本実施の形態１と同様な効果が得られる。
【００６０】
なお、前記第１誘電体１２１、及び前記接地導体１０１を無くし、代わりにマイクロストリップラインを用いて結合線路を形成するようにしてもよく、マイクロ波結合線路としては、本実施の形態１と同様な効果が得られる。
【００６１】
なお、前記ビア導体１１４〜１１６を無くした前記結合線路を、方向性結合器や平衡・不平衡線路を接続するバランに用いるようにしてもよく、本実施の形態１によるインターデジタル・フィルタと同様に、特性の劣化の少ないマイクロ波結合線路が得られるという効果がある。
【００６２】
（実施の形態２）
以下に、本発明の実施の形態２によるマイクロ波結合線路について、図３、図４を用いて説明する。
図３（ａ）は、本発明の実施の形態２による、１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタの平面図で、
図３（ｂ）は、図３（ａ）のＢ１−Ｂ１’線についての断面図であり、
図３（ｃ）は、図３（ａ）のＢ２−Ｂ２’線についての断面図であり、
図３（ｄ）は、図３（ａ）のＢ３−Ｂ３’線についての断面図であり、
図３（ｅ）は、図３（ａ）のＢ４−Ｂ４’線についての断面図である。
図４（ａ）は、図３（ｂ）のＢ５−Ｂ５’線についての断面図であり、
図４（ｂ）は、図３（ｂ）のＢ６−Ｂ６’線についての断面図である。
【００６３】
図３（ａ）〜図３（ｅ）、図４（ａ）及び図４（ｂ）において、同一のものについては同一の符号を付している。また、図３（ａ）、図４（ａ）および図４（ｂ）の平面図において、見えないものについては点線で描いている。
【００６４】
図３（ａ）〜図３（ｅ）、図４（ａ）及び図４（ｂ）に示すように、第１誘電体２２３上に接地導体２０１を形成し、前記第１誘電体２２３と第２誘電体２２４との間に第１結合線路用ライン導体２０４〜２０８、及び入出力用ライン導体２０９を形成し、前記第２誘電体２２４と第３誘電体２２５との間に第２結合線路用ライン導体２１０〜２１４、及び入出力用ライン導体２１５を形成し、前記第３誘電体２２５下に接地導体２１９を形成し、前記第２誘電体２２４を貫通するスルーホールに充填されたビア導体２１６を形成し、前記第３誘電体２２５を貫通するスルーホールに充填されたビア導体２１７、２１８を形成する。
【００６５】
また、図４（ａ）に示すように、前記第１結合線路用ストリップライン２０４−２０５−２０６−２０７−２０８は、前記第１誘電体２２３と前記第２誘電体２２４との間に方形ジグザグ形状で形成され且つ、複数の部分で前記第２結合線路用ストリップラインと交差する。
【００６６】
すなわち、前記第１結合線路用第１ライン導体２０４を角２２６から角２２９方向に形成し、前記第１結合線路用第２ライン導体２０５は、前記第１結合線路用第１ライン導体２０４の一端の角２２９側に、前記第１結合線路用第１ライン導体２０４と左９０度、すなわち、角２２６から角２２７方向に形成し、前記第１結合線路用第３ライン導体２０６は、前記第１結合線路用第２ライン導体２０５の前記第１結合線路用第１ライン導体２０４が接続していない端、すなわち、角２２７側に、前記第１結合線路用第２ライン導体２０５と右９０度、すなわち、角２２７から角２２８方向に形成し、前記第１結合線路用第４ライン導体２０７は、前記第１結合線路用第３ライン導体２０６の前記第１結合線路用第２ライン導体２０５が接続していない端、すなわち、角２２８側に、前記第１結合線路用第３ライン導体２０６と右９０度、すなわち、角２２８から角２２９方向に形成し、前記第１結合線路用第５ライン導体２０８は、前記第１結合線路用第４ライン導体２０７の前記第１結合線路用第３ライン導体２０６が接続していない端、すなわち、角２２９側に、前記第１結合線路用第４ライン導体２０７と左９０度、すなわち、角２２６から角２２９方向に形成し、また、前記第１結合線路用第５ライン導体２０８の角２２９側は、前記スルーホール内に充填されたビア導体２１６、２１７により前記接地導体２１９に短絡するよう形成し、前記信号入出力用ライン導体２０９は、前記スルーホール内に充填されたビア導体２１６、２１７から前記第１結合線路用第４ライン導体２０７、すなわち、角２２９から角２２６方向に、任意の長さをとり、前記第１結合線路用第５ライン導体２０８と右９０度、すなわち、角２２７から角２２６方向に形成する。
【００６７】
また、図４（ｂ）に示すように、前記第２結合線路用ストリップライン２１４−２１３−２１２−２１１−２１０は、前記第２誘電体２２４と前記第３誘電体２２５との間に方形ジグザグ形状で形成され且つ、複数の部分で前記第１結合線路用ストリップラインと交差する。
【００６８】
すなわち、前記第２結合線路用第１ライン導体２１４を角２２９から角２２６方向に形成し、前記第２結合線路用第２ライン導体２１３は、前記第２結合線路用第１ライン導体２１４の一端の角２２６側に、前記第２結合線路用第１ライン導体２１４と右９０度、すなわち、角２２９から角２２８方向に形成し且つ、前記第１結合線路用第３ライン導体２０６と交差し、前記第２結合線路用第３ライン導体２１２は、前記第２結合線路用第２ライン導体２１３の前記第２結合線路用第１ライン導体２１４が接続していない端、すなわち、角２２８側に、前記第２結合線路用第２ライン導体２１３と左９０度、すなわち、角２２８から角２２７方向に形成し、前記第２結合線路用第４ライン導体２１１は、前記第２結合線路用第３ライン導体２１２の前記第２結合線路用第２ライン導体２１３が接続していない端、すなわち、角２２７側に、前記第１結合線路用第３ライン導体２０６と左９０度、すなわち、角２２７から角２２６方向に形成し且つ、前記第１結合線路用第３ライン導体２０６と交差し、前記第２結合線路用第５ライン導体２１０は、前記第２結合線路用第４ライン導体２１１の前記第２結合線路用第３ライン導体２１２が接続していない端、すなわち、角２２６側に、前記第２結合線路用第４ライン導体２１１と右９０度、すなわち、角２２９から角２２６方向に形成し、また、前記第２結合線路用第５ライン導体２１０の角２２６側は、前記スルーホール内に充填されたビア導体２１８により前記接地導体２１９に短絡するよう形成し、前記信号入出力用ライン導体２１５は、前記スルーホール内に充填されたビア導体２１８から前記第２結合線路用第４ライン導体２１１、すなわち、角２２６から角２２９方向に、任意の長さをとり、前記第２結合線路用第５ライン導体２１０と左９０度、すなわち、角２２７から角２２６方向に形成する。
【００６９】
また、方形ジグザグ形状の中心から前記第１結合線路用ストリップライン２０４−２０５−２０６−２０７−２０８と、第２結合線路用ストリップライン２１４−２１３−２１２−２１１−２１０とは、結合線路用ライン導体が交互になるように配置され、前記２本の結合線路用ストリップラインの長さが等しくなるように、配置される。
【００７０】
すなわち、前記第１結合線路用第１ライン導体２０４は前記第２結合線路用第５ライン導体２１０の方形ジグザグ形状の中心から内側になるよう配置し、前記第１結合線路用第２ライン導体２０５は前記第２結合線路用第４ライン導体２１１の方形ジグザグ形状の中心から外側になるよう配置し、前記第１結合線路用第３ライン導体２０６は前記第２結合線路用第３ライン導体２１２の方形ジグザグ形状の中心から内側になるよう配置し、前記第１結合線路用第４ライン導体２０７は前記第２結合線路用第２ライン導体２１３の方形ジグザグ形状の中心から外側になるよう配置し、前記第１結合線路用第５ライン導体２０８は前記第２結合線路用第１ライン導体２１４の方形ジグザグ形状の中心から内側になるよう配置し、前記結合線路用ライン導体２０４と２１０との、２０５と２１１との、２０６と２１２との、２０７と２１３との、２０８と２１４との導体間の相互ずれが全部等しくなるよう配置することにより、前記２本の結合線路用ストリップラインの長さが等しくなるよう配置される。
【００７１】
以上のように配置された前記第１結合線路用ストリップライン２０４−２０５−２０６−２０７−２０８と、結合線路用ストリップライン第２２１４−２１３−２１２−２１１−２１０とは、前記信号入出力用ライン導体２０９、２１５で信号が入出力され、前記ビア導体２１６、２１７、２１８を介し前記接地導体２１９に短絡され、互いに電磁界的に結合して、インターデジタル・フィルタを構成している。
【００７２】
また、前記ビア導体２１６、２１７から前記信号入出力用ライン導体２０９までの距離と、前記ビア導体２１８から前記結合線路用ライン導体２０２までの距離とは等しく、前記距離の制御により、入出力インピーダンスを所望の値に取ることができる。
【００７３】
上記のように配線して形成された結合線路において、もし、前記第２結合線路用ストリップライン２１４−２１３−２１２−２１１−２１０が製造上の製造誤差などによって角２２９から角２２６方向に全体的にずれを生じた場合に、前記第１結合線路用第２ライン導体２０５と前記第２結合線路用第４ライン導体２１１とはライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第４ライン導体２０７と第２結合線路用第２ライン導体２１３とは結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ズレによる結合度への影響が互いに相殺されることになる。
【００７４】
同様に、前記第２結合線路用ストリップライン２１４−２１３−２１２−２１１−２１０が角２２６から角２２７方向に全体的にずれを生じた場合においても、前記第１結合線路用第３ライン導体２０６と第２結合線路用第３ライン導体２１２とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第１ライン導体２０４と第２結合線路用第５ライン導体２１０と、及び第１結合線路用第５ライン導体２０８と第２結合線路用第１ライン導体２１４とは結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ずれによる結合度への影響が互いに相殺されることになる。
【００７５】
すなわち、前記第１結合線路用ストリップライン２０４−２０５−２０６−２０７−２０８と、第２結合線路用ストリップライン２１４−２１３−２１２−２１１−２１０が製造上の製造誤差などによって全体的にずれを生じた場合でも、結合線路全体としての結合度の変化が小さく抑えられると同時に、且つ前記２本の結合線路用ストリップラインの長さが等しいため、共振周波数も等しいことになる。
【００７６】
このように、本実施の形態２によるマイクロ波結合線路では、２本の同一長さの結合線路用ストリップラインを方形ジグザグ形状に折り曲げて異なる誘電体層間に配置し、かつ、前記２本のストリップラインが複数の方形渦巻の角で互いに交差するように、マイクロ波結合線路を配線して形成したので、製造上の製造誤差などによって全体的に配置のずれを生じた場合でも、２本の結合線路の間隔が狭くなる部分と広くなる部分とをそれぞれもつため、結合線路全体としての結合度の変化を小さく抑えることができる。さらに、前記２本の結合線路用ストリップラインの長さが等しいため、等しい共振周波数を得ることもできる。従って、特性の劣化の少ないマイクロ波結合線路を提供することができる。
【００７７】
なお、本実施の形態２に説明したマイクロ波結合線路において、前記ビア導体２１８を前記ライン導体２１６の角２２９側に配置させるか、または前記ビア導体２１６、２１７を前記ライン導体２０４の角２２６側に配置させることにより、コムライン結合させるようにしてもよく、マイクロ波結合線路としては、本実施の形態２と同様な効果が得られる。
【００７８】
なお、前記第１誘電体２２３、及び前記接地導体２０１を無くし、代わりにマイクロストリップラインを用いて結合線路を形成するようにしてもよく、マイクロ波結合線路としては、本実施の形態２と同様な効果が得られる。
【００７９】
なお、前記ビア導体２１６〜２１８を無くした前記結合線路を、方向性結合器や平衡・不平衡線路を接続するバランに用いるようにしてもよく、本実施の形態２によるインターデジタル・フィルタと同様に、特性の劣化の少ないマイクロ波結合線路が得られるという効果がある。
【００８０】
（実施の形態３）
以下に、本発明の実施の形態３によるマイクロ波結合線路について、図５、図６を用いて説明する。
図５（ａ）は本発明の実施３の形態による、１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタの平面図で、
図５（ｂ）は、図５（ａ）のＣ１−Ｃ１’線についての断面図であり、
図５（ｃ）は、図５（ａ）のＣ２−Ｃ２’線についての断面図であり、
図５（ｄ）は、図５（ａ）のＣ３−Ｃ３’線についての断面図であり、
図５（ｅ）は、図５（ａ）のＣ４−Ｃ４’線についての断面図である。
図６（ａ）は、図５（ｂ）のＣ５−Ｃ５’線についての断面図であり、
図６（ｂ）は、図５（ｂ）のＣ６−Ｃ６’線についての断面図である。
【００８１】
図５（ａ）〜図５（ｅ）、図６（ａ）及び図６（ｂ）において、同一のものについては同一の符号を付している。また、図５（ａ）、図６（ａ）および図６（ｂ）の平面図において、見えないものについては点線で描いている。
【００８２】
図５（ａ）〜図５（ｅ）、図６（ａ）及び図６（ｂ）に示すように、第１誘電体３４８上に接地導体３０１を形成し、前記第１誘電体３４８と第２誘電体３４９との間に第１結合線路用ライン導体３０４〜３０７、第２結合線路用ライン導体３０９〜３１１、及び信号入出力用ライン導体３０８を形成し、前記第２誘電体３４９と第３誘電体３５０の間に信号入出力用ライン導体３１３を形成し、前記第３誘電体３５０下に接地導体３４４を形成し、前記第２誘電体３４９を貫通するスルーホールに充填されたビア導体３１４、３１６、３１８〜３４３を形成し、前記第３誘電体３５０を貫通するスルーホールに充填されたビア導体３１５、３１７を形成する。
【００８３】
また、図６（ａ）に示すように、前記第１結合線路用ストリップライン３０７−３０６−３０５−３０４と、第２結合線路用ストリップライン３０９−３１０−３１１−３１２とは、前記第１誘電体３４８と前記第２誘電体３４９との間に方形渦巻形状で形成され、かつ前記第２結合線路用ストリップライン３０９−３１０−３１１−３１２の下にある前記第２誘電体３４９を貫通する前記スルーホール内に充填されたビア導体３１９〜３４３が形成されている。
【００８４】
すなわち、前記第１結合線路用第１ライン導体３０７を角３５１から角３５４方向に形成し、前記第１結合線路用第２ライン導体３０６は、前記第１結合線路用第１ライン導体３０７の一端の角３５４側に、前記第１結合線路用第１ライン導体３０７と左９０度、すなわち、角３５４から角３５３方向に形成し、前記第１結合線路用第３ライン導体３０５は、前記第１結合線路用第２ライン導体３０６の前記第１結合線路用第１ライン導体３０７が接続していない端、すなわち、角３５３側に、前記第１結合線路用第２ライン導体３０６と左９０度、すなわち、角３５３から角３５２方向に形成し、前記第１結合線路用第４ライン導体３０４は、前記第１結合線路用第３ライン導体３０５の前記第１結合線路用第２ライン導体３０６が接続していない端、すなわち、角３５２側に、前記第１結合線路用第３ライン導体３０５と左９０度、すなわち、角３５２から角３５１方向に形成し、また、前記第１結合線路用第４ライン導体３０４の角３５１側は、前記スルーホール内に充填されたビア導体３１４、３１５により前記接地導体３４４に短絡するよう形成し、前記信号入出力用ライン導体３０８は、前記スルーホール内に充填されたビア導体３１４、３１５から前記第１結合線路用第３ライン導体３０５、すなわち、角３５１から角３５２方向に、任意の長さをとり、前記第１結合線路用第４ライン導体３０４と右９０度、すなわち、角３５４から角３５１方向に形成する。
【００８５】
また、前記第２結合線路用第１ライン導体３０９を角３５１から角３５２方向に形成し、前記第２結合線路用第１ライン導体３０９下の前記第２誘電体３４９に前記ビア導体３１９から３２５を形成し、前記第２結合線路用第２ライン導体３１０は、前記第２結合線路用第１ライン導体３０９の一端の角３５２側に、前記第２結合線路用第１ライン導体３０９と右９０度、すなわち、角３５２から角３５３方向に形成し、前記第２結合線路用第２ライン導体３１０下の前記第２誘電体３４９にビア導体３２６から３３２を形成し、前記第２結合線路用第３ライン導体３１１は、前記第２結合線路用第２ライン導体３１０の前記第２結合線路用第１ライン導体３０９が接続していない端、すなわち、角３５３側に、前記第２結合線路用第２ライン導体３１０と右９０度、すなわち、角３５３から角３５４方向に形成し、前記第２結合線路用第３ライン導体３１１下の前記第２誘電体３４９にビア導体３３３から３３９を形成し、前記第２結合線路用第４ライン導体３１２は、前記第２結合線路用第３ライン導体３１１の前記第２結合線路用第２ライン導体３１０が接続していない端、すなわち、角３５４側に、前記第２結合線路用第３ライン導体３１１と右９０度、すなわち、角３５４から角３５１方向に形成し、前記第２結合線路用第４ライン導体３１２下の前記第２誘電体３４９にビア導体３４０から３４３を形成し、前記第２結合線路用第４ライン導体３１２の角３５１側は、前記スルーホール内に充填されたビア導体３１６、３１７により前記接地導体３４４に短絡するよう形成する。
【００８６】
また、図６（ｂ）に示すように、前記信号入出力用ライン導体３１３は、前記スルーホール内に充填されたビア導体３１６、３１７から前記第２結合線路用第３ライン導体３１１、すなわち、角３５１から角３５４方向に、任意の長さをとり、前記スルーホール内に充填されたビア導体３１８を介し、前記第２結合線路用第４ライン導体３１２と左９０度、すなわち、角３５３から角３５４方向に形成されている。
【００８７】
以上のように配置された前記第１結合線路用ストリップライン３０７−３０６−３０５−３０４と、第２結合線路用ストリップライン３０９−３１０−３１１−３１２とは、前記信号入出力用ライン導体３０８及び前記ビア導体３１８を介して前記信号入出力用ライン導体３１３で各々の信号が入出力され、前記ビア導体３１４、３１５、３１６、３１７を介し前記接地導体３４４に短絡され、互いに電磁界的に結合して、インターデジタル・フィルタを構成している。
【００８８】
また、前記ビア導体３１４、３１５から前記ライン導体３０８までの距離と、前記スルーホール内に充填されたビア導体３１６から前記スルーホール内に充填されたビア導体３１８、すなわち前記ライン導体３１３までの距離との制御によって、入出力インピーダンスを所望の値に取ることができる。
【００８９】
また、前記第２結合線路用ストリップライン３０９−３１０−３１１−３１２に前記スルーホール内に充填されたビア導体３１９〜３４３を配置することにより、前記第１結合線路用ストリップライン３０７−３０６−３０５−３０４と、第２結合線路用ストリップライン３０９−３１０−３１１−３１２との実効波長が等しくなる。
【００９０】
これは、前記ビア導体３１９〜３４３が設けられることにより、電磁波が前記第２結合線路用ストリップライン３０９−３１０−３１１−３１２に沿って伝搬するのではなく、前記スルーホール内に充填されたビア導体に沿って伝搬するため、実効波長が長くなり、見かけ上の線路長が短くなるためである。
すなわち、図５のように前記第２結合線路用ストリップライン３０９−３１０−３１１−３１２下に前記ビア導体３１９〜３４３を配置する場合、ライン導体の各々の共振周波数は等しくなる。
【００９１】
このように、本実施の形態３によるマイクロ波結合線路では、物理的に長さの異なる２本の結合線路用ストリップラインを方形渦巻形状に折り曲げて同一の誘電体層間に配置し、かつ、方形渦巻形状の中心から見て、長いストリップラインが短いストリップラインの外側になるように配置し、２本の結合線路用ストリップラインの実効波長が等しくなるように内側の短いストリップラインの下側にある第２誘電体に複数のスルーホールを設けてビア導体を充填して、マイクロ波結合線路を配置して形成したので、２本の結合線路用ストリップラインの実効波長が等しいため、等しい共振周波数を得ることができる。また、２本の結合線路用ストリップラインを同一の誘電導体層間に配置したので、製造上の製造誤差などによって全体的に配置のずれが生じにくいというメリットがある。
【００９２】
ただし、上記のような配線で形成された結合線路において、もし第１結合線路用ストリップライン３０４−３０５−３０６−３０７は相変わらず第１誘電体３４８と第２誘電体３４９との間に形成されるが、第２結合線路用ストリップライン３０９−３１０−３１１−３１２は第２誘電体３４９と第３誘電体３５０との間に形成されて、なお、前記第２結合線路用ストリップラインが製造上の製造誤差などによって角３５４から角３５１方向に全体的にずれを生じた場合、前記第１結合線路用第４ライン導体３０４と前記第２結合前路用第１ライン導体３０９とはライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第２ライン導体３０６と前記第２結合線路用第３ライン導体３１１とはライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ずれによる結合度の変化が相殺されることになる。
【００９３】
同様に、前記第２結合線路用ストリップライン３０９−３１０−３１１−３１２が角３５１から角３５２方向に全体的にずれを生じた場合においても、前記第１結合線路用第１ライン導体３０７と前記第２結合線路用第４ライン導体３１２とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第３ライン導体３０５と前記第２結合線路用第２ライン導体３１０とは前記結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の位置ずれによる結合度の変化が相殺されることになる。さらに、前記ビア導体３１９〜３４３を配置する場合、ライン導体の各々の共振周波数は等しくなる。
【００９４】
なお、前記ビア導体は３１９〜３４３は、前記２本の結合線路用ストリップラインの共振周波数が等しくなるよう配置し、ビア導体の数はこの限りではない。さらに、ビア導体の配置は、等間隔でなくても有効である。
なお、前記第１誘電体３４８と前記接地導体３０１との間に誘電体を配置し、前記ビア導体を前記第２結合線路用ストリップラインの上側に配置しても有効である。
【００９５】
なお、本実施の形態３に説明したマイクロ波結合線路において、前記ビア導体３１６、３１７を前記ライン導体３０９の角３５１側に配置させるか、または前記ビア導体３１４、３１５を前記ライン導体３０７の角３５１側に配置させることにより、コムライン結合させるようにしてもよく、マイクロ波結合線路としては、本実施の形態３と同様な効果が得られる。
【００９６】
なお、前記第１誘電体３４８と、前記接地導体３０１とを無くし、代わりにマイクロストリップラインを用いて結合線路を形成するようにしてもよく、マイクロ波結合線路としては、本実施の形態３と同様な効果が得られる。
【００９７】
なお、前記ビア導体３１４〜３１７を無くした前記結合線路を、方向性結合器や平衡・不平衡線路を接続するバランに用いるようにしてもよく、本実施の形態３によるインターデジタル・フィルタと同様に、特性の劣化の少ないマイクロ波結合線路が得られるという効果がある。
【００９８】
（実施の形態４）
以下に、本発明の実施の形態４によるマイクロ波結合線路について、図７、図８を用いて説明する。
図７（ａ）は、本発明の実施の形態４による、１／４波長先端短絡型結合線路を用いたフィルタの平面図で、
図７（ｂ）は、図７（ａ）のＤ１−Ｄ１’線についての断面図であり、
図７（ｃ）は、図７（ａ）のＤ２−Ｄ２’線についての断面図であり、
図７（ｄ）は、図７（ａ）のＤ３−Ｄ３’線についての断面図であり、
図７（ｅ）は、図７（ａ）のＤ４−Ｄ４’線についての断面図である。
図８（ａ）は、図７（ｂ）のＤ５−Ｄ５’線についての断面図であり、
図８（ｂ）は、図７（ｂ）のＤ６−Ｄ６’線についての断面図である。
【００９９】
図７（ａ）〜図７（ｅ）、図８（ａ）及び図８（ｂ）において、同一のものについては同一の符号を付している。また、図７（ａ）、図８（ａ）および図８（ｂ）の平面図において、見えないものについては点線で描いている。
【０１００】
図７（ａ）〜図７（ｅ）、図８（ａ）及び図８（ｂ）に示すように、第１誘電体４２４上に接地導体４０１を形成し、前記第１誘電体４２４と第２誘電体４２５との間に第１結合線路用ライン導体４０４〜４０７、及び信号入出力用ライン導体４０８を形成し、前記第２誘電体４２５と第３誘電体４２６との間に第２結合線路用ライン導体４０９〜４１２、及び信号入出力用ライン導体４１３を形成し、前記第３誘電体４２６下に接地導体４１７を形成し、前記第２誘電体４２５を貫通するスルーホールに充填されたビア導体４１４を形成し、前記第３誘電体４２６を貫通するスルーホールに充填されたビア導体４１５、４１６を形成する。
【０１０１】
また、図８（ａ）に示すように、前記第１結合線路用ストリップライン４０４−４０５−４０６−４０７は、前記第１誘電体４２４と前記第２誘電体４２５との間に方形渦巻形状で形成され且つ、複数の部分で前記第２結合線路用ストリップラインと交差する。
【０１０２】
すなわち、前記第１結合線路用第１ライン導体４０４を角４２９から角４３０方向に形成し、前記第１結合線路用第２ライン導体４０５は、前記第１結合線路用第１ライン導体４０４の一端の角４３０側に、前記第１結合線路用第１ライン導体４０４と右９０度、すなわち、角４３０から角４２７方向に形成し、前記第１結合線路用第３ライン導体４０６は、前記第１結合線路用第２ライン導体４０５の前記第１結合線路用第１ライン導体４０４が接続していない端、すなわち、角４２７側に、前記第１結合線路用第２ライン導体４０５と右９０度、すなわち、角４２７から角４２８方向に形成し、前記第１結合線路用第４ライン導体４０７は、前記第１結合線路用第３ライン導体４０６の前記第１結合線路用第２ライン導体４０５が接続していない端、すなわち、角４２８側に、前記第１結合線路用第３ライン導体４０６と右９０度、すなわち、角４２８から角４２９方向に形成し、また、前記第１結合線路用第４ライン導体４０７の角４２９側は、前記スルーホール内に充填されたビア導体４１４、４１５により接地導体４１７に短絡するよう形成し、前記信号入出力用ライン導体４０８は、前記スルーホール内に充填されたビア導体４１４、４１５から前記第１結合線路用第３ライン導体４０６、すなわち、角４２９から角４２８方向に、任意の長さをとり、前記第１結合線路用第４ライン導体４０７と右９０度、すなわち、角４２７から角４２８方向に形成する。
【０１０３】
また、図８（ｂ）に示すように、前記第２結合線路用ストリップライン４０９−４１０−４１１−４１２は、前記第２誘電体４２５と前記第３誘電体４２６との間に方形渦巻形状で形成され且つ、複数の部分で前記第１結合線路用ストリップラインと交差する。
【０１０４】
すなわち、第２結合線路用第１ライン導体４０９を角４３０から角４２９方向に形成し、前記第２結合線路用第２ライン導体４１０は、前記第２結合線路用第１ライン導体４０９の一端の角４２９側に、前記第２結合線路用第１ライン導体４０９と左９０度、すなわち、角４２９から角４２８方向に形成し且つ、前記第１結合線路用第３ライン導体４０６と交差し、前記第２結合線路用第３ライン導体４１１は、前記第２結合線路用第２ライン導体４１０の前記第２結合線路用第１ライン導体４０９が接続していない端、すなわち、角４２８側に、前記第２結合線路用第２ライン導体４１０と左９０度、すなわち、角４２８から角４２７方向に形成し、前記第２結合線路用第４ライン導体４１２は、前記第２結合線路用第３ライン導体４１１の前記第２結合線路用第２ライン導体４１０が接続していない端、すなわち、角４２７側に、前記第２結合線路用第３ライン導体４１１と左９０度、すなわち、角４２７から角４３０方向に形成し且つ、前記第１結合線路用第３、第１ライン導体４０６、４０４と交差し、また、前記第２結合線路用第４ライン導体４１２の角４３０側は、前記スルーホール内に充填されたビア導体４１６により前記接地導体４１７に短絡するよう形成し、前記信号入出力用ライン導体４１３は、前記スルーホール内に充填されたビア導体４１６から角４３０から角４２７方向に任意の長さをとり、前記第２結合線路用第４ライン導体４１２と右９０度、すなわち、角４２８から角４２７方向に形成する。
【０１０５】
また、方形渦巻の中心から前記第１結合線路用ストリップライン４０４−４０５−４０６−４０７の結合線路用ライン導体と、第２結合線路用ストリップライン４０９−４１０−４１１−４１２の結合線路用ライン導体とが交互になるように、かつ前記２本の結合線路用ストリップラインの長さが等しくなるよう配置する。
【０１０６】
すなわち、前記第１結合線路用第１ライン導体４０４は前記第２結合線路用第１ライン導体４０９の方形渦巻の中心から内側になるよう配置し、前記第１結合線路用第２ライン導体４０５は前記第２結合線路用第４ライン導体４１２の方形渦巻の中心から外側になるよう配置し、前記第１結合線路用第３ライン導体４０６は前記第２結合線路用第３ライン導体４１１の方形渦巻の中心から内側になるよう配置し、前記第１結合線路用第４ライン導体４０７は前記第２結合線路用第２ライン導体４１０の方形渦巻の中心から外側に配置し、前記結合線路用ライン導体４０４と４０９との、４０５と４１２との、４０６と４１１との、４０７と４１０との導体相互間隔が等しくなるよう配置することにより、前記２本の結合線路用ストリップラインの長さが等しくなるよう配置される。
【０１０７】
以上のように配置された前記第１結合線路用ストリップライン４０４−４０５−４０６−４０７と、第２結合線路用ストリップライン４０９−４１０−４１１−４１２とは、前記信号入出力用ライン導体４０８、４１３で各々の信号が入出力され、前記ビア導体４１４、４１５、４１６を介し前記接地導体４１７に短絡され、互いに電磁界的に結合して、フィルタを構成している。
【０１０８】
前記ビア導体４１４、４１５から前記信号入出力用ライン導体４０８までの距離と、前記ビア導体４１６から前記信号入出力用ライン導体４１３までの距離とは等しく、前記距離の制御により、入出力インピーダンスを所望の値に取ることができる。
【０１０９】
上記のように配線して形成された結合線路において、もし、前記第２結合線路用ストリップライン４０９−４１０−４１１−４１２が製造上の製造誤差などによって角４３０から角４２７方向に全体的にずれを生じた場合に、前記第１結合線路用第１ライン導体４０４と前記第２結合線路用第１ライン導体４０９とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第３ライン導体４０６と前記第２結合線路用第３ライン導体４１１とは結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の変化による結合度への影響が互いに相殺されることになる。
【０１１０】
同様に、前記第２結合線路用ストリップライン４０９−４１０−４１１−４１２が角４２７から角４２８方向に全体的にずれを生じた場合においても、前記第１結合線路用第２ライン導体４０５と前記第２結合線路用第４ライン導体４１２とは結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化し、前記第１結合線路用第４ライン導体４０７と前記第２結合線路用第２ライン導体４１０とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化するため、両者の変化による結合度への影響が互いに相殺されることになる。
【０１１１】
以上より、前記２本の結合線路用ストリップライン４０４−４０５−４０６−４０７、４０９−４１０−４１１−４１２が製造上の製造誤差などによって全体的にずれを生じた場合でも、結合線路全体としての結合度の変化が小さく抑えられると同時に、前記２本の結合線路用ストリップラインの長さが等しいため、共振周波数も等しいことになる。
【０１１２】
このように、本実施の形態４によるマイクロ波結合線路では、２本の同一長さの結合線路用ストリップラインを方形渦巻形状に折り曲げて異なる誘電体層間に配置し、かつ、前記２本のストリップラインが複数の方形渦巻の角で互いに交差し、方形渦巻の中心から見て、一辺毎に内側と外側とが入れ替わりとなるように、マイクロ波結合線路を配線して形成したので、製造上の製造誤差などによって全体的に配置のずれを生じた場合でも、２本の結合線路の間隔が狭くなる部分と広くなる部分とをそれぞれもつため、結合線路全体としての結合度の変化を小さく抑えることができる。さらに、前記２本の結合線路用ストリップラインの長さが等しいため、等しい共振周波数も得ることができる。従って、特性の劣化の少ないマイクロ波結合線路を提供することができる。
【０１１３】
なお、本実施の形態４に説明したマイクロ波結合線路において、前記第１誘電体４２４と、前記接地導体４０１とを無くし、代わりにマイクロストリップラインを用いて結合線路を形成するようにしても良く、マイクロ波結合線路としては、本実施の形態４と同様な効果が得られる。
【０１１４】
なお、前記ビア導体４１４〜４１６を無くした前記結合線路を、方向性結合器や平衡・不平衡線路を接続するバランに用いるようにしてもよく、本実施の形態４によるインターディジタル・フィルタと同様に、特性の劣化の少ないマイクロ波結合線路が得られるという効果がある。
【０１１５】
（実施の形態５）
以下に、本発明の実施の形態５によるマイクロ波結合線路について、図９、図１０を用いて説明する。
図９（ａ）は、本発明の実施の形態５による、１／４波長先端短絡型結合線路を用いたフィルタの平面図で、
図９（ｂ）は、図９（ａ）のＥ１−Ｅ１’線についての断面図であり、
図９（ｃ）は、図９（ａ）のＥ２−Ｅ２’線についての断面図であり、
図９（ｄ）は、図９（ａ）のＥ３−Ｅ３’線についての断面図であり、
図９（ｅ）は、図９（ａ）のＥ４−Ｅ４’線についての断面図である。
図１０（ａ）は、図９（ｂ）のＥ５−Ｅ５’線についての断面図であり、
図１０（ｂ）は、図９（ｂ）のＥ６−Ｅ６’線についての断面図である。
【０１１６】
図９（ａ）〜図９（ｅ）、図１０（ａ）及び図１０（ｂ）において、同一のものについては同一の符号を付している。また、図９（ａ）、図１０（ａ）および図１０（ｂ）の平面図において、見えないものについては点線で描いている。
【０１１７】
図９（ａ）〜図９（ｅ）、図１０（ａ）及び図１０（ｂ）に示すように、第１誘電体５２２上に接地導体５０１を形成し、前記第１誘電体５２２と第２誘電体５２３との間に第１結合線路用ライン導体５０４〜５０７、及び信号入出力用ライン導体５０８を形成し、前記第２誘電体５２３と第３誘電体５２４との間に第２結合線路用ライン導体５０９〜５１２、及び信号入出力用ライン導体５１３を形成し、前記第３誘電体５２４下に接地導体５１７を形成し、前記第２誘電体５２３を貫通するスルーホールに充填されたビア導体５１４を形成し、前記第３誘電体５２４を貫通するスルーホールに充填されたビア導体５１５、５１６を形成する。
【０１１８】
また、図１０（ａ）に示すように、前記第１結合線路用ストリップライン５０４−５０５−５０６−５０７は、前記誘電体５２２と前記誘電体５２３の間に方形渦巻形状で形成され且つ、複数の部分で前記第２結合線路用ストリップラインと交差する。
【０１１９】
すなわち、前記第１結合線路用第１ライン導体５０４を角５２５から角５２６方向に形成し、前記第１結合線路用第２ライン導体５０５は、前記第１結合線路用第１ライン導体５０４の一端の角５２６側に、前記第１結合線路用第１ライン導体５０４と右９０度、すなわち、角５２６から角５２７方向に形成し、前記第１結合線路用第３ライン導体５０６は、前記第１結合線路用第２ライン導体５０５の前記第１結合線路用第１ライン導体５０４が接続していない端、すなわち、角５２７側に、前記第１結合線路用第２ライン導体５０５と右９０度、すなわち、角５２７から角５２８方向に形成し、前記第１結合線路用第４ライン導体５０７は、前記第１結合線路用第３ライン導体５０６の前記第１結合線路用第２ライン導体５０５が接続していない端、すなわち、角５２８側に、前記第１結合線路用第３ライン導体５０６と右９０度、すなわち、角５２８から角５２５方向に形成し、また、前記第１結合線路用第４ライン導体５０７の角５２５側は、前記スルーホール内に充填されたビア導体５１４、５１５により前記接地導体５１７に短絡するよう形成し、前記信号入出力用ライン導体５０８は、前記スルーホール内に充填されたビア導体５１４、５１５から前記第１結合線路用第３ライン導体５０６、すなわち、角５２５から角５２８方向に、任意の長さをとり、前記第１結合線路用第４ライン導体５０７と左９０度、すなわち、角５２７から角５２８方向に形成する。
【０１２０】
また、図１０（ｂ）に示すように、前記第２結合線路用ストリップライン５０９−５１０−５１１−５１２は、前記誘電体５２３と前記誘電体５２４との間に方形渦巻形状で形成され且つ、複数の部分で前記第１結合線路用ストリップラインと交差する。
【０１２１】
すなわち、前記第２結合線路用第１ライン導体５０９を角５２８から角５２７方向に形成し、前記第２結合線路用第２ライン導体５１０は、前記第２結合線路用第１ライン導体５０９の一端の角５２７側に、前記第２結合線路用第１ライン導体５０９と左９０度、すなわち、角５２７から角５２６方向に形成し且つ、前記第１結合線路用第３ライン導体５０６、第１ライン導体５０４と交差し、前記第２結合線路用第３ライン導体５１１は、前記第２結合線路用第２ライン導体５１０の前記第２結合線路用第１ライン導体５０９が接続していない端、すなわち、角５２６側に、前記第２結合線路用第２ライン導体５１０と左９０度、すなわち、角５２６から角５２５方向に形成し、前記第２結合線路用第４ライン導体５１２は、前記第２結合線路用第３ライン導体５１１の前記第２結合線路用第２ライン導体５１０が接続していない端、すなわち、角５２５側に、前記第２結合線路用第３ライン導体５１１と左９０度、すなわち、角５２５から角５２８方向に形成し且つ、前記第１結合線路用第３ライン導体５０６と交差し、また、前記第２結合線路用第４ライン導体５１２の角５２８側は、前記スルーホール内に充填されたビア導体５１６により前記接地導体５１７に短絡するよう形成し、前記信号入出力用ライン導体５１３は、前記スルーホール内に充填されたビア導体５１６から角５２８から角５２５方向に任意の長さをとり、前記第２結合線路用第４ライン導体５１２と右９０度、すなわち、角５２６から角５２５方向に形成する。
【０１２２】
また、方形渦巻の中心から前記第１結合線路用ストリップライン５０４−５０５−５０６−５０７の結合線路用ライン導体と、第２結合線路用ストリップライン５０９−５１０−５１１−５１２の結合線路用ライン導体とが交互になるように、且つ、前記２本の結合線路用ストリップラインの長さが等しくなるように配置する。
【０１２３】
すなわち、前記第１結合線路用第１ライン導体５０４は前記第２結合線路用第３ライン導体５１１の方形渦巻の中心から内側になるよう配置し、前記第１結合線路用第２ライン導体５０５は前記第２結合線路用第２ライン導体５１０の方形渦巻の中心から外側になるよう配置し、前記第１結合線路用第３ライン導体５０６は前記第２結合線路用第１ライン導体５０９の方形渦巻の中心から内側になるよう配置し、前記第１結合線路用第４ライン導体５０７は前記第２結合線路用第４ライン導体５１２の方形渦巻の中心から外側になるよう配置し、前記結合線路用ライン導体５０４と５１１との、５０５と５１０との、５０６と５０９との、５０７と５１２との導体相互間隔が等しくなるよう配置することにより、前記２本の結合線路用ストリップラインの長さが等しくなるように配置される。
【０１２４】
以上のように配置された前記第１結合線路用ストリップライン５０４−５０５−５０６−５０７と、第２結合線路用ストリップライン５０９−５１０−５１１−５１２とは、前記ビア導体５１４、５１５、５１６を介し接地導体５１７に短絡され、互いに電磁界的に結合して、フィルタを構成している。
【０１２５】
また、前記ビア導体５１４、５１５から前記信号入出力用ライン導体５０８の距離と前記ビア導体５１６から前記信号入出力用ライン導体５１３の距離とは等しく、前記距離の制御により、入出力インピーダンスを所望の値に取ることができる。
【０１２６】
上記のように配線して形成された結合線路において、もし、前記第２結合線路用ストリップライン５０９−５１０−５１１−５１２が製造上の製造誤差などによって角５２８から角５２５方向に全体的にずれを生じた場合に、前記第１結合線路用第１ライン導体５０４と前記第２結合線路用第３ライン導体５１１とは結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化し、前記第１結合線路用第３ライン導体５０６と前記第２結合線路用第１ライン導体５０９とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化するため、両者の間隔変化による結合度への影響が互いに相殺されることになる。
【０１２７】
同様に、前記第２結合線路用ストリップライン５０９−５１０−５１１−５１２が角５２５から角５２６方向に全体的に位置ずれを生じた場合においても、前記第１結合線路用第２ライン導体５０５と前記第２結合線路用第２ライン導体５１０とは結合線路用ライン導体間の相互間隔が狭くなり、結合度が増加する方向に変化し、前記第１結合線路用第４ライン導体５０７と前記第２結合線路用第４ライン導体５１２とは結合線路用ライン導体間の相互間隔が広くなり、結合度は減少する方向に変化するため、両者の間隔変化による結合度への影響が互いに相殺されることになる。
【０１２８】
このように、本実施の形態５によるマイクロ波結合線路では、２本の同一長さの結合線路用ストリップラインを方形渦巻形状に折り曲げて異なる誘電体層間に配置し、かつ、前記２本のストリップラインが方形渦巻の複数の角で互いに交差し、方形渦巻の中心から見て、複数の箇所で内側と外側とが入れ替わりとなるように、マイクロ波結合線路を配線して形成したので、製造上の製造誤差などによって全体的に配置のずれを生じた場合でも、２本の結合線路の間隔が狭くなる部分と広くなる部分とをそれぞれもつため、結合線路全体としての結合度の変化を小さく抑えることができると同時に、前記２本の結合線路用ストリップラインの長さが等しくなるように形成されているため、等しい共振周波数を得ることもできる。従って、特性の劣化の少ないマイクロ波結合線路を提供することができる。
【０１２９】
なお、本実施の形態５に説明したマイクロ波結合線路において、前記誘電体５２２と、前記接地導体５０１を無くし、代わりにマイクロストリップラインを用いて結合線路を形成するようにしても良く、マイクロ波結合線路としては、本実施の形態５と同様な効果が得られる。
【０１３０】
なお、前記ビア導体５１４〜５１６を無くした前記結合線路を、方向性結合器や平衡・不平衡線路を接続するバランに用いるようにしてもよく、本実施の形態５によるフィルタと同様に、特性の劣化の少ないマイクロ波結合線路が得られるという効果がある。
【０１３１】
【発明の効果】
以上のように、本発明の請求項１に係るマイクロ波結合線路によれば、第１結合線路用ラインと第２結合線路用ラインとを異なる誘電体層間に設け、且つ２本の線路長が等しく、第１結合線路用ラインと第２結合線路用ラインとが相互に位置ズレを生じた場合、２本の線路間の間隔は広くなる部分と狭くなる部分とをそれぞれもつよう、マイクロ波結合線路を形成するようにしたので、小型化のためにストリップ状の結合線路用ライン導体を折り曲げて製造するとき、製造上の加工誤差による２本の結合線路の中心導体間の間隔や、相互の位置ずれが発生した場合、前記間隔が広くなり結合度が小さくなる部分と、前記間隔が狭くなり結合度が大きくなる部分との両方が存在し、マイクロ波結合線路全体としての結合度の変化を小さく抑えると同時に、２本の線路長が等しく形成されていて、２本の線路が共通の共振周波数を持つことになるため、特性の劣化の少ないマイクロ波結合線路を提供することができるという効果がある。
【０１３２】
また、本発明の請求項２から請求項１１、請求項１３から請求項１６のいずれかに係るマイクロ波結合線路によれば、第１結合線路用ラインの長さと第２結合線路用ラインの長さとが等しく、且つ第１結合線路用ラインと第２結合線路用ラインとが相互に位置ズレを生じた場合、２本の線路間の間隔は広くなる部分と狭くなる部分とをそれぞれもつよう、マイクロ波結合線路を形成するようにしたので、製造過程においての結合線路の位置ずれによるマイクロ波結合線路全体としての結合度の変化を小さく抑えると同時に、２本の線路長が等しく形成されていて、２本の線路が共通の共振周波数を持つことになるため、特性の劣化の少ないマイクロ波結合線路を提供することができるという効果がある。
【０１３３】
また、本発明の請求項１２に係るマイクロ波結合線路によれば、見かけ上の長さが異なる２本の結合線路用ラインを同一の誘電体層間に形成し、且つ長い結合線路用ラインが短い結合線路用ラインを囲むように長い結合線路用ラインを短い結合線路用ラインの外側に配置すると同時に、２本の結合線路用ラインの実効波長が等しくなるように短い結合線路用ラインの上側また下側にある誘電体に複数のスルーホールを設けてビア導体を充填して、マイクロ波結合線路を形成するようにしたので、２本の結合線路用ラインの実効波長が等しいため、等しい共振周波数を得ることができるという効果がある。また、２本の結合線路用ラインを同一の誘電体層間に配置したので、製造上の誤差によって全体的な線路の位置ずれが生じにくいというメリットもある。そのため、特性の劣化の小さいマイクロ波結合線路を提供することができる。
【０１３４】
また、本発明の請求項１７に係るマイクロ波結合線路によれば、特性の優れたマイクロ波結合線路をフィルタに使用したので、特性の優れたフィルタを得ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１における１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタを示すものであり、図１（ａ）は上から見た平面図で、図１（ｂ）は図１（ａ）のＡ１−Ａ１’線についての断面図であり、図１（ｃ）は図１（ａ）のＡ２−Ａ２’線についての断面図であり、図１（ｄ）は図１（ａ）のＡ３−Ａ３’線についての断面図であり、図１（ｅ）は図１（ａ）のＡ４−Ａ４’線についての断面図である。
【図２】図２（ａ）は図１（ｂ）のＡ５−Ａ５’線についての断面図であり、図２（ｂ）は図１（ｂ）のＡ６−Ａ６’線についての断面図である。
【図３】本発明の実施の形態２における１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタを示すものであり、図３（ａ）は上から見た平面図で、３（ｂ）は図３（ａ）のＢ１−Ｂ１’線についての断面図であり、３（ｃ）は図３（ａ）のＢ２−Ｂ２’線についての断面図であり、３（ｄ）は図３（ａ）のＢ３−Ｂ３’線についての断面図であり、３（ｅ）は図３（ａ）のＢ４−Ｂ４’線についての断面図である。
【図４】図４（ａ）は図３（ｂ）のＢ５−Ｂ５’線についての断面図であり、４（ｂ）は図３（ｂ）のＢ６−Ｂ６’線についての断面図である。
【図５】本発明の実施の形態３における１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタを示すものであり、図５（ａ）は上から見た平面図で、図５（ｂ）は図５（ａ）のＣ１−Ｃ１’線についての断面図であり、図５（ｃ）は図５（ａ）のＣ２−Ｃ２’線についての断面図であり、図５（ｄ）は図５（ａ）のＣ３−Ｃ３’線についての断面図であり、図５（ｅ）は図５（ａ）のＣ４−Ｃ４’線についての断面図である。
【図６】図６（ａ）は図５（ｂ）のＣ５−Ｃ５’線についての断面図であり、図６（ｂ）は図５（ｂ）のＣ６−Ｃ６’線についての断面図である。
【図７】本発明の実施の形態４における１／４波長先端短絡型結合線路を用いたフィルタを示すものであり、図７（ａ）は上から見た平面図で、図７（ｂ）は図７（ａ）のＤ１−Ｄ１’線についての断面図であり、図７（ｃ）は図７（ａ）のＤ２−Ｄ２’線についての断面図であり、図７（ｄ）は図７（ａ）のＤ３−Ｄ３’線についての断面図であり、図７（ｅ）は図７（ａ）のＤ４−Ｄ４’線についての断面図である。
【図８】図８（ａ）は図７（ｂ）のＤ５−Ｄ５’線についての断面図であり、図８（ｂ）は図７（ｂ）のＤ６−Ｄ６’線についての断面図である。
【図９】本発明の実施の形態５における１／４波長先端短絡型結合線路を用いたフィルタを示すものであり、図９（ａ）は上から見た平面図で、図９（ｂ）は図９（ａ）のＥ１−Ｅ１’線についての断面図であり、図９（ｃ）は図９（ａ）のＥ２−Ｅ２’線についての断面図であり、図９（ｄ）は図９（ａ）のＥ３−Ｅ３’線についての断面図であり、図９（ｅ）は図９（ａ）のＥ４−Ｅ４’線についての断面図である。
【図１０】図１０（ａ）は図９（ｂ）のＥ５−Ｅ５’線についての断面図であり、図１０（ｂ）は図９（ｂ）のＥ６−Ｅ６’線についての断面図である。
【図１１】従来例の１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタを示すものであり、図１１（ａ）は従来例のインターデジタル・フィルタの平面図で、図１１（ｂ）は図１１（ａ）のＦ１−Ｆ１’線についての断面図であり、図１１（ｃ）は図１１（ａ）のＦ２−Ｆ２’線についての断面図であり、図１１（ｄ）は図１１（ａ）のＦ３−Ｆ３’線についての断面図であり、図１１（ｅ）は図１１（ａ）のＦ４−Ｆ４’線についての断面図である。
【図１２】図１２（ａ）は図１１（ｂ）のＦ５−Ｆ５’線についての断面図であり、図１２（ｂ）は図１１（ｂ）のＦ６−Ｆ６’線についての断面図である。
【図１３】
従来例の１／４波長先端短絡型結合線路を用いたインターデジタル・フィルタを示すものであり、図１３（ａ）は従来例のインターデジタル・フィルタの平面図で、図１３（ｂ）は図１３（ａ）のＧ１−Ｇ１’線についての断面図であり、図１３（ｃ）は図１３（ａ）のＧ２−Ｇ２’線についての断面図であり、図１３（ｄ）は図１３（ａ）のＧ３−Ｇ３’線についての断面図であり、図１３（ｅ）は図１３（ａ）のＧ４−Ｇ４’線についての断面図である。
【図１４】図１４（ａ）は図１３（ｂ）のＧ５−Ｇ５’線についての断面図であり、図１４（ｂ）は図１３（ｂ）のＧ６−Ｇ６’線についての断面図である。
【符号の説明】
１０１、１１７〜１２０、２０１、２１９〜２２２、３０１、３４４〜３４７、４０１、４１７〜４２１、５０１、５１７〜５２１、６０１、６１６〜６１９、７０１、７１９〜７２２ 接地導体
１０２、１０３、２０２、２０３、３０２、３０３、４０２、４０３、５０２、５０３、６０２、６０３、７０２、７０３ 信号入出力用の端面電極
１０４〜１０７、１０９〜１１２、２０４〜２０８、２１０〜２１４、３０４〜３０７、３０９〜３１２、４０４〜４０７、４０９〜４１２、５０４〜５０７、５０９〜５１２、６０４〜６０７、６０９〜６１２、７０４〜７０７、７０９〜７１２ 結合線路用ライン導体
１０８、１１３、２０９、２１５、３０８、３１３、４０８、４１３、５０８、５１３、６０８、６１３、７０８、７１３ 信号入出力線路用ライン導体
１１４〜１１６、２１６〜２１８、３１４〜３４３、４１４〜４１６、５１４〜５１６、６１４、６１５、７１４〜７１８ ビア導体
１２１〜１２３、２２３〜２２５、３４８〜３５０、４２４〜４２６、５２２〜５２４、６２０〜６２２、７２３〜７２５ 誘電体
１２４〜１２７、２２６〜２２９、３５１〜３５４、４２７〜４３０、５２５〜５２８、６２３〜３２６、７２６〜７２９ 角
Claims (17)
- 互いに平行な第１面と第２面とを有する第１誘電体、第２誘電体、及び第３誘電体と、前記第１誘電体の第１面と前記第３誘電体の第２面とに形成された接地導体と、前記第１誘電体の第２面と第２誘電体の第１面との間に、複数本のライン導体を連結してなる第１結合線路と、前記第２誘電体の第２面と第３誘電体の第１面との間に、複数本のライン導体を連結してなる第２結合線路と、を備え、前記第１結合線路と第２結合線路とが互いに電磁界的に結合するように近接し形成してなるマイクロ波結合線路であって、
前記第１結合線路の長さと第２結合線路の長さとが等しく、且つ、前記第１結合線路と第２結合線路との相対的な位置が任意の方向においてずれた場合、前記２本の結合線路間の間隔が狭くなる部分と広くなる部分との両方を持つように、該第１結合線路と第２結合線路とを配置した、
ことを特徴とするマイクロ波結合線路。 - 請求項１に記載のマイクロ波結合線路において、
前記第１結合線路と第２結合線路とが方形渦巻形状を形成し且つ、前記第１結合線路のライン導体と第２結合線路のライン導体とが複数の部分で互いに交差するように、該第１結合線路と第２結合線路とを配置した、
ことを特徴とするマイクロ波結合線路。 - 請求項１に記載のマイクロ波結合線路において、
前記第１結合線路と第２結合線路とが方形渦巻形状を形成し且つ、前記方形渦巻の複数の角で、前記第１結合線路のライン導体と第２結合線路のライン導体とが互いに交差するように、該第１結合線路と第２結合線路とを配置した、
ことを特徴とするマイクロ波結合線路。 - 請求項１から請求項３のいずれかに記載のマイクロ波結合線路において、
前記第１結合線路と第２結合線路とが方形渦巻形状を形成し且つ、前記方形渦巻形状の中心から見て、前記第１結合線路のライン導体と第２結合線路のライン導体とは複数箇所で内側と外側とが入れ替わりとなるように、該第１結合線路と第２結合線路とを配置した、
ことを特徴とするマイクロ波結合線路。 - 請求項１から請求項３のいずれかに記載のマイクロ波結合線路において、
前記第１結合線路と第２結合線路とが方形渦巻形状を形成し且つ、前記方形渦巻形状の中心から見て、前記第１結合線路のライン導体と第２結合線路のライン導体とは１辺毎に内側と外側とが入れ替わりとなるように、該第１結合線路と第２結合線路とを配置した、
ことを特徴とするマイクロ波結合線路。 - 請求項１から請求項３のいずれかに記載のマイクロ波結合線路において、
前記第１結合線路及び第２結合線路を、それぞれ方形渦巻形状に第１ライン導体乃至第４ライン導体の順でライン導体を繋いで形成し、
前記第１結合線路の第１ライン導体を、前記第２結合線路の第４ライン導体の外側に配置し、
前記第１結合線路の第２ライン導体を、前記第２結合線路の第３ライン導体の内側に配置し、
前記第１結合線路の第３ライン導体を、前記第２結合線路の第２ライン導体の外側に配置し、
前記第１結合線路の第４ライン導体を、前記第２結合線路の第１ライン導体の内側に配置し、
前記第１結合線路のライン導体と第２結合線路のライン導体とが平行する各部分のライン導体間の間隔が等しく、且つ前記第１結合線路の長さと前記第２結合線路の長さとが等しくなるように、該第１結合線路と第２結合線路とを配置した、
ことを特徴とするマイクロ波結合線路。 - 請求項６に記載のマイクロ波結合線路において、
前記第１結合線路及び第２結合線路のそれぞれの第４ライン導体の、他のライン導体と接続していない一端が前記接地導体に接続されている、
ことを特徴とするマイクロ波結合線路。 - 請求項１に記載のマイクロ波結合線路において、
前記第１結合線路と第２結合線路とが方形ジグザグ形状を形成し且つ、前記第１結合線路のライン導体と第２結合線路のライン導体とが複数の部分で互いに交差するように、該第１結合線路と第２結合線路とを配置した、
ことを特徴とするマイクロ波結合線路。 - 請求項１または請求項８に記載のマイクロ波結合線路において、
前記第１結合線路と第２結合線路とが方形ジグザグ形状を形成し且つ、前記方形ジグザグ形状の中心から見て、前記第１結合線路のライン導体と第２結合線路のライン導体とは複数箇所で内側と外側とが入れ替わりとなるように、該第１結合線路と第２結合線路とを配置した、
ことを特徴とするマイクロ波結合線路。 - 請求項１、又は請求項８に記載のマイクロ波結合線路において、
前記第１結合線路及び第２結合線路を、それぞれ方形ジグザグ形状に第１ライン導体乃至第５ライン導体の順でライン導体を繋いで形成し、
前記第１結合線路の第１ライン導体を、前記第２結合線路の第５ライン導体の内側に配置し、
前記第１結合線路の第２ライン導体を、前記第２結合線路の第４ライン導体の外側に配置し、
前記第１結合線路の第３ライン導体を、前記第２結合線路の第３ライン導体の内側に配置し、
前記第１結合線路の第４ライン導体を、前記第２結合線路の第２ライン導体の外側に配置し、
前記第１結合線路の第５ライン導体を、前記第２結合線路の第１ライン導体の内側に配置し、
前記第１結合線路のライン導体と第２結合線路のライン導体とが平行する各部分のライン導体間の間隔が等しく、且つ前記第１結合線路の長さと前記第２結合線路の長さとが等しくなるように、該第１結合線路と第２結合線路とを配置した、
ことを特徴とするマイクロ波結合線路。 - 請求項１０に記載のマイクロ波結合線路において、
前記第１結合線路及び第２結合線路のそれぞれの第５ライン導体の、他のライン導体と接続していない一端が前記接地導体に接続されている、
ことを特徴とするマイクロ波結合線路。 - 互いに平行な第１面と第２面とを有する第１誘電体、第２誘電体、及び第３誘電体と、前記第１誘電体の第１面と前記第３誘電体の第２面とに形成された接地導体と、前記第１誘電体の第２面と第２誘電体の第１面との間に、複数本のライン導体を連結してなる第１結合線路と、前記第１誘電体の第２面と第２誘電体の第１面との間に配置された前記第１結合線路の内側に配置される、複数本のライン導体を連結してなる第２結合線路とを有し、前記第１結合線路と第２結合線路とが互いに電磁界的に結合するように近接し形成してなるマイクロ波結合線路であって、
前記第１結合線路と第２結合線路とは共振周波数が等しくなるように、前記第２結合線路と接触する前記第２誘電体の部分に、該第２誘電体を貫通する複数のスルーホール内に充填してなる複数のビア導体を備えた、
ことを特徴とするマイクロ波結合線路。 - 請求項１から請求項３のいずれかに記載のマイクロ波結合線路において、
前記第１結合線路及び第２結合線路を、それぞれ方形渦巻形状に第１ライン導体乃至第４ライン導体の順でライン導体を繋いで形成し、
前記第１結合線路の第１ライン導体を、前記第２結合線路の第１ライン導体の内側に配置し、
前記第１結合線路の第２ライン導体を、前記第２結合線路の第４ライン導体の外側に配置し、
前記第１結合線路の第３ライン導体を、前記第２結合線路の第３ライン導体の内側に配置し、
前記第１結合線路の第４ライン導体を、前記第２結合線路の第２ライン導体の外側に配置し、
前記第１結合線路のライン導体と第２結合線路のライン導体とが平行する各部分のライン導体間の間隔が等しく、且つ前記第１結合線路の長さと前記第２結合線路の長さとが等しくなるように、該第１結合線路と第２結合線路とを配置した、
ことを特徴とするマイクロ波結合線路。 - 請求項１３に記載のマイクロ波結合線路において、
前記第１結合線路及び第２結合線路のそれぞれの第４ライン導体の、他のライン導体と接続していない一端が、前記接地導体に接続されている、
ことを特徴とするマイクロ波結合線路。 - 請求項１から請求項３のいずれかに記載のマイクロ波結合線路において、
前記第１結合線路及び第２結合線路を、それぞれ方形渦巻形状に第１ライン導体乃至第４ライン導体の順でライン導体を繋いで形成し、
前記第１結合線路の第１ライン導体を、前記第２結合線路の第３ライン導体の内側に配置し、
前記第１結合線路の第２ライン導体を、前記第２結合線路の第２ライン導体の外側に配置し、
前記第１結合線路の第３ライン導体を、前記第２結合線路の第１ライン導体の内側に配置し、
前記第１結合線路の第４ライン導体を、前記第２結合線路の第４ライン導体の外側に配置し、
前記第１結合線路のライン導体と第２結合線路のライン導体とが平行する各部分のライン導体間の間隔が等しく、且つ前記第１結合線路の長さと前記第２結合線路の長さとが等しくなるように、該第１結合線路と第２結合線路とを配置した、
ことを特徴とするマイクロ波結合線路。 - 請求項１５に記載のマイクロ波結合線路において、
前記第１結合線路及び第２結合線路のそれぞれの第４ライン導体の、他のライン導体と接続していない一端が、前記接地導体に接続されている、
ことを特徴とするマイクロ波結合線路。 - 請求項７、請求項１１、請求項１４又は請求項１６のいずれかに記載のマイクロ波結合線路において、
前記マイクロ波結合線路は、フィルタに用いた、
ことを特徴とするマイクロ波結合線路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002183381A JP2004032199A (ja) | 2002-06-24 | 2002-06-24 | マイクロ波結合線路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002183381A JP2004032199A (ja) | 2002-06-24 | 2002-06-24 | マイクロ波結合線路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004032199A true JP2004032199A (ja) | 2004-01-29 |
| JP2004032199A5 JP2004032199A5 (ja) | 2005-10-20 |
Family
ID=31179624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002183381A Pending JP2004032199A (ja) | 2002-06-24 | 2002-06-24 | マイクロ波結合線路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004032199A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101464930B1 (ko) * | 2014-07-09 | 2014-11-26 | 한밭대학교 산학협력단 | 광대역 특성을 갖는 소형 브랜치라인 커플러 |
| US8963379B2 (en) | 2006-07-14 | 2015-02-24 | Aurora Office Equipment Co., Ltd. Shanghai | Paper shredder control system responsive to touch-sensitive element |
| CN115275554A (zh) * | 2021-04-29 | 2022-11-01 | 中国电子科技集团公司第三十六研究所 | 一种3dB定向耦合器 |
-
2002
- 2002-06-24 JP JP2002183381A patent/JP2004032199A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8963379B2 (en) | 2006-07-14 | 2015-02-24 | Aurora Office Equipment Co., Ltd. Shanghai | Paper shredder control system responsive to touch-sensitive element |
| KR101464930B1 (ko) * | 2014-07-09 | 2014-11-26 | 한밭대학교 산학협력단 | 광대역 특성을 갖는 소형 브랜치라인 커플러 |
| CN115275554A (zh) * | 2021-04-29 | 2022-11-01 | 中国电子科技集团公司第三十六研究所 | 一种3dB定向耦合器 |
| CN115275554B (zh) * | 2021-04-29 | 2023-11-21 | 中国电子科技集团公司第三十六研究所 | 一种3dB定向耦合器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0885469B1 (en) | A high frequency balun provided in a multilayer substrate | |
| US7378924B2 (en) | Filter with improved capacitive coupling portion | |
| KR20010112378A (ko) | 저역 통과 필터 | |
| CA3118865C (en) | Coiled coupled-line hybrid coupler | |
| US9660315B2 (en) | Ground structures between resonators for distributed electromagnetic wave filters | |
| WO2001095426A1 (fr) | Coupleur directif | |
| US6140886A (en) | Wideband balun for wireless and RF application | |
| JP2011078138A (ja) | Ｌｈ特性を有する伝送線路及び結合器 | |
| US10418680B1 (en) | Multilayer coupler having mode-compensating bend | |
| JP2000022404A (ja) | 積層型誘電体フィルタ及び高周波回路基板 | |
| JP2004032199A (ja) | マイクロ波結合線路 | |
| US5563561A (en) | Dielectric block apparatus having two opposing coaxial resonators separated by an electrode free region | |
| US10418681B1 (en) | Multilayer loop coupler having transition region with local ground | |
| JP5578440B2 (ja) | 差動伝送線路 | |
| JP4602240B2 (ja) | 短絡手段、および短絡手段を備える先端短絡スタブ、共振器並びに高周波フィルタ | |
| JP4526713B2 (ja) | 高周波回路 | |
| WO1999018630A9 (en) | Slot line band pass filter | |
| JPH08195606A (ja) | マイクロ波結合線路 | |
| US20220416388A1 (en) | Band-pass filter | |
| JP3603419B2 (ja) | Ｔｍ２重モード誘電体共振器及び高周波帯域通過フィルタ装置 | |
| JP4629617B2 (ja) | 高周波結合線路及び高周波フィルタ | |
| JP3856666B2 (ja) | フィルタ | |
| JPS6354804A (ja) | 誘電体フイルタ | |
| JP4316577B2 (ja) | 容量性素子 | |
| JP2001237609A (ja) | バンドパスフィルタの製造方法及びバンドパスフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050622 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070417 |