JP2004031734A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004031734A JP2004031734A JP2002187269A JP2002187269A JP2004031734A JP 2004031734 A JP2004031734 A JP 2004031734A JP 2002187269 A JP2002187269 A JP 2002187269A JP 2002187269 A JP2002187269 A JP 2002187269A JP 2004031734 A JP2004031734 A JP 2004031734A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer
- wiring
- interlayer film
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】デュアルダマシン法で層間膜が有機膜の銅配線回路を作る場合、レジストや反射防止膜をアッシング除去する際に有機層間膜が削れ、信頼性が低下したり歩留まりが落ちるという問題、およびこの問題を逃れるために反射防止膜を形成しない場合は配線パターン寸法精度がでないという問題がある。
【解決手段】半導体基板上に有機物で組成された層間膜を形成し、その層間膜上にSiC
からなるキャップ膜を堆積し、キャップ膜上に設けたレジスト膜に所望の溝パターンを露光し、露光を行ったレジスト膜を現像して溝パターンを形成し、その溝パターンをエッチングのマスクに用いて、キャップ膜および層間膜を貫通する溝を設け、層間膜の溝を含む所定領域に配線用溝を形成し、キャップ膜を含む領域上に金属材料を堆積して、その金属材料をキャップ膜の表面乃至底面の途中まで研磨することにより達成できる。
【選択図】 図1
【解決手段】半導体基板上に有機物で組成された層間膜を形成し、その層間膜上にSiC
からなるキャップ膜を堆積し、キャップ膜上に設けたレジスト膜に所望の溝パターンを露光し、露光を行ったレジスト膜を現像して溝パターンを形成し、その溝パターンをエッチングのマスクに用いて、キャップ膜および層間膜を貫通する溝を設け、層間膜の溝を含む所定領域に配線用溝を形成し、キャップ膜を含む領域上に金属材料を堆積して、その金属材料をキャップ膜の表面乃至底面の途中まで研磨することにより達成できる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に、高い寸法精度と安定した電気特性を持った銅配線を有する半導体装置およびその装置を安価に製造する方法に関するものである。
【0002】
【従来の技術】
近年半導体装置の動作速度を向上させる目的で、銅を配線材料として用い、配線抵抗を減らした銅配線半導体装置が量産されるようになってきた。銅配線の形成方法としてはレジストパターンをマスクに絶縁膜に配線溝と配線孔を形成し、銅を溝と孔に埋め込んだ後CMP(Chemical Mechanical Polishing)を行って、配線と接続配線を銅で同時に形成するデュアルダマシン法が用いられている。
【0003】
この方法とその問題点について、製造工程を示した図5から8を用いて説明する。まず、図5(a)に示すように基板100、配線101、絶縁膜102、ストッパ膜103、第1の層間膜104、中間膜105、第2の層間膜106およびハードマスク層107が形成された試料を作製する。第1及び第2の層間膜としては、SiO2膜やSiOF膜、あるいはSiOC膜などが良く用いられる。ハードマスク層107には窒化膜、金属膜、金属酸化膜あるいはポリシリコン膜等が良く用いられる。その後、ハードマスク層107の上に反射防止膜108およびポジレジストを積層し、露光、現像を行って所望の開口パターン109を有するレジストパターン110を形成する。(図5(b)) 反射防止膜としては塗布型の有機反射防止膜が用いられる。次に、エッチングを行って開口111の形成された反射防止膜108’、ハードマスク層107’とする。(図5(c)) その後、第2層間膜および中間膜をレジストパターン110’をマスクにしてエッチングし、開口の形成された第2層間膜106’および中間膜105’を形成する。(図5(d)) 続いて、アッシングを行ってレジストパターン110’および反射防止膜108’を除去する。(図6(a)) その後、開口の形成されたハードマスク107’をマスクにして第1層間膜をエッチングし、開口の形成された第1層間膜104’を形成する。(図6(b)) 次に、図6(c)に示すように反射防止膜112およびレジスト113を塗布し、所望の配線のパターンが形成されたマスク114を介して露光光115を照射する。図示はしていないが、通常この露光はレンズを介した投影露光法が用いられる。続いて、現像を行って配線溝パターン116の形成されたレジストパターン113’を形成する。(図6(d))その後、図7(a)に示すように反射防止膜およびハードマスクをエッチングし、配線溝パターンの形成された反射防止膜112’およびハードマスク117を形成する。ここで、孔の中の反射防止膜はエッチングされきれずに一部残る。(溝内に残った反射防止膜を図7(a)中の118として示す。) その後、アッシャを行ってレジスト113’、反射防止膜112’および118を除去する(図7(b))。 その後、図7(c) に示すように配線溝パターンの形成されたハードマスク117をマスクに第2層間膜をエッチングし、配線溝パターンの形成された第2層間膜119を形成する。続いて、エッチングストッパをエッチングし、配線101が露出した開口120を有するエッチングストッパ103’を形成する。(図7(d)) その後、図8(a)に示すように銅121を被着する。ハードマスク117をストッパにして銅のCMPを行い、配線孔及び配線溝に銅が埋め込まれた銅配線121’を形成する。(図8(b)) 従来はこのような工程でデュアルダマシン銅配線を形成していた。
【0004】
なお従来技術によるデュアルダマシンの記載例としては、例えばエスピーアイイープロシーディングス2000(SPIE Proceedings 2000)第3999巻の835頁から842頁などがある。またSiOCのような露光光に対し透明な無機層間膜を用いキャップ膜をSiCとしたときのデュアルダマシンの記載例としては、ソリドステートテクノロジー2002年3月号(Solid State Technology, March 2002)の37頁から42頁などがある。
【0005】
【発明が解決しようとする課題】
近年、低誘電率層間膜として有機層間膜が開発されている。しかし、上記デュアルダマシン法では、第1あるいは第2、あるいは両者の層間膜が有機膜である場合、アッシャ時に層間膜が削れてしまうという問題があった。すなわち、図5(d)から図6(a)にかけてのレジスト110’及び反射防止膜108’のアッシャ除去と、図7(a)から図7(b)にかけてのレジスト113’及び反射防止膜112’, 118のアッシャ除去の際、露出した層間膜がエッチングされるという問題があった。特に、図7(a)の溝内にたまった反射防止膜118はその残膜が厚いため、塗布形成するレジスト膜厚等の調整ではこのアッシャの問題は解決できず致命的な問題となった。最大の問題である反射防止膜の残膜118が残らないようにするために反射防止膜112を形成しない場合は、露光光115の反射防止が行えず配線溝パターンの寸法精度が出ないという問題が生じる。
【0006】
本発明は、層間膜が有機膜の場合にも上記層間膜削れの問題が発生せず、しかも配線の寸法精度が高いデュアルダマシン法を提供するものである。
【0007】
【課題を解決するための手段】
層間膜が有機膜である場合の従来の課題を解決するために、有機膜からなる層間膜を形成する工程と、SiCからなる加工用キャップ膜を形成する工程と、上記加工用キャップ膜の上に第1のレジストを形成してリソグラフィによって配線用孔パターンを形成する工程と、上記配線用孔パターンをマスクに前記加工用キャップ膜をエッチングする工程と、層間膜をエッチングして層間膜に孔を形成する工程と、上記加工用キャップ膜の上に第2のレジストを形成する工程と、該レジスト膜の上に露光光に対し反射防止機能を有する膜を形成する工程と、露光および現像によって配線回路用溝レジストパターンを形成する工程と、該配線回路用溝レジストパターンをマスクにエッチングを行って上記加工用キャップ膜を加工するとともに層間膜に配線溝を形成する工程と、銅を上記配線孔及び溝に埋め込む工程と、CMPを行う工程により、デュアルダマシン銅配線を持つ半導体装置の製造方法によって上記課題は解決される。
【0008】
【発明の実施の形態】
(実施の形態1)
最初に本実施の形態1のポイントを図1を用いて説明する。図1の100は基板で、101は配線で、102は絶縁膜で、103はストッパ膜で、304は第1の層間膜で、305は中間膜で、306は第2の層間膜で、307はキャップ膜で、311はレジストで、312は露光光を透過させる反射防止膜で、313はマスクで、314は露光光である。第1及び2の層間膜は有機膜であり、キャップ膜307はSiC膜である。孔の中のレジストは現像によって除去されるので有機膜である層間膜の加工後にレジストを残さないようにすることができ、問題となっていたレジストアッシングが不要となる。またSiC膜307と露光光を透過させる反射防止312の組み合わせにより、SiCの膜厚がこの工程以前の処理により制御できなくても必要にして十分な反射防止効果が得られ、その結果形成される配線溝パターンの寸法精度は高い。
【0009】
次に、本実施の形態による半導体装置の製造例を工程図である図2(a)から(d)、図3(a)から(d)、及び図4(a)から(d)を用いて説明する。まず、図2(a)に示すように基板100上に配線101、絶縁膜102、ストッパ膜103、第1の層間膜304、中間膜305、第2の層間膜306、及びキャップ膜307が形成された試料を準備した。ここで、配線301としては銅を用いたがこれに限らずW等でも良い。絶縁膜102としては酸化膜を用いた。ストッパ膜103としてはシリコン窒化膜を用いた。層間膜304および306としては誘電率の低い有機膜を用いた。ここではダウケミカル社のSiLK(登録商標)を用いた。中間膜305およびキャップ膜307としてはSiC膜を用いた。
【0010】
次に、図2(b)に示すように配線孔パターン308が開口したポジレジストパターン309を形成した。ここで、このレジストの膜厚は第2の層間膜306の膜厚より厚く、第1の層間膜304と第2の層間膜306の膜厚を足した膜厚より薄い膜厚とした。具体的には、第1の層間膜の膜厚を330nm、第2の層間膜の膜厚を270nm、そして、レジストの膜厚を400nmとした。その後、図2(c)に示すようにエッチングをおこなってキャップ膜307に開口310を形成し、さらに、エッチングを行って図2(d)に示すように第2の層間膜306および中間膜305にも開口を形成する。第2の層間膜は有機膜でレジストとほぼ同じエッチレートを持つためポジレジスト309’は膜ベリするものの、両者の膜厚の関係で膜厚が残りキャップ膜307はこのレジストにより保護されている。
【0011】
その後、図3(a)に示すように第1の層間膜304のエッチングを行う。膜厚とエッチレートの関係からこのエッチングの際にポジレジストは除去される。エッチングストッパ103によって配線101は保護される。一方キャップ膜307’はエッチングにさらされるのでその膜厚は当初の膜厚より薄くなる。その後図3(b)に示すようにネガレジスト311を塗布し、その上に露光光に対してほぼ透明な上面反射防止膜312を塗布し、マスク313を介して露光光314を照射し、配線溝パターンを露光した。図示はしていないがこの露光はレンズを介した投影露光である。露光光にはArFエキシマレーザ光(波長193nm)を用いた。上面反射防止膜はその膜の上面と下面からの反射光が干渉し合って反射防止膜となるものである。 キャップ膜307’上のレジスト塗布膜厚は第2の層間膜の膜厚より薄い200nmとした。これは第2の層間膜エッチングの際のレジスト残りを防止するためである。有機層間膜を用いているため有機層間膜をエッチングするアッシャを用いることができない。そのためレジスト残りは歩留り低下、配線信頼性低下の元凶となる。その後現像を行って図3(c)に示すように配線溝315の形成されたネガレジストパターン316を形成した。 層間膜に用いているSiLK(登録商標)は露光光として用いているArFエキシマレーザ光を良く吸収するので微細孔の中を露光するのにはかなりのオーバー露光が必要になる。
【0012】
しかしこのネガレジストを用いた場合には孔内を露光する必要がなく、露光不足によるレジスト残りなどの不良は発生しなかった。 SiLK(登録商標)膜上のSiCは膜厚と反射率の関係を表す図9に示すようにArFエキシマレーザ光に対し反射防止膜となる。反射率が0.01以下になれば必要十分な反射防止性能が得られるが、キャップ膜厚が100nm以下になると20nmとか70nm付近という特定の膜厚を除いて反射率が0.01を超えることがある。ただ膜厚が振れてもハレーション防止、定在波防止という観点からは必要十分な反射防止になっているので、上面反射防止膜を組み合わせて多重干渉を防止し、±10%という寸法精度を確保した。
【0013】
なお、配線溝の最小寸法はここでは120nmとした。第1の層間膜エッチング後のSiCキャップ膜307’の膜厚が例えば70nmに正確に制御できれば上面反射防止膜は不要であるが、配線孔の開口比率(開口密度)によって微妙にネガレジスト膜厚が変化し、SiCがエッチングにさらされる時間が部分部分で変わるため、このSiCの膜厚制御は困難であることがわかり、上面反射防止膜を組み合わせた。
ただし、この方法では通常用いられる下置き反射防止膜(BARC)は形成する必要がなく、従来法で問題となったBARCの除去の問題を解決することができた。
【0014】
その後、図3(d)に示すようにネガレジストパターンをマスクにキャップ膜を加工して配線溝キャップパターン317を形成し、続いて図4(a)に示すようにキャップ膜パターン317をエッチングマスクに第2の層間膜をエッチングして配線溝パターンの形成された第2の層間膜306’を形成する。このエッチングの際、ネガレジストは自動的に除去される。また配線101はストッパ103によって保護されている。その後図4(b)に示すようにストッパ層をエッチングして開口319を形成する。次にTiNバリア膜を埋め込んだ後(図示なし)図4(c)に示すように銅320を配線孔や溝に埋め込み、図4(d)に示すようにCMPを行って不要な銅を削り、銅配線320’を形成する。このCMPの際キャップ膜317はCMPの保護膜としても機能する。このようにして形成された銅配線は電気的信頼性も高く、抵抗のバラツキも少なく、配線のパターン精度も高く、その寸法バラツキは±10%以下に押さえられた。
【0015】
なお、本実施例では第1の層間膜への孔加工の際、図6(b)に示したように層間膜を抜けきりストッパ膜103が露出するまでエッチングを行った場合を示したが、必ずしも抜けきる必要はなく、第2層間膜の加工(図7(c))の際のエッチングが加わることによってこの段階で抜けきり、ストッパ膜103が露出するようにしてもよい。
【0016】
図12に本方法を用いて製造した半導体装置の要部断面図を示す。有機層間膜と銅配線からなる多層配線を有する半導体装置を歩留まり高く形成できた。なお、各製造工程の説明のところでは説明を省いたが銅を埋め込む前に配線溝や孔にバリヤメタルを埋め込み、銅が拡散するのを防いだ。なお代表的なバリヤメタルとしてはTi, Ta, TaNやTiN等がある。
【0017】
また、ここでは層間有機膜がSiLK(登録商標)の場合について説明したが、これはSiLK(登録商標)に限ったことではなく、露光光に対する消衰係数が0.6以上0.8以下の層間有機膜であれば同様に形成された配線寸法精度が高く、層間膜削れのないデュアルダマシン銅配線を形成でき、製造された半導体装置は配線抵抗信頼性及び歩留り低下の問題は起きなかった。
【0018】
(実施の形態2)
第2の実施例を半導体装置の製造例を工程図である図10(a)から(d)及び図11(a)から(d)を用いて説明する。まず、図10(a)に示すように基板100上に配線101、絶縁膜102、ストッパ膜103、層間膜201、及びキャップ膜307が形成された試料を準備した。ここで配線301、絶縁膜102およびストッパ膜103の材料は実施の形態1と同じものである。層間膜305としては誘電率の低い有機膜を用いた。ここではダウケミカル社のSiLK(登録商標)を用いた。キャップ膜307としてはSiC膜を用いた。次に図10(b)に示すように配線孔パターン308が開口したポジレジストパターン309を形成した。ここでこのレジストの膜厚は層間膜201より薄い膜厚とした。具体的には層間膜201の膜厚を550nm、レジストの膜厚を350nmとした。その後エッチングをおこなってキャップ膜307に開口を形成し、さらにエッチングを行って図10(c)に示すように層間膜201にも開口を形成した。このエッチングの際にレジスト309は自動的に除去された。配線101はエッチングストッパ103によって保護された。一方キャップ膜307’はエッチングにさらされるのでその膜厚は当初の膜厚より薄くなった。その後図10(d)に示すようにネガレジスト311を塗布し、その上に露光光に対してほぼ透明な上面反射防止膜312を塗布し、マスク313を介して露光光314を照射し、配線溝パターンを露光した。図示はしていないがこの露光はレンズを介した投影露光である。露光光にはArFエキシマレーザ光(波長193nm)を用いた。上面反射防止膜はその膜の上面と下面からの反射光が干渉し合って反射防止膜となるものである。
【0019】
キャップ膜307’上のレジスト塗布膜厚は層間膜201に形成すべき配線溝の深さ250nmより薄い200nmとした。これは配線溝形成エッチングの際のレジスト残りを防止するためである。有機層間膜を用いているため有機層間膜をエッチングするアッシャを用いることができない。そのためレジスト残りは歩留り低下、配線信頼性低下の元凶となる。その後現像を行って図11(a)に示すように配線溝315の形成されたネガレジストパターン316を形成した。層間膜に用いているSiLK(登録商標)は露光光として用いているArFエキシマレーザ光を良く吸収するので微細孔の中を露光するのにはかなりのオーバー露光が必要になる。しかしこのネガレジストを用いた場合には孔内を露光する必要がなく、露光不足によるレジスト残りなどの不良は発生しなかった。
【0020】
実施例1と同様にSiLK(登録商標)膜上のSiCはArFエキシマレーザ光に対し反射防止膜となる。反射率が0.01以下になれば必要十分な反射防止性能が得られるが、キャップ膜厚が100nm以下になると20nmとか70nm付近という特定の膜厚を除いて反射率が0.01を超えることがある。ただ膜厚が振れてもハレーション防止、定在波防止という観点からは必要十分な反射防止になっているので、上面反射防止膜を組み合わせて多重干渉を防止し、±10%という寸法精度を確保した。なお配線溝の最小寸法はここでは130nmとした。このようにして通常用いられる下置き反射防止膜(BARC)形成工程を省き、従来法で問題となったBARCの除去の問題を解決することができた。
【0021】
その後、ネガレジストパターンをマスクにキャップ膜を加工し、続いて層間膜をエッチングして層間膜201に配線溝202を形成した。(図11(b)) このエッチングの際、膜厚とエッチレートの関係からネガレジストは自動的に除去された。また配線101はストッパ103によって保護された。その後、ストッパ層をエッチングして開口を形成しTiNバリア膜を埋め込んだ後(図示なし)、図11(c)に示すように銅320を配線孔や溝に埋め込んだ。引き続き図11(d)に示すようにCMPを行って不要な銅を削り、銅配線320’を形成した。このCMPの際キャップ膜317はCMPの保護膜としても機能させた。このようにして形成された銅配線は電気的信頼性も高く、抵抗のバラツキも少なく、配線のパターン精度も高く、その寸法バラツキは±10%以下に押さえられた。
【0022】
なお、ここでは層間有機膜がSiLK(登録商標)の場合について説明したが、これはSiLK(登録商標)に限ったことではなく、露光光に対する消衰係数が0.6以上0.8以下の層間有機膜であれば同様に形成された配線寸法精度が高く、層間膜削れのないデュアルダマシン銅配線を形成でき、製造された半導体装置は配線抵抗信頼性及び歩留り低下の問題は起きなかった。
実施例1の場合は配線の厚みの制御性が高く、したがって配線抵抗精度が高いという特長があった。実施例2の場合は実施例1の場合より工程数が短く、低コストで製造できるという特長と、層間膜の中に誘電率の比較的高い中間膜がない構造のためトータルの配線容量が小さくなるという特長があった。
【0023】
図12には、本発明の実施例を適用した場合の完成品の素子断面図を示す。図から分かるように、CMPを行って不要な銅を削り、デュアルダマシン銅配線を形成する際に保護膜として機能したキャップ膜(SiC膜)が、層間膜間に存在している。このSiC膜の材料特性は、誘電率が4.5乃至5.5程度であり、従来からCMPの研磨用ストッパーとして用いられているSi3N4の誘電率7乃至8に比較して、十分に低く、層間膜の寄生容量を低減する効果が期待できる。
【0024】
【発明の効果】
本願によって、層間膜に有機膜を用いた場合にも層間膜削れの問題なく、微細で寸法精度の高い銅配線を形成できる。このため配線間容量が小さく、配線抵抗も安定して小さく、かつ信頼性の高い微細銅配線回路を持つ半導体装置を製造することが可能となる。
【図面の簡単な説明】
【図1】要部断面構造を用いて本発明による銅配線形成工程の特徴を説明した説明図である。
【図2】本発明の第1の実施例による銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図3】図2に続き、本発明の銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図4】図3に続き、本発明の銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図5】従来の銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図6】図5に続き、従来の銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図7】図6に続き、従来の銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図8】図7に続き、従来の銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図9】反射光の状況を示した特性図である。
【図10】本発明の第2の実施例による銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図11】図10に続き、本発明の銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図12】本発明の実施例を適用した場合の完成品の素子断面図を示す。
【符号の説明】
100…基板、101…配線、102…絶縁膜、103…バリア膜、104…第1層間膜、105…中間膜、106…第2層間膜、107…ハードマスク層、108…反射防止膜、109…開口パターン、110…レジストパターン、111…開口、112…反射防止膜、113…レジスト、114…マスク、115…露光光、116…配線溝パターン、117…ハードマスク、118…反射防止膜、119…第2層間膜、120…開口、121…銅、201…層間膜、202…配線溝、304…第1層間膜、305…中間膜、306…第2層間膜、307…キャップ膜、308…配線孔パターン、309…ポジレジストパターン、310…開口、311…ネガレジスト、312…上面反射防止膜、313…マスク、314…露光光、315…配線溝パターン、316…レジストパターン、317…配線溝キャップパターン、318…開口、319…開口、320…銅、320’…銅配線、400…層間膜、401…バリアメタル、402…基板接続電極、403…アイソレーション、404…拡散層、405…ゲート電極、406…ゲート絶縁膜、407…SiC膜。
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に、高い寸法精度と安定した電気特性を持った銅配線を有する半導体装置およびその装置を安価に製造する方法に関するものである。
【0002】
【従来の技術】
近年半導体装置の動作速度を向上させる目的で、銅を配線材料として用い、配線抵抗を減らした銅配線半導体装置が量産されるようになってきた。銅配線の形成方法としてはレジストパターンをマスクに絶縁膜に配線溝と配線孔を形成し、銅を溝と孔に埋め込んだ後CMP(Chemical Mechanical Polishing)を行って、配線と接続配線を銅で同時に形成するデュアルダマシン法が用いられている。
【0003】
この方法とその問題点について、製造工程を示した図5から8を用いて説明する。まず、図5(a)に示すように基板100、配線101、絶縁膜102、ストッパ膜103、第1の層間膜104、中間膜105、第2の層間膜106およびハードマスク層107が形成された試料を作製する。第1及び第2の層間膜としては、SiO2膜やSiOF膜、あるいはSiOC膜などが良く用いられる。ハードマスク層107には窒化膜、金属膜、金属酸化膜あるいはポリシリコン膜等が良く用いられる。その後、ハードマスク層107の上に反射防止膜108およびポジレジストを積層し、露光、現像を行って所望の開口パターン109を有するレジストパターン110を形成する。(図5(b)) 反射防止膜としては塗布型の有機反射防止膜が用いられる。次に、エッチングを行って開口111の形成された反射防止膜108’、ハードマスク層107’とする。(図5(c)) その後、第2層間膜および中間膜をレジストパターン110’をマスクにしてエッチングし、開口の形成された第2層間膜106’および中間膜105’を形成する。(図5(d)) 続いて、アッシングを行ってレジストパターン110’および反射防止膜108’を除去する。(図6(a)) その後、開口の形成されたハードマスク107’をマスクにして第1層間膜をエッチングし、開口の形成された第1層間膜104’を形成する。(図6(b)) 次に、図6(c)に示すように反射防止膜112およびレジスト113を塗布し、所望の配線のパターンが形成されたマスク114を介して露光光115を照射する。図示はしていないが、通常この露光はレンズを介した投影露光法が用いられる。続いて、現像を行って配線溝パターン116の形成されたレジストパターン113’を形成する。(図6(d))その後、図7(a)に示すように反射防止膜およびハードマスクをエッチングし、配線溝パターンの形成された反射防止膜112’およびハードマスク117を形成する。ここで、孔の中の反射防止膜はエッチングされきれずに一部残る。(溝内に残った反射防止膜を図7(a)中の118として示す。) その後、アッシャを行ってレジスト113’、反射防止膜112’および118を除去する(図7(b))。 その後、図7(c) に示すように配線溝パターンの形成されたハードマスク117をマスクに第2層間膜をエッチングし、配線溝パターンの形成された第2層間膜119を形成する。続いて、エッチングストッパをエッチングし、配線101が露出した開口120を有するエッチングストッパ103’を形成する。(図7(d)) その後、図8(a)に示すように銅121を被着する。ハードマスク117をストッパにして銅のCMPを行い、配線孔及び配線溝に銅が埋め込まれた銅配線121’を形成する。(図8(b)) 従来はこのような工程でデュアルダマシン銅配線を形成していた。
【0004】
なお従来技術によるデュアルダマシンの記載例としては、例えばエスピーアイイープロシーディングス2000(SPIE Proceedings 2000)第3999巻の835頁から842頁などがある。またSiOCのような露光光に対し透明な無機層間膜を用いキャップ膜をSiCとしたときのデュアルダマシンの記載例としては、ソリドステートテクノロジー2002年3月号(Solid State Technology, March 2002)の37頁から42頁などがある。
【0005】
【発明が解決しようとする課題】
近年、低誘電率層間膜として有機層間膜が開発されている。しかし、上記デュアルダマシン法では、第1あるいは第2、あるいは両者の層間膜が有機膜である場合、アッシャ時に層間膜が削れてしまうという問題があった。すなわち、図5(d)から図6(a)にかけてのレジスト110’及び反射防止膜108’のアッシャ除去と、図7(a)から図7(b)にかけてのレジスト113’及び反射防止膜112’, 118のアッシャ除去の際、露出した層間膜がエッチングされるという問題があった。特に、図7(a)の溝内にたまった反射防止膜118はその残膜が厚いため、塗布形成するレジスト膜厚等の調整ではこのアッシャの問題は解決できず致命的な問題となった。最大の問題である反射防止膜の残膜118が残らないようにするために反射防止膜112を形成しない場合は、露光光115の反射防止が行えず配線溝パターンの寸法精度が出ないという問題が生じる。
【0006】
本発明は、層間膜が有機膜の場合にも上記層間膜削れの問題が発生せず、しかも配線の寸法精度が高いデュアルダマシン法を提供するものである。
【0007】
【課題を解決するための手段】
層間膜が有機膜である場合の従来の課題を解決するために、有機膜からなる層間膜を形成する工程と、SiCからなる加工用キャップ膜を形成する工程と、上記加工用キャップ膜の上に第1のレジストを形成してリソグラフィによって配線用孔パターンを形成する工程と、上記配線用孔パターンをマスクに前記加工用キャップ膜をエッチングする工程と、層間膜をエッチングして層間膜に孔を形成する工程と、上記加工用キャップ膜の上に第2のレジストを形成する工程と、該レジスト膜の上に露光光に対し反射防止機能を有する膜を形成する工程と、露光および現像によって配線回路用溝レジストパターンを形成する工程と、該配線回路用溝レジストパターンをマスクにエッチングを行って上記加工用キャップ膜を加工するとともに層間膜に配線溝を形成する工程と、銅を上記配線孔及び溝に埋め込む工程と、CMPを行う工程により、デュアルダマシン銅配線を持つ半導体装置の製造方法によって上記課題は解決される。
【0008】
【発明の実施の形態】
(実施の形態1)
最初に本実施の形態1のポイントを図1を用いて説明する。図1の100は基板で、101は配線で、102は絶縁膜で、103はストッパ膜で、304は第1の層間膜で、305は中間膜で、306は第2の層間膜で、307はキャップ膜で、311はレジストで、312は露光光を透過させる反射防止膜で、313はマスクで、314は露光光である。第1及び2の層間膜は有機膜であり、キャップ膜307はSiC膜である。孔の中のレジストは現像によって除去されるので有機膜である層間膜の加工後にレジストを残さないようにすることができ、問題となっていたレジストアッシングが不要となる。またSiC膜307と露光光を透過させる反射防止312の組み合わせにより、SiCの膜厚がこの工程以前の処理により制御できなくても必要にして十分な反射防止効果が得られ、その結果形成される配線溝パターンの寸法精度は高い。
【0009】
次に、本実施の形態による半導体装置の製造例を工程図である図2(a)から(d)、図3(a)から(d)、及び図4(a)から(d)を用いて説明する。まず、図2(a)に示すように基板100上に配線101、絶縁膜102、ストッパ膜103、第1の層間膜304、中間膜305、第2の層間膜306、及びキャップ膜307が形成された試料を準備した。ここで、配線301としては銅を用いたがこれに限らずW等でも良い。絶縁膜102としては酸化膜を用いた。ストッパ膜103としてはシリコン窒化膜を用いた。層間膜304および306としては誘電率の低い有機膜を用いた。ここではダウケミカル社のSiLK(登録商標)を用いた。中間膜305およびキャップ膜307としてはSiC膜を用いた。
【0010】
次に、図2(b)に示すように配線孔パターン308が開口したポジレジストパターン309を形成した。ここで、このレジストの膜厚は第2の層間膜306の膜厚より厚く、第1の層間膜304と第2の層間膜306の膜厚を足した膜厚より薄い膜厚とした。具体的には、第1の層間膜の膜厚を330nm、第2の層間膜の膜厚を270nm、そして、レジストの膜厚を400nmとした。その後、図2(c)に示すようにエッチングをおこなってキャップ膜307に開口310を形成し、さらに、エッチングを行って図2(d)に示すように第2の層間膜306および中間膜305にも開口を形成する。第2の層間膜は有機膜でレジストとほぼ同じエッチレートを持つためポジレジスト309’は膜ベリするものの、両者の膜厚の関係で膜厚が残りキャップ膜307はこのレジストにより保護されている。
【0011】
その後、図3(a)に示すように第1の層間膜304のエッチングを行う。膜厚とエッチレートの関係からこのエッチングの際にポジレジストは除去される。エッチングストッパ103によって配線101は保護される。一方キャップ膜307’はエッチングにさらされるのでその膜厚は当初の膜厚より薄くなる。その後図3(b)に示すようにネガレジスト311を塗布し、その上に露光光に対してほぼ透明な上面反射防止膜312を塗布し、マスク313を介して露光光314を照射し、配線溝パターンを露光した。図示はしていないがこの露光はレンズを介した投影露光である。露光光にはArFエキシマレーザ光(波長193nm)を用いた。上面反射防止膜はその膜の上面と下面からの反射光が干渉し合って反射防止膜となるものである。 キャップ膜307’上のレジスト塗布膜厚は第2の層間膜の膜厚より薄い200nmとした。これは第2の層間膜エッチングの際のレジスト残りを防止するためである。有機層間膜を用いているため有機層間膜をエッチングするアッシャを用いることができない。そのためレジスト残りは歩留り低下、配線信頼性低下の元凶となる。その後現像を行って図3(c)に示すように配線溝315の形成されたネガレジストパターン316を形成した。 層間膜に用いているSiLK(登録商標)は露光光として用いているArFエキシマレーザ光を良く吸収するので微細孔の中を露光するのにはかなりのオーバー露光が必要になる。
【0012】
しかしこのネガレジストを用いた場合には孔内を露光する必要がなく、露光不足によるレジスト残りなどの不良は発生しなかった。 SiLK(登録商標)膜上のSiCは膜厚と反射率の関係を表す図9に示すようにArFエキシマレーザ光に対し反射防止膜となる。反射率が0.01以下になれば必要十分な反射防止性能が得られるが、キャップ膜厚が100nm以下になると20nmとか70nm付近という特定の膜厚を除いて反射率が0.01を超えることがある。ただ膜厚が振れてもハレーション防止、定在波防止という観点からは必要十分な反射防止になっているので、上面反射防止膜を組み合わせて多重干渉を防止し、±10%という寸法精度を確保した。
【0013】
なお、配線溝の最小寸法はここでは120nmとした。第1の層間膜エッチング後のSiCキャップ膜307’の膜厚が例えば70nmに正確に制御できれば上面反射防止膜は不要であるが、配線孔の開口比率(開口密度)によって微妙にネガレジスト膜厚が変化し、SiCがエッチングにさらされる時間が部分部分で変わるため、このSiCの膜厚制御は困難であることがわかり、上面反射防止膜を組み合わせた。
ただし、この方法では通常用いられる下置き反射防止膜(BARC)は形成する必要がなく、従来法で問題となったBARCの除去の問題を解決することができた。
【0014】
その後、図3(d)に示すようにネガレジストパターンをマスクにキャップ膜を加工して配線溝キャップパターン317を形成し、続いて図4(a)に示すようにキャップ膜パターン317をエッチングマスクに第2の層間膜をエッチングして配線溝パターンの形成された第2の層間膜306’を形成する。このエッチングの際、ネガレジストは自動的に除去される。また配線101はストッパ103によって保護されている。その後図4(b)に示すようにストッパ層をエッチングして開口319を形成する。次にTiNバリア膜を埋め込んだ後(図示なし)図4(c)に示すように銅320を配線孔や溝に埋め込み、図4(d)に示すようにCMPを行って不要な銅を削り、銅配線320’を形成する。このCMPの際キャップ膜317はCMPの保護膜としても機能する。このようにして形成された銅配線は電気的信頼性も高く、抵抗のバラツキも少なく、配線のパターン精度も高く、その寸法バラツキは±10%以下に押さえられた。
【0015】
なお、本実施例では第1の層間膜への孔加工の際、図6(b)に示したように層間膜を抜けきりストッパ膜103が露出するまでエッチングを行った場合を示したが、必ずしも抜けきる必要はなく、第2層間膜の加工(図7(c))の際のエッチングが加わることによってこの段階で抜けきり、ストッパ膜103が露出するようにしてもよい。
【0016】
図12に本方法を用いて製造した半導体装置の要部断面図を示す。有機層間膜と銅配線からなる多層配線を有する半導体装置を歩留まり高く形成できた。なお、各製造工程の説明のところでは説明を省いたが銅を埋め込む前に配線溝や孔にバリヤメタルを埋め込み、銅が拡散するのを防いだ。なお代表的なバリヤメタルとしてはTi, Ta, TaNやTiN等がある。
【0017】
また、ここでは層間有機膜がSiLK(登録商標)の場合について説明したが、これはSiLK(登録商標)に限ったことではなく、露光光に対する消衰係数が0.6以上0.8以下の層間有機膜であれば同様に形成された配線寸法精度が高く、層間膜削れのないデュアルダマシン銅配線を形成でき、製造された半導体装置は配線抵抗信頼性及び歩留り低下の問題は起きなかった。
【0018】
(実施の形態2)
第2の実施例を半導体装置の製造例を工程図である図10(a)から(d)及び図11(a)から(d)を用いて説明する。まず、図10(a)に示すように基板100上に配線101、絶縁膜102、ストッパ膜103、層間膜201、及びキャップ膜307が形成された試料を準備した。ここで配線301、絶縁膜102およびストッパ膜103の材料は実施の形態1と同じものである。層間膜305としては誘電率の低い有機膜を用いた。ここではダウケミカル社のSiLK(登録商標)を用いた。キャップ膜307としてはSiC膜を用いた。次に図10(b)に示すように配線孔パターン308が開口したポジレジストパターン309を形成した。ここでこのレジストの膜厚は層間膜201より薄い膜厚とした。具体的には層間膜201の膜厚を550nm、レジストの膜厚を350nmとした。その後エッチングをおこなってキャップ膜307に開口を形成し、さらにエッチングを行って図10(c)に示すように層間膜201にも開口を形成した。このエッチングの際にレジスト309は自動的に除去された。配線101はエッチングストッパ103によって保護された。一方キャップ膜307’はエッチングにさらされるのでその膜厚は当初の膜厚より薄くなった。その後図10(d)に示すようにネガレジスト311を塗布し、その上に露光光に対してほぼ透明な上面反射防止膜312を塗布し、マスク313を介して露光光314を照射し、配線溝パターンを露光した。図示はしていないがこの露光はレンズを介した投影露光である。露光光にはArFエキシマレーザ光(波長193nm)を用いた。上面反射防止膜はその膜の上面と下面からの反射光が干渉し合って反射防止膜となるものである。
【0019】
キャップ膜307’上のレジスト塗布膜厚は層間膜201に形成すべき配線溝の深さ250nmより薄い200nmとした。これは配線溝形成エッチングの際のレジスト残りを防止するためである。有機層間膜を用いているため有機層間膜をエッチングするアッシャを用いることができない。そのためレジスト残りは歩留り低下、配線信頼性低下の元凶となる。その後現像を行って図11(a)に示すように配線溝315の形成されたネガレジストパターン316を形成した。層間膜に用いているSiLK(登録商標)は露光光として用いているArFエキシマレーザ光を良く吸収するので微細孔の中を露光するのにはかなりのオーバー露光が必要になる。しかしこのネガレジストを用いた場合には孔内を露光する必要がなく、露光不足によるレジスト残りなどの不良は発生しなかった。
【0020】
実施例1と同様にSiLK(登録商標)膜上のSiCはArFエキシマレーザ光に対し反射防止膜となる。反射率が0.01以下になれば必要十分な反射防止性能が得られるが、キャップ膜厚が100nm以下になると20nmとか70nm付近という特定の膜厚を除いて反射率が0.01を超えることがある。ただ膜厚が振れてもハレーション防止、定在波防止という観点からは必要十分な反射防止になっているので、上面反射防止膜を組み合わせて多重干渉を防止し、±10%という寸法精度を確保した。なお配線溝の最小寸法はここでは130nmとした。このようにして通常用いられる下置き反射防止膜(BARC)形成工程を省き、従来法で問題となったBARCの除去の問題を解決することができた。
【0021】
その後、ネガレジストパターンをマスクにキャップ膜を加工し、続いて層間膜をエッチングして層間膜201に配線溝202を形成した。(図11(b)) このエッチングの際、膜厚とエッチレートの関係からネガレジストは自動的に除去された。また配線101はストッパ103によって保護された。その後、ストッパ層をエッチングして開口を形成しTiNバリア膜を埋め込んだ後(図示なし)、図11(c)に示すように銅320を配線孔や溝に埋め込んだ。引き続き図11(d)に示すようにCMPを行って不要な銅を削り、銅配線320’を形成した。このCMPの際キャップ膜317はCMPの保護膜としても機能させた。このようにして形成された銅配線は電気的信頼性も高く、抵抗のバラツキも少なく、配線のパターン精度も高く、その寸法バラツキは±10%以下に押さえられた。
【0022】
なお、ここでは層間有機膜がSiLK(登録商標)の場合について説明したが、これはSiLK(登録商標)に限ったことではなく、露光光に対する消衰係数が0.6以上0.8以下の層間有機膜であれば同様に形成された配線寸法精度が高く、層間膜削れのないデュアルダマシン銅配線を形成でき、製造された半導体装置は配線抵抗信頼性及び歩留り低下の問題は起きなかった。
実施例1の場合は配線の厚みの制御性が高く、したがって配線抵抗精度が高いという特長があった。実施例2の場合は実施例1の場合より工程数が短く、低コストで製造できるという特長と、層間膜の中に誘電率の比較的高い中間膜がない構造のためトータルの配線容量が小さくなるという特長があった。
【0023】
図12には、本発明の実施例を適用した場合の完成品の素子断面図を示す。図から分かるように、CMPを行って不要な銅を削り、デュアルダマシン銅配線を形成する際に保護膜として機能したキャップ膜(SiC膜)が、層間膜間に存在している。このSiC膜の材料特性は、誘電率が4.5乃至5.5程度であり、従来からCMPの研磨用ストッパーとして用いられているSi3N4の誘電率7乃至8に比較して、十分に低く、層間膜の寄生容量を低減する効果が期待できる。
【0024】
【発明の効果】
本願によって、層間膜に有機膜を用いた場合にも層間膜削れの問題なく、微細で寸法精度の高い銅配線を形成できる。このため配線間容量が小さく、配線抵抗も安定して小さく、かつ信頼性の高い微細銅配線回路を持つ半導体装置を製造することが可能となる。
【図面の簡単な説明】
【図1】要部断面構造を用いて本発明による銅配線形成工程の特徴を説明した説明図である。
【図2】本発明の第1の実施例による銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図3】図2に続き、本発明の銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図4】図3に続き、本発明の銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図5】従来の銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図6】図5に続き、従来の銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図7】図6に続き、従来の銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図8】図7に続き、従来の銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図9】反射光の状況を示した特性図である。
【図10】本発明の第2の実施例による銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図11】図10に続き、本発明の銅配線形成工程を半導体装置の断面図を用いて示した工程図である。
【図12】本発明の実施例を適用した場合の完成品の素子断面図を示す。
【符号の説明】
100…基板、101…配線、102…絶縁膜、103…バリア膜、104…第1層間膜、105…中間膜、106…第2層間膜、107…ハードマスク層、108…反射防止膜、109…開口パターン、110…レジストパターン、111…開口、112…反射防止膜、113…レジスト、114…マスク、115…露光光、116…配線溝パターン、117…ハードマスク、118…反射防止膜、119…第2層間膜、120…開口、121…銅、201…層間膜、202…配線溝、304…第1層間膜、305…中間膜、306…第2層間膜、307…キャップ膜、308…配線孔パターン、309…ポジレジストパターン、310…開口、311…ネガレジスト、312…上面反射防止膜、313…マスク、314…露光光、315…配線溝パターン、316…レジストパターン、317…配線溝キャップパターン、318…開口、319…開口、320…銅、320’…銅配線、400…層間膜、401…バリアメタル、402…基板接続電極、403…アイソレーション、404…拡散層、405…ゲート電極、406…ゲート絶縁膜、407…SiC膜。
Claims (7)
- 被加工膜上に形成されたキャップ膜及び前記被加工膜を貫通する貫通孔を形成する工程と、
前記キャップ膜上に形成されたレジスト膜上に所望の溝パターンを露光により転写し、前記被加工膜に前記貫通孔の一部を共通領域として含むように設けられた溝を形成する工程と、
前記貫通孔及び前記溝に金属材料を堆積し研磨する工程とを備え、
前記キャップ膜は、前記研磨において研磨速度が前記被加工膜に対するより十分に遅い膜であり、かつ前記レジストの露光時に用いる露光光に対して、光反射率が低い膜であることを特徴とする半導体装置の製造方法。 - 半導体基板上に有機物で組成された層間膜を形成し、前記層間膜上にキャップ膜を堆積する工程と、
前記キャップ膜上に設けた第1のレジスト膜に所望の孔パターンを露光し、前記第1のレジスト膜を現像して孔パターンを形成する工程と、 前記孔パターンをエッチングのマスクに用いて、前記キャップ膜および前記層間膜を貫通する配線用孔を設ける工程と、
前記キャップ膜上に形成した第2のレジスト膜に配線用溝パターンを露光し、前記配線用溝パターンを前記層間膜の所定領域に形成する工程と、
前記層間膜の所定領域 に前記配線用孔の一部を共通領域として含むようにもうけられた配線用溝を形成する工程と、
前記キャップ膜を含む領域上に金属材料を堆積する工程と、
前記金属材料を前記キャップ膜の表面乃至底面の途中まで研磨する工程とを備え、
前記キャップ膜は、前記研磨において研磨速度が前記層間膜に対するより十分に遅い膜であり、かつ前記レジスト膜の露光時に用いる露光光に対して、光反射率が低い膜であることを特徴とする半導体装置の製造方法。 - 前記第2のレジスト膜上に前記露光光に対し反射防止機能を有する膜を形成した後、前記配線用溝パターンの露光を行うことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記層間膜は、前記半導体基板上に形成された第1の層間膜と、該第1の層間膜上に積層された第2の層間膜からなり、前記レジスト膜の膜厚は、前記第2の層間膜の膜厚より厚く、前記第1と第2の層間膜の合計膜厚より薄いことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記層間膜は、前記露光時において露光波長に対する消衰係数が0.6乃至0.8である材質からなることを特徴とする請求項1に記載の半導体装置の製造方法。
- 半導体基板上に形成された有機物を含む層間膜と、
前記層間膜上に設けられたキャップ膜と、
前記キャップ膜および前記層間膜を貫通して設けられた配線用孔と、
前記層間膜に前記配線用孔の一部を共通領域として含むように設けれた配線用溝とを備え、
前記キャップ膜がSiC膜であることを特徴とする半導体装置。 - 前記層間膜は、有機膜およびSiC膜を含むことを特徴とする請求項6に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002187269A JP2004031734A (ja) | 2002-06-27 | 2002-06-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002187269A JP2004031734A (ja) | 2002-06-27 | 2002-06-27 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004031734A true JP2004031734A (ja) | 2004-01-29 |
Family
ID=31182354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002187269A Pending JP2004031734A (ja) | 2002-06-27 | 2002-06-27 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004031734A (ja) |
-
2002
- 2002-06-27 JP JP2002187269A patent/JP2004031734A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7323407B2 (en) | Method of fabricating dual damascene interconnections of microelectronic device using diffusion barrier layer against base material | |
KR100598105B1 (ko) | 반도체 패턴 형성 방법 | |
JP4481902B2 (ja) | 多層レジスト法によるパターン形成方法 | |
US6555479B1 (en) | Method for forming openings for conductive interconnects | |
JP2003100724A (ja) | 誘電体エッチング用アルミニウムハードマスク | |
US20080020327A1 (en) | Method of formation of a damascene structure | |
JP2005191254A (ja) | 半導体装置の製造方法 | |
KR100349680B1 (ko) | 듀얼 다마신 배선의 형성 방법 | |
US20090209097A1 (en) | Method of forming interconnects | |
JP2003163265A (ja) | 配線構造およびその製造方法 | |
US6821896B1 (en) | Method to eliminate via poison effect | |
JP4994566B2 (ja) | ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法 | |
JP4278497B2 (ja) | 半導体装置の製造方法 | |
US9136164B2 (en) | Semiconductor device and fabrication method | |
US20050153541A1 (en) | Method of forming metal wiring in a semiconductor device | |
JP2004096105A (ja) | 半導体装置の製造でコンタクト形成方法 | |
JP2001345380A (ja) | 半導体装置の製造方法および半導体装置 | |
US7556916B2 (en) | Method for burying resist and method for manufacturing semiconductor device | |
JP2003309172A (ja) | デュアルダマシンプロセスにおけるパターン形成方法 | |
JP2004031734A (ja) | 半導体装置およびその製造方法 | |
JP2000188329A (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
US7087533B2 (en) | Method for fabricating semiconductor device | |
US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
JP2002270690A (ja) | 半導体装置における配線構造 | |
JP2002170883A (ja) | 半導体装置における配線構造の製造方法 |