JP2004029219A - 電流供給回路およびそれを備えたエレクトロルミネッセンス表示装置 - Google Patents
電流供給回路およびそれを備えたエレクトロルミネッセンス表示装置 Download PDFInfo
- Publication number
- JP2004029219A JP2004029219A JP2002182868A JP2002182868A JP2004029219A JP 2004029219 A JP2004029219 A JP 2004029219A JP 2002182868 A JP2002182868 A JP 2002182868A JP 2002182868 A JP2002182868 A JP 2002182868A JP 2004029219 A JP2004029219 A JP 2004029219A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- data
- node
- current supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
- G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】一様な電圧−電流変換特性を有する電流供給回路および、それを用いた、画素間で表示輝度特性が一様なＥＬ表示装置を提供する。
【解決手段】電流駆動型発光素子へ表示輝度に応じたデータ電流を供給するための電流供給回路１０ａは、供給モード時の前に実行される補償モード時に、供給モード時にデータ線ＤＬへデータ電流Ｉｄａｔを供給するための駆動トランジスタＴ１１ａに基準電流Ｉｒｅｆを通過させる。駆動トランジスタＴ１１ａのゲートと接続されたノードＮ２（ａ）の電圧は、電圧保持キャパシタＣ２ａによって保持される。供給モード時において、ノードＮ２（ａ）の電圧は、データ信号Ｖｄａｔに応じて変化する。データ電圧Ｖｄａｔは、供給すべきデータ電流Ｉｄａｔと基準電流Ｉｒｅｆとの差に応じて設定される。
【選択図】 図２
【解決手段】電流駆動型発光素子へ表示輝度に応じたデータ電流を供給するための電流供給回路１０ａは、供給モード時の前に実行される補償モード時に、供給モード時にデータ線ＤＬへデータ電流Ｉｄａｔを供給するための駆動トランジスタＴ１１ａに基準電流Ｉｒｅｆを通過させる。駆動トランジスタＴ１１ａのゲートと接続されたノードＮ２（ａ）の電圧は、電圧保持キャパシタＣ２ａによって保持される。供給モード時において、ノードＮ２（ａ）の電圧は、データ信号Ｖｄａｔに応じて変化する。データ電圧Ｖｄａｔは、供給すべきデータ電流Ｉｄａｔと基準電流Ｉｒｅｆとの差に応じて設定される。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
この発明は、電流供給回路に関し、より特定的には、電流駆動型発光素子に対して指示された表示輝度に応じた電流を供給するための電流供給回路、およびそれを備えたエレクトロルミネッセンス（ＥＬ）表示装置に関する。
【０００２】
【従来の技術】
近年、代表的に液晶ディスプレイが用いられていたフラットパネル・ディスプレイの分野において、有機ＥＬ表示装置が注目されている。有機ＥＬ表示装置は、液晶ディスプレイと比較して、高いコントラスト比、速い応答性および広い視野角を有することが利点である。有機ＥＬ表示装置においては、画素ごとに電流駆動型発光素子である、有機ＥＬ素子が配置される。有機ＥＬ素子の代表例としては、有機発光ダイオードが知られている。
【０００３】
特に近年では、このような有機ＥＬ表示装置のうちでも、画像の高精細化および低消費電力化の観点から、低温多結晶シリコン（ポリシリコン）を用いた薄膜トランジスタ（ＴＦＴ）を有機発光ダイオードの駆動素子とする、低温ポリシリコン型ＴＦＴディスプレイが注目されている。しかし、低温ポリシリコン型ＴＦＴには、移動度（ｍｏｂｉｌｉｔｙ）やしきい値電圧等のトランジスタ特性の製造ばらつきが、従来のＴＦＴよりも比較的大きくなる傾向にある。
【０００４】
このような背景から、有機ＥＬ表示装置の問題点の１つとして、画素ごとの表示輝度特性の非一様性、すなわち表示輝度ばらつきの問題が指摘されており、この問題点を指摘するための構成として、たとえば“Ｐｉｘｅｌ−Ｄｒｉｖｉｎｇ Ｍｅｔｈｏｄｓ ｆｏｒ Ｌａｒｇｅ−Ｓｉｚｅｄ Ｐｏｌｙ−Ｓｉ ＡＭ−ＯＬＥＤ Ｄｉｓｐｌａｙｓ”， Ａｋｉｒａ Ｙｕｍｏｔｏ ｅｔ ａｌ．， Ａｓｉａ Ｄｉｓｐｌａｙ ／ ＩＤＷ’０１（２００１） ｐｐ．１３９５−１３９８において、いわゆる「電流プログラム型画素回路」の構成が開示されている。
【０００５】
図１１は、従来の技術に従う電流プログラム型画素回路の構成を説明する回路図である。
【０００６】
図１１を参照して、従来の技術の電流プログラム型画素回路は、発光素子として設けられた有機発光ダイオードＯＬＥＤに対して、指示された表示輝度に対応した電流を供給するための画素駆動回路ＰＤＣを含む。画素駆動回路ＰＤＣは、ｎ型ＴＦＴ素子Ｔ１，Ｔ４と、ｐ型ＴＦＴ素子Ｔ２，Ｔ３と、電圧保持キャパシタＣａとを有する。
【０００７】
詳細は図示しないが、有機ＥＬ表示装置全体においては、図１１に示した画素回路が行列状に配置されており、各画素は、１本ずつの走査線ＳＬおよびデータ線ＤＬと対応づけられている。走査線ＳＬは、対応する画素回路の走査期間に対応してハイレベル（以下、「Ｈレベル」とも表記する）に活性化され、それ以外の期間にはローレベル（以下、「Ｌレベル」とも表記する）へ非活性化される。データ線ＤＬには、走査対象となった画素回路の表示輝度に対応するデータ電流Ｉｄａｔが流される。
【０００８】
ｎ型ＴＦＴ素子Ｔ１は、対応するデータ線ＤＬおよびノードＮａの間に電気的に結合され、そのゲートは対応する走査線ＳＬと結合されている。ｐ型ＴＦＴ素子Ｔ２およびＴ３は、電源電圧Ｖｄｄおよび有機発光ダイオードＯＬＥＤの間に直列に接続される。ｎ型ＴＦＴ素子Ｔ４は、ｐ型ＴＦＴ素子Ｔ２およびＴ３の接続ノードとノードＮａとの間に電気的に結合される。ｐ型ＴＦＴ素子Ｔ２のゲートはノードＮａと接続され、ｐ型ＴＦＴ素子Ｔ３およびｎ型ＴＦＴ素子Ｔ４の各ゲートは対応する走査線ＳＬと結合されている。ノードＮａの電圧、すなわちｐ型ＴＦＴ素子Ｔ２のゲート・ソース間電圧（以下、単に「ゲート電圧」とも称する）は、ノードＮａおよび電源電圧Ｖｄｄの間に接続された電圧保持キャパシタＣａによって保持される。
【０００９】
有機発光ダイオードＯＬＥＤは、ｐ型ＴＦＴ素子Ｔ３および共通電極の間に接続される。図１１においては、有機発光ダイオードＯＬＥＤのカソードが共通電極と接続される「カソードコモン構成」が示される。共通電極には、所定電圧Ｖｓｓが供給される。所定電圧Ｖｓｓとしては、接地電圧または負電圧が用いられる。
【００１０】
次に、表示輝度に対応したデータ電流Ｉｄａｔを生成するための、電流供給回路の構成について説明する。
【００１１】
図１２は、電流プログラム型画素回路に対してデータ電流Ｉｄａｔを供給するための従来の技術に従う電流供給回路の構成を示す回路図である。
【００１２】
図１２を参照して、従来の技術に従う電流供給回路は、ｎ型ＴＦＴ素子Ｔ５〜Ｔ８と、電圧保持キャパシタＣｂとを有する。ｎ型ＴＦＴ素子Ｔ５およびＴ６は、データ線ＤＬおよび所定電圧Ｖｓｓの間に直列に接続される。ｎ型ＴＦＴ素子Ｔ７は、指示された表示輝度に応じた電圧を有するデータ電圧Ｖｄａｔが伝達されるノードとノードＮｍとの間に電気的に結合される。ｎ型ＴＦＴ素子Ｔ８は、ノードＮｂおよびノードＮｍとの間に電気的に結合される。ノードＮｍは、ｎ型ＴＦＴ素子Ｔ５およびＴ６の接続ノードに相当する。
【００１３】
電圧保持キャパシタＣｂは、ノードＮｂおよび所定電圧Ｖｓｓの間に接続される。ｎ型ＴＦＴ素子Ｔ６のゲートはノードＮｂと接続され、ｎ型ＴＦＴ素子Ｔ５のゲートには制御信号Ｓｓｃｎが入力され、ｎ型ＴＦＴ素子Ｔ７およびＴ８の各ゲートには制御信号Ｓａｄｊが入力される。
【００１４】
次に、従来の技術の電流供給回路の動作について説明する。
まず、制御信号ＳｓｃｎがＬレベルに設定され、制御信号ＳａｄｊがＨレベルに設定される動作モードにおいて、ｎ型ＴＦＴ素子Ｔ５がターンオフするとともに、ｎ型ＴＦＴ素子Ｔ７およびＴ８がターンオンする。これにより、ｎ型ＴＦＴ素子Ｔ６にはデータ電圧Ｖｄａｔに応じた電流が流され、かつ、このような電流を流すためのｎ型ＴＦＴ素子Ｔ６のゲート電圧が、電圧保持キャパシタＣｂによってノードＮｂに保持される。このようにして、電流供給回路にデータ電圧Ｖｄａｔが取込まれて、ｎ型ＴＦＴ素子Ｔ６のゲート電圧は、データ電圧Ｖｄａｔに応じたデータ電流Ｉｄａｔを供給するためのレベルに設定され、かつノードＮｂに保持される。
【００１５】
この後、制御信号ＳａｄｊがＬレベルに設定され、制御信号ＳｓｃｎがＨレベルに設定される動作モードにおいて、ｎ型ＴＦＴ素子Ｔ５がターンオンするとともに、ｎ型ＴＦＴ素子Ｔ７およびＴ８がターンオフする。これにより、ｎ型ＴＦＴ素子Ｔ６は、取込まれたデータ電圧Ｖｄａｔに対応するデータ電流Ｉｄａｔを供給するためのレベルにゲート電圧が保持された状態で、データ線ＤＬおよび所定電圧Ｖｓｓの間に電気的に接続される。
【００１６】
再び図１１を参照して、対応する走査線の活性化（Ｈレベル）に応答して、画素駆動回路ＰＤＣにおいて、ｎ型ＴＦＴ素子Ｔ１およびＴ４がターンオンし、ｎ型ＴＦＴ素子Ｔ３はターンオフされる。これにより、電源電圧Ｖｄｄ〜ｐ型ＴＦＴ素子Ｔ２〜ｎ型ＴＦＴ素子Ｔ４〜ｎ型ＴＦＴ素子Ｔ１〜データ線ＤＬ〜ｎ型ＴＦＴ素子Ｔ５，Ｔ６（図１２）〜所定電圧Ｖｓｓの電流経路が形成されて、当該電流経路に、ｎ型ＴＦＴ素子Ｔ６のゲート電圧に応じた、データ電圧Ｖｄａｔに対応するデータ電流Ｉｄａｔが流される。
【００１７】
このとき、画素回路においては、ｐ型ＴＦＴ素子Ｔ２のドレインおよびゲート間がｎ型ＴＦＴ素子Ｔ４によって電気的に接続されているため、ｐ型ＴＦＴ素子Ｔ２にデータ電流Ｉｄａｔが通過するときのゲート電圧が、電圧保持キャパシタＣａによってノードＮａに保持される。このように、走査線ＳＬの活性化期間において、表示輝度に応じたデータ電流Ｉｄａｔが画素駆動回路ＰＤＣによってプログラムされる。
【００１８】
その後、走査対象が切換わり、走査線ＳＬがＬレベルに非活性化されると、ｎ型ＴＦＴ素子Ｔ１およびＴ４はターンオフされ、ｐ型ＴＦＴ素子Ｔ３がターンオンされる。これにより、電源電圧Ｖｄｄ〜ｐ型ＴＦＴ素子Ｔ２〜ｐ型ＴＦＴ素子Ｔ３〜有機発光ダイオードＯＬＥＤ〜共通電極（所定電圧Ｖｓｓ）の電流経路が形成されて、走査線ＳＬの活性化期間にプログラムされたデータ電流Ｉｄａｔを、走査線ＳＬの非活性化期間においても有機発光ダイオードＯＬＥＤへ継続的に供給することができる。
【００１９】
以上説明したように、電流プログラム型画素回路においては、電流駆動型発光素子（すなわちＯＬＥＤ）への供給電流を、表示輝度を示すデータ電圧Ｖｄａｔのプログラムではなく、データ電圧Ｖｄａｔを変換して得られるデータ電流Ｉｄａｔのプログラムに基づいて設定する。したがって、画素回路間でＴＦＴ素子のトランジスタ特性に差異が生じても、画素間の表示輝度特性を非一様性を抑制できる。言換えれば、少なくとも、図１２に示した電流供給回路を共有する画素間において、画素間の表示輝度特性の一様化が期待できる。
【００２０】
【発明が解決しようとする課題】
しかしながら、電流プログラム型画素回路に対応する図１２に示した電流供給回路は、データ線ＤＬごとに設ける必要があるため、画素間の表示輝度特性が一様となるかどうかは、有機ＥＬ表示装置全体で複数個設けられた電流供給回路間において、データ電圧Ｖｄａｔからデータ電流Ｉｄａｔへの間の変換特性が一様であるかどうかに依存している。
【００２１】
具体的には、図１２に示した電流供給回路において、データ電流Ｉｄａｔを駆動するｎ型ＴＦＴ素子Ｔ６のトランジスタ特性（特に、しきい値電圧または移動度）がばらついて、同一レベルのデータ電圧Ｖｄａｔに対応して各電流供給回路で一様なデータ電流Ｉｄａｔが生成できなくなると、画素間の表示輝度特性の一様性を維持することができなくなってしまう。
【００２２】
また、図１２に示した従来の技術に従う電流供給回路においては、制御信号Ｓｓｃｎの活性化（Ｈレベル）に応答して、データ線ＤＬと当該電流供給回路とが接続されたタイミングにおいて、ｎ型ＴＦＴ素子Ｔ６のドレイン電圧が非連続的に変化するため、データ電流Ｉｄａｔが過渡的に変動してしまうことも問題点の１つであった。
【００２３】
この発明は、このような問題点を解消するためになされたものであって、この発明の目的は、一様な電圧−電流変換特性を有する電流供給回路および、それを用いた、画素間で表示輝度特性が一様なＥＬ表示装置を提供することである。
【００２４】
【課題を解決するための手段】
この発明に従う電流供給回路は、入力電圧に応じた出力電流を信号線へ供給する電流供給回路であって、出力電流を信号線へ供給するために設けられ、通過電流が制御ノードの電圧に応じて変化する電流駆動部と、制御ノードの電圧を保持するための電圧保持部と、入力ノードが所定の初期電圧に設定される第１の動作モードにおいて、電流駆動部に基準電流を通過させて制御ノードを基準電流に対応する電圧に設定するための電流補償部と、第１のモードの後に実行され、入力ノードが入力電圧の伝達を受ける第２の動作モードにおいて、第１および第２の動作モード間での入力ノードの電圧変化に応じて制御ノードの電圧を変化させる入力伝達部とを備える。
【００２５】
好ましくは、信号線は、少なくとも第２の動作モードにおいて、第１の電圧と電気的に結合され、電流駆動部は、第２の電圧および第１のノードの間に電気的に結合されて、制御ノードと結合されたゲートを有する第１のトランジスタを有する。電圧保持部は、制御ノードおよび第２の電圧の間に接続された第１の容量素子を有し、電流補償部は、第１のノードと基準電流を供給する配線との間に電気的に結合されて、第１の動作モードにおいてターンオンする第２のトランジスタと、第１のノードおよび制御ノードの間に電気的に結合され、第１の動作モードにおいてターンオンする第３のトランジスタとを有し、入力伝達部は、入力ノードおよび制御ノードの間に接続された第２の容量素子を有する。電流供給回路は、第１のノードおよび信号線の間に電気的に結合されて、少なくとも第２の動作モードにおいてターンオンする第４のトランジスタをさらに備える。
【００２６】
さらに好ましくは、第１の電圧は、正電圧であり、第１、第２、第３および第４のトランジスタの各々は、ｎ型ポリシリコン薄膜トランジスタで形成される。
【００２７】
あるいは、さらに好ましくは、第１の電圧は、接地電圧または負電圧であり、第１、第２、第３および第４のトランジスタの各々は、ｐ型ポリシリコン薄膜トランジスタで形成される。
【００２８】
また好ましくは、出力電流は電流駆動型発光素子へ供給され、入力電圧は、電流駆動型発光素子の表示輝度に対応したレベルに設定される。
【００２９】
あるいは好ましくは、電流駆動部および信号線の間に設けられ、第２の動作モードにおいてオンするスイッチ部をさらに備え、スイッチ部のオン期間において、入力ノードの電圧が所定期間初期電圧に維持された後に、入力電圧は入力ノードへ伝達される。
【００３０】
この発明に従うエレクトロルミネッセンス表示装置は、行列状に配置され、各々が電流駆動型発光素子を有する複数の画素と、複数の画素の行にそれぞれ対応して配置され、一定周期で順に選択される複数の走査線と、複数の画素の列にそれぞれ対応して配置された複数のデータ線と、各データ線に対応して配置され、それぞれが相補的に第１および第２の動作モードを実行して、複数の画素のうちの走査対象の画素での表示輝度に対応して設定されるデータ電圧に応じたデータ電流を対応するデータ線へ供給するための第１および第２の電流供給回路とを備える。第１および第２の電流供給回路の各々は、データ電流を対応するデータ線へ供給するために設けられ、通過電流が制御ノードの電圧に応じて変化する電流駆動部と、制御ノードの電圧を保持するための第１の電圧保持部と、第１の動作モードにおいて所定の初期電圧に設定されるとともに、第２の動作モードにおいてデータ電圧が伝達される入力ノードと、第１のモードにおいて、電流駆動部に基準電流を通過させて、制御ノードを基準電流に対応する電圧に設定するための電流補償部と、第２のモードにおいて、第１および第２の動作モード間での入力ノードの電圧変化に応じて、制御ノードの電圧を変化させる入力伝達部とを含む。各画素は、対応する走査線の活性化期間において対応するデータ線によって伝達されたデータ電流に応じた電流を電流駆動型発光素子へ供給するとともに、対応する走査線の非活性化期間においても、データ電流に応じた電流を電流駆動型発光素子へ継続的に供給するための駆動回路を含む。
【００３１】
好ましくは、データ電圧は、表示輝度に対応するデータ電流の設定値と基準電流との差に応じて設定される。
【００３２】
また好ましくは、駆動回路は、第２の動作モードにおいて、対応するデータ線を第１の電圧と電気的に結合し、電流駆動部は、第２の電圧および第１のノードの間に電気的に結合されて、制御ノードと結合されたゲートを有する第１のトランジスタを有し、電圧保持部は、制御ノードおよび第２の電圧の間に接続された第１の容量素子を有し、電流補償部は、第１のノードと基準電流を供給する配線との間に電気的に結合されて、第１の動作モードにおいてターンオンする第２のトランジスタと、第１のノードおよび制御ノードの間に電気的に結合され、第１の動作モードにおいてターンオンする第３のトランジスタとを有する。入力伝達部は、入力ノードおよび制御ノードの間に接続された第２の容量素子を有し、データ電流供給回路は、第１のノードおよび対応するデータ線の間に電気的に結合されて、少なくとも第２の動作モードにおいてターンオンする第４のトランジスタをさらに含む。
【００３３】
また好ましくは、第１および第２の電流供給回路の各々は、データ電圧をデータノードに保持するための第２の電圧保持部と、第１の動作モードにおいてデータノードおよび入力ノードの間を切離すとともに、第２の動作モードにおいてデータノードおよび入力ノードの間を接続するスイッチ回路とをさらに含む。第１および第２の電流供給回路の各々において、データノードは、第１の動作モードにおいて、以降に走査対象となる画素に対応するデータ電圧を伝達される。
【００３４】
さらに好ましくは、第１および第２の電流供給回路において、第１および第２の動作モードは、複数の走査線の選択対象の切換わりに対応して切換えられる。
【００３５】
あるいは好ましくは、エレクトロルミネッセンス表示装置は、表示輝度に対応するデータ電流の設定値に応じて、基準電流のレベルを調整するための基準電流調整部をさらに備える。
【００３６】
さらに好ましくは、基準電流調整部は、予め用意された複数の電流レベルのうちの１つを選択的に基準電流として出力する。
【００３７】
また好ましくは、データ電流供給回路は、電流駆動部および対応するデータ線の間に設けられ、第２の動作モードにおいてオンするスイッチ部をさらに含み、スイッチ部のオン期間において、入力ノードの電圧が所定期間初期電圧に維持された後に、入力電圧は入力ノードへ伝達される。
【００３８】
【発明の実施の形態】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、以下における同一符号は、同一または相当部分を示すものとする。
【００３９】
［実施の形態１］
図１は、本発明の実施の形態１に従う電流供給回路を備えたＥＬ表示装置の全体構成を示すブロック図である。
【００４０】
図１を参照して、ＥＬ表示装置１は、ＥＬ表示部２を備える。ＥＬ表示部２には、複数の画素５が行列状に配置される。カラー表示のためのＥＬ表示部２においては、隣接する３個の画素５ごとに、１つの表示単位６が形成される。すなわち、各表示単位６は、赤（Ｒ）、緑（Ｇ）および青（Ｂ）をそれぞれ表示するための３つの画素５から構成される。
【００４１】
画素の行（以下、「ライン」とも称する）にそれぞれ対応して、走査線ＳＬが配置され、画素の列（以下、「画素列」とも称する）にそれぞれ対応してデータ線が配置される。図１においては、第ｎライン（ｎ：自然数）および第（ｎ＋１）ライン中の第ｍ列および第（ｍ＋１）列の表示単位、ならびに、それらに対応する、走査線ＳＬ（ｎ），ＳＬ（ｎ＋１）、赤（Ｒ）表示画素に対応するデータ線ＤＬ−Ｒ（ｍ），ＤＬ−Ｒ（ｍ＋１）、緑（Ｇ）表示画素に対応するデータ線ＤＬ−Ｇ（ｍ），ＤＬ−Ｇ（ｍ＋１）、青（Ｂ）表示画素に対応するデータ線ＤＬ−Ｒ（ｍ），ＤＬ−Ｒ（ｍ＋１）が代表的に示される。なお、以下においては、これらのデータ線を総称して、単にデータ線ＤＬとも称する。
【００４２】
各画素５の構成は、たとえば、図１１に示した従来の技術に従う画素回路の構成と同様である。すなわち、本願発明が適用されるＥＬ表示装置において、各画素５は電流駆動型発光素子（たとえば有機発光ダイオード）を有し、それへの供給電流は、電流プログラム型構成に基づいて設定される。
【００４３】
ＥＬ表示装置１は、さらに、垂直走査回路７と、水平走査回路８と、データ電圧線９Ｒ，９Ｇ，９Ｂと、各データ線ＤＬに対応して設けられたデータ電流供給部１０と、基準電流供給回路１２Ｒ，１２Ｇ，１２Ｂと、基準電流配線１３Ｒ，１３Ｇ，１３Ｂとを有する。
【００４４】
垂直走査回路７は、スタートパルスＳＴＶおよびシフトクロックＣＬＫＶに応答して、複数のラインを一定周期で順に選択する。すなわち、ラインにそれぞれ対応して設けられた複数の走査線ＳＬは、一定周期で順にＨレベルに活性化される。以下においては、対応する走査線が活性化されたラインを「走査対象ライン」とも称する。
【００４５】
水平走査回路８は、スタートパルスＳＴＨおよびシフトクロックＣＬＫＨに応答して、複数の画素列を、順に１つずつ選択するための走査信号ＳＨを生成する。図１においては、第ｍ列および第（ｍ＋１）列にそれぞれ対応する走査信号ＳＨ（ｍ）およびＳＨ（ｍ＋１）が代表的に示される。データ電圧線９Ｒ，９Ｇ，９Ｂの各々は、表示単位６でのＲ，Ｇ，Ｂ表示輝度を示すためのデータ電圧Ｖｄａｔ（Ｒ），Ｖｄａｔ（Ｇ），Ｖｄａｔ（Ｂ）を伝達する。データ電圧Ｖｄａｔ（Ｒ），Ｖｄａｔ（Ｇ），Ｖｄａｔ（Ｂ）の各々は、表示輝度に応じた電圧レベルを有する。なお、以下においては、データ電圧Ｖｄａｔ（Ｒ），Ｖｄａｔ（Ｇ），Ｖｄａｔ（Ｂ）を総称して、単にデータ電圧Ｖｄａｔとも称し、データ電圧線９Ｒ，９Ｇ，９Ｂを総称して、単にデータ電圧線９とも称する。
【００４６】
各データ線ＤＬに対応して配置されたデータ電流供給部１０は、走査対象ラインの各画素５に対して、データ電圧Ｖｄａｔに応じたデータ電流Ｉｄａｔを供給する。なお、後の説明で明らかになる様に、各データ電流供給部１０は、データ電圧Ｖｄａｔからデータ電流Ｉｄａｔへの変換特性を一様化するための素子特性補償動作を実行する。データ電流供給部１０の回路構成および動作については、後程詳細に説明する。
【００４７】
基準電流供給回路１２Ｒ，１２Ｇ，１２Ｂは、上述の素子特性補償動作に用いられる基準電流Ｉｒｅｆ（Ｒ），Ｉｒｅｆ（Ｇ），Ｉｒｅｆ（Ｂ）をそれぞれ生成する。基準電流Ｉｒｅｆ（Ｒ），Ｉｒｅｆ（Ｇ），Ｉｒｅｆ（Ｂ）は、基準電流配線１３Ｒ，１３Ｇ，１３Ｂによって、データ電流供給部１０へ伝達される。以下においては、基準電流Ｉｒｅｆ（Ｒ），Ｉｒｅｆ（Ｇ），Ｉｒｅｆ（Ｂ）を総称して単に基準電流Ｉｒｅｆとも称し、基準電流配線１３Ｒ，１３Ｇ，１３Ｂ総称して単に基準電流配線１３とも称する。
【００４８】
各走査期間において、データ電圧線９によって、走査対象ラインの次のラインに属する画素５に対応するデータ電圧Ｖｄａｔが、時分割方式で順次伝達される。たとえば、第ｎラインの走査期間においては、データ電圧線９Ｒ，９Ｇ，９Ｂには、第（ｎ＋１）ラインでの表示画像に対応するデータ電圧Ｖｄａｔ（Ｒ），Ｖｄａｔ（Ｇ），Ｖｄａｔ（Ｂ）が伝達される。この走査期間では、各画素列においてデータ電流供給部１０は、水平走査回路８からの走査信号ＳＨに応答して表示単位ごとに順に選択されて第（ｎ＋１）ラインに対応するデータ電圧Ｖｄａｔをデータ電圧線９から順次取込むとともに、第（ｎ−１）ラインの走査期間に取りこんだ第ｎラインに対応するデータ電圧Ｖｄａｔに応じたデータ電流Ｉｄａｔを対応するデータ線ＤＬへ供給する。
【００４９】
次に、実施の形態１に従う電流供給回路の構成について、図１に示したデータ電流供給部１０を用いて詳細に説明する。
【００５０】
図２は、実施の形態１に従う電流供給回路の構成を示す回路図である。図２には、第ｍ列に対応するデータ電流供給部１０が代表的に示される。
【００５１】
図２を参照して、実施の形態１に従うデータ電流供給部１０は、相補的に異なる動作モードに設定される電流供給回路１０ａおよび１０ｂを含む。電流供給回路１０ａは、ｎ型ＴＦＴ素子Ｔ１０ａ〜Ｔ１５ａと、伝達キャパシタＣ１ａと、電圧保持キャパシタＣ２ａ，Ｃ３ａと、論理ゲートＮＯＴ１ａ，ＡＮＤ１ａ，ＡＮＤ２ａとを有する。電流供給回路１０ｂは、電流供給回路１０ａと同様の構成を有し、ｎ型ＴＦＴ素子Ｔ１０ｂ〜Ｔ１５ｂと、伝達キャパシタＣ１ｂと、電圧保持キャパシタＣ２ｂ，Ｃ３ｂと、論理ゲートＮＯＴ１ｂ，ＡＮＤ１ｂ，ＡＮＤ２ｂとを有する。
【００５２】
なお、本実施の形態において、各ＴＦＴ素子は、好ましくは、低温ポリシリコンを用いて形成される。また、ｎ型ＴＦＴ素子Ｔ１１ａ，Ｔ１１ｂは、ノードＮ２（ａ），Ｎ２（ｂ）のそれぞれの電圧に応じた通過電流をデータ線ＤＬへ供給するための電流駆動部として動作する。したがって、以下においては、ｎ型ＴＦＴ素子Ｔ１１ａ，Ｔ１１ｂを「駆動トランジスタ」とも称する。
【００５３】
電流供給回路１０ａおよび１０ｂの動作モードは、選択信号ＳＴに応じて「補償モード」および「供給モード」の一方ずつに設定される。各電流供給回路は、補償モードにおいては、データ電圧線９から次の走査対象ラインのデータ信号Ｖｄａｔを取込むとともに、基準電流Ｉｒｅｆに基づいて素子特性補償動作を実行する。また、供給モードにおいて、各電流供給回路は、前回の補償モード時に取り込んだデータ信号Ｖｄａｔおよび補償された変換特性に応じて、データ電流Ｉｄａｔを供給する。
【００５４】
選択信号ＳＴのＨレベル期間では、各データ電流供給部１０において、電流供給回路１０ａが補償モードに設定され、電流供給回路１０ｂが供給モードに設定される。一方、選択信号ＳＴのＬレベル期間では、各データ電流供給部１０において、電流供給回路１０ａが供給モードに設定され、電流供給回路１０ｂが補償モードに設定される。選択信号ＳＴのレベル設定は、走査対象ラインが切換わるたびに、すなわち各走査期間ごとに交互に切換えられる。
【００５５】
次に、各電流供給回路の構成および動作について説明する。既に述べた様に電流供給回路１０ａおよび１０ｂの構成は同様であるので、以下においては、電流供給回路１０ａについて代表的に説明する。
【００５６】
ｎ型ＴＦＴ素子Ｔ１０ａおよびＴ１１ａは、データ線ＤＬおよび所定電圧Ｖｓｓの間に直列に接続される。すでに説明したように、所定電圧Ｖｓｓには、接地電圧または負電圧が用いられる。ｎ型ＴＦＴ素子Ｔ１２ａは、基準電流配線１３およびノードＮ１（ａ）の間に電気的に結合され、ｎ型ＴＦＴ素子Ｔ１３ａはノードＮ１（ａ）およびＮ２（ａ）の間に電気的に結合される。ｎ型ＴＦＴ素子Ｔ１４ａは入力ノードＮｉ（ａ）およびデータノードＤｉ（ａ）の間に電気的に結合される。ｎ型ＴＦＴ素子Ｔ１５ａは入力ノードＮｉ（ａ）および電圧供給線１４の間に電気的に結合される。電圧供給線１４は、所定の初期電圧Ｖｉｎｔを供給する。ｎ型ＴＦＴ素子Ｔ１６ａはデータノードＤｉ（ａ）およびデータ電圧線９の間に電気的に結合される。
【００５７】
伝達キャパシタＣ１ａは、入力ノードＮｉ（ａ）とノードＮ２（ａ）との間に接続され、電圧保持キャパシタＣ２ａは、ノードＮ２（ａ）および所定電圧Ｖｓｓの間に接続される。電圧保持キャパシタＣ３ａは、データノードＤｉ（ａ）および所定電圧Ｖｓｓの間に接続される。
【００５８】
論理ゲートＡＮＤ１ａは、走査信号ＳＨ（ｍ）および選択信号ＳＴのＡＮＤ論理演算結果を、制御信号Ｓａｄｊ（ａ）として出力する。論理ゲートＡＮＤ２ａは、論理ゲートＮＯＴ１ａによって反転された選択信号ＳＴと制御信号ＷＲとのＡＮＤ論理演算結果を、制御信号Ｓｓｃｎ（ａ）として出力する。制御信号ＷＲは、各走査期間におけるデータ電流Ｉｄａｔの供給期間を規定する。
【００５９】
従って、補償モード時には、当該走査期間において、走査信号ＳＨ（ｍ）の活性化期間に合わせて制御信号Ｓａｄｊ（ａ）がＨレベルに活性化される。なお、走査信号ＳＨ（ｍ）の活性化期間には、データ電圧線９上に第ｍ列に対応するデータ信号Ｖｄａｔが伝達されている。一方、供給モード時には、当該走査期間において、制御信号ＷＲの活性化期間に合わせて制御信号Ｓｓｃｎ（ａ）がＨレベルに活性化される。
【００６０】
ｎ型ＴＦＴ素子Ｔ１０ａ，Ｔ１４ａの各ゲートには制御信号Ｓｓｃｎ（ａ）が入力され、ｎ型ＴＦＴ素子Ｔ１２ａ，Ｔ１３ａ，Ｔ１５ａ，Ｔ１６ａの各ゲートには、制御信号Ｓａｄｊ（ａ）が入力される。
【００６１】
次に、図３を用いて、電流供給回路１０ａの動作について説明する。図３には、第ｍ列および第（ｍ＋１）列における電流供給回路１０ａの動作が代表的に示される。
【００６２】
図３を参照して、第ｎラインの走査期間において、選択信号ＳＴはＨレベルに設定されて電流供給回路１０ａは補償モードに設定される。したがって、走査信号ＳＨ（ｍ），ＳＨ（ｍ＋１）の活性化期間に合わせて、第ｍ列および第（ｍ＋１）列の電流供給回路１０ａのそれぞれにおいて、制御信号Ｓａｄｊ（ａ）が順次活性化される（Ｈレベル）。一方、各画素列の電流供給回路１０ａにおいて、制御信号Ｓｓｃｎ（ａ）は非活性化される。したがって、第ｎラインの走査期間においては、各データ電流供給部１０において、データ電流Ｉｄａｔの供給は、電流供給回路１０ａではなく電流供給回路１０ｂによって実行される。
【００６３】
再び図２を参照して、補償モードにおいては、制御信号Ｓａｄｊ（ａ）の活性化に応答して、ｎ型ＴＦＴ素子Ｔ１２ａ，Ｔ１３ｂ，Ｔ１５ａ，Ｔ１６ａがターンオンする一方で、ｎ型ＴＦＴ素子Ｔ１０ａ，Ｔ１４ａはターンオフする。ｎ型ＴＦＴ素子Ｔ１６ａのターンオンに応答して、データ電圧線９上を伝達されるデータ信号ＶｄａｔがデータノードＤｉ（ａ）に取込まれ、かつ電圧保持キャパシタＣ３ａによってラッチされる。
【００６４】
ｎ型ＴＦＴ素子Ｔ１２ａおよびＴ１３ａは、補償モードにおいて、駆動トランジスタであるｎ型ＴＦＴ素子Ｔ１１ａに基準電流Ｉｒｅｆを通過させて、ノードＮ２（ａ）の電圧を基準電流Ｉｒｅｆに対応するレベルに設定するための電流補償部として動作する。ターンオンしたｎ型ＴＦＴ素子Ｔ１３ａによって駆動トランジスタＴ１１のドレインおよびゲートが接続されているので、補償モードにおいては、基準電流Ｉｒｅｆが基準電流配線１３〜ｎ型ＴＦＴ素子Ｔ１０ａ〜駆動トランジスタＴ１１ａ〜所定電圧Ｖｓｓの経路を流されるとともに、駆動トランジスタＴ１１ａの通過電流（ソース・ドレイン電流）が基準電流Ｉｒｅｆであるときのゲート電圧がノードＮ２（ａ）に保持される。このように、電圧保持キャパシタＣ２ａは、ノードＮ２の電圧を保持する電圧保持部として動作する。さらに、補償モードにおいて、ターンオンしたｎ型ＴＦＴ素子Ｔ１５ａによって、入力ノードＮｉ（ａ）の電圧は初期電圧Ｖｉｎｔに設定される。
【００６５】
再び図３を参照して、補償モードにおいては、データ電圧線９に伝達される第（ｎ＋１）ラインの表示画像に対応するデータ電圧Ｖｄａｔが、各画素列の各電流供給回路１０ａに順次取込まれる。たとえば、第ｍ列の電流供給回路１０ａ中のデータノードＤｉ（ａ）の電圧Ｖ（Ｄｉ（ａ））は、第（ｎ＋１）ライン−第ｍ列に対応するデータ電圧Ｖｄａｔ（ｍ）（ｎ＋１）に応じたレベルへ設定され、かつ維持される。同様に、第（ｍ＋１）列の電流供給回路１０ａ中のデータノードＤｉ（ａ）の電圧Ｖ（Ｄｉ（ａ））は、第（ｎ＋１）ライン−第（ｍ＋１）列に対応するデータ電圧Ｖｄａｔ（ｍ＋１）（ｎ＋１）に応じたレベルへ設定され、かつ維持される。
【００６６】
また、第ｍ列および第（ｍ＋１）列の電流供給回路１０ａの各々において、入力ノードＮｉ（ａ）は初期電圧Ｖｉｎｔに設定される。すなわち、補償モード期間においては、Ｖ（Ｎｉ（ａ））＝Ｖｉｎｔに設定される。
【００６７】
さらに、第ｍ列および第（ｍ＋１）列の電流供給回路１０ａのそれぞれにおいて、対応する制御信号Ｓａｄｊ（ａ）の活性化に応答して、駆動トランジスタＴ１１ａの通過電流（ソース・ドレイン電流）であるＩ（Ｔ１１ｂ）は、対応する制御信号Ｓａｄｊ（ａ）の活性化期間において、基準電流Ｉｒｅｆとなり、この際の駆動トランジスタＴ１１ａのゲート電圧はノードＮ２（ａ）に保持される。
【００６８】
すなわち、補償モードにおいては、ノードＮ２（ａ）の電圧Ｖ（Ｎ２（ａ））（ｍ）および電圧Ｖ（Ｎ２（ａ））（ｍ＋１）は、駆動トランジスタＴ１１ａを基準電流Ｉｒｅｆが通過するときのゲート電圧に設定され、対応する制御信号Ｓａｄｊ（ａ）の非活性化後においても、電圧保持キャパシタＣ２ａによって保持される。
【００６９】
一方で、図２に示された、データ線ＤＬと駆動トランジスタＴ１１ａの間に設けられたスイッチとして動作するｎ型ＴＦＴ素子Ｔ１０ａは、ターンオフされているので、補償モードに設定された電流供給回路１０ａによるデータ線ＤＬへの電流供給は実行されない。
【００７０】
次の走査期間、すなわち第（ｎ＋１）ラインの走査期間において、選択信号ＳＴはＬレベルに設定されて、電流供給回路１０ａは供給モードに設定される。したがって、制御信号ＷＲの活性化期間において、第ｍ列および第（ｍ＋１）列の電流供給回路１０ａの各々で制御信号Ｓｓｃｎ（ａ）が活性化される（Ｈレベル）。一方、各画素列の電流供給回路１０ａにおいて、制御信号Ｓａｄｊ（ａ）は非活性化される。したがって、第（ｎ＋１）ラインの走査期間においては、各データ電流供給部１０において、データ電流Ｉｄａｔの供給は、電流供給回路１０ａによって実行される。
【００７１】
再び図２を参照して、供給モードにおいては、制御信号Ｓｓｃｎ（ａ）の活性化に応答して、ｎ型ＴＦＴ素子Ｔ１０ａ，Ｔ１４ａはターンオンする。一方、ｎ型ＴＦＴ素子Ｔ１２ａ，Ｔ１３ｂ，Ｔ１５ａ，Ｔ１６ａがターンオフする。ｎ型ＴＦＴ素子Ｔ１０ａのターンオンにより、駆動トランジスタＴ１１ａとデータ線ＤＬとが電気的に接続される。
【００７２】
ｎ型ＴＦＴ素子Ｔ１４ａのターンオンに応答して、入力ノードＮｉ（ａ）とＤｉ（ａ）とが接続される。すなわち、ｎ型ＴＦＴ素子Ｔ１４ａは、補償モードにおいて入力ノードＮｉ（ａ）とＤｉ（ａ）とを切離し、供給モードにおいて入力ノードＮｉ（ａ）とＤｉ（ａ）とを接続するスイッチとして動作する。この結果、入力ノードＮｉ（ａ）は、初期電圧Ｖｉｎｔから、前の補償モード時に取込まれたデータ電圧Ｖｄａｔに応じた電圧レベルＶｄａｔ´へ変化する。
【００７３】
補償モードおよび供給モード間での入力ノードＮｉ（ａ）の電圧変化ΔＶｄａｔは、ΔＶｄａｔ＝Ｖｄａｔ´−Ｖｉｎｔで示される。伝達キャパシタＣ１ａは、容量結合によって、入力ノードＮｉ（ａ）の電圧変化に応じてノードＮ２（ａ）の電圧を変化させる入力伝達部として動作する。
【００７４】
これに応じて、図３に示されるように、ノードＮ２（ａ）の電圧はΔＶｄａｔに応じてΔＶｇ変化する。たとえば、第ｍ列の電流供給回路１０ａにおいて、ノードＮ２（ａ）の電圧Ｖ（Ｎ２（ａ））は、データ電圧Ｖｄａｔ（ｍ）（ｎ＋１）に応じた電圧Ｖｄａｔ´（ｍ）（ｎ＋１）と初期電圧Ｖｉｎｔとの電圧差ΔＶｄａｔ（ｍ）に応じてΔＶｇ（ｍ）変化し、第（ｍ＋１）列の電流供給回路１０ａにおいて、ノードＮ２（ａ）の電圧Ｖ（Ｎ２（ａ））は、データ電圧Ｖｄａｔ（ｍ＋１）（ｎ＋１）に応じた電圧Ｖｄａｔ´（ｍ＋１）（ｎ＋１）と初期電圧Ｖｉｎｔとの電圧差ΔＶｄａｔ（ｍ＋１）に応じてΔＶｇ（ｍ＋１）変化する。
【００７５】
さらに、ノードＮ２（ａ）の電圧に応じた電流が、駆動トランジスタＴ１１ａによって対応するデータ線ＤＬへ供給される。すなわち、第（ｎ＋１）ライン走査期間におけるデータ線ＤＬへの供給電流Ｉ（ＤＬ（ｍ））およびＩ（ＤＬ（ｍ＋１））は、データ電圧Ｖｄａｔ（ｍ）（ｎ＋１）およびＶｄａｔ（ｍ＋１）（ｎ＋１）にそれぞれ対応するレベルＩｄａｔ（ｍ），Ｉｄａｔ（ｍ＋１）となる。
【００７６】
この結果、電流供給回路１０ａからデータ線ＤＬへ、データ電圧Ｖｄａｔに応じたデータ電流Ｉｄａｔを供給することができる。したがって、データ電流Ｉｄａｔの供給を受ける画素の表示輝度を、データ電圧Ｖｄａｔによって制御できる。すなわち、データ電圧Ｖｄａｔについて、上述の電圧差ΔＶｄａｔは、表示輝度に対応するデータ電流の設定値（目標値）と基準電流Ｉｒｅｆとの差に応じて設定される。
【００７７】
また、図２において、論理ゲートＡＮＤ２ａおよびＡＮＤ２ｂと、ｎ型ＴＦＴ素子Ｔ１４ａおよびＴ１４ｂとの間に、制御信号Ｓｓｃｎ（ａ）およびＳｓｃｎ（ｂ）の伝達を遅延させるための遅延回路をそれぞれ配置する構成とすることもできる。このような構成とすれば、供給モードの初期において、上記遅延回路での遅延時間に相当する所定期間、入力ノードＮｉ（ａ），Ｎｉ（ｂ）の電圧が初期電圧Ｖｉｎｔに維持された後に、データ電圧Ｖｄａｔの伝達を受けることができる。これにより、データ電流Ｉｄａｔの供給開始時に駆動トランジスタＴ１１ａのドレイン電圧の変動が過大になるのを防止して、データ電流Ｉｄａｔの過渡的な変動を抑制できる。
【００７８】
次に、図４を用いて、電流供給回路１０ａと相補的に動作モードが設定される電流供給回路１０ｂの動作について説明する。図４には、第ｍ列および第（ｍ＋１）列における電流供給回路１０ｂの動作が代表的に示される。
【００７９】
図４を参照して、第（ｎ−１）ラインの走査期間において、選択信号ＳＴはＨレベルに設定されて、電流供給回路１０ｂは、補償モードに設定される。したがって、走査信号ＳＨ（ｍ），ＳＨ（ｍ＋１）の活性化期間に合わせて、第ｍ列および第（ｍ＋１）列の電流供給回路１０ｂのそれぞれにおいて、制御信号Ｓａｄｊ（ｂ）が順次活性化される（Ｈレベル）。一方、各画素列の電流供給回路１０ｂにおいて、制御信号Ｓｓｃｎ（ｂ）は非活性化される。
【００８０】
補償モードにおける電流供給回路１０ｂの動作は、図３で説明した、電流供給回路１０ａの第ｎライン走査期間における動作と同様であるので、詳細な説明は繰り返さない。すなわち、この走査期間において、データ電圧線９に伝達される次の走査対象ライン（第ｎライン）の表示画像に対応するデータ電圧Ｖｄａｔが、各画素列の各電流供給回路１０ｂに順次取込まれる。さらに、各電流供給回路１０ｂの内部において、入力ノードＮｉ（ｂ）は初期電圧Ｖｉｎｔに設定されるとともに、素子特性補償動作が実行されて、駆動トランジスタＴ１１ｂの通過電流が基準電流Ｉｒｅｆであるときのゲート電圧がノードＮ２（ｂ）に保持される。
【００８１】
次の走査期間である、第ｎライン走査期間において、選択信号ＳＴはＬレベルに設定されて、電流供給回路１０ｂは、電流供給回路１０ａと相補的に供給モードに設定される。したがって、制御信号ＷＲの活性化期間において、第ｍ列および第（ｍ＋１）列の電流供給回路１０ａの各々で制御信号Ｓｓｃｎ（ｂ）が活性化される（Ｈレベル）。一方、各画素列の電流供給回路１０ｂにおいて、制御信号Ｓａｄｊ（ｂ）は非活性化される。
【００８２】
供給モードにおける電流供給回路１０ｂの動作は、図３で説明した、電流供給回路１０ａの第（ｎ＋１）ライン走査期間における動作と同様であるので、詳細な説明は繰り返さない。すなわち、第ｎライン走査期間で取込まれたデータ電圧Ｖｄａｔに応じたデータ電流Ｉｄａｔが電流供給回路１０ｂからデータ線ＤＬへ供給される。
【００８３】
特に、図３および図４での第ｎライン走査期間における動作波形から、相補的に補償モードおよび供給モードに設定される２つの電流供給回路１０ａ，１０ｂの各走査期間における動作が理解される。
【００８４】
このように、各データ電流供給部１０において、電流供給回路１０ａ，１０ｂの各々は、補償モードで共通の基準電流Ｉｒｅｆを用いた素子特性補償を実行した後に供給モードに設定されて、データ電流Ｉｄａｔの供給を開始する。この結果、データ電流供給部１０間での駆動トランジスタＴ１１ａ，Ｔ１１ｂのトランジスタ特性ばらつきが補償される。
【００８５】
図５は、実施の形態１に従う電流供給回路における補償モードでの素子特性補償動作を説明する概念図である。
【００８６】
図５を参照して、電流供給回路１０ａ，１０ｂ中の駆動トランジスタＴ１１ａ，Ｔ１１ｂの特性として、ゲート・ソース間電圧Ｖｇｓおよびソース・ドレイン間電流Ｉｄｓ間の関係を示す素子特性線が示される。ゲート・ソース間電圧Ｖｇｓは、電流供給回路１０ａ，１０ｂにおけるノードＮ２（ａ），Ｎ２（ｂ）の電圧に相当する。ソース・ドレイン間電流Ｉｄｓは、データ線ＤＬへの供給電流Ｉ（ＤＬ）に相当する。
【００８７】
素子特性線１５および１６は、異なる電流供給回路に含まれる駆動トランジスタにそれぞれ対応する。設計段階では、各データ電流供給回路において、駆動トランジスタのトランジスタ特性が同一となるように考慮されるが、実際の工程で生じる製造ばらつきによって、各駆動トランジスタの素子特性線は、必ずしも一致しなくなる。特に、低温ポリシリコンを用いたＴＦＴにおいては、製造ばらつきが発生し易い傾向にあるので、このような素子特性線の不一致が生じ易い。
【００８８】
このように、特性の異なる駆動トランジスタを用いてデータ電流Ｉｄａｔを生成すると、それぞれの電流供給回路において、データ電圧Ｖｄａｔからデータ電流Ｉｄａｔへの電圧−電流変換特性が異なってしまう。すなわち、同一レベルのデータ電圧Ｖｄａｔに対応する表示輝度が、同一の電流供給回路と対応する画素のグループ毎に非一様となってしまう。この結果、ＥＬ表示装置全体における表示輝度特性の一様性が損なわれてしまう。
【００８９】
たとえば、図５に示されるように、共通のデータ電圧の入力を受けて、そのゲート電圧がＶｇ１に設定された場合にも、素子特性線１５および１６にそれぞれ対応する駆動トランジスタの間では、ソース・ドレイン間電流Ｉｄｓ、すなわち供給されるデータ電流ＩｄａｔにΔＩｖの差が生じてしまう。
【００９０】
これに対して、実施の形態１に従う電流供給回路の各々においては、共通の基準電流Ｉｒｅｆに基づく補償モードが実行される。これにより、各データ電流供給部１０において、基準電流Ｉｒｅｆを供給するためのゲート電圧が得られる。たとえば、素子特性線１５および１６にそれぞれ対応する駆動トランジスタにおいて、基準電流Ｉｒｅｆを通過させるためのゲート電圧Ｖｇ１およびＶｇ２が得られ、かつ保持されることになる。
【００９１】
さらに、供給モードにおいて、データ電圧Ｖｄａｔは、各駆動トランジスタのゲート電圧における補償モード時からの電圧変化として反映されるので、同一レベルのデータ電圧によって生じる電圧変化ΔＶｄａｔに応じた、素子特性線１５および１６にそれぞれ対応する駆動トランジスタによって供給されるデータ電流Ｉｄａｔは、トランジスタ特性の相違を補償して同一レベルに設定できる。
【００９２】
なお、上述した基準電流Ｉｒｅｆは、各画素における表示輝度範囲に対応するデータ電流Ｉｄａｔの変化範囲内において設定されることが望ましい。
【００９３】
以上説明したように、実施の形態１に従う電流供給回路によれば、駆動トランジスタトランジスタ特性にばらつきが存在する場合にも、電圧−電流変換特性を一様に維持できる。したがって、このような電流供給回路を用いたＥＬ表示装置においては、各画素間の表示特性を一様化して、表示品質を向上させることができる。
【００９４】
［実施の形態２］
実施の形態２においては、実施の形態１に従う構成のバリエーションとして、ＴＦＴ素子の極性を入換えた構成について説明する。
【００９５】
図６は、実施の形態２に従う電流供給回路の構成を示す回路図である。図６には、第ｍ列に対応するデータ電流供給部１０＃が代表的に示される。
【００９６】
図６を参照して、実施の形態２に従うデータ電流供給部１０＃は、相補的に異なる動作モードに設定される電流供給回路１０＃ａおよび１０＃ｂを含む。電流供給回路１０＃ａは、ｐ型ＴＦＴ素子Ｔ２０ａ〜Ｔ２５ａと、伝達キャパシタＣ２１ａと、電圧保持キャパシタＣ２２ａ，Ｃ２３ａと、論理ゲートＮＯＴ２１ａ，ＮＡＮＤ１ａ，ＮＡＮＤ２ａとを有する。電流供給回路１０＃ｂは、電流供給回路１０＃ａと同様の構成を有し、ｐ型ＴＦＴ素子Ｔ２０ｂ〜Ｔ２５ｂと、伝達キャパシタＣ２１ｂと、電圧保持キャパシタＣ２２ｂ，Ｃ２３ｂと、論理ゲートＮＯＴ２１ｂ，ＮＡＮＤ１ｂ，ＮＡＮＤ２ｂとを有する。
【００９７】
電流供給回路１０＃ａおよび１０＃ｂの動作モードも、選択信号ＳＴによって「補償モード」および「供給モード」の一方ずつに設定される。電流供給回路１０＃ａおよび１０＃ｂの構成は同様であるので、以下においては、電流供給回路１０＃ａについて代表的に説明する。
【００９８】
ｐ型ＴＦＴ素子Ｔ２０ａおよびＴ２１ａは、データ線ＤＬおよび電源電圧Ｖｄｄの間に直列に接続される。ｐ型ＴＦＴ素子Ｔ２２ａは、基準電流配線１３およびノードＮ２１（ａ）の間に電気的に結合され、ｐ型ＴＦＴ素子Ｔ２３ａはノードＮ２１（ａ）およびＮ２２（ａ）の間に電気的に結合される。ｐ型ＴＦＴ素子Ｔ２４ａは入力Ｎｉ（ａ）およびデータノードＤｉ（ａ）の間に電気的に結合される。ｐ型ＴＦＴ素子Ｔ２５ａは、入力ノードＮｉ（ａ）および初期電圧Ｖｉｎｔを供給する電圧供給線１４の間に電気的に結合される。ｐ型ＴＦＴ素子Ｔ２６ａはデータノードＤｉ（ａ）およびデータ電圧線９の間に電気的に結合される。
【００９９】
伝達キャパシタＣ２１ａは、入力ノードＮｉ（ａ）とノードＮ２２（ａ）との間に接続され、電圧保持キャパシタＣ２２ａは、ノードＮ２２（ａ）および電源電圧Ｖｄｄの間に接続される。電圧保持キャパシタＣ２３ａは、データノードＤｉ（ａ）および電源電圧Ｖｄｄの間に接続される。
【０１００】
論理ゲートＮＡＮＤ１ａは、走査信号ＳＨ（ｍ）および選択信号ＳＴのＮＡＮＤ論理演算結果を、制御信号／Ｓａｄｊ（ａ）として出力する。論理ゲートＮＡＮＤ２ａは、論理ゲートＮＯＴ２１ａによって反転された選択信号ＳＴと制御信号ＷＲとのＮＡＮＤ論理演算結果を、制御信号／Ｓｓｃｎ（ａ）として出力する。すなわち、電流供給回路１０＃ａにおいて、補償モードでは制御信号／Ｓａｄｊ（ａ）がＬレベルへ活性化され、供給モードでは制御信号／Ｓｓｃｎ（ａ）がＬレベルへ活性化される。ｐ型ＴＦＴ素子Ｔ２０ａ，Ｔ２４ａの各ゲートには制御信号／Ｓｓｃｎ（ａ）が入力され、ｎ型ＴＦＴ素子Ｔ２２ａ，Ｔ２３ａ，Ｔ２５ａ，Ｔ２６ａの各ゲートには、制御信号Ｓａｄｊ（ａ）が入力される。
【０１０１】
このように、実施の形態２に従う電流供給回路１０＃ａにおいては、ｐ型ＴＦＴ素子Ｔ２０ａ〜Ｔ２６ａが、図２に示したｎ型ＴＦＴ素子Ｔ１０ａ〜Ｔ１６ｂに代えて配置される。また、電流供給回路１０♯ａは、所定電圧Ｖｓｓではなく電源電圧Ｖｄｄと接続されている。
【０１０２】
さらに、電流供給回路１０♯ａ，１０＃ｂによって、データ線ＤＬが電源電圧Ｖｄｄによって駆動されることから、実施の形態２に従う構成においては、各画素の構成についても実施の形態１とは異なる。
【０１０３】
図７は、実施の形態２に従う画素の構成を説明する回路図である。
図７を参照して、実施の形態２に従う構成において、画素５♯は、有機発光ダイオードＯＬＥＤと、画素駆動回路ＰＤＣ＃とを含む。画素駆動回路ＰＤＣ＃は、ｐ型ＴＦＴ素子Ｔ３１〜Ｔ３４と、電圧保持キャパシタＣａとを有する。
【０１０４】
ｐ型ＴＦＴ素子Ｔ３２およびＴ３３は、電源電圧Ｖｄｄおよび有機発光ダイオードＯＬＥＤの間に直列に接続される。ｐ型ＴＦＴ素子Ｔ３１は、対応するデータ線ＤＬと、ｐ型ＴＦＴ素子Ｔ３２およびＴ３３の接続ノードとの間に電気的に結合され、ｐ型ＴＦＴ素子Ｔ３４は、ノードＮａ´および有機発光ダイオードＯＬＥＤのアノードの間に電気的に結合される。ｐ型ＴＦＴ素子Ｔ３１およびＴ３４の各ゲートは、対応する走査線／ＳＬと結合されている。走査線／ＳＬは、選択された走査ラインにおいてＬレベルへ活性化され、それ以外のラインではＨレベルへ非活性化される。ｐ型ＴＦＴ素子Ｔ３２のゲートは、対応する走査線／ＳＬの反転レベルを受ける。ｐ型ＴＦＴ素子Ｔ３３のゲートは、ノードＮａ´と結合される。電圧保持キャパシタＣａは、ｐ型ＴＦＴ素子Ｔ３２およびＴ３３の接続ノードとノードＮａ´との間に接続される。ノードＮａ´の電圧、すなわちｐ型ＴＦＴ素子Ｔ３３のゲート電圧は、電圧保持キャパシタＣａによって保持される。
【０１０５】
有機発光ダイオードＯＬＥＤは、ｐ型ＴＦＴ素子Ｔ３３および共通電極の間に、図１１の画素回路と同様にカソードコモン構成で配置される。すなわち、有機発光ダイオードＯＬＥＤのカソードは、所定電圧Ｖｓｓが供給される共通電極と接続される。
【０１０６】
次に、実施の形態２に従う電流供給回路の動作を説明する。
再び図６を参照して、電流供給回路１０＃ａにおいて、補償モードには、ｐ型ＴＦＴ素子Ｔ２２ａ，Ｔ２３ａ，Ｔ２５ａ，Ｔ２６ａがターンオンする一方で、ｐ型ＴＦＴ素子Ｔ２０ａ，Ｔ２４ａがターンオフする。したがって、データ電流供給部１０♯ａにおいては、ＴＦＴ素子の極性の入換えに伴って、駆動トランジスタＴ２１ａのゲート電圧変化および入力ノードＮｉ（ａ）の電圧変化の極性が、図３に示した動作波形図における電圧Ｖ（Ｎｉ（ａ））および電圧Ｖ（Ｎ２（ａ））と反対に設定されるが、それ以外については図３と同様の動作が行なわれて、データ電圧Ｖｄａｔの取込みと駆動トランジスタの素子特性補償動作とが実行される。なお、実施の形態２に従う構成においては、データ電圧Ｖｄａｔは、実施の形態１に従う構成とは異なり、入力ノードＮｉ（ａ）における初期電圧Ｖｉｎｔからの電圧変化ΔＶｄａｔが負である場合に、データ電流Ｉｄａｔが基準電流Ｉｒｅｆよりも大きくなる点を考慮して設定する必要がある。
【０１０７】
次に、供給モードにおいては、電流供給回路１０＃ａでは、ｐ型ＴＦＴ素子Ｔ２２ａ，Ｔ２３ａ，Ｔ２５ａ，Ｔ２６ａがターンオフする一方で、ｐ型ＴＦＴ素子Ｔ２０ａ，Ｔ２４ａがターンオンする。したがって、ｐ型ＴＦＴ素子Ｔ２１ａは、補償モードで取込まれたデータ電圧Ｖｄａｔに対応するデータ電流Ｉｄａｔを供給するためのレベルにそのゲート電圧（ノードＮ２２（ａ）の電圧）が保持された状態で、電源電圧Ｖｄｄおよびデータ線ＤＬの間に電気的に接続される。供給モードにおける電流供給回路１０＃ａも、駆動トランジスタＴ２１ａのゲート電圧変化および入力ノードＮｉ（ａ）の電圧変化の極性が反対方向である点以外は、図３に示した動作波形図における電流供給回路１０ａの動作と同様であるので、詳細な説明は繰り返さない。
【０１０８】
再び図７を参照して、対応する走査線／ＳＬの活性化（Ｌレベル）に応答して、画素駆動回路ＰＤＣ＃において、ｐ型ＴＦＴ素子Ｔ３１およびＴ３４がターンオンし、ｎ型ＴＦＴ素子Ｔ３２はターンオフされる。これにより、電源電圧Ｖｄｄ〜駆動トランジスタＴ２１ａ（図６）〜データ線ＤＬ〜ｐ型ＴＦＴ素子Ｔ３１〜ｐ型ＴＦＴ素子Ｔ３３〜有機発光ダイオードＯＬＥＤ〜所定電圧Ｖｓｓの電流経路が形成されて、当該電流経路に、駆動トランジスタＴ２１ａのゲート電圧に応じた、データ電圧Ｖｄａｔに対応するデータ電流Ｉｄａｔが流される。
【０１０９】
このとき、ｐ型ＴＦＴ素子Ｔ３３のドレインおよびゲート間がｐ型ＴＦＴ素子Ｔ３４によって電気的に接続されているため、ｐ型ＴＦＴ素子Ｔ３３にデータ電流Ｉｄａｔを通過させるためのゲート電圧が、電圧保持キャパシタＣａによってノードＮａ´に保持される。このように、走査線／ＳＬの活性化期間において、表示輝度に応じたデータ電流Ｉｄａｔが画素駆動回路ＰＤＣ＃によってプログラムされる。
【０１１０】
その後、走査対象が切換わり、走査線／ＳＬがＨレベルに非活性化されると、ｐ型ＴＦＴ素子Ｔ３１およびＴ３４はターンオフされ、ｐ型ＴＦＴ素子Ｔ３２がターンオンされる。これにより、電源電圧Ｖｄｄ〜ｐ型ＴＦＴ素子Ｔ３２〜ｐ型ＴＦＴ素子Ｔ３３〜有機発光ダイオードＯＬＥＤ〜共通電極（所定電圧Ｖｓｓ）の電流経路が形成されて、走査線／ＳＬの活性化期間にプログラムされたデータ電流Ｉｄａｔを、走査線ＳＬの非活性化期間においても有機発光ダイオードＯＬＥＤへ継続的に供給することができる。
【０１１１】
電流供給回路１０＃ｂの動作モードは、電流供給回路１０＃ａと相補的に設定されるが、それぞれの動作モードにおける回路動作は、電流供給回路１０＃ａと同様である。実施の形態２に従う構成においても、各データ電流供給部を構成する電流供給回路１０＃ａ，１０＃ｂが各走査期間ごとに交互に、補償モードおよび供給モードに設定されて、走査対象ラインの画素へのデータ電流供給が実行される。
【０１１２】
このように、電流供給回路および画素駆動回路において、ＴＦＴ素子の極性をｎ型からｐ型へ変更した構成としても、実施の形態１と同様の効果を享受することができる。
【０１１３】
［実施の形態３］
実施の形態３においては、データ電流供給部１０の補償モードで用いられる基準電流Ｉｒｅｆをより細密に設定して、各画素における表示特性をさらに一様化するための構成について説明する。
【０１１４】
図８は、実施の形態３に従う基準電流の生成および伝達を説明する回路図である。
【０１１５】
図８を参照して、実施の形態３に従う構成においては、図１に示した実施の形態１に従う構成と比較して、表示輝度に対応したデータ電流設定値（目標値）に応じて基準電流Ｉｒｅｆを調整するための基準電流調整回路３０が、基準電流供給回路１２Ｒ，１２Ｇ，１２Ｂの各々に代えて備えられる点が異なる。
【０１１６】
図９は、基準電流調整回路３０の構成を説明する回路図である。
図９を参照して、基準電流調整回路３０は、データ電流設定値に応じた選択を行なうための選択回路３５と、それぞれが異なるレベルの定電流Ｉｒ１〜Ｉｒ４をそれぞれ生成するための電流生成回路３６ａ〜３６ｄと、電流生成回路３６ａ〜３６ｄと基準電流配線１３との間にそれぞれ設けられるスイッチ３８ａ〜３８ｄを有する。選択回路３５は、データ電流設定値、すなわち供給すべきデータ電流が範囲４１〜４４のいずれに属するかを示す信号Ｓｓｌに応答して、スイッチ３８ａ〜３８ｄのうちのいずれか１個を選択的にオンさせる。信号Ｓｓｌは、たとえば、データ電圧Ｖｄａｔに応じて生成することができる。
【０１１７】
図１０は、選択回路３５の動作を説明するための概念図である。
図１０には、データ電流供給部１０中の駆動トランジスタの代表的な素子特性曲線（たとえば設計値）に相当する、ゲート電圧（データ電圧Ｖｄａｔ）と通過電流（データ電流Ｉｄａｔ）との関係が示されている。
【０１１８】
素子特性曲線において、接線の傾きが大きく変化する領域、すなわち駆動トランジスタにおいて、ゲート電圧変化に対する通過電流（ソース・ドレイン電流）変化の割合が大きく変化する領域間を分割するように、データ電流Ｉｄａｔのレベルは、たとえば４つの範囲４１〜４４に分割される。さらに、電流生成回路３６ａ〜３６ｄが生成する定電流Ｉｒ１〜Ｉｒ４は、範囲４１〜４４のそれぞれにおいて、範囲４１〜４４のそれぞれの中央点に相当するように定められる。
【０１１９】
たとえば、データ電流設定値が範囲４２に属する場合には、基準電流ＩｒｅｆをＩｒ２に設定することが適当であるので、スイッチ３８ｂが選択的にオンされる。データ電圧Ｖｄａｔは、範囲４１〜４４のそれぞれにおいて、データ電流設定値と対応する基準電流Ｉｒｅｆとの差に応じて、対応する基準電流Ｉｒｅｆ供給時の駆動トランジスタのゲート電圧に基づいて設定される。
【０１２０】
このような構成とすることにより、補償モードにおける、電流供給回路中の駆動トランジスタのトランジスタ特性をより細密に補償して、電圧−電流変換特性の一様性を向上できる。この結果、ＥＬ表示装置の表示品質をさらに向上させることができる。
【０１２１】
なお、実施の形態３に従う構成は、実施の形態２の従う電流供給回路および画素の構成に対しても、同様に適用することができる。すなわち、データ電流供給部１０から後段の動作については、基準電流Ｉｒｅｆが一意的に定まっているため、そこから後の動作は区別する必要がないからである。
【０１２２】
なお、本実施の形態においては、カソードコモン構成の画素を例示したが、本願発明は、アノードコモン構成の画素に対しても適用可能である。この場合には、各画素および各電流供給回路において、所定電圧Ｖｓｓおよび電源電圧Ｖｄｄの配置を入換え、必要に応じてＴＦＴ素子の極性やゲート電圧極性をさらに入換えることで対応可能である。
【０１２３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１２４】
【発明の効果】
請求項１から４に記載の電流供給回路は、基準電流に基づいて電流駆動部の特性を補償した後に出力電流を供給するので、製造時に素子特性のばらつきが生じた場合にも、電圧−電流変換特性を一様に維持できる。
【０１２５】
請求項５に記載の電流供給回路は、素子特性差によらず電圧−電流変換特性が一様化された電流供給回路からの出力電流を電流駆動型発光素子へ供給するので、請求項１に記載の電流供給回路が奏する効果に加えて、当該電流駆動型発光素子の表示特性を一様化できる。
【０１２６】
請求項６に記載の電流供給回路は、請求項１に記載の電流供給回路が奏する効果に加えて、出力電流の供給開始時において、出力電流の過渡的な変動を抑制できる。
【０１２７】
請求項７から１１に記載のエレクトロルミネッセンス表示装置は、走査対象の画素での表示輝度を示すデータ電圧に応じたデータ電流を供給するための第１および第２の電流供給回路において、基準電流に基づいて電流駆動部の特性を補償した後に出力電流を供給するので、製造時に素子特性のばらつきが生じた場合にも、電流供給回路ごとの電圧−電流変換特性を一様に維持できる。したがって、各画素間の表示特性を一様化して、表示品質を向上させることができる。
【０１２８】
請求項１２および１３に記載のエレクトロルミネッセンス表示装置は、指示さえた表示輝度に対応するデータ電流の設定値に応じて基準電流を調整できるので、データ電流供給回路における電圧−電流変換特性をさらに一様化できる。したがって、請求項７に記載のエレクトロルミネッセンス表示装置が奏する効果に加えて、表示品質をさらに向上させることができる。
【０１２９】
請求項１４に記載のエレクトロルミネッセンス表示装置は、請求項７に記載のエレクトロルミネッセンス表示装置が奏する効果に加えて、データ電流の供給開始時において、過渡的な変動を抑制できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に従う電流供給回路をデータ電流供給回路として備えたＥＬ表示装置の全体構成を示すブロック図である。
【図２】実施の形態１に従う電流供給回路の構成を示す回路図である。
【図３】実施の形態１に従う電流供給回路の動作を示す第１の動作波形図である。
【図４】実施の形態１に従う電流供給回路の動作を示す第２の動作波形図である。
【図５】実施の形態１に従う電流供給回路における補償モードの素子特性補償動作を説明する概念図である。
【図６】実施の形態２に従うデータ電流供給回路の構成を示す回路図である。
【図７】実施の形態２に従う画素の構成を説明する回路図である。
【図８】実施の形態３に従うＥＬ表示装置の構成を説明する回路図である。
【図９】図８に示された基準電流調整回路の構成を説明する回路図である。
【図１０】図９に示された選択回路の動作を説明するための概念図である。
【図１１】従来の技術に従う電流プログラム型画素回路の構成を説明する回路図である。
【図１２】電流プログラム型画素回路に対して表示輝度に応じたデータ電流を供給するための従来の技術に従う電流供給回路の構成を示す回路図である。
【符号の説明】
１ ＥＬ表示装置、５，５＃ 画素、６ 表示単位、７ 垂直走査回路、８ 水平走査回路、９ データ電圧線、１０，１０＃ データ電流部、１０ａ，１０ｂ，１０＃ａ、１０＃ｂ 電流供給回路、１２ 基準電流供給回路、１３Ｒ，１３Ｂ，１３Ｇ 基準電流配線、１４ 電圧供給線、１５，１６ 素子特性線、３０ 基準電流調整回路、４１〜４４ データ電流範囲、Ｃ１ａ，Ｃ１ｂ，Ｃ２１ａ，Ｃ２１ｂ 伝達キャパシタ、Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ２２ａ，Ｃ２３ａ，Ｃ２２ｂ，Ｃ２３ｂ 電圧保持キャパシタ、ＤＬ データ線、Ｉｄａｔ データ電流、Ｉｒｅｆ 基準電流、ＯＬＥＤ 有機発光ダイオード、ＰＤＣ，ＰＤＣ＃ 画素駆動回路、ＳＬ，／ＳＬ 走査線、Ｖｄｄ 電源電圧，Ｖｉｎｔ 初期電圧、Ｖｓｓ 所定電圧。
【発明の属する技術分野】
この発明は、電流供給回路に関し、より特定的には、電流駆動型発光素子に対して指示された表示輝度に応じた電流を供給するための電流供給回路、およびそれを備えたエレクトロルミネッセンス（ＥＬ）表示装置に関する。
【０００２】
【従来の技術】
近年、代表的に液晶ディスプレイが用いられていたフラットパネル・ディスプレイの分野において、有機ＥＬ表示装置が注目されている。有機ＥＬ表示装置は、液晶ディスプレイと比較して、高いコントラスト比、速い応答性および広い視野角を有することが利点である。有機ＥＬ表示装置においては、画素ごとに電流駆動型発光素子である、有機ＥＬ素子が配置される。有機ＥＬ素子の代表例としては、有機発光ダイオードが知られている。
【０００３】
特に近年では、このような有機ＥＬ表示装置のうちでも、画像の高精細化および低消費電力化の観点から、低温多結晶シリコン（ポリシリコン）を用いた薄膜トランジスタ（ＴＦＴ）を有機発光ダイオードの駆動素子とする、低温ポリシリコン型ＴＦＴディスプレイが注目されている。しかし、低温ポリシリコン型ＴＦＴには、移動度（ｍｏｂｉｌｉｔｙ）やしきい値電圧等のトランジスタ特性の製造ばらつきが、従来のＴＦＴよりも比較的大きくなる傾向にある。
【０００４】
このような背景から、有機ＥＬ表示装置の問題点の１つとして、画素ごとの表示輝度特性の非一様性、すなわち表示輝度ばらつきの問題が指摘されており、この問題点を指摘するための構成として、たとえば“Ｐｉｘｅｌ−Ｄｒｉｖｉｎｇ Ｍｅｔｈｏｄｓ ｆｏｒ Ｌａｒｇｅ−Ｓｉｚｅｄ Ｐｏｌｙ−Ｓｉ ＡＭ−ＯＬＥＤ Ｄｉｓｐｌａｙｓ”， Ａｋｉｒａ Ｙｕｍｏｔｏ ｅｔ ａｌ．， Ａｓｉａ Ｄｉｓｐｌａｙ ／ ＩＤＷ’０１（２００１） ｐｐ．１３９５−１３９８において、いわゆる「電流プログラム型画素回路」の構成が開示されている。
【０００５】
図１１は、従来の技術に従う電流プログラム型画素回路の構成を説明する回路図である。
【０００６】
図１１を参照して、従来の技術の電流プログラム型画素回路は、発光素子として設けられた有機発光ダイオードＯＬＥＤに対して、指示された表示輝度に対応した電流を供給するための画素駆動回路ＰＤＣを含む。画素駆動回路ＰＤＣは、ｎ型ＴＦＴ素子Ｔ１，Ｔ４と、ｐ型ＴＦＴ素子Ｔ２，Ｔ３と、電圧保持キャパシタＣａとを有する。
【０００７】
詳細は図示しないが、有機ＥＬ表示装置全体においては、図１１に示した画素回路が行列状に配置されており、各画素は、１本ずつの走査線ＳＬおよびデータ線ＤＬと対応づけられている。走査線ＳＬは、対応する画素回路の走査期間に対応してハイレベル（以下、「Ｈレベル」とも表記する）に活性化され、それ以外の期間にはローレベル（以下、「Ｌレベル」とも表記する）へ非活性化される。データ線ＤＬには、走査対象となった画素回路の表示輝度に対応するデータ電流Ｉｄａｔが流される。
【０００８】
ｎ型ＴＦＴ素子Ｔ１は、対応するデータ線ＤＬおよびノードＮａの間に電気的に結合され、そのゲートは対応する走査線ＳＬと結合されている。ｐ型ＴＦＴ素子Ｔ２およびＴ３は、電源電圧Ｖｄｄおよび有機発光ダイオードＯＬＥＤの間に直列に接続される。ｎ型ＴＦＴ素子Ｔ４は、ｐ型ＴＦＴ素子Ｔ２およびＴ３の接続ノードとノードＮａとの間に電気的に結合される。ｐ型ＴＦＴ素子Ｔ２のゲートはノードＮａと接続され、ｐ型ＴＦＴ素子Ｔ３およびｎ型ＴＦＴ素子Ｔ４の各ゲートは対応する走査線ＳＬと結合されている。ノードＮａの電圧、すなわちｐ型ＴＦＴ素子Ｔ２のゲート・ソース間電圧（以下、単に「ゲート電圧」とも称する）は、ノードＮａおよび電源電圧Ｖｄｄの間に接続された電圧保持キャパシタＣａによって保持される。
【０００９】
有機発光ダイオードＯＬＥＤは、ｐ型ＴＦＴ素子Ｔ３および共通電極の間に接続される。図１１においては、有機発光ダイオードＯＬＥＤのカソードが共通電極と接続される「カソードコモン構成」が示される。共通電極には、所定電圧Ｖｓｓが供給される。所定電圧Ｖｓｓとしては、接地電圧または負電圧が用いられる。
【００１０】
次に、表示輝度に対応したデータ電流Ｉｄａｔを生成するための、電流供給回路の構成について説明する。
【００１１】
図１２は、電流プログラム型画素回路に対してデータ電流Ｉｄａｔを供給するための従来の技術に従う電流供給回路の構成を示す回路図である。
【００１２】
図１２を参照して、従来の技術に従う電流供給回路は、ｎ型ＴＦＴ素子Ｔ５〜Ｔ８と、電圧保持キャパシタＣｂとを有する。ｎ型ＴＦＴ素子Ｔ５およびＴ６は、データ線ＤＬおよび所定電圧Ｖｓｓの間に直列に接続される。ｎ型ＴＦＴ素子Ｔ７は、指示された表示輝度に応じた電圧を有するデータ電圧Ｖｄａｔが伝達されるノードとノードＮｍとの間に電気的に結合される。ｎ型ＴＦＴ素子Ｔ８は、ノードＮｂおよびノードＮｍとの間に電気的に結合される。ノードＮｍは、ｎ型ＴＦＴ素子Ｔ５およびＴ６の接続ノードに相当する。
【００１３】
電圧保持キャパシタＣｂは、ノードＮｂおよび所定電圧Ｖｓｓの間に接続される。ｎ型ＴＦＴ素子Ｔ６のゲートはノードＮｂと接続され、ｎ型ＴＦＴ素子Ｔ５のゲートには制御信号Ｓｓｃｎが入力され、ｎ型ＴＦＴ素子Ｔ７およびＴ８の各ゲートには制御信号Ｓａｄｊが入力される。
【００１４】
次に、従来の技術の電流供給回路の動作について説明する。
まず、制御信号ＳｓｃｎがＬレベルに設定され、制御信号ＳａｄｊがＨレベルに設定される動作モードにおいて、ｎ型ＴＦＴ素子Ｔ５がターンオフするとともに、ｎ型ＴＦＴ素子Ｔ７およびＴ８がターンオンする。これにより、ｎ型ＴＦＴ素子Ｔ６にはデータ電圧Ｖｄａｔに応じた電流が流され、かつ、このような電流を流すためのｎ型ＴＦＴ素子Ｔ６のゲート電圧が、電圧保持キャパシタＣｂによってノードＮｂに保持される。このようにして、電流供給回路にデータ電圧Ｖｄａｔが取込まれて、ｎ型ＴＦＴ素子Ｔ６のゲート電圧は、データ電圧Ｖｄａｔに応じたデータ電流Ｉｄａｔを供給するためのレベルに設定され、かつノードＮｂに保持される。
【００１５】
この後、制御信号ＳａｄｊがＬレベルに設定され、制御信号ＳｓｃｎがＨレベルに設定される動作モードにおいて、ｎ型ＴＦＴ素子Ｔ５がターンオンするとともに、ｎ型ＴＦＴ素子Ｔ７およびＴ８がターンオフする。これにより、ｎ型ＴＦＴ素子Ｔ６は、取込まれたデータ電圧Ｖｄａｔに対応するデータ電流Ｉｄａｔを供給するためのレベルにゲート電圧が保持された状態で、データ線ＤＬおよび所定電圧Ｖｓｓの間に電気的に接続される。
【００１６】
再び図１１を参照して、対応する走査線の活性化（Ｈレベル）に応答して、画素駆動回路ＰＤＣにおいて、ｎ型ＴＦＴ素子Ｔ１およびＴ４がターンオンし、ｎ型ＴＦＴ素子Ｔ３はターンオフされる。これにより、電源電圧Ｖｄｄ〜ｐ型ＴＦＴ素子Ｔ２〜ｎ型ＴＦＴ素子Ｔ４〜ｎ型ＴＦＴ素子Ｔ１〜データ線ＤＬ〜ｎ型ＴＦＴ素子Ｔ５，Ｔ６（図１２）〜所定電圧Ｖｓｓの電流経路が形成されて、当該電流経路に、ｎ型ＴＦＴ素子Ｔ６のゲート電圧に応じた、データ電圧Ｖｄａｔに対応するデータ電流Ｉｄａｔが流される。
【００１７】
このとき、画素回路においては、ｐ型ＴＦＴ素子Ｔ２のドレインおよびゲート間がｎ型ＴＦＴ素子Ｔ４によって電気的に接続されているため、ｐ型ＴＦＴ素子Ｔ２にデータ電流Ｉｄａｔが通過するときのゲート電圧が、電圧保持キャパシタＣａによってノードＮａに保持される。このように、走査線ＳＬの活性化期間において、表示輝度に応じたデータ電流Ｉｄａｔが画素駆動回路ＰＤＣによってプログラムされる。
【００１８】
その後、走査対象が切換わり、走査線ＳＬがＬレベルに非活性化されると、ｎ型ＴＦＴ素子Ｔ１およびＴ４はターンオフされ、ｐ型ＴＦＴ素子Ｔ３がターンオンされる。これにより、電源電圧Ｖｄｄ〜ｐ型ＴＦＴ素子Ｔ２〜ｐ型ＴＦＴ素子Ｔ３〜有機発光ダイオードＯＬＥＤ〜共通電極（所定電圧Ｖｓｓ）の電流経路が形成されて、走査線ＳＬの活性化期間にプログラムされたデータ電流Ｉｄａｔを、走査線ＳＬの非活性化期間においても有機発光ダイオードＯＬＥＤへ継続的に供給することができる。
【００１９】
以上説明したように、電流プログラム型画素回路においては、電流駆動型発光素子（すなわちＯＬＥＤ）への供給電流を、表示輝度を示すデータ電圧Ｖｄａｔのプログラムではなく、データ電圧Ｖｄａｔを変換して得られるデータ電流Ｉｄａｔのプログラムに基づいて設定する。したがって、画素回路間でＴＦＴ素子のトランジスタ特性に差異が生じても、画素間の表示輝度特性を非一様性を抑制できる。言換えれば、少なくとも、図１２に示した電流供給回路を共有する画素間において、画素間の表示輝度特性の一様化が期待できる。
【００２０】
【発明が解決しようとする課題】
しかしながら、電流プログラム型画素回路に対応する図１２に示した電流供給回路は、データ線ＤＬごとに設ける必要があるため、画素間の表示輝度特性が一様となるかどうかは、有機ＥＬ表示装置全体で複数個設けられた電流供給回路間において、データ電圧Ｖｄａｔからデータ電流Ｉｄａｔへの間の変換特性が一様であるかどうかに依存している。
【００２１】
具体的には、図１２に示した電流供給回路において、データ電流Ｉｄａｔを駆動するｎ型ＴＦＴ素子Ｔ６のトランジスタ特性（特に、しきい値電圧または移動度）がばらついて、同一レベルのデータ電圧Ｖｄａｔに対応して各電流供給回路で一様なデータ電流Ｉｄａｔが生成できなくなると、画素間の表示輝度特性の一様性を維持することができなくなってしまう。
【００２２】
また、図１２に示した従来の技術に従う電流供給回路においては、制御信号Ｓｓｃｎの活性化（Ｈレベル）に応答して、データ線ＤＬと当該電流供給回路とが接続されたタイミングにおいて、ｎ型ＴＦＴ素子Ｔ６のドレイン電圧が非連続的に変化するため、データ電流Ｉｄａｔが過渡的に変動してしまうことも問題点の１つであった。
【００２３】
この発明は、このような問題点を解消するためになされたものであって、この発明の目的は、一様な電圧−電流変換特性を有する電流供給回路および、それを用いた、画素間で表示輝度特性が一様なＥＬ表示装置を提供することである。
【００２４】
【課題を解決するための手段】
この発明に従う電流供給回路は、入力電圧に応じた出力電流を信号線へ供給する電流供給回路であって、出力電流を信号線へ供給するために設けられ、通過電流が制御ノードの電圧に応じて変化する電流駆動部と、制御ノードの電圧を保持するための電圧保持部と、入力ノードが所定の初期電圧に設定される第１の動作モードにおいて、電流駆動部に基準電流を通過させて制御ノードを基準電流に対応する電圧に設定するための電流補償部と、第１のモードの後に実行され、入力ノードが入力電圧の伝達を受ける第２の動作モードにおいて、第１および第２の動作モード間での入力ノードの電圧変化に応じて制御ノードの電圧を変化させる入力伝達部とを備える。
【００２５】
好ましくは、信号線は、少なくとも第２の動作モードにおいて、第１の電圧と電気的に結合され、電流駆動部は、第２の電圧および第１のノードの間に電気的に結合されて、制御ノードと結合されたゲートを有する第１のトランジスタを有する。電圧保持部は、制御ノードおよび第２の電圧の間に接続された第１の容量素子を有し、電流補償部は、第１のノードと基準電流を供給する配線との間に電気的に結合されて、第１の動作モードにおいてターンオンする第２のトランジスタと、第１のノードおよび制御ノードの間に電気的に結合され、第１の動作モードにおいてターンオンする第３のトランジスタとを有し、入力伝達部は、入力ノードおよび制御ノードの間に接続された第２の容量素子を有する。電流供給回路は、第１のノードおよび信号線の間に電気的に結合されて、少なくとも第２の動作モードにおいてターンオンする第４のトランジスタをさらに備える。
【００２６】
さらに好ましくは、第１の電圧は、正電圧であり、第１、第２、第３および第４のトランジスタの各々は、ｎ型ポリシリコン薄膜トランジスタで形成される。
【００２７】
あるいは、さらに好ましくは、第１の電圧は、接地電圧または負電圧であり、第１、第２、第３および第４のトランジスタの各々は、ｐ型ポリシリコン薄膜トランジスタで形成される。
【００２８】
また好ましくは、出力電流は電流駆動型発光素子へ供給され、入力電圧は、電流駆動型発光素子の表示輝度に対応したレベルに設定される。
【００２９】
あるいは好ましくは、電流駆動部および信号線の間に設けられ、第２の動作モードにおいてオンするスイッチ部をさらに備え、スイッチ部のオン期間において、入力ノードの電圧が所定期間初期電圧に維持された後に、入力電圧は入力ノードへ伝達される。
【００３０】
この発明に従うエレクトロルミネッセンス表示装置は、行列状に配置され、各々が電流駆動型発光素子を有する複数の画素と、複数の画素の行にそれぞれ対応して配置され、一定周期で順に選択される複数の走査線と、複数の画素の列にそれぞれ対応して配置された複数のデータ線と、各データ線に対応して配置され、それぞれが相補的に第１および第２の動作モードを実行して、複数の画素のうちの走査対象の画素での表示輝度に対応して設定されるデータ電圧に応じたデータ電流を対応するデータ線へ供給するための第１および第２の電流供給回路とを備える。第１および第２の電流供給回路の各々は、データ電流を対応するデータ線へ供給するために設けられ、通過電流が制御ノードの電圧に応じて変化する電流駆動部と、制御ノードの電圧を保持するための第１の電圧保持部と、第１の動作モードにおいて所定の初期電圧に設定されるとともに、第２の動作モードにおいてデータ電圧が伝達される入力ノードと、第１のモードにおいて、電流駆動部に基準電流を通過させて、制御ノードを基準電流に対応する電圧に設定するための電流補償部と、第２のモードにおいて、第１および第２の動作モード間での入力ノードの電圧変化に応じて、制御ノードの電圧を変化させる入力伝達部とを含む。各画素は、対応する走査線の活性化期間において対応するデータ線によって伝達されたデータ電流に応じた電流を電流駆動型発光素子へ供給するとともに、対応する走査線の非活性化期間においても、データ電流に応じた電流を電流駆動型発光素子へ継続的に供給するための駆動回路を含む。
【００３１】
好ましくは、データ電圧は、表示輝度に対応するデータ電流の設定値と基準電流との差に応じて設定される。
【００３２】
また好ましくは、駆動回路は、第２の動作モードにおいて、対応するデータ線を第１の電圧と電気的に結合し、電流駆動部は、第２の電圧および第１のノードの間に電気的に結合されて、制御ノードと結合されたゲートを有する第１のトランジスタを有し、電圧保持部は、制御ノードおよび第２の電圧の間に接続された第１の容量素子を有し、電流補償部は、第１のノードと基準電流を供給する配線との間に電気的に結合されて、第１の動作モードにおいてターンオンする第２のトランジスタと、第１のノードおよび制御ノードの間に電気的に結合され、第１の動作モードにおいてターンオンする第３のトランジスタとを有する。入力伝達部は、入力ノードおよび制御ノードの間に接続された第２の容量素子を有し、データ電流供給回路は、第１のノードおよび対応するデータ線の間に電気的に結合されて、少なくとも第２の動作モードにおいてターンオンする第４のトランジスタをさらに含む。
【００３３】
また好ましくは、第１および第２の電流供給回路の各々は、データ電圧をデータノードに保持するための第２の電圧保持部と、第１の動作モードにおいてデータノードおよび入力ノードの間を切離すとともに、第２の動作モードにおいてデータノードおよび入力ノードの間を接続するスイッチ回路とをさらに含む。第１および第２の電流供給回路の各々において、データノードは、第１の動作モードにおいて、以降に走査対象となる画素に対応するデータ電圧を伝達される。
【００３４】
さらに好ましくは、第１および第２の電流供給回路において、第１および第２の動作モードは、複数の走査線の選択対象の切換わりに対応して切換えられる。
【００３５】
あるいは好ましくは、エレクトロルミネッセンス表示装置は、表示輝度に対応するデータ電流の設定値に応じて、基準電流のレベルを調整するための基準電流調整部をさらに備える。
【００３６】
さらに好ましくは、基準電流調整部は、予め用意された複数の電流レベルのうちの１つを選択的に基準電流として出力する。
【００３７】
また好ましくは、データ電流供給回路は、電流駆動部および対応するデータ線の間に設けられ、第２の動作モードにおいてオンするスイッチ部をさらに含み、スイッチ部のオン期間において、入力ノードの電圧が所定期間初期電圧に維持された後に、入力電圧は入力ノードへ伝達される。
【００３８】
【発明の実施の形態】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、以下における同一符号は、同一または相当部分を示すものとする。
【００３９】
［実施の形態１］
図１は、本発明の実施の形態１に従う電流供給回路を備えたＥＬ表示装置の全体構成を示すブロック図である。
【００４０】
図１を参照して、ＥＬ表示装置１は、ＥＬ表示部２を備える。ＥＬ表示部２には、複数の画素５が行列状に配置される。カラー表示のためのＥＬ表示部２においては、隣接する３個の画素５ごとに、１つの表示単位６が形成される。すなわち、各表示単位６は、赤（Ｒ）、緑（Ｇ）および青（Ｂ）をそれぞれ表示するための３つの画素５から構成される。
【００４１】
画素の行（以下、「ライン」とも称する）にそれぞれ対応して、走査線ＳＬが配置され、画素の列（以下、「画素列」とも称する）にそれぞれ対応してデータ線が配置される。図１においては、第ｎライン（ｎ：自然数）および第（ｎ＋１）ライン中の第ｍ列および第（ｍ＋１）列の表示単位、ならびに、それらに対応する、走査線ＳＬ（ｎ），ＳＬ（ｎ＋１）、赤（Ｒ）表示画素に対応するデータ線ＤＬ−Ｒ（ｍ），ＤＬ−Ｒ（ｍ＋１）、緑（Ｇ）表示画素に対応するデータ線ＤＬ−Ｇ（ｍ），ＤＬ−Ｇ（ｍ＋１）、青（Ｂ）表示画素に対応するデータ線ＤＬ−Ｒ（ｍ），ＤＬ−Ｒ（ｍ＋１）が代表的に示される。なお、以下においては、これらのデータ線を総称して、単にデータ線ＤＬとも称する。
【００４２】
各画素５の構成は、たとえば、図１１に示した従来の技術に従う画素回路の構成と同様である。すなわち、本願発明が適用されるＥＬ表示装置において、各画素５は電流駆動型発光素子（たとえば有機発光ダイオード）を有し、それへの供給電流は、電流プログラム型構成に基づいて設定される。
【００４３】
ＥＬ表示装置１は、さらに、垂直走査回路７と、水平走査回路８と、データ電圧線９Ｒ，９Ｇ，９Ｂと、各データ線ＤＬに対応して設けられたデータ電流供給部１０と、基準電流供給回路１２Ｒ，１２Ｇ，１２Ｂと、基準電流配線１３Ｒ，１３Ｇ，１３Ｂとを有する。
【００４４】
垂直走査回路７は、スタートパルスＳＴＶおよびシフトクロックＣＬＫＶに応答して、複数のラインを一定周期で順に選択する。すなわち、ラインにそれぞれ対応して設けられた複数の走査線ＳＬは、一定周期で順にＨレベルに活性化される。以下においては、対応する走査線が活性化されたラインを「走査対象ライン」とも称する。
【００４５】
水平走査回路８は、スタートパルスＳＴＨおよびシフトクロックＣＬＫＨに応答して、複数の画素列を、順に１つずつ選択するための走査信号ＳＨを生成する。図１においては、第ｍ列および第（ｍ＋１）列にそれぞれ対応する走査信号ＳＨ（ｍ）およびＳＨ（ｍ＋１）が代表的に示される。データ電圧線９Ｒ，９Ｇ，９Ｂの各々は、表示単位６でのＲ，Ｇ，Ｂ表示輝度を示すためのデータ電圧Ｖｄａｔ（Ｒ），Ｖｄａｔ（Ｇ），Ｖｄａｔ（Ｂ）を伝達する。データ電圧Ｖｄａｔ（Ｒ），Ｖｄａｔ（Ｇ），Ｖｄａｔ（Ｂ）の各々は、表示輝度に応じた電圧レベルを有する。なお、以下においては、データ電圧Ｖｄａｔ（Ｒ），Ｖｄａｔ（Ｇ），Ｖｄａｔ（Ｂ）を総称して、単にデータ電圧Ｖｄａｔとも称し、データ電圧線９Ｒ，９Ｇ，９Ｂを総称して、単にデータ電圧線９とも称する。
【００４６】
各データ線ＤＬに対応して配置されたデータ電流供給部１０は、走査対象ラインの各画素５に対して、データ電圧Ｖｄａｔに応じたデータ電流Ｉｄａｔを供給する。なお、後の説明で明らかになる様に、各データ電流供給部１０は、データ電圧Ｖｄａｔからデータ電流Ｉｄａｔへの変換特性を一様化するための素子特性補償動作を実行する。データ電流供給部１０の回路構成および動作については、後程詳細に説明する。
【００４７】
基準電流供給回路１２Ｒ，１２Ｇ，１２Ｂは、上述の素子特性補償動作に用いられる基準電流Ｉｒｅｆ（Ｒ），Ｉｒｅｆ（Ｇ），Ｉｒｅｆ（Ｂ）をそれぞれ生成する。基準電流Ｉｒｅｆ（Ｒ），Ｉｒｅｆ（Ｇ），Ｉｒｅｆ（Ｂ）は、基準電流配線１３Ｒ，１３Ｇ，１３Ｂによって、データ電流供給部１０へ伝達される。以下においては、基準電流Ｉｒｅｆ（Ｒ），Ｉｒｅｆ（Ｇ），Ｉｒｅｆ（Ｂ）を総称して単に基準電流Ｉｒｅｆとも称し、基準電流配線１３Ｒ，１３Ｇ，１３Ｂ総称して単に基準電流配線１３とも称する。
【００４８】
各走査期間において、データ電圧線９によって、走査対象ラインの次のラインに属する画素５に対応するデータ電圧Ｖｄａｔが、時分割方式で順次伝達される。たとえば、第ｎラインの走査期間においては、データ電圧線９Ｒ，９Ｇ，９Ｂには、第（ｎ＋１）ラインでの表示画像に対応するデータ電圧Ｖｄａｔ（Ｒ），Ｖｄａｔ（Ｇ），Ｖｄａｔ（Ｂ）が伝達される。この走査期間では、各画素列においてデータ電流供給部１０は、水平走査回路８からの走査信号ＳＨに応答して表示単位ごとに順に選択されて第（ｎ＋１）ラインに対応するデータ電圧Ｖｄａｔをデータ電圧線９から順次取込むとともに、第（ｎ−１）ラインの走査期間に取りこんだ第ｎラインに対応するデータ電圧Ｖｄａｔに応じたデータ電流Ｉｄａｔを対応するデータ線ＤＬへ供給する。
【００４９】
次に、実施の形態１に従う電流供給回路の構成について、図１に示したデータ電流供給部１０を用いて詳細に説明する。
【００５０】
図２は、実施の形態１に従う電流供給回路の構成を示す回路図である。図２には、第ｍ列に対応するデータ電流供給部１０が代表的に示される。
【００５１】
図２を参照して、実施の形態１に従うデータ電流供給部１０は、相補的に異なる動作モードに設定される電流供給回路１０ａおよび１０ｂを含む。電流供給回路１０ａは、ｎ型ＴＦＴ素子Ｔ１０ａ〜Ｔ１５ａと、伝達キャパシタＣ１ａと、電圧保持キャパシタＣ２ａ，Ｃ３ａと、論理ゲートＮＯＴ１ａ，ＡＮＤ１ａ，ＡＮＤ２ａとを有する。電流供給回路１０ｂは、電流供給回路１０ａと同様の構成を有し、ｎ型ＴＦＴ素子Ｔ１０ｂ〜Ｔ１５ｂと、伝達キャパシタＣ１ｂと、電圧保持キャパシタＣ２ｂ，Ｃ３ｂと、論理ゲートＮＯＴ１ｂ，ＡＮＤ１ｂ，ＡＮＤ２ｂとを有する。
【００５２】
なお、本実施の形態において、各ＴＦＴ素子は、好ましくは、低温ポリシリコンを用いて形成される。また、ｎ型ＴＦＴ素子Ｔ１１ａ，Ｔ１１ｂは、ノードＮ２（ａ），Ｎ２（ｂ）のそれぞれの電圧に応じた通過電流をデータ線ＤＬへ供給するための電流駆動部として動作する。したがって、以下においては、ｎ型ＴＦＴ素子Ｔ１１ａ，Ｔ１１ｂを「駆動トランジスタ」とも称する。
【００５３】
電流供給回路１０ａおよび１０ｂの動作モードは、選択信号ＳＴに応じて「補償モード」および「供給モード」の一方ずつに設定される。各電流供給回路は、補償モードにおいては、データ電圧線９から次の走査対象ラインのデータ信号Ｖｄａｔを取込むとともに、基準電流Ｉｒｅｆに基づいて素子特性補償動作を実行する。また、供給モードにおいて、各電流供給回路は、前回の補償モード時に取り込んだデータ信号Ｖｄａｔおよび補償された変換特性に応じて、データ電流Ｉｄａｔを供給する。
【００５４】
選択信号ＳＴのＨレベル期間では、各データ電流供給部１０において、電流供給回路１０ａが補償モードに設定され、電流供給回路１０ｂが供給モードに設定される。一方、選択信号ＳＴのＬレベル期間では、各データ電流供給部１０において、電流供給回路１０ａが供給モードに設定され、電流供給回路１０ｂが補償モードに設定される。選択信号ＳＴのレベル設定は、走査対象ラインが切換わるたびに、すなわち各走査期間ごとに交互に切換えられる。
【００５５】
次に、各電流供給回路の構成および動作について説明する。既に述べた様に電流供給回路１０ａおよび１０ｂの構成は同様であるので、以下においては、電流供給回路１０ａについて代表的に説明する。
【００５６】
ｎ型ＴＦＴ素子Ｔ１０ａおよびＴ１１ａは、データ線ＤＬおよび所定電圧Ｖｓｓの間に直列に接続される。すでに説明したように、所定電圧Ｖｓｓには、接地電圧または負電圧が用いられる。ｎ型ＴＦＴ素子Ｔ１２ａは、基準電流配線１３およびノードＮ１（ａ）の間に電気的に結合され、ｎ型ＴＦＴ素子Ｔ１３ａはノードＮ１（ａ）およびＮ２（ａ）の間に電気的に結合される。ｎ型ＴＦＴ素子Ｔ１４ａは入力ノードＮｉ（ａ）およびデータノードＤｉ（ａ）の間に電気的に結合される。ｎ型ＴＦＴ素子Ｔ１５ａは入力ノードＮｉ（ａ）および電圧供給線１４の間に電気的に結合される。電圧供給線１４は、所定の初期電圧Ｖｉｎｔを供給する。ｎ型ＴＦＴ素子Ｔ１６ａはデータノードＤｉ（ａ）およびデータ電圧線９の間に電気的に結合される。
【００５７】
伝達キャパシタＣ１ａは、入力ノードＮｉ（ａ）とノードＮ２（ａ）との間に接続され、電圧保持キャパシタＣ２ａは、ノードＮ２（ａ）および所定電圧Ｖｓｓの間に接続される。電圧保持キャパシタＣ３ａは、データノードＤｉ（ａ）および所定電圧Ｖｓｓの間に接続される。
【００５８】
論理ゲートＡＮＤ１ａは、走査信号ＳＨ（ｍ）および選択信号ＳＴのＡＮＤ論理演算結果を、制御信号Ｓａｄｊ（ａ）として出力する。論理ゲートＡＮＤ２ａは、論理ゲートＮＯＴ１ａによって反転された選択信号ＳＴと制御信号ＷＲとのＡＮＤ論理演算結果を、制御信号Ｓｓｃｎ（ａ）として出力する。制御信号ＷＲは、各走査期間におけるデータ電流Ｉｄａｔの供給期間を規定する。
【００５９】
従って、補償モード時には、当該走査期間において、走査信号ＳＨ（ｍ）の活性化期間に合わせて制御信号Ｓａｄｊ（ａ）がＨレベルに活性化される。なお、走査信号ＳＨ（ｍ）の活性化期間には、データ電圧線９上に第ｍ列に対応するデータ信号Ｖｄａｔが伝達されている。一方、供給モード時には、当該走査期間において、制御信号ＷＲの活性化期間に合わせて制御信号Ｓｓｃｎ（ａ）がＨレベルに活性化される。
【００６０】
ｎ型ＴＦＴ素子Ｔ１０ａ，Ｔ１４ａの各ゲートには制御信号Ｓｓｃｎ（ａ）が入力され、ｎ型ＴＦＴ素子Ｔ１２ａ，Ｔ１３ａ，Ｔ１５ａ，Ｔ１６ａの各ゲートには、制御信号Ｓａｄｊ（ａ）が入力される。
【００６１】
次に、図３を用いて、電流供給回路１０ａの動作について説明する。図３には、第ｍ列および第（ｍ＋１）列における電流供給回路１０ａの動作が代表的に示される。
【００６２】
図３を参照して、第ｎラインの走査期間において、選択信号ＳＴはＨレベルに設定されて電流供給回路１０ａは補償モードに設定される。したがって、走査信号ＳＨ（ｍ），ＳＨ（ｍ＋１）の活性化期間に合わせて、第ｍ列および第（ｍ＋１）列の電流供給回路１０ａのそれぞれにおいて、制御信号Ｓａｄｊ（ａ）が順次活性化される（Ｈレベル）。一方、各画素列の電流供給回路１０ａにおいて、制御信号Ｓｓｃｎ（ａ）は非活性化される。したがって、第ｎラインの走査期間においては、各データ電流供給部１０において、データ電流Ｉｄａｔの供給は、電流供給回路１０ａではなく電流供給回路１０ｂによって実行される。
【００６３】
再び図２を参照して、補償モードにおいては、制御信号Ｓａｄｊ（ａ）の活性化に応答して、ｎ型ＴＦＴ素子Ｔ１２ａ，Ｔ１３ｂ，Ｔ１５ａ，Ｔ１６ａがターンオンする一方で、ｎ型ＴＦＴ素子Ｔ１０ａ，Ｔ１４ａはターンオフする。ｎ型ＴＦＴ素子Ｔ１６ａのターンオンに応答して、データ電圧線９上を伝達されるデータ信号ＶｄａｔがデータノードＤｉ（ａ）に取込まれ、かつ電圧保持キャパシタＣ３ａによってラッチされる。
【００６４】
ｎ型ＴＦＴ素子Ｔ１２ａおよびＴ１３ａは、補償モードにおいて、駆動トランジスタであるｎ型ＴＦＴ素子Ｔ１１ａに基準電流Ｉｒｅｆを通過させて、ノードＮ２（ａ）の電圧を基準電流Ｉｒｅｆに対応するレベルに設定するための電流補償部として動作する。ターンオンしたｎ型ＴＦＴ素子Ｔ１３ａによって駆動トランジスタＴ１１のドレインおよびゲートが接続されているので、補償モードにおいては、基準電流Ｉｒｅｆが基準電流配線１３〜ｎ型ＴＦＴ素子Ｔ１０ａ〜駆動トランジスタＴ１１ａ〜所定電圧Ｖｓｓの経路を流されるとともに、駆動トランジスタＴ１１ａの通過電流（ソース・ドレイン電流）が基準電流Ｉｒｅｆであるときのゲート電圧がノードＮ２（ａ）に保持される。このように、電圧保持キャパシタＣ２ａは、ノードＮ２の電圧を保持する電圧保持部として動作する。さらに、補償モードにおいて、ターンオンしたｎ型ＴＦＴ素子Ｔ１５ａによって、入力ノードＮｉ（ａ）の電圧は初期電圧Ｖｉｎｔに設定される。
【００６５】
再び図３を参照して、補償モードにおいては、データ電圧線９に伝達される第（ｎ＋１）ラインの表示画像に対応するデータ電圧Ｖｄａｔが、各画素列の各電流供給回路１０ａに順次取込まれる。たとえば、第ｍ列の電流供給回路１０ａ中のデータノードＤｉ（ａ）の電圧Ｖ（Ｄｉ（ａ））は、第（ｎ＋１）ライン−第ｍ列に対応するデータ電圧Ｖｄａｔ（ｍ）（ｎ＋１）に応じたレベルへ設定され、かつ維持される。同様に、第（ｍ＋１）列の電流供給回路１０ａ中のデータノードＤｉ（ａ）の電圧Ｖ（Ｄｉ（ａ））は、第（ｎ＋１）ライン−第（ｍ＋１）列に対応するデータ電圧Ｖｄａｔ（ｍ＋１）（ｎ＋１）に応じたレベルへ設定され、かつ維持される。
【００６６】
また、第ｍ列および第（ｍ＋１）列の電流供給回路１０ａの各々において、入力ノードＮｉ（ａ）は初期電圧Ｖｉｎｔに設定される。すなわち、補償モード期間においては、Ｖ（Ｎｉ（ａ））＝Ｖｉｎｔに設定される。
【００６７】
さらに、第ｍ列および第（ｍ＋１）列の電流供給回路１０ａのそれぞれにおいて、対応する制御信号Ｓａｄｊ（ａ）の活性化に応答して、駆動トランジスタＴ１１ａの通過電流（ソース・ドレイン電流）であるＩ（Ｔ１１ｂ）は、対応する制御信号Ｓａｄｊ（ａ）の活性化期間において、基準電流Ｉｒｅｆとなり、この際の駆動トランジスタＴ１１ａのゲート電圧はノードＮ２（ａ）に保持される。
【００６８】
すなわち、補償モードにおいては、ノードＮ２（ａ）の電圧Ｖ（Ｎ２（ａ））（ｍ）および電圧Ｖ（Ｎ２（ａ））（ｍ＋１）は、駆動トランジスタＴ１１ａを基準電流Ｉｒｅｆが通過するときのゲート電圧に設定され、対応する制御信号Ｓａｄｊ（ａ）の非活性化後においても、電圧保持キャパシタＣ２ａによって保持される。
【００６９】
一方で、図２に示された、データ線ＤＬと駆動トランジスタＴ１１ａの間に設けられたスイッチとして動作するｎ型ＴＦＴ素子Ｔ１０ａは、ターンオフされているので、補償モードに設定された電流供給回路１０ａによるデータ線ＤＬへの電流供給は実行されない。
【００７０】
次の走査期間、すなわち第（ｎ＋１）ラインの走査期間において、選択信号ＳＴはＬレベルに設定されて、電流供給回路１０ａは供給モードに設定される。したがって、制御信号ＷＲの活性化期間において、第ｍ列および第（ｍ＋１）列の電流供給回路１０ａの各々で制御信号Ｓｓｃｎ（ａ）が活性化される（Ｈレベル）。一方、各画素列の電流供給回路１０ａにおいて、制御信号Ｓａｄｊ（ａ）は非活性化される。したがって、第（ｎ＋１）ラインの走査期間においては、各データ電流供給部１０において、データ電流Ｉｄａｔの供給は、電流供給回路１０ａによって実行される。
【００７１】
再び図２を参照して、供給モードにおいては、制御信号Ｓｓｃｎ（ａ）の活性化に応答して、ｎ型ＴＦＴ素子Ｔ１０ａ，Ｔ１４ａはターンオンする。一方、ｎ型ＴＦＴ素子Ｔ１２ａ，Ｔ１３ｂ，Ｔ１５ａ，Ｔ１６ａがターンオフする。ｎ型ＴＦＴ素子Ｔ１０ａのターンオンにより、駆動トランジスタＴ１１ａとデータ線ＤＬとが電気的に接続される。
【００７２】
ｎ型ＴＦＴ素子Ｔ１４ａのターンオンに応答して、入力ノードＮｉ（ａ）とＤｉ（ａ）とが接続される。すなわち、ｎ型ＴＦＴ素子Ｔ１４ａは、補償モードにおいて入力ノードＮｉ（ａ）とＤｉ（ａ）とを切離し、供給モードにおいて入力ノードＮｉ（ａ）とＤｉ（ａ）とを接続するスイッチとして動作する。この結果、入力ノードＮｉ（ａ）は、初期電圧Ｖｉｎｔから、前の補償モード時に取込まれたデータ電圧Ｖｄａｔに応じた電圧レベルＶｄａｔ´へ変化する。
【００７３】
補償モードおよび供給モード間での入力ノードＮｉ（ａ）の電圧変化ΔＶｄａｔは、ΔＶｄａｔ＝Ｖｄａｔ´−Ｖｉｎｔで示される。伝達キャパシタＣ１ａは、容量結合によって、入力ノードＮｉ（ａ）の電圧変化に応じてノードＮ２（ａ）の電圧を変化させる入力伝達部として動作する。
【００７４】
これに応じて、図３に示されるように、ノードＮ２（ａ）の電圧はΔＶｄａｔに応じてΔＶｇ変化する。たとえば、第ｍ列の電流供給回路１０ａにおいて、ノードＮ２（ａ）の電圧Ｖ（Ｎ２（ａ））は、データ電圧Ｖｄａｔ（ｍ）（ｎ＋１）に応じた電圧Ｖｄａｔ´（ｍ）（ｎ＋１）と初期電圧Ｖｉｎｔとの電圧差ΔＶｄａｔ（ｍ）に応じてΔＶｇ（ｍ）変化し、第（ｍ＋１）列の電流供給回路１０ａにおいて、ノードＮ２（ａ）の電圧Ｖ（Ｎ２（ａ））は、データ電圧Ｖｄａｔ（ｍ＋１）（ｎ＋１）に応じた電圧Ｖｄａｔ´（ｍ＋１）（ｎ＋１）と初期電圧Ｖｉｎｔとの電圧差ΔＶｄａｔ（ｍ＋１）に応じてΔＶｇ（ｍ＋１）変化する。
【００７５】
さらに、ノードＮ２（ａ）の電圧に応じた電流が、駆動トランジスタＴ１１ａによって対応するデータ線ＤＬへ供給される。すなわち、第（ｎ＋１）ライン走査期間におけるデータ線ＤＬへの供給電流Ｉ（ＤＬ（ｍ））およびＩ（ＤＬ（ｍ＋１））は、データ電圧Ｖｄａｔ（ｍ）（ｎ＋１）およびＶｄａｔ（ｍ＋１）（ｎ＋１）にそれぞれ対応するレベルＩｄａｔ（ｍ），Ｉｄａｔ（ｍ＋１）となる。
【００７６】
この結果、電流供給回路１０ａからデータ線ＤＬへ、データ電圧Ｖｄａｔに応じたデータ電流Ｉｄａｔを供給することができる。したがって、データ電流Ｉｄａｔの供給を受ける画素の表示輝度を、データ電圧Ｖｄａｔによって制御できる。すなわち、データ電圧Ｖｄａｔについて、上述の電圧差ΔＶｄａｔは、表示輝度に対応するデータ電流の設定値（目標値）と基準電流Ｉｒｅｆとの差に応じて設定される。
【００７７】
また、図２において、論理ゲートＡＮＤ２ａおよびＡＮＤ２ｂと、ｎ型ＴＦＴ素子Ｔ１４ａおよびＴ１４ｂとの間に、制御信号Ｓｓｃｎ（ａ）およびＳｓｃｎ（ｂ）の伝達を遅延させるための遅延回路をそれぞれ配置する構成とすることもできる。このような構成とすれば、供給モードの初期において、上記遅延回路での遅延時間に相当する所定期間、入力ノードＮｉ（ａ），Ｎｉ（ｂ）の電圧が初期電圧Ｖｉｎｔに維持された後に、データ電圧Ｖｄａｔの伝達を受けることができる。これにより、データ電流Ｉｄａｔの供給開始時に駆動トランジスタＴ１１ａのドレイン電圧の変動が過大になるのを防止して、データ電流Ｉｄａｔの過渡的な変動を抑制できる。
【００７８】
次に、図４を用いて、電流供給回路１０ａと相補的に動作モードが設定される電流供給回路１０ｂの動作について説明する。図４には、第ｍ列および第（ｍ＋１）列における電流供給回路１０ｂの動作が代表的に示される。
【００７９】
図４を参照して、第（ｎ−１）ラインの走査期間において、選択信号ＳＴはＨレベルに設定されて、電流供給回路１０ｂは、補償モードに設定される。したがって、走査信号ＳＨ（ｍ），ＳＨ（ｍ＋１）の活性化期間に合わせて、第ｍ列および第（ｍ＋１）列の電流供給回路１０ｂのそれぞれにおいて、制御信号Ｓａｄｊ（ｂ）が順次活性化される（Ｈレベル）。一方、各画素列の電流供給回路１０ｂにおいて、制御信号Ｓｓｃｎ（ｂ）は非活性化される。
【００８０】
補償モードにおける電流供給回路１０ｂの動作は、図３で説明した、電流供給回路１０ａの第ｎライン走査期間における動作と同様であるので、詳細な説明は繰り返さない。すなわち、この走査期間において、データ電圧線９に伝達される次の走査対象ライン（第ｎライン）の表示画像に対応するデータ電圧Ｖｄａｔが、各画素列の各電流供給回路１０ｂに順次取込まれる。さらに、各電流供給回路１０ｂの内部において、入力ノードＮｉ（ｂ）は初期電圧Ｖｉｎｔに設定されるとともに、素子特性補償動作が実行されて、駆動トランジスタＴ１１ｂの通過電流が基準電流Ｉｒｅｆであるときのゲート電圧がノードＮ２（ｂ）に保持される。
【００８１】
次の走査期間である、第ｎライン走査期間において、選択信号ＳＴはＬレベルに設定されて、電流供給回路１０ｂは、電流供給回路１０ａと相補的に供給モードに設定される。したがって、制御信号ＷＲの活性化期間において、第ｍ列および第（ｍ＋１）列の電流供給回路１０ａの各々で制御信号Ｓｓｃｎ（ｂ）が活性化される（Ｈレベル）。一方、各画素列の電流供給回路１０ｂにおいて、制御信号Ｓａｄｊ（ｂ）は非活性化される。
【００８２】
供給モードにおける電流供給回路１０ｂの動作は、図３で説明した、電流供給回路１０ａの第（ｎ＋１）ライン走査期間における動作と同様であるので、詳細な説明は繰り返さない。すなわち、第ｎライン走査期間で取込まれたデータ電圧Ｖｄａｔに応じたデータ電流Ｉｄａｔが電流供給回路１０ｂからデータ線ＤＬへ供給される。
【００８３】
特に、図３および図４での第ｎライン走査期間における動作波形から、相補的に補償モードおよび供給モードに設定される２つの電流供給回路１０ａ，１０ｂの各走査期間における動作が理解される。
【００８４】
このように、各データ電流供給部１０において、電流供給回路１０ａ，１０ｂの各々は、補償モードで共通の基準電流Ｉｒｅｆを用いた素子特性補償を実行した後に供給モードに設定されて、データ電流Ｉｄａｔの供給を開始する。この結果、データ電流供給部１０間での駆動トランジスタＴ１１ａ，Ｔ１１ｂのトランジスタ特性ばらつきが補償される。
【００８５】
図５は、実施の形態１に従う電流供給回路における補償モードでの素子特性補償動作を説明する概念図である。
【００８６】
図５を参照して、電流供給回路１０ａ，１０ｂ中の駆動トランジスタＴ１１ａ，Ｔ１１ｂの特性として、ゲート・ソース間電圧Ｖｇｓおよびソース・ドレイン間電流Ｉｄｓ間の関係を示す素子特性線が示される。ゲート・ソース間電圧Ｖｇｓは、電流供給回路１０ａ，１０ｂにおけるノードＮ２（ａ），Ｎ２（ｂ）の電圧に相当する。ソース・ドレイン間電流Ｉｄｓは、データ線ＤＬへの供給電流Ｉ（ＤＬ）に相当する。
【００８７】
素子特性線１５および１６は、異なる電流供給回路に含まれる駆動トランジスタにそれぞれ対応する。設計段階では、各データ電流供給回路において、駆動トランジスタのトランジスタ特性が同一となるように考慮されるが、実際の工程で生じる製造ばらつきによって、各駆動トランジスタの素子特性線は、必ずしも一致しなくなる。特に、低温ポリシリコンを用いたＴＦＴにおいては、製造ばらつきが発生し易い傾向にあるので、このような素子特性線の不一致が生じ易い。
【００８８】
このように、特性の異なる駆動トランジスタを用いてデータ電流Ｉｄａｔを生成すると、それぞれの電流供給回路において、データ電圧Ｖｄａｔからデータ電流Ｉｄａｔへの電圧−電流変換特性が異なってしまう。すなわち、同一レベルのデータ電圧Ｖｄａｔに対応する表示輝度が、同一の電流供給回路と対応する画素のグループ毎に非一様となってしまう。この結果、ＥＬ表示装置全体における表示輝度特性の一様性が損なわれてしまう。
【００８９】
たとえば、図５に示されるように、共通のデータ電圧の入力を受けて、そのゲート電圧がＶｇ１に設定された場合にも、素子特性線１５および１６にそれぞれ対応する駆動トランジスタの間では、ソース・ドレイン間電流Ｉｄｓ、すなわち供給されるデータ電流ＩｄａｔにΔＩｖの差が生じてしまう。
【００９０】
これに対して、実施の形態１に従う電流供給回路の各々においては、共通の基準電流Ｉｒｅｆに基づく補償モードが実行される。これにより、各データ電流供給部１０において、基準電流Ｉｒｅｆを供給するためのゲート電圧が得られる。たとえば、素子特性線１５および１６にそれぞれ対応する駆動トランジスタにおいて、基準電流Ｉｒｅｆを通過させるためのゲート電圧Ｖｇ１およびＶｇ２が得られ、かつ保持されることになる。
【００９１】
さらに、供給モードにおいて、データ電圧Ｖｄａｔは、各駆動トランジスタのゲート電圧における補償モード時からの電圧変化として反映されるので、同一レベルのデータ電圧によって生じる電圧変化ΔＶｄａｔに応じた、素子特性線１５および１６にそれぞれ対応する駆動トランジスタによって供給されるデータ電流Ｉｄａｔは、トランジスタ特性の相違を補償して同一レベルに設定できる。
【００９２】
なお、上述した基準電流Ｉｒｅｆは、各画素における表示輝度範囲に対応するデータ電流Ｉｄａｔの変化範囲内において設定されることが望ましい。
【００９３】
以上説明したように、実施の形態１に従う電流供給回路によれば、駆動トランジスタトランジスタ特性にばらつきが存在する場合にも、電圧−電流変換特性を一様に維持できる。したがって、このような電流供給回路を用いたＥＬ表示装置においては、各画素間の表示特性を一様化して、表示品質を向上させることができる。
【００９４】
［実施の形態２］
実施の形態２においては、実施の形態１に従う構成のバリエーションとして、ＴＦＴ素子の極性を入換えた構成について説明する。
【００９５】
図６は、実施の形態２に従う電流供給回路の構成を示す回路図である。図６には、第ｍ列に対応するデータ電流供給部１０＃が代表的に示される。
【００９６】
図６を参照して、実施の形態２に従うデータ電流供給部１０＃は、相補的に異なる動作モードに設定される電流供給回路１０＃ａおよび１０＃ｂを含む。電流供給回路１０＃ａは、ｐ型ＴＦＴ素子Ｔ２０ａ〜Ｔ２５ａと、伝達キャパシタＣ２１ａと、電圧保持キャパシタＣ２２ａ，Ｃ２３ａと、論理ゲートＮＯＴ２１ａ，ＮＡＮＤ１ａ，ＮＡＮＤ２ａとを有する。電流供給回路１０＃ｂは、電流供給回路１０＃ａと同様の構成を有し、ｐ型ＴＦＴ素子Ｔ２０ｂ〜Ｔ２５ｂと、伝達キャパシタＣ２１ｂと、電圧保持キャパシタＣ２２ｂ，Ｃ２３ｂと、論理ゲートＮＯＴ２１ｂ，ＮＡＮＤ１ｂ，ＮＡＮＤ２ｂとを有する。
【００９７】
電流供給回路１０＃ａおよび１０＃ｂの動作モードも、選択信号ＳＴによって「補償モード」および「供給モード」の一方ずつに設定される。電流供給回路１０＃ａおよび１０＃ｂの構成は同様であるので、以下においては、電流供給回路１０＃ａについて代表的に説明する。
【００９８】
ｐ型ＴＦＴ素子Ｔ２０ａおよびＴ２１ａは、データ線ＤＬおよび電源電圧Ｖｄｄの間に直列に接続される。ｐ型ＴＦＴ素子Ｔ２２ａは、基準電流配線１３およびノードＮ２１（ａ）の間に電気的に結合され、ｐ型ＴＦＴ素子Ｔ２３ａはノードＮ２１（ａ）およびＮ２２（ａ）の間に電気的に結合される。ｐ型ＴＦＴ素子Ｔ２４ａは入力Ｎｉ（ａ）およびデータノードＤｉ（ａ）の間に電気的に結合される。ｐ型ＴＦＴ素子Ｔ２５ａは、入力ノードＮｉ（ａ）および初期電圧Ｖｉｎｔを供給する電圧供給線１４の間に電気的に結合される。ｐ型ＴＦＴ素子Ｔ２６ａはデータノードＤｉ（ａ）およびデータ電圧線９の間に電気的に結合される。
【００９９】
伝達キャパシタＣ２１ａは、入力ノードＮｉ（ａ）とノードＮ２２（ａ）との間に接続され、電圧保持キャパシタＣ２２ａは、ノードＮ２２（ａ）および電源電圧Ｖｄｄの間に接続される。電圧保持キャパシタＣ２３ａは、データノードＤｉ（ａ）および電源電圧Ｖｄｄの間に接続される。
【０１００】
論理ゲートＮＡＮＤ１ａは、走査信号ＳＨ（ｍ）および選択信号ＳＴのＮＡＮＤ論理演算結果を、制御信号／Ｓａｄｊ（ａ）として出力する。論理ゲートＮＡＮＤ２ａは、論理ゲートＮＯＴ２１ａによって反転された選択信号ＳＴと制御信号ＷＲとのＮＡＮＤ論理演算結果を、制御信号／Ｓｓｃｎ（ａ）として出力する。すなわち、電流供給回路１０＃ａにおいて、補償モードでは制御信号／Ｓａｄｊ（ａ）がＬレベルへ活性化され、供給モードでは制御信号／Ｓｓｃｎ（ａ）がＬレベルへ活性化される。ｐ型ＴＦＴ素子Ｔ２０ａ，Ｔ２４ａの各ゲートには制御信号／Ｓｓｃｎ（ａ）が入力され、ｎ型ＴＦＴ素子Ｔ２２ａ，Ｔ２３ａ，Ｔ２５ａ，Ｔ２６ａの各ゲートには、制御信号Ｓａｄｊ（ａ）が入力される。
【０１０１】
このように、実施の形態２に従う電流供給回路１０＃ａにおいては、ｐ型ＴＦＴ素子Ｔ２０ａ〜Ｔ２６ａが、図２に示したｎ型ＴＦＴ素子Ｔ１０ａ〜Ｔ１６ｂに代えて配置される。また、電流供給回路１０♯ａは、所定電圧Ｖｓｓではなく電源電圧Ｖｄｄと接続されている。
【０１０２】
さらに、電流供給回路１０♯ａ，１０＃ｂによって、データ線ＤＬが電源電圧Ｖｄｄによって駆動されることから、実施の形態２に従う構成においては、各画素の構成についても実施の形態１とは異なる。
【０１０３】
図７は、実施の形態２に従う画素の構成を説明する回路図である。
図７を参照して、実施の形態２に従う構成において、画素５♯は、有機発光ダイオードＯＬＥＤと、画素駆動回路ＰＤＣ＃とを含む。画素駆動回路ＰＤＣ＃は、ｐ型ＴＦＴ素子Ｔ３１〜Ｔ３４と、電圧保持キャパシタＣａとを有する。
【０１０４】
ｐ型ＴＦＴ素子Ｔ３２およびＴ３３は、電源電圧Ｖｄｄおよび有機発光ダイオードＯＬＥＤの間に直列に接続される。ｐ型ＴＦＴ素子Ｔ３１は、対応するデータ線ＤＬと、ｐ型ＴＦＴ素子Ｔ３２およびＴ３３の接続ノードとの間に電気的に結合され、ｐ型ＴＦＴ素子Ｔ３４は、ノードＮａ´および有機発光ダイオードＯＬＥＤのアノードの間に電気的に結合される。ｐ型ＴＦＴ素子Ｔ３１およびＴ３４の各ゲートは、対応する走査線／ＳＬと結合されている。走査線／ＳＬは、選択された走査ラインにおいてＬレベルへ活性化され、それ以外のラインではＨレベルへ非活性化される。ｐ型ＴＦＴ素子Ｔ３２のゲートは、対応する走査線／ＳＬの反転レベルを受ける。ｐ型ＴＦＴ素子Ｔ３３のゲートは、ノードＮａ´と結合される。電圧保持キャパシタＣａは、ｐ型ＴＦＴ素子Ｔ３２およびＴ３３の接続ノードとノードＮａ´との間に接続される。ノードＮａ´の電圧、すなわちｐ型ＴＦＴ素子Ｔ３３のゲート電圧は、電圧保持キャパシタＣａによって保持される。
【０１０５】
有機発光ダイオードＯＬＥＤは、ｐ型ＴＦＴ素子Ｔ３３および共通電極の間に、図１１の画素回路と同様にカソードコモン構成で配置される。すなわち、有機発光ダイオードＯＬＥＤのカソードは、所定電圧Ｖｓｓが供給される共通電極と接続される。
【０１０６】
次に、実施の形態２に従う電流供給回路の動作を説明する。
再び図６を参照して、電流供給回路１０＃ａにおいて、補償モードには、ｐ型ＴＦＴ素子Ｔ２２ａ，Ｔ２３ａ，Ｔ２５ａ，Ｔ２６ａがターンオンする一方で、ｐ型ＴＦＴ素子Ｔ２０ａ，Ｔ２４ａがターンオフする。したがって、データ電流供給部１０♯ａにおいては、ＴＦＴ素子の極性の入換えに伴って、駆動トランジスタＴ２１ａのゲート電圧変化および入力ノードＮｉ（ａ）の電圧変化の極性が、図３に示した動作波形図における電圧Ｖ（Ｎｉ（ａ））および電圧Ｖ（Ｎ２（ａ））と反対に設定されるが、それ以外については図３と同様の動作が行なわれて、データ電圧Ｖｄａｔの取込みと駆動トランジスタの素子特性補償動作とが実行される。なお、実施の形態２に従う構成においては、データ電圧Ｖｄａｔは、実施の形態１に従う構成とは異なり、入力ノードＮｉ（ａ）における初期電圧Ｖｉｎｔからの電圧変化ΔＶｄａｔが負である場合に、データ電流Ｉｄａｔが基準電流Ｉｒｅｆよりも大きくなる点を考慮して設定する必要がある。
【０１０７】
次に、供給モードにおいては、電流供給回路１０＃ａでは、ｐ型ＴＦＴ素子Ｔ２２ａ，Ｔ２３ａ，Ｔ２５ａ，Ｔ２６ａがターンオフする一方で、ｐ型ＴＦＴ素子Ｔ２０ａ，Ｔ２４ａがターンオンする。したがって、ｐ型ＴＦＴ素子Ｔ２１ａは、補償モードで取込まれたデータ電圧Ｖｄａｔに対応するデータ電流Ｉｄａｔを供給するためのレベルにそのゲート電圧（ノードＮ２２（ａ）の電圧）が保持された状態で、電源電圧Ｖｄｄおよびデータ線ＤＬの間に電気的に接続される。供給モードにおける電流供給回路１０＃ａも、駆動トランジスタＴ２１ａのゲート電圧変化および入力ノードＮｉ（ａ）の電圧変化の極性が反対方向である点以外は、図３に示した動作波形図における電流供給回路１０ａの動作と同様であるので、詳細な説明は繰り返さない。
【０１０８】
再び図７を参照して、対応する走査線／ＳＬの活性化（Ｌレベル）に応答して、画素駆動回路ＰＤＣ＃において、ｐ型ＴＦＴ素子Ｔ３１およびＴ３４がターンオンし、ｎ型ＴＦＴ素子Ｔ３２はターンオフされる。これにより、電源電圧Ｖｄｄ〜駆動トランジスタＴ２１ａ（図６）〜データ線ＤＬ〜ｐ型ＴＦＴ素子Ｔ３１〜ｐ型ＴＦＴ素子Ｔ３３〜有機発光ダイオードＯＬＥＤ〜所定電圧Ｖｓｓの電流経路が形成されて、当該電流経路に、駆動トランジスタＴ２１ａのゲート電圧に応じた、データ電圧Ｖｄａｔに対応するデータ電流Ｉｄａｔが流される。
【０１０９】
このとき、ｐ型ＴＦＴ素子Ｔ３３のドレインおよびゲート間がｐ型ＴＦＴ素子Ｔ３４によって電気的に接続されているため、ｐ型ＴＦＴ素子Ｔ３３にデータ電流Ｉｄａｔを通過させるためのゲート電圧が、電圧保持キャパシタＣａによってノードＮａ´に保持される。このように、走査線／ＳＬの活性化期間において、表示輝度に応じたデータ電流Ｉｄａｔが画素駆動回路ＰＤＣ＃によってプログラムされる。
【０１１０】
その後、走査対象が切換わり、走査線／ＳＬがＨレベルに非活性化されると、ｐ型ＴＦＴ素子Ｔ３１およびＴ３４はターンオフされ、ｐ型ＴＦＴ素子Ｔ３２がターンオンされる。これにより、電源電圧Ｖｄｄ〜ｐ型ＴＦＴ素子Ｔ３２〜ｐ型ＴＦＴ素子Ｔ３３〜有機発光ダイオードＯＬＥＤ〜共通電極（所定電圧Ｖｓｓ）の電流経路が形成されて、走査線／ＳＬの活性化期間にプログラムされたデータ電流Ｉｄａｔを、走査線ＳＬの非活性化期間においても有機発光ダイオードＯＬＥＤへ継続的に供給することができる。
【０１１１】
電流供給回路１０＃ｂの動作モードは、電流供給回路１０＃ａと相補的に設定されるが、それぞれの動作モードにおける回路動作は、電流供給回路１０＃ａと同様である。実施の形態２に従う構成においても、各データ電流供給部を構成する電流供給回路１０＃ａ，１０＃ｂが各走査期間ごとに交互に、補償モードおよび供給モードに設定されて、走査対象ラインの画素へのデータ電流供給が実行される。
【０１１２】
このように、電流供給回路および画素駆動回路において、ＴＦＴ素子の極性をｎ型からｐ型へ変更した構成としても、実施の形態１と同様の効果を享受することができる。
【０１１３】
［実施の形態３］
実施の形態３においては、データ電流供給部１０の補償モードで用いられる基準電流Ｉｒｅｆをより細密に設定して、各画素における表示特性をさらに一様化するための構成について説明する。
【０１１４】
図８は、実施の形態３に従う基準電流の生成および伝達を説明する回路図である。
【０１１５】
図８を参照して、実施の形態３に従う構成においては、図１に示した実施の形態１に従う構成と比較して、表示輝度に対応したデータ電流設定値（目標値）に応じて基準電流Ｉｒｅｆを調整するための基準電流調整回路３０が、基準電流供給回路１２Ｒ，１２Ｇ，１２Ｂの各々に代えて備えられる点が異なる。
【０１１６】
図９は、基準電流調整回路３０の構成を説明する回路図である。
図９を参照して、基準電流調整回路３０は、データ電流設定値に応じた選択を行なうための選択回路３５と、それぞれが異なるレベルの定電流Ｉｒ１〜Ｉｒ４をそれぞれ生成するための電流生成回路３６ａ〜３６ｄと、電流生成回路３６ａ〜３６ｄと基準電流配線１３との間にそれぞれ設けられるスイッチ３８ａ〜３８ｄを有する。選択回路３５は、データ電流設定値、すなわち供給すべきデータ電流が範囲４１〜４４のいずれに属するかを示す信号Ｓｓｌに応答して、スイッチ３８ａ〜３８ｄのうちのいずれか１個を選択的にオンさせる。信号Ｓｓｌは、たとえば、データ電圧Ｖｄａｔに応じて生成することができる。
【０１１７】
図１０は、選択回路３５の動作を説明するための概念図である。
図１０には、データ電流供給部１０中の駆動トランジスタの代表的な素子特性曲線（たとえば設計値）に相当する、ゲート電圧（データ電圧Ｖｄａｔ）と通過電流（データ電流Ｉｄａｔ）との関係が示されている。
【０１１８】
素子特性曲線において、接線の傾きが大きく変化する領域、すなわち駆動トランジスタにおいて、ゲート電圧変化に対する通過電流（ソース・ドレイン電流）変化の割合が大きく変化する領域間を分割するように、データ電流Ｉｄａｔのレベルは、たとえば４つの範囲４１〜４４に分割される。さらに、電流生成回路３６ａ〜３６ｄが生成する定電流Ｉｒ１〜Ｉｒ４は、範囲４１〜４４のそれぞれにおいて、範囲４１〜４４のそれぞれの中央点に相当するように定められる。
【０１１９】
たとえば、データ電流設定値が範囲４２に属する場合には、基準電流ＩｒｅｆをＩｒ２に設定することが適当であるので、スイッチ３８ｂが選択的にオンされる。データ電圧Ｖｄａｔは、範囲４１〜４４のそれぞれにおいて、データ電流設定値と対応する基準電流Ｉｒｅｆとの差に応じて、対応する基準電流Ｉｒｅｆ供給時の駆動トランジスタのゲート電圧に基づいて設定される。
【０１２０】
このような構成とすることにより、補償モードにおける、電流供給回路中の駆動トランジスタのトランジスタ特性をより細密に補償して、電圧−電流変換特性の一様性を向上できる。この結果、ＥＬ表示装置の表示品質をさらに向上させることができる。
【０１２１】
なお、実施の形態３に従う構成は、実施の形態２の従う電流供給回路および画素の構成に対しても、同様に適用することができる。すなわち、データ電流供給部１０から後段の動作については、基準電流Ｉｒｅｆが一意的に定まっているため、そこから後の動作は区別する必要がないからである。
【０１２２】
なお、本実施の形態においては、カソードコモン構成の画素を例示したが、本願発明は、アノードコモン構成の画素に対しても適用可能である。この場合には、各画素および各電流供給回路において、所定電圧Ｖｓｓおよび電源電圧Ｖｄｄの配置を入換え、必要に応じてＴＦＴ素子の極性やゲート電圧極性をさらに入換えることで対応可能である。
【０１２３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１２４】
【発明の効果】
請求項１から４に記載の電流供給回路は、基準電流に基づいて電流駆動部の特性を補償した後に出力電流を供給するので、製造時に素子特性のばらつきが生じた場合にも、電圧−電流変換特性を一様に維持できる。
【０１２５】
請求項５に記載の電流供給回路は、素子特性差によらず電圧−電流変換特性が一様化された電流供給回路からの出力電流を電流駆動型発光素子へ供給するので、請求項１に記載の電流供給回路が奏する効果に加えて、当該電流駆動型発光素子の表示特性を一様化できる。
【０１２６】
請求項６に記載の電流供給回路は、請求項１に記載の電流供給回路が奏する効果に加えて、出力電流の供給開始時において、出力電流の過渡的な変動を抑制できる。
【０１２７】
請求項７から１１に記載のエレクトロルミネッセンス表示装置は、走査対象の画素での表示輝度を示すデータ電圧に応じたデータ電流を供給するための第１および第２の電流供給回路において、基準電流に基づいて電流駆動部の特性を補償した後に出力電流を供給するので、製造時に素子特性のばらつきが生じた場合にも、電流供給回路ごとの電圧−電流変換特性を一様に維持できる。したがって、各画素間の表示特性を一様化して、表示品質を向上させることができる。
【０１２８】
請求項１２および１３に記載のエレクトロルミネッセンス表示装置は、指示さえた表示輝度に対応するデータ電流の設定値に応じて基準電流を調整できるので、データ電流供給回路における電圧−電流変換特性をさらに一様化できる。したがって、請求項７に記載のエレクトロルミネッセンス表示装置が奏する効果に加えて、表示品質をさらに向上させることができる。
【０１２９】
請求項１４に記載のエレクトロルミネッセンス表示装置は、請求項７に記載のエレクトロルミネッセンス表示装置が奏する効果に加えて、データ電流の供給開始時において、過渡的な変動を抑制できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に従う電流供給回路をデータ電流供給回路として備えたＥＬ表示装置の全体構成を示すブロック図である。
【図２】実施の形態１に従う電流供給回路の構成を示す回路図である。
【図３】実施の形態１に従う電流供給回路の動作を示す第１の動作波形図である。
【図４】実施の形態１に従う電流供給回路の動作を示す第２の動作波形図である。
【図５】実施の形態１に従う電流供給回路における補償モードの素子特性補償動作を説明する概念図である。
【図６】実施の形態２に従うデータ電流供給回路の構成を示す回路図である。
【図７】実施の形態２に従う画素の構成を説明する回路図である。
【図８】実施の形態３に従うＥＬ表示装置の構成を説明する回路図である。
【図９】図８に示された基準電流調整回路の構成を説明する回路図である。
【図１０】図９に示された選択回路の動作を説明するための概念図である。
【図１１】従来の技術に従う電流プログラム型画素回路の構成を説明する回路図である。
【図１２】電流プログラム型画素回路に対して表示輝度に応じたデータ電流を供給するための従来の技術に従う電流供給回路の構成を示す回路図である。
【符号の説明】
１ ＥＬ表示装置、５，５＃ 画素、６ 表示単位、７ 垂直走査回路、８ 水平走査回路、９ データ電圧線、１０，１０＃ データ電流部、１０ａ，１０ｂ，１０＃ａ、１０＃ｂ 電流供給回路、１２ 基準電流供給回路、１３Ｒ，１３Ｂ，１３Ｇ 基準電流配線、１４ 電圧供給線、１５，１６ 素子特性線、３０ 基準電流調整回路、４１〜４４ データ電流範囲、Ｃ１ａ，Ｃ１ｂ，Ｃ２１ａ，Ｃ２１ｂ 伝達キャパシタ、Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ２２ａ，Ｃ２３ａ，Ｃ２２ｂ，Ｃ２３ｂ 電圧保持キャパシタ、ＤＬ データ線、Ｉｄａｔ データ電流、Ｉｒｅｆ 基準電流、ＯＬＥＤ 有機発光ダイオード、ＰＤＣ，ＰＤＣ＃ 画素駆動回路、ＳＬ，／ＳＬ 走査線、Ｖｄｄ 電源電圧，Ｖｉｎｔ 初期電圧、Ｖｓｓ 所定電圧。
Claims (14)
- 入力電圧に応じた出力電流を信号線へ供給する電流供給回路であって、
前記出力電流を前記信号線へ供給するために設けられ、通過電流が制御ノードの電圧に応じて変化する電流駆動部と、
前記制御ノードの電圧を保持するための電圧保持部と、
入力ノードが所定の初期電圧に設定される第１の動作モードにおいて、前記電流駆動部に基準電流を通過させて、前記制御ノードを前記基準電流に対応する電圧に設定するための電流補償部と、
前記第１のモードの後に実行され、前記入力ノードが前記入力電圧の伝達を受ける第２の動作モードにおいて、前記第１および第２の動作モード間での前記入力ノードの電圧変化に応じて、前記制御ノードの電圧を変化させる入力伝達部とを備える、電流供給回路。 - 前記信号線は、少なくとも前記第２の動作モードにおいて、第１の電圧と電気的に結合され、
前記電流駆動部は、第２の電圧および第１のノードの間に電気的に結合されて、前記制御ノードと結合されたゲートを有する第１のトランジスタを有し、
前記電圧保持部は、前記制御ノードおよび前記第２の電圧の間に接続された第１の容量素子を有し、
前記電流補償部は、
前記第１のノードと前記基準電流を供給する配線との間に電気的に結合されて、前記第１の動作モードにおいてターンオンする第２のトランジスタと、
前記第１のノードおよび前記制御ノードの間に電気的に結合され、前記第１の動作モードにおいてターンオンする第３のトランジスタとを有し、
前記入力伝達部は、前記入力ノードおよび前記制御ノードの間に接続された第２の容量素子を有し、
前記電流供給回路は、
前記第１のノードおよび前記信号線の間に電気的に結合されて、少なくとも前記第２の動作モードにおいてターンオンする第４のトランジスタをさらに備える、請求項１に記載の電流供給回路。 - 前記第１の電圧は、正電圧であり、
前記第１、第２、第３および第４のトランジスタの各々は、ｎ型ポリシリコン薄膜トランジスタで形成される、請求項２に記載の電流供給回路。 - 前記第１の電圧は、接地電圧または負電圧であり、
前記第１、第２、第３および第４のトランジスタの各々は、ｐ型ポリシリコン薄膜トランジスタで形成される、請求項２に記載の電流供給回路。 - 前記出力電流は電流駆動型発光素子へ供給され、
前記入力電圧は、前記電流駆動型発光素子の表示輝度に対応したレベルに設定される、請求項１に記載の電流供給回路。 - 前記電流駆動部および前記信号線の間に設けられ、前記第２の動作モードにおいてオンするスイッチ部をさらに備え、
前記スイッチ部のオン期間において、前記入力ノードの電圧が所定期間前記初期電圧に維持された後に、前記入力電圧は前記入力ノードへ伝達される、請求項１に記載の電流供給回路。 - 行列状に配置され、各々が電流駆動型発光素子を有する複数の画素と、
前記複数の画素の行にそれぞれ対応して配置され、一定周期で順に選択される複数の走査線と、
前記複数の画素の列にそれぞれ対応して配置された複数のデータ線と、
各前記データ線に対応して配置され、それぞれが相補的に第１および第２の動作モードを実行して、前記複数の画素のうちの走査対象の画素での表示輝度に対応して設定されるデータ電圧に応じたデータ電流を対応するデータ線へ供給するための第１および第２の電流供給回路とを備え、
前記第１および第２の電流供給回路の各々は、
前記データ電流を前記対応するデータ線へ供給するために設けられ、通過電流が制御ノードの電圧に応じて変化する電流駆動部と、
前記制御ノードの電圧を保持するための第１の電圧保持部と、
前記第１の動作モードにおいて所定の初期電圧に設定されるとともに、前記第２の動作モードにおいて前記データ電圧が伝達される入力ノードと、
前記第１のモードにおいて、前記電流駆動部に基準電流を通過させて、前記制御ノードを前記基準電流に対応する電圧に設定するための電流補償部と、
前記第２のモードにおいて、前記第１および第２の動作モード間での前記入力ノードの電圧変化に応じて、前記制御ノードの電圧を変化させる入力伝達部とを含み、
各前記画素は、対応する走査線の活性化期間において対応するデータ線によって伝達された前記データ電流に応じた電流を前記電流駆動型発光素子へ供給するとともに、前記対応する走査線の非活性化期間においても、前記データ電流に応じた電流を前記電流駆動型発光素子へ継続的に供給するための駆動回路を含む、エレクトロルミネッセンス表示装置。 - 前記データ電圧は、前記表示輝度に対応するデータ電流の設定値と前記基準電流との差に応じて設定される、請求項７に記載のエレクトロルミネッセンス表示装置。
- 前記駆動回路は、前記第２の動作モードにおいて、前記対応するデータ線を第１の電圧と電気的に結合し、
前記電流駆動部は、第２の電圧および第１のノードの間に電気的に結合されて、前記制御ノードと結合されたゲートを有する第１のトランジスタを有し、
前記第１の電圧保持部は、前記制御ノードおよび前記第２の電圧の間に接続された第１の容量素子を有し、
前記電流補償部は、
前記第１のノードと前記基準電流を供給する配線との間に電気的に結合されて、前記第１の動作モードにおいてターンオンする第２のトランジスタと、
前記第１のノードおよび前記制御ノードの間に電気的に結合され、前記第１の動作モードにおいてターンオンする第３のトランジスタとを有し、
前記入力伝達部は、前記入力ノードおよび前記制御ノードの間に接続された第２の容量素子を有し、
前記第１および第２の電流供給回路の各々は、前記第１のノードおよび前記対応するデータ線の間に電気的に結合されて、少なくとも前記第２の動作モードにおいてターンオンする第４のトランジスタをさらに含む、請求項７に記載のエレクトロルミネッセンス表示装置。 - 前記第１および第２の電流供給回路の各々は、
前記データ電圧をデータノードに保持するための第２の電圧保持部と、
前記第１の動作モードにおいて前記データノードおよび前記入力ノードの間を切離すとともに、前記第２の動作モードにおいて前記データノードおよび前記入力ノードの間を接続するスイッチ回路とをさらに含み、
前記第１および第２の電流供給回路の各々において、前記データノードは、前記第１の動作モードにおいて、以降に走査対象となる画素に対応するデータ電圧を伝達される、請求項７に記載のエレクトロルミネッセンス表示装置。 - 前記第１および第２の電流供給回路において、前記第１および第２の動作モードは、前記複数の走査線の選択対象の切換わりに対応して切換えられる、請求項１０に記載のエレクトロルミネッセンス表示装置。
- 前記表示輝度に対応するデータ電流の設定値に応じて、前記基準電流のレベルを調整するための基準電流調整部をさらに備える、請求項７に記載のエレクトロルミネッセンス表示装置。
- 前記基準電流調整部は、予め用意された複数の電流レベルのうちの１つを選択的に前記基準電流として出力する、請求項１２に記載のエレクトロルミネッセンス表示装置。
- 前記データ電流供給回路は、前記電流駆動部および前記対応するデータ線の間に設けられ、前記第２の動作モードにおいてオンするスイッチ部をさらに含み、
前記スイッチ部のオン期間において、前記入力ノードの電圧が所定期間前記初期電圧に維持された後に、前記入力電圧は前記入力ノードへ伝達される、請求項７に記載のエレクトロルミネッセンス表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002182868A JP3875594B2 (ja) | 2002-06-24 | 2002-06-24 | 電流供給回路およびそれを備えたエレクトロルミネッセンス表示装置 |
| US10/601,876 US7079094B2 (en) | 2002-06-24 | 2003-06-24 | Current supply circuit and display apparatus including the same |
| CNB031487068A CN1290072C (zh) | 2002-06-24 | 2003-06-24 | 电流供给电路和具备该电路的显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002182868A JP3875594B2 (ja) | 2002-06-24 | 2002-06-24 | 電流供給回路およびそれを備えたエレクトロルミネッセンス表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004029219A true JP2004029219A (ja) | 2004-01-29 |
| JP2004029219A5 JP2004029219A5 (ja) | 2005-07-21 |
| JP3875594B2 JP3875594B2 (ja) | 2007-01-31 |
Family
ID=29996665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002182868A Expired - Fee Related JP3875594B2 (ja) | 2002-06-24 | 2002-06-24 | 電流供給回路およびそれを備えたエレクトロルミネッセンス表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7079094B2 (ja) |
| JP (1) | JP3875594B2 (ja) |
| CN (1) | CN1290072C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006017967A (ja) * | 2004-06-30 | 2006-01-19 | Eastman Kodak Co | アクティブマトリクス型表示装置 |
| CN108281113A (zh) * | 2018-02-06 | 2018-07-13 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI273539B (en) * | 2001-11-29 | 2007-02-11 | Semiconductor Energy Lab | Display device and display system using the same |
| JP4346350B2 (ja) * | 2003-05-28 | 2009-10-21 | 三菱電機株式会社 | 表示装置 |
| KR100536235B1 (ko) * | 2003-11-24 | 2005-12-12 | 삼성에스디아이 주식회사 | 화상 표시 장치 및 그 구동 방법 |
| JP4111128B2 (ja) * | 2003-11-28 | 2008-07-02 | カシオ計算機株式会社 | 表示駆動装置及び表示装置並びにその駆動制御方法 |
| GB0400216D0 (en) * | 2004-01-07 | 2004-02-11 | Koninkl Philips Electronics Nv | Electroluminescent display devices |
| CA2472671A1 (en) * | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
| US9799246B2 (en) | 2011-05-20 | 2017-10-24 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US7619597B2 (en) * | 2004-12-15 | 2009-11-17 | Ignis Innovation Inc. | Method and system for programming, calibrating and driving a light emitting device display |
| US10013907B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| KR101152119B1 (ko) * | 2005-02-07 | 2012-06-15 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
| WO2006102803A1 (fr) * | 2005-03-30 | 2006-10-05 | Peihua Zhou | Procede et dispositif pour la commande d’un affichage publicitaire a l’aide d’un modulateur de lumiere |
| US10089921B2 (en) | 2010-02-04 | 2018-10-02 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| JP2014173842A (ja) * | 2013-03-05 | 2014-09-22 | Canon Inc | 発光素子駆動装置、その制御方法、光学式エンコーダ、およびカメラ |
| KR102219091B1 (ko) * | 2014-12-31 | 2021-02-24 | 엘지디스플레이 주식회사 | 표시장치 |
| CA2900170A1 (en) | 2015-08-07 | 2017-02-07 | Gholamreza Chaji | Calibration of pixel based on improved reference values |
| CN107369410B (zh) * | 2017-08-31 | 2023-11-21 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示装置 |
| CN112927660B (zh) * | 2021-02-09 | 2022-12-06 | 重庆京东方光电科技有限公司 | 一种驱动电路及其驱动方法、显示面板 |
| CN114898708B (zh) * | 2022-04-27 | 2023-11-28 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其显示方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3311246B2 (ja) * | 1995-08-23 | 2002-08-05 | キヤノン株式会社 | 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法 |
| US5719589A (en) * | 1996-01-11 | 1998-02-17 | Motorola, Inc. | Organic light emitting diode array drive apparatus |
| JP3765918B2 (ja) * | 1997-11-10 | 2006-04-12 | パイオニア株式会社 | 発光ディスプレイ及びその駆動方法 |
| JP4081852B2 (ja) * | 1998-04-30 | 2008-04-30 | ソニー株式会社 | 有機ｅｌ素子のマトリクス駆動方法及び有機ｅｌ素子のマトリクス駆動装置 |
| JP3613451B2 (ja) * | 1999-07-27 | 2005-01-26 | パイオニア株式会社 | 多色発光表示パネルの駆動装置及び駆動方法 |
| JP2001143867A (ja) * | 1999-11-18 | 2001-05-25 | Nec Corp | 有機ｅｌ駆動回路 |
| US6414661B1 (en) * | 2000-02-22 | 2002-07-02 | Sarnoff Corporation | Method and apparatus for calibrating display devices and automatically compensating for loss in their efficiency over time |
| US6963321B2 (en) * | 2001-05-09 | 2005-11-08 | Clare Micronix Integrated Systems, Inc. | Method of providing pulse amplitude modulation for OLED display drivers |
| JP3752596B2 (ja) * | 2001-11-16 | 2006-03-08 | 日本精機株式会社 | 有機ｅｌパネルの駆動回路 |
-
2002
- 2002-06-24 JP JP2002182868A patent/JP3875594B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-24 CN CNB031487068A patent/CN1290072C/zh not_active Expired - Fee Related
- 2003-06-24 US US10/601,876 patent/US7079094B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006017967A (ja) * | 2004-06-30 | 2006-01-19 | Eastman Kodak Co | アクティブマトリクス型表示装置 |
| CN108281113A (zh) * | 2018-02-06 | 2018-07-13 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
| US10748489B2 (en) | 2018-02-06 | 2020-08-18 | Boe Technology Group Co., Ltd. | Pixel driving circuit and driving method thereof, and display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3875594B2 (ja) | 2007-01-31 |
| US20040036457A1 (en) | 2004-02-26 |
| CN1290072C (zh) | 2006-12-13 |
| US7079094B2 (en) | 2006-07-18 |
| CN1469337A (zh) | 2004-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3875594B2 (ja) | 電流供給回路およびそれを備えたエレクトロルミネッセンス表示装置 | |
| US9990883B2 (en) | Organic light emitting display and driving method thereof | |
| JP4398413B2 (ja) | スレッショルド電圧の補償を備えた画素駆動回路 | |
| US7570257B2 (en) | Display device and method for driving display device | |
| US7397447B2 (en) | Circuit in light emitting display | |
| US8462087B2 (en) | Organic light emitting diode display | |
| CN111326100B (zh) | 电致发光显示装置 | |
| KR20140071600A (ko) | 화소 회로와 그 구동 방법 및 이를 이용한 유기발광표시장치 | |
| JP2005099712A (ja) | 表示装置の駆動回路および表示装置 | |
| US11158257B2 (en) | Display device and driving method for same | |
| JP2014219521A (ja) | 画素回路及びその駆動方法 | |
| US20240046884A1 (en) | Gate driving circuit and electroluminescent display device using the same | |
| KR20130074567A (ko) | 발광제어 드라이버 및 그를 포함한 유기발광 표시장치 | |
| JP2010054788A (ja) | Ｅｌ表示装置 | |
| US11302266B2 (en) | Organic light emitting diode display device | |
| JP4958392B2 (ja) | 表示装置 | |
| KR102066096B1 (ko) | 유기 발광 다이오드 표시장치와 그 구동방법 | |
| US20080191968A1 (en) | Active matrix display device | |
| KR100541829B1 (ko) | 액티브 매트릭스 ｏｌｅｄ에 대한 전류 구동 장치 및 방법 | |
| JP4628688B2 (ja) | 表示装置およびその駆動回路 | |
| JP3884998B2 (ja) | 電流供給回路およびそれを備えたエレクトロルミネッセンス表示装置 | |
| JP4915194B2 (ja) | 表示装置 | |
| EP1776690A1 (en) | Display device with current driving | |
| KR100629177B1 (ko) | 유기 전계발광 표시장치 | |
| US20240233633A1 (en) | Display device and method for driving same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041126 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061026 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |