JP2004015422A - 入力信号処理回路 - Google Patents

入力信号処理回路 Download PDF

Info

Publication number
JP2004015422A
JP2004015422A JP2002166067A JP2002166067A JP2004015422A JP 2004015422 A JP2004015422 A JP 2004015422A JP 2002166067 A JP2002166067 A JP 2002166067A JP 2002166067 A JP2002166067 A JP 2002166067A JP 2004015422 A JP2004015422 A JP 2004015422A
Authority
JP
Japan
Prior art keywords
digital
input
input signal
analog
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002166067A
Other languages
English (en)
Other versions
JP3929832B2 (ja
Inventor
Kiyoshi Masuda
増田 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002166067A priority Critical patent/JP3929832B2/ja
Publication of JP2004015422A publication Critical patent/JP2004015422A/ja
Application granted granted Critical
Publication of JP3929832B2 publication Critical patent/JP3929832B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Television Receiver Circuits (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

【課題】1または複数チャネルのアナログ入力と1または複数チャネルのデジタル入力との何れか1チャネルを選択し、レベル調整した後、電力増幅を行うデジタルアンプ12へ出力する入力信号処理回路11において、入力の多チャネル化に対して、コストを抑制する。
【解決手段】コントロール回路15によるアナログスイッチSW1,SW2の連動制御によって、アナログ入力信号は電子ボリウムVRで直接振幅調整を行った後、前記デジタルアンプ12のアナログ入力端Aへ出力し、これに対して、デジタル入力信号はスイッチング用のアナログスイッチSW3に与え、そのスイッチSW3でスイッチングされるDC電圧を前記電子ボリウムVRで調整し、スイッチングされたDC電圧を前記デジタルアンプ12のデジタル入力端Dへ出力する。したがって、電子ボリウムVRを共用し、コストを抑制することができる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、オーディオ機器、テレビジョン受信機、パーソナルコンピュータなどの特に音声信号を増幅して出力する装置で好適に実施され、高効率なデジタルアンプを用いた前記音声信号の増幅を実現するにあたって、アナログ信号とデジタル信号との両方の信号が入力され、その何れかを選択し、さらに振幅レベルを調整した後、前記デジタルアンプへ出力する入力信号処理回路に関する。
【0002】
【従来の技術】
前記オーディオ機器などでは、マルチメディア化によって、アナログだけでなく、デジタルも含めた多くの音声信号源(入力ソース)が接続されるようになってきており、またDVDなどの記録媒体や、デジタル衛星放送などの伝送媒体の変化によって、多チャネル化が進んでいる。一方、前記音声信号を増幅するパワーアンプには、半導体技術の進歩によって、デジタルアンプ(いわゆるD級アンプ)が、その忠実度が向上し、また低コストで作成できるようになり、元来の高効率の利点と合わせて、採用が進んでいる。
【0003】
図8は、パワーアンプであるデジタルアンプ1に対して、前述のようにアナログ信号とデジタル信号との何れかを選択して、その振幅レベルを調整して出力するプリアンプとして機能する典型的な従来技術の入力信号処理回路2を備えて構成されるオーディオ装置のブロック図である。この図8の構成は、1チャネル当りの構成を示し、マルチチャネルの場合は、同様の構成がチャネル数分設けられることになる。
【0004】
アナログ入力信号は、電子ボリウムvr1において、直接その振幅レベルが調整された後、デジタルアンプ1のアナログ入力端Aへ出力される。一方、デジタル入力信号は、アナログスイッチswのスイッチング制御用に使用される。前記アナログスイッチswの一方の個別接点aには、図示しない低電圧電源からの予め定める基準DC電圧が、電子ボリウムvr2において所望振幅レベルに調整された後、入力されている。前記アナログスイッチswの他方の個別接点bには、GND電位が与えられる。したがって、前記デジタル入力信号に応答した該アナログスイッチswのスイッチングによって、共通接点cからは、前記振幅調整されたDC電圧と、GND電位との何れかが出力され、前記デジタルアンプ1のデジタル入力端D1に入力される。
【0005】
前記デジタルアンプ1は、たとえばΔΣ変調による1ビット信号を用いた1ビットアンプなどで実現され、前記デジタル入力端D1から入力された信号はΔΣ変調された後、その信号に応答して、予め定める電源電圧がスイッチングされてデジタル増幅され、また前記アナログ入力端Aから入力された信号は前記ΔΣ変調によって1ビット信号に変換された後、前記電源電圧のスイッチングに使用され、デジタル増幅される。前記デジタルアンプ1からは、たとえば前記電源電圧とGNDレベルとの間で切換わる1ビット信号が出力され、該信号はローパスフィルタ3を通過することでアナログ信号に復調され、スピーカ4によって音響化される。
【0006】
前記電子ボリウムvr1,vr2は、マイクロコンピュータなどで実現されるコントロール回路5によってその減衰量が制御される。前記デジタルアンプ1としては、信号の性質が劣るものの、コスト的に有利なPWM信号を用いるアンプなどでもよい。
【0007】
【発明が解決しようとする課題】
上述のような入力信号処理回路2およびデジタルアンプ1を搭載するオーディオ機器では、従来の2チャネルのステレオ再生から、前述のようなDVDなどの記録媒体や、デジタル衛星放送などの伝送媒体の多チャネル化に伴い、それを再生するために、5.1チャネル再生や、7.1チャネル再生などのように多チャネル化が要求されてきている。このため、各チャネル当りの構成の小型、低コスト化の要求が高まってきている。しかしながら、上述の図8のようなチャネル当りの構成を用いて、そのまま多チャネル化してしまうと、コスト的にも非常に高くつくばかりでなく、回路構成も非常に複雑になってしまう。このため、低価格で普及率の高いゼネラルオーディオの分野では、入力からデジタルアンプ1の出力までフル1ビット構成の1ビットアンプを採用することができない。
【0008】
この点について具体的に説明すると、電子ボリウムvr2にはDC電圧を入力するので、アナログ信号入力時に1ビット信号系で発生するノイズの飛込みを抑えるため、また多チャネルのコントロールとなった場合、電子ボリウム内で1ビット信号が結合してしまい、性能確保が困難であることから、各チャネル毎に、アナログ信号用とデジタル信号入力用(DC電圧)とに別々の電子ボリウムvr1,vr2を設け、お互いの影響を避けている。
【0009】
したがって、モノラルアンプでは図8で示すように、アナログ1チャネルおよびデジタル1チャネルの計2チャネル分、ステレオアンプではアナログ2チャネルおよびデジタル2チャネルの計4チャネル分、5.1チャネルアンプではアナログ6チャネルおよびデジタル6チャネルの計12チャネル分の電子ボリウムが必要になる。また、前記デジタル入力信号を差動の信号で取扱う場合、モノラルアンプではアナログ1チャネルおよび差動のデジタル2チャネルの計3チャネル分、ステレオアンプではアナログ2チャネルおよび差動のデジタル4チャネルの計6チャネル分、5.1チャネルアンプではアナログ6チャネルおよび差動のデジタル12チャネルの計18チャネル分の電子ボリウムが必要になる。
【0010】
一方、前記デジタル入力信号を直接電子ボリウムに入力し、振幅レベルを調整すれば、前記アナログ入力信号用の電子ボリウムvr1を、このデジタル入力信号に共用することが可能なように思われる。しかしながら、アナログ入力信号の周波数帯域がDC〜20kHz程度であるのに対して、前記1ビット信号のサンプリング周波数は、2.8MHzや5.6MHzと非常に高く、たとえば抵抗ラダータイプの安価な電子ボリウムでは、矩形波の波形が崩れてしまい、使用することができないという問題がある。
【0011】
これに対して、従来のアナログボリウムを使用すると、ギャングエラーが発生し、前記多チャネルの入力信号間のレベル差を細かく調整することができないという新たな問題が生じる。たとえば、ドルビーデジタル等のサラウンドのコントロールにあたっては、前記レベル差は0.1dBの規格内に抑え込む必要があり、前記アナログボリウムでこの規格を満足することは、極めて困難である。
【0012】
前記ギャングエラーとは、たとえばロータリー式のアナログボリウムを例にすると、本来、同じ回転角である場合、各チャネル間の抵抗値が等しくなるべきところ、印刷抵抗のズレや抵抗体の取付け誤差などに起因して、そのようにならない現象を言う。これによって、各チャネル間のレベル差がバラバラになってしまい、音のバランスを崩してしまう。なお、この現象は、電子ボリウムにおいても、該電子ボリウムの集積回路の内部素子のバラツキによって、幾分は発生する。しかしながら、電子ボリウムでは、前記ロータリー式のアナログボリウム程、抵抗値のバラツキは発生せず、前記ドルビーデジタルの規格値に抑えることは可能である。
【0013】
また、リモコン操作でボリウム調整を行おうとすると、前記電子ボリウムでは、リモコン受信信号に応じて、前記コントロール回路5がラダー抵抗を選択するスイッチを選択的にONすることで実現可能であるのに対して、アナログボリウムでは、モータで該アナログボリウムの回転角度などを調整しなければならず、コストやスペースなどのことを考慮すると、現実的ではない。
【0014】
本発明の目的は、1または複数チャネルのアナログ入力と1または複数チャネルのデジタル入力との何れか1チャネルを選択し、レベル調整した後、電力増幅を行うデジタルアンプへ出力するにあたって、入力の多チャネル化に対して、コストを抑制することができる入力信号処理回路を提供することである。
【0015】
【課題を解決するための手段】
本発明の入力信号処理回路は、1または複数チャネルのアナログ入力と1または複数チャネルのデジタル入力との何れか1チャネルを選択し、レベル調整手段によって信号レベルを調整した後、電力増幅を行うデジタルアンプへ出力するようにした入力信号処理回路において、前記アナログ入力時には該アナログ入力信号を前記レベル調整手段を介して前記デジタルアンプへ出力するようにし、前記デジタル入力時には、前記レベル調整手段には予め定めるDC電圧を入力し、該レベル調整手段で調整されたDC電圧を前記デジタル入力信号に応答してスイッチングを行うスイッチング手段を介して前記デジタルアンプへ出力することを特徴とする。
【0016】
上記の構成によれば、オーディオ用のプリアンプなどのように、複数チャネルの入力を選択して、かつその信号レベルを調整した後、アンプへ出力するようにした入力信号処理回路において、前記アンプを、ΔΣ変調やPWM変調されたデジタル信号で高効率に電力増幅を行うデジタルアンプとする場合、アナログ入力信号はレベル調整手段で振幅調整が行われた後、前記デジタルアンプのアナログ入力へ出力され、さらに前記ΔΣ変調やPWM変調されてデジタル信号に変換された後、電力増幅され、これに対して、既に前記ΔΣ変調やPWM変調されているデジタル入力信号に対しては、そのデジタル入力信号はスイッチング手段に与えられ、該スイッチング手段でスイッチングされるDC電圧が前記レベル調整手段で振幅調整が行われ、スイッチングされた後に前記デジタルアンプのデジタル入力へ出力され、電力増幅される。
【0017】
ここで、周波数の高いデジタル入力信号は、いわゆる抵抗ラダー方式の電子ボリウムなどで実現されるレベル調整手段の周波数特性から、直接振幅調整を行うことができず、上記のようにレベル調整手段で所望振幅レベルに調整されたDC電圧を該デジタル入力信号に応答してスイッチングすることで、前記振幅調整が実現される。そして従来では、前記アナログ入力信号とデジタル入力信号とに個別のレベル調整手段が設けられていたのに対して、本発明では、アナログ入力信号と、周波数特性的に問題のないデジタル用の基準DC電圧とに、前記レベル調整手段を共用する。
【0018】
したがって、たとえばオーディオ信号で、従来、モノラルアンプではアナログ1チャネルおよび差動のデジタル2チャネルの計3チャネル分、ステレオアンプではアナログ2チャネルおよびデジタル4チャネルの計6チャネル分、5.1チャネルアンプではアナログ6チャネルおよびデジタル12チャネルの計18チャネル分の電子ボリウムが必要であったのが、本発明では、前記のようにアナログおよびデジタル共用で、モノラルアンプでは1チャネル分、ステレオアンプでは2チャネル分、5.1チャネルアンプでは6チャネル分でよくなり、入力の多チャネル化に対して、コストを抑制することができる。
【0019】
これによって、ゼネラルオーディオの分野でも、入力から1ビットアンプ出力までフル1ビット構成の1ビットアンプの採用が可能になる。また、前記レベル調整手段の周波数特性としては、たとえば前記オーディオ信号では、DCから20kHz程度までの通過帯域を有している低コストの前記電子ボリウムを使用することができ、コストの削減とともに、リモコンでの制御も見込めるようになり、またマルチチャネル時の各チャネル間のレベル差を、たとえばドルビーデジタルの規格内に抑え込むことができる。
【0020】
また、本発明の入力信号処理回路は、1または複数チャネルのアナログ入力と1または複数チャネルのデジタル入力との何れか1チャネルを選択し、レベル調整手段によって信号レベルを調整した後、電力増幅を行うデジタルアンプへ出力するようにした入力信号処理回路において、アナログ入力信号と、予め定めるDC電圧との何れか一方を選択して出力する第1の選択手段と、前記第1の選択手段からの出力レベルを調整するレベル調整手段と、デジタル入力信号に応答してスイッチングを行い、その出力が前記デジタルアンプのデジタル入力端に与えられるスイッチング手段と、前記レベル調整手段からの出力を、前記デジタルアンプのアナログ入力端と、前記スイッチング手段との何れか一方に選択的に出力する第2の選択手段と、選択すべき入力チャネルに対応して、前記第1および第2の選択手段を相互に連動させて制御する制御手段とを含むことを特徴とする。
【0021】
上記の構成によれば、オーディオ用のプリアンプなどのように、複数チャネルの入力を選択して、かつその信号レベルを調整した後、アンプへ出力するようにした入力信号処理回路において、前記アンプを、ΔΣ変調やPWM変調されたデジタル信号で高効率に電力増幅を行うデジタルアンプとするにあたって、制御手段による第1および第2の選択手段の連動制御によって、アナログ入力信号は、直接レベル調整手段で振幅調整された後、前記デジタルアンプのアナログ入力へ出力され、電力増幅される。一方、既にΔΣ変調やPWM変調されているデジタル入力信号は、スイッチング手段のスイッチング制御用に与えられ、そのスイッチングされる基準DC電圧が、前記制御手段による第1および第2の選択手段の連動制御によって、レベル調整手段で振幅調整された後、前記スイッチング手段でスイッチングされ、その後にデジタルアンプのデジタル入力へ出力され、電力増幅される。
【0022】
したがって、いわゆる電子ボリウムなどで実現されるレベル調整手段には、アナログ入力信号と、周波数特性的に問題のないデジタル用の基準DC電圧とが入力され、該レベル調整手段を共用することができ、入力の多チャネル化に対して、コストを抑制することができる。
【0023】
さらにまた、本発明の入力信号処理回路は、前記レベル調整手段とスイッチング手段との間に、デジタル入力信号の“1”の最大繰返し時定数よりも長い時定数を有する時定数回路をさらに備えることを特徴とする。
【0024】
上記の構成によれば、前記レベル調整手段によって振幅調整されたスイッチング用の基準DC電圧を、RC積分回路などで実現される時定数回路を介して前記スイッチング手段へ入力する。前記時定数回路は、デジタル入力信号の“1”の最大繰返し時定数よりも長い時定数に設定されている。
【0025】
したがって、前記デジタル入力信号に連続して“1”が続いても、デジタルアンプへ入力される信号の振幅を、前記レベル調整手段で調整されたDC電圧に維持することができ、デジタル波形歪の発生を抑えることができる。特に、ディファレンシャル回路構成の時、安定度を飛躍的に向上することができる。また、入力信号がオーディオ信号の場合には、前記レベル調整手段のステップ応答時の異音を防止することもできる。
【0026】
また、本発明の入力信号処理回路では、前記スイッチング手段は、前記デジタル入力信号に応答して、前記レベル調整手段で調整されたDC電圧とGND電位との間でスイッチングを行い、前記アナログ入力時には、前記GND電位に保持されることを特徴とする。
【0027】
上記の構成によれば、アナログ入力時にスイッチング手段を強制的にGND電位に切換えることで、アナログ入力信号ラインに侵入するデジタル入力信号やクロックの高周波成分などのノイズを低減し、デジタルアンプの該アナログ入力時の性能、特にSN比を大幅に改善することができる。
【0028】
さらにまた、本発明の入力信号処理回路は、デジタル入力時に、前記デジタルアンプのアナログ入力端をGND電位とする短絡手段をさらに備えることを特徴とする。
【0029】
上記の構成によれば、デジタル入力時に、短絡手段によって、デジタルアンプのアナログ入力端を強制的にGND電位に切換えることで、デジタル入力信号がアナログ入力信号ラインに侵入して該デジタルアンプ内で結合し、ボリウム最大値付近で発生するノイズを除去することができる。
【0030】
【発明の実施の形態】
本発明の実施の第1の形態について、図1〜図3に基づいて説明すれば、以下のとおりである。
【0031】
図1は、本発明の実施の第1の形態の入力信号処理回路11を備えるオーディオ装置のブロック図である。このオーディオ装置は、大略的に、プリアンプとして機能する本発明の入力信号処理回路11において、アナログ信号と1ビットデジタル信号との何れかを選択し、さらにその振幅レベルを調整して、パワーアンプであるデジタルアンプ12へ出力し、該デジタルアンプ12で電力増幅した後、ローパスフィルタ13を介してスピーカ14に与え、音響化するものである。この図1の構成は、1チャネル当りの構成を示し、マルチチャネルの場合は、同様の構成がチャネル数分設けられることになる。また、入力される信号自体(音響信号源)も、前記アナログとデジタルとの少なくとも一方で、複数チャネル設けられていてもよい。
【0032】
アナログ入力信号は、アナログスイッチSW1を介して電子ボリウムVRに入力され、直接その振幅レベルが調整された後、アナログスイッチSW2を介してデジタルアンプ12のアナログ入力端Aへ出力される。一方、デジタル入力信号は、アナログスイッチSW3のスイッチング制御用に使用される。
【0033】
前記アナログスイッチSW1において、一方の個別接点a1には図示しない低電圧電源回路からの充分に安定した予め定める基準DC電圧が入力されており、他方の個別接点b1には前記アナログ入力信号が入力されており、共通接点c1からの出力が、前記電子ボリウムVRに入力される。前記電子ボリウムVRからの出力は、前記アナログスイッチSW2の共通接点c2に入力され、このアナログスイッチSW2において、一方の個別接点a2からの出力は前記アナログスイッチSW3の一方の個別接点a3に入力され、他方の個別接点b2からの出力は前記デジタルアンプ12のアナログ入力端Aに入力される。
【0034】
こうして、前記基準DC電圧とアナログ入力信号とに電子ボリウムVRを共用しても、DC成分に重畳されるモレ電流、電源のリップル成分などの低い周波数のノイズが、アナログモード時にデジタルアンプ12のアナログ入力端Aに入力されることはない。また、前記電子ボリウムVRなどのアナログ信号回路と、前記図示しない低電圧電源回路と、前記アナログスイッチSW3などの1ビット信号回路とは、それぞれ隔離されており、またパターンが平行にならないように形成されている。
【0035】
前記アナログスイッチSW3において、他方の個別接点b3にはGND電位が与えられ、共通接点c3からの出力は前記デジタルアンプ12のデジタル入力端D1に入力される。したがって、前記デジタル入力信号に応答した該アナログスイッチSW3のスイッチングによって、共通接点c3からは、前記振幅調整されたDC電圧と、GND電位との何れかが出力され、前記デジタルアンプ1のデジタル入力端D1に入力される。
【0036】
前記電子ボリウムVRは、マイクロコンピュータなどで実現されるコントロール回路15によってその減衰量が制御される。また、前記アナログスイッチSW1,SW2は、このコントロール回路15によって相互に連動して制御され、共通接点c1,c2は、アナログモードに設定されているときには個別接点b1,b2に接続され、デジタルモードに設定されているときには個別接点a1,a2に接続される。
【0037】
前記デジタルアンプ12は、ΔΣ変調による1ビット信号を用いた1ビットアンプで実現され、シングルエンドの前記デジタル入力端D1から入力された信号は、ΔΣ変調された後、その信号に応答して、予め定める電源電圧がスイッチングされてデジタル増幅され、またシングルエンドの前記アナログ入力端Aから入力された信号は、前記ΔΣ変調によって1ビット信号に変換された後、前記電源電圧のスイッチングに使用され、デジタル増幅される。このデジタルアンプ12からは、たとえば前記電源電圧とGNDレベルとの間で切換わる1ビット信号Oaが出力され、該信号Oaはローパスフィルタ13を通過することでアナログ信号に復調され、スピーカ4によって音響化される。こうして、デジタルアンプ12を用いて、所望の音量で音響再生を行うことができる。
【0038】
前記デジタルアンプ12としては、信号の性質が少し劣るものの、コスト的に有利なPWM信号を用いるアンプなどでもよい。すなわち、スイッチング周波数が数100kHzオーダのPWM信号生成回路は、数MHzオーダの1ビット信号生成回路に比べてコスト的に安く、製品の低コスト化が図れるので、前記1ビット信号はハイエンドオーディオの分野に好適であり、このPWM信号はゼネラルオーディオの分野に好適である。
【0039】
図2は、前記電子ボリウムVRの一構成例を示す電気回路図である。この電子ボリウムVRは、たとえば三菱電気社製の音量制御用サウンドコントローラLSIであるM62447SPなどで実現される抵抗ラダータイプの電子ボリウムであり、相互に直列に接続された抵抗素子r1,r2,…,rnと、その各端子の電圧を取出すアナログスイッチs1,s2,…,sn,sn+1とを備えて構成される。前記アナログスイッチSW1によって選択されたアナログ入力信号または基準DC電圧は初段の抵抗素子r1に入力され、前記コントロール回路15によってアナログスイッチs1,s2,…,sn+1の何れかが選択的にONされることによって、振幅レベルが調整された出力が導出される。
【0040】
ここで、前記電子ボリウムVRとしては、たとえば図3で示すように、オペアンプの帰還量を可変することで所望の振幅レベルに調整する帰還量可変型のアンプなどを使用することが考えられるけれども、前記基準DC電圧を調整するために、特に前記の抵抗ラダータイプが好ましい。上述のようにオーディオ信号に適用した場合、本発明では、電子ボリウムVRは、前記2.8MHzや5.6MHzの高速サンプリング周波数の矩形波の振幅レベルを直接調整するのではなく、そのような高周波はアナログスイッチSW3に受持たせ、高周波のデジタル入力信号のパターンと分離するので、該電子ボリウムVRはDC〜20kHz以上の通過帯域を有していればよく、前記抵抗ラダータイプの電子ボリウムで安価に実現することができる。
【0041】
以上のように、この入力信号処理回路11では、アナログ入力信号とデジタル入力信号との何れかを選択して、かつその振幅レベルを調整した後、デジタルアンプ12へ出力するにあたって、前記デジタル入力信号はアナログスイッチSW3に与え、そのアナログスイッチSW3でスイッチングされる基準DC電圧とアナログ入力信号とをアナログスイッチSW1,SW2で切換えて電子ボリウムVRで振幅調整を行うようにするので、前記アナログ入力信号と周波数特性的に問題のないデジタル用の基準DC電圧とに、前記電子ボリウムVRを共用することができる。したがって、従来、モノラルアンプではアナログ1チャネルおよびデジタル1チャネルの計2チャネル分、ステレオアンプではアナログ2チャネルおよびデジタル2チャネルの計4チャネル分、5.1チャネルアンプではアナログ6チャネルおよびデジタル6チャネルの計12チャネル分の電子ボリウムが必要であったのが、この入力信号処理回路11では、モノラルアンプでは1チャネル分、ステレオアンプでは2チャネル分、5.1チャネルアンプでは6チャネル分のように、チャネル数分でよくなり、入力の多チャネル化に対して、コストを抑制することができる。
【0042】
これによって、ゼネラルオーディオの分野でも、入力から1ビットアンプ出力までフル1ビット構成の1ビットアンプの採用が可能になる。また、前述のように、電子ボリウムVRの周波数特性としては、DC〜20kHz程度までの通過帯域を有している低コストの前記抵抗ラダータイプの電子ボリウムを使用することができ、コストの削減とともに、リモコンでの制御も見込めるようになり、またマルチチャネル時の各チャネル間のレベル差を、たとえばドルビーデジタルの規格である0.1dB内に抑え込むこともできる。
【0043】
本発明の実施の第2の形態について、図4に基づいて説明すれば、以下のとおりである。
【0044】
図4は、本発明の実施の第2の形態の入力信号処理回路21を備えるオーディオ装置のブロック図である。この入力信号処理回路21において、前述の入力信号処理回路11に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この入力信号処理回路21では、アナログスイッチSW3へのデジタル入力信号のラインに,アナログ入力時にそのスイッチング入力をGND電位に保持するアナログスイッチSW4が設けられ、またデジタルアンプ12のアナログ入力端Aへのラインに、デジタル入力時にそのアナログ入力端AをGND電位に保持するアナログスイッチSW5が設けられることである。また、前記アナログスイッチSW3への基準DC電圧のラインに、抵抗RおよびコンデンサCから成り、デジタル入力信号の“1”の最大繰返し時定数よりも長い時定数、すなわち、
RC時定数 > 入力信号の最大パルス長
の関係を有する時定数回路Tが設けられていることである。
【0045】
前記アナログスイッチSW4において、一方の個別接点a4には前記デジタル入力信号が与えられ、他方の個別接点b4にはGND電位が与えられ、共通接点c4からの出力は前記アナログスイッチSW3のスイッチング用に使用される。また、前記アナログスイッチSW5において、一方の個別接点a5にはGND電位が与えられ、他方の個別接点b5には前記アナログスイッチSW2の個別接点b2からの出力が与えられ、共通接点c5からの出力は前記デジタルアンプ12のアナログ入力端Aへ出力される。これらのアナログスイッチSW4、SW5も、前記アナログスイッチSW1〜SW3とともに、前記コントロール回路15によって、相互に連動して制御される。
【0046】
前記ΔΣ変調1ビット信号やPWM信号は、矩形波であり、高調波成分を含んでいるので、アナログモードでデジタルアンプ32を駆動させると、アナログラインにこの高調波成分がノイズとして侵入し、該アナログラインでのSN比に影響を与えてしまうのに対して、コントロール回路15がアナログモードを選択している場合には、前記デジタルアンプ32のデジタル入力端D1をアナログスイッチSW4によってGNDへ接続しておくことで、そのような不具合を防止することができる。特に、SN比を大幅に改善することができる。
【0047】
また、デジタルモード時には、デジタルアンプ32のアナログ入力端AをアナログスイッチSW5によってGNDへ接続しておくことで、前記高調波成分が侵入して該デジタルアンプ12内で結合し、ボリウム最大値付近でノイズが発生してしまうことを防止することができる。
【0048】
さらにまた、前記時定数回路Tによって、前記デジタル入力信号に連続して“1”が続いても、デジタルアンプ12へ入力される信号の振幅を、前記電子ボリウムVRによって振幅調整されたDC電圧に維持することができ、デジタル波形歪の発生を抑えることができる。また、デジタル入力信号がオーディオ信号の場合には、電子ボリウムVRのボリウム値がステップ状に急激に変化しても、急激なDC電圧の変化を排除し、クリック雑音の発生を防止することができる。
【0049】
本発明の実施の第3の形態について、図5および図6に基づいて説明すれば、以下のとおりである。
【0050】
図5は、本発明の実施の第3の形態の入力信号処理回路31を備えるオーディオ装置のブロック図である。この入力信号処理回路31において、前述の入力信号処理回路11,21に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この入力信号処理回路31では、デジタル入力信号のラインに、バッファB1およびインバータB2が設けられており、前記デジタル入力信号が差動の信号に変換されることである。これに対応して、前記アナログスイッチSW3は、一対のアナログスイッチSW31,SW32から成り、それぞれに対して時定数回路T1,T2が設けられ、またデジタルアンプ32は、ΔΣ変調による1ビット信号を用いた1ビットアンプで実現され、シングルエンドの前記アナログ入力端Aと、ディファレンシャルの1ビットデジタル入力端D1,D2とを備えている。
【0051】
前記時定数回路T1,T2は、抵抗R1,R2およびコンデンサC1,C2から成り、デジタル入力信号の“1”の最大繰返し時定数よりも長い時定数を有する。この時定数回路T1,T2には、前記アナログスイッチSW2の個別接点a2から出力される電子ボリウムVRからのDC電圧が共通に与えられる。前記アナログスイッチSW3と同様に、時定数回路T1,T2を介するDC電圧はアナログスイッチSW31,SW32の一方の個別接点a31,a32に与えられ、これらのアナログスイッチSW31,SW32の他方の個別接点b31,b32にはGND電位が与えられ、共通接点c31,c32からの出力は前記デジタルアンプ32のデジタル入力端D1,D2に入力される。
【0052】
前記バッファB1およびインバータB2によって、前記アナログスイッチSW31,SW32は相反動作を行い、これによってデジタル入力信号がハイレベルであるときには、デジタル入力端D1が前記電子ボリウムVRで電圧調整されたDC電圧となり、デジタル入力端D2がGND電位となり、デジタル入力信号がローレベルであるときには、デジタル入力端D2がDC電圧となり、デジタル入力端D1がGND電位となり、デジタル入力信号に対して、デジタル入力端D1が同相の入力となり、デジタル入力端D2が逆相の入力となる。デジタルアンプ32からの差動の1ビット信号Oa,Obは、ローパスフィルタ33を通過することでアナログ信号に復調され、スピーカ4によって音響化される。
【0053】
図6は、上述のように構成されるオーディオ装置のデジタル入力時の動作を説明するための波形図である。低電圧電源回路からの電圧Vの基準DC電圧は、前記電子ボリウムVRにおいてV1に減衰される。このDC電圧を、クロック信号に同期して入力されるデジタル入力信号に応答して、アナログスイッチSW31,SW32がスイッチングすることで、前記デジタルアンプ32のデジタル入力端D1,D2への入力が得られ、電圧増幅されて、出力の1ビット信号Oa,Obが得られる。
【0054】
このようにディファレンシャル回路構成の場合には、基準DC電圧に対して、ディファレンシャルのアナログスイッチSW31,SW32のそれぞれに時定数回路T1,T2を設けることで、安定度を飛躍的に向上することができる。また、ディファレンシャル回路構成の場合に、従来、モノラルアンプではアナログ1チャネルおよびデジタル2チャネルの計3チャネル分、ステレオアンプではアナログ2チャネルおよびデジタル4チャネルの計6チャネル分、5.1チャネルアンプではアナログ6チャネルおよびデジタル12チャネルの計18チャネル分の電子ボリウムが必要であったのが、この入力信号処理回路31でも、モノラルアンプでは1チャネル分、ステレオアンプでは2チャネル分、5.1チャネルアンプでは6チャネル分のように、チャネル数分でよくなり、電子ボリウムの削減効果が一層大きい。
【0055】
本発明の実施の第4の形態について、図7に基づいて説明すれば、以下のとおりである。
【0056】
図7は、本発明の実施の第4の形態の入力信号処理回路41を備えるオーディオ装置のブロック図である。この入力信号処理回路41において、前述の入力信号処理回路21,31に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この入力信号処理回路41では、前述のディファレンシャル回路構成の入力信号処理回路31の構成に加えて、前記入力信号処理回路21のアナログスイッチSW4,SW5が設けられていることである。
【0057】
本発明は、デジタルアンプを用いる構成に適用することができ、オーディオ信号に限らず、たとえば多チャネルの計測器用アンプなどでも実施することができる。
【0058】
【発明の効果】
本発明の入力信号処理回路は、以上のように、オーディオ用のプリアンプなどのように、複数チャネルの入力を選択して、かつその信号レベルを調整した後、アンプへ出力するようにした入力信号処理回路において、前記アンプを、ΔΣ変調やPWM変調されたデジタル信号で高効率に電力増幅を行うデジタルアンプとする場合、アナログ入力信号はレベル調整手段で直接振幅調整を行った後、前記デジタルアンプのアナログ入力へ出力し、これに対して、デジタル入力信号はスイッチング手段に与え、そのスイッチング手段でスイッチングされるDC電圧を前記レベル調整手段で調整し、スイッチングされたDC電圧を前記デジタルアンプのデジタル入力へ出力する。
【0059】
それゆえ、アナログ入力信号と、周波数特性的に問題のないデジタル用の基準DC電圧とに前記レベル調整手段をし、入力の多チャネル化に対して、コストを抑制することができる。これによって、ゼネラルオーディオの分野でも、入力から1ビットアンプ出力までフル1ビット構成の1ビットアンプの採用が可能になる。また、前記レベル調整手段の周波数特性としては、たとえば前記オーディオ信号では、DCから20kHz程度までの通過帯域を有している低コストの前記電子ボリウムを使用することができ、コストの削減とともに、リモコンでの制御も見込めるようになり、またマルチチャネル時の各チャネル間のレベル差を、たとえばドルビーデジタルの規格内に抑え込むこともできる。
【0060】
また、本発明の入力信号処理回路は、以上のように、オーディオ用のプリアンプなどのように、複数チャネルの入力を選択して、かつその信号レベルを調整した後、アンプへ出力するようにした入力信号処理回路において、前記アンプをデジタルアンプとするにあたって、制御手段による第1および第2の選択手段の連動制御によって、アナログ入力信号はレベル調整手段で直接振幅調整を行った後、前記デジタルアンプのアナログ入力へ出力し、これに対して、デジタル入力信号はスイッチング手段に与え、そのスイッチング手段でスイッチングされるDC電圧を前記レベル調整手段で調整し、スイッチングされたDC電圧を前記デジタルアンプのデジタル入力へ出力する。
【0061】
それゆえ、いわゆる電子ボリウムなどで実現されるレベル調整手段には、アナログ入力信号と、周波数特性的に問題のないデジタル用の基準DC電圧とが入力され、該レベル調整手段を共用することができ、入力の多チャネル化に対して、コストを抑制することができる。
【0062】
さらにまた、本発明の入力信号処理回路は、以上のように、前記レベル調整手段によって振幅調整されたスイッチング用の基準DC電圧を、RC積分回路などで実現され、デジタル入力信号の“1”の最大繰返し時定数よりも長い時定数に設定されている時定数回路を介して前記スイッチング手段へ入力する。
【0063】
それゆえ、前記デジタル入力信号に連続して“1”が続いても、デジタルアンプへ入力される信号の振幅を、前記レベル調整手段で調整されたDC電圧に維持することができ、デジタル波形歪の発生を抑えることができる。特に、ディファレンシャル回路構成の時、安定度を飛躍的に向上することができる。また、入力信号がオーディオ信号の場合には、前記レベル調整手段のステップ応答時の異音を防止することもできる。
【0064】
また、本発明の入力信号処理回路は、以上のようにアナログ入力時にスイッチング手段を強制的にGND電位に切換える。
【0065】
それゆえ、アナログ入力信号ラインに侵入するデジタル入力信号やクロックの高周波成分などのノイズを低減し、デジタルアンプの該アナログ入力時の性能、特にSN比を大幅に改善することができる。
【0066】
さらにまた、本発明の入力信号処理回路は、以上のように、デジタル入力時に、短絡手段によって、デジタルアンプのアナログ入力端を強制的にGND電位に切換える。
【0067】
それゆえ、デジタル入力信号がアナログ入力信号ラインに侵入して該デジタルアンプ内で結合し、ボリウム最大値付近で発生するノイズを除去することができる。
【図面の簡単な説明】
【図1】本発明の実施の第1の形態の入力信号処理回路を備えるオーディオ装置のブロック図である。
【図2】図1で示す入力信号処理回路における電子ボリウムの一構成例を示す電気回路図である。
【図3】電子ボリウムの他の例を示すブロック図である。
【図4】本発明の実施の第2の形態の入力信号処理回路を備えるオーディオ装置のブロック図である。
【図5】本発明の実施の第3の形態の入力信号処理回路を備えるオーディオ装置のブロック図である。
【図6】図5で示すオーディオ装置のデジタル入力時の動作を説明するための波形図である。
【図7】本発明の実施の第4の形態の入力信号処理回路を備えるオーディオ装置のブロック図である。
【図8】従来技術の入力信号処理回路を備えるオーディオ装置のブロック図である。
【符号の説明】
11,21,31,41  入力信号処理回路
12,32  デジタルアンプ
13,33  ローパスフィルタ
14  スピーカ
15  コントロール回路(制御手段)
B1  バッファ
B2  インバータ
C;C1,C2  コンデンサ
R;R1,R2  抵抗
r1,r2,…,rn  抵抗素子
s1,s2,…,sn,sn+1  アナログスイッチ
SW1  アナログスイッチ(第1の選択手段)
SW2  アナログスイッチ(第2の選択手段)
SW3;SW31,SW32  アナログスイッチ(スイッチング手段)
SW4  アナログスイッチ
SW5  アナログスイッチ(短絡手段)
T;T1,T2  時定数回路
VR  電子ボリウム(レベル調整手段)

Claims (5)

  1. 1または複数チャネルのアナログ入力と1または複数チャネルのデジタル入力との何れか1チャネルを選択し、レベル調整手段によって信号レベルを調整した後、電力増幅を行うデジタルアンプへ出力するようにした入力信号処理回路において、
    前記アナログ入力時には該アナログ入力信号を前記レベル調整手段を介して前記デジタルアンプへ出力するようにし、前記デジタル入力時には、前記レベル調整手段には予め定めるDC電圧を入力し、該レベル調整手段で調整されたDC電圧を前記デジタル入力信号に応答してスイッチングを行うスイッチング手段を介して前記デジタルアンプへ出力することを特徴とする入力信号処理回路。
  2. 1または複数チャネルのアナログ入力と1または複数チャネルのデジタル入力との何れか1チャネルを選択し、レベル調整手段によって信号レベルを調整した後、電力増幅を行うデジタルアンプへ出力するようにした入力信号処理回路において、
    アナログ入力信号と、予め定めるDC電圧との何れか一方を選択して出力する第1の選択手段と、
    前記第1の選択手段からの出力レベルを調整するレベル調整手段と、
    デジタル入力信号に応答してスイッチングを行い、その出力が前記デジタルアンプのデジタル入力端に与えられるスイッチング手段と、
    前記レベル調整手段からの出力を、前記デジタルアンプのアナログ入力端と、前記スイッチング手段との何れか一方に選択的に出力する第2の選択手段と、
    選択すべき入力チャネルに対応して、前記第1および第2の選択手段を相互に連動させて制御する制御手段とを含むことを特徴とする入力信号処理回路。
  3. 前記レベル調整手段とスイッチング手段との間に、デジタル入力信号の“1”の最大繰返し時定数よりも長い時定数を有する時定数回路をさらに備えることを特徴とする請求項1または2記載の入力信号処理回路。
  4. 前記スイッチング手段は、前記デジタル入力信号に応答して、前記レベル調整手段で調整されたDC電圧とGND電位との間でスイッチングを行い、前記アナログ入力時には、前記GND電位に保持されることを特徴とする請求項1または2記載の入力信号処理回路。
  5. デジタル入力時に、前記デジタルアンプのアナログ入力端をGND電位とする短絡手段をさらに備えることを特徴とする請求項1または2記載の入力信号処理回路。
JP2002166067A 2002-06-06 2002-06-06 入力信号処理回路 Expired - Fee Related JP3929832B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002166067A JP3929832B2 (ja) 2002-06-06 2002-06-06 入力信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002166067A JP3929832B2 (ja) 2002-06-06 2002-06-06 入力信号処理回路

Publications (2)

Publication Number Publication Date
JP2004015422A true JP2004015422A (ja) 2004-01-15
JP3929832B2 JP3929832B2 (ja) 2007-06-13

Family

ID=30433751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002166067A Expired - Fee Related JP3929832B2 (ja) 2002-06-06 2002-06-06 入力信号処理回路

Country Status (1)

Country Link
JP (1) JP3929832B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009060361A (ja) * 2007-08-31 2009-03-19 Oki Electric Ind Co Ltd D級増幅回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009060361A (ja) * 2007-08-31 2009-03-19 Oki Electric Ind Co Ltd D級増幅回路

Also Published As

Publication number Publication date
JP3929832B2 (ja) 2007-06-13

Similar Documents

Publication Publication Date Title
US10008994B2 (en) Audio amplifier system
US8238577B2 (en) Audio system with tone controller for use in a computer
US8081785B2 (en) High efficiency converter providing switching amplifier bias
JP5101957B2 (ja) 電子ボリウム装置およびそれを用いたオーディオ機器
US10873811B1 (en) Low-latency audio output with variable group delay
US8519877B1 (en) Low noise and low power arrangement for playing audio signals
US6529787B2 (en) Multimedia computer speaker system with bridge-coupled subwoofer
US20230097106A1 (en) Loop filter stabilization for class d amplifier
US10063249B2 (en) Audio circuit for suppressing DC shock noise
US10938363B2 (en) Audio circuit
JP4786605B2 (ja) 信号増幅回路およびそれを用いたオーディオシステム
JP2008048262A (ja) スイッチング増幅装置
JP2008206136A (ja) フィルタ回路およびそれを含むfm送信機、ならびにこれらを用いた電子機器
JP6018491B2 (ja) D/a変換回路、ゼロクロス点検出方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器
JP3929832B2 (ja) 入力信号処理回路
JP2714241B2 (ja) 増幅回路
US8054979B2 (en) Audio system for improving a signal to noise ratio
JP2009207095A (ja) オーディオ信号処理回路
WO2002095936A1 (fr) Amplificateur de sortie audio
US20230098492A1 (en) Pulse-width modulation audio amplifier having compensated regulation loop
US11438697B2 (en) Low-latency audio output with variable group delay
JP2005318120A (ja) オーディオ機器
Harris et al. Intelligent Class D Amplifier Controller Integrated Circuit as an Ingredient Technology for Multi-Channel Amplifier Modules of Greater than 50Watts/Channel
JP4381647B2 (ja) 多チャネル音響再生装置
WO2002095935A1 (fr) Amplificateur de sortie audio

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070213

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070307

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140316

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees