JP2004006680A - パルス幅の長いレーザーパルスを用いたアニール処理方法 - Google Patents

パルス幅の長いレーザーパルスを用いたアニール処理方法 Download PDF

Info

Publication number
JP2004006680A
JP2004006680A JP2003057091A JP2003057091A JP2004006680A JP 2004006680 A JP2004006680 A JP 2004006680A JP 2003057091 A JP2003057091 A JP 2003057091A JP 2003057091 A JP2003057091 A JP 2003057091A JP 2004006680 A JP2004006680 A JP 2004006680A
Authority
JP
Japan
Prior art keywords
long
irradiation time
laser pulse
pulse
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003057091A
Other languages
English (en)
Inventor
Yasuhiro Mitani
三谷　康弘
Masao Moriguchi
守口　正生
Apostolos T Voutsas
アポストロス　ティ．ヴートサス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2004006680A publication Critical patent/JP2004006680A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】パルス幅の長いレーザーパルスを用いて、基板上に形成される結晶の横方向成長を促進する。
【解決手段】本発明に係る方法は、ある厚みを有する半導体薄膜を使用すること、上記エネルギ密度を決定すること、及び上記パルス幅の伸長を決定することから構成され、レーザー光によって基板領域をアニール処理し、上記基板領域を冷却することにより上記基板領域を結晶化させ、上記基板領域において結晶の横方向成長を効果的に延ばすことにある。
上記半導体薄膜の厚みが約３００Åである場合、上記エネルギ密度は、４００から５００（ｍＪ／ｃｍ２）の範囲に決定される。この場合、上記パルス幅（パルス照射時間）は、７０から１２０（ｎｓ）の範囲に決定される。より好ましくは、上記パルス照射時間は、９０から１２０（ｎｓ）の範囲に決定され、最も好適には、上記パルス照射時間は、約１００（ｎｓ）程度である。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、主として薄膜トランジスタ（以下、「ＴＦＴ」という。）の製造に関わり、特に、パルス幅の長いレーザーパルスを用いたシリコン薄膜のアニール処理と結晶化の方法に関する。
【０００２】
【従来の技術】
多結晶化シリコン物質は、アクティブマトリクス（ＡＭ）基板の製造におけるポリシリコンＴＦＴの能動素子として用いられる。この基板は、ＡＭ液晶表示装置や、例えば、有機発光ダイオードなどの他の表示技術と組み合わせて使用することができる。
【０００３】
ポリシリコン薄膜は、主としてアモルファスシリコン薄膜の結晶化によって生成される。この工程は、上記アモルファスシリコン薄膜を適当な温度に保たれた炉内で、かなり長時間に及ぶアニール処理を行うことにより、固相結晶化法（以下、「ＳＰＣ法」という。）によって達成される。あるいは、レーザーアニール処理を用いることによっても、相転移を達成することができる（例えば、特許文献１を参照。）。
【０００４】
これら通常の結晶化の技術は、ある意味で、基板全域にわたって均質なポリシリコン薄膜を与える技術に応用されている。上記ＳＰＣ法では、６００℃のもと３０時間という長いアニール時間が必要とされる。一方、上記レーザーアニール法は、上記ＳＰＣ法よりも結晶化時間が短時間で済むため、処理量の点で大きな優位性を有する。
【０００５】
上記従来のレーザーアニール法を用いて結晶化されたポリシリコン物質は、多くの結晶粒子を含む。上記結晶粒子は、それぞれ結晶粒界によって取り巻かれている。上記結晶粒子の大きさは、概ね１μｍ程度である。しかしながら、一般的にＴＦＴのチャネル領域の長さは約２〜３０μｍ程度である。従って、上記ＴＦＴのチャネル領域内にいくつかの結晶粒界が含まれることは避けられない。これら結晶粒界は、電子ホールとして働き、ＴＦＴの性能特性と信頼性を低下させてしまう。
【０００６】
近年、上記結晶化技術において、順応性に富んだ新しいレーザーアニール技術が開発されてきている。この技術は、生成された薄膜の微細構造を様々に制御することができる。また、この技術は、非常に細いレーザー光を使用することにより、シリコン結晶の横方向成長を可能にし得る。このような細いレーザー光は、レーザー光を遮光マスクに通して照射し、この遮光マスクの形状をアニール処理される上記薄膜上に投影することにより生成される。この方法は、レーザー溶融横方向成長法（以下、「ＬＩＬａＣ法」という。）と呼ばれている。
【０００７】
図１は、従来技術であるＬＩＬａＣ法の工程を表した図面である。先ず、アモルファスシリコン薄膜に、およそ数ミクロン（例えば、３〜５μｍ）の幅を有する非常に細いレーザー光が照射される。このように細いレーザー光は、光源光を図２に示す空間部、あるいは開口部を有するマスクに照射して透過させ、上記アニール処理されたシリコン薄膜の表面に光線を投影させることにより生成される。
【０００８】
図２は、従来より通常用いられているレーザーアニール用マスクである。図１に戻って、１から４の一連の図は、シリコン長結晶の成長の様子を示している。ここでは、段階的な繰り返し作業が用いられている。２本の太線で表示されている整形されたレーザー光は、上記薄膜を照射し、その後上記マスクのスリット幅の半分より短い距離だけ進む。このようにゆっくりとしたレーザー光の進行の結果、前工程で形成されたポリシリコン薄膜の結晶種から、ポリシリコンの結晶粒子の横方向への成長が可能となる。これは帯融結晶化法や他の同様の工程における、横延び結晶と同質のものである。
【０００９】
その結果、上記結晶は、レーザー光の前進方向において、引っ張り方向に沿って非常な高品質を獲得することになる。この工程は、マスク上のそれぞれのスリットで同時に進行するため、上記基板上で上記マスクされて照射された領域の迅速な結晶化が可能となる。一度この領域が結晶化されると、上記基板は未処理の新たな位置に移動し、上記工程が繰り返される。
【００１０】
図３は、従来、上記光学的照射を可能にする装置と段階的反復操作を図示したものである。レーザー発振機から光学系を介して導かれたレーザー光は、レーザー光学系から導光路を経て、任意の開口パターンを有する遮光マスクが配置されたマスクステージを通り、基板ステージ上におかれた基板に照射される。結晶成長の処理量を稼ぐために、より長い横方向の結晶成長長さとより広いレーザー光の面積（パルス当たりのレーザー光の照射範囲）が求められる。
【００１１】
上記ＬＩＬａＣ法によって形成されたある種のポリシリコン結晶は、高度に周期的な微細構造を有する。その微細構造は、固有の幅を有する結晶帯が大傾角粒界によって分けられている。
【００１２】
結晶帯の内部において、しばしば発生する小傾角粒界は、結晶化工程の特定の要素に依存している。例えば、上記特定の要素とは、薄膜の厚さ、レーザー光のエネルギ密度、パルス幅等である。
【００１３】
このようなポリシリコン薄膜上に形成されたＴＦＴは、上記電気伝導される方向が結晶内の小傾角粒界に平行であれば、非常に優れた特徴を示す。
【００１４】
【特許文献１】
米国特許第６３２２６２５号明細書
【００１５】
【発明が解決しようとする課題】
仮に、基板の結晶化の性質をより等方的にすることができれば、より優れた電荷移動性を備えたＴＦＴを製造することができる。言い換えれば、ＴＦＴの性能は、上記レーザー光の走査軸に平行な方向である主結晶成長方向とＴＦＴチャネルとの間の角度に依存する。これは結晶領域内における小粒界の形態による。
【００１６】
また、結晶帯／結晶領域の際における大粒界の表面粗さは重要である。この表面粗さは、将来の応用にとって素子の外形を小型化するために欠くことのできないステップであるゲート絶縁膜の厚さの低減を妨げることになる。更に、これらすべての過程が管理できるものではない。
【００１７】
そのため、上記結晶領域とＴＦＴチャネルとの相対的な大きさによって、あるＴＦＴは、能動領域に粒界を含まないが、他のＴＦＴは、上記能動領域に少なくとも１つの粒界を含むことになる。特性の均一性が絶対的な性能よりも不可欠である点で、この種の不均一化は、ＴＦＴの重要な応用にとって大きな障害となる。
【００１８】
従って、上記ＬＩＬａＣ法を用いてＴＦＴの処理量を向上できれば有利である。また、上記ＬＩＬａＣ法を用いて結晶化領域における横方向成長長さ（ｌａｔｅｒａｌ　ｇｒｏｗｔｈ　ｌｅｎｇｔｈ　　以下、「ＬＧＬ」ともいう。）を延ばすことができれば有利である。更に、上記ＬＩＬａＣ法において上記レーザー光のエネルギをより効率的に利用できれば有利である。
【００１９】
本発明は、このような課題に鑑みなされたものである。
【００２０】
【課題を解決するための手段】
本発明は、レーザーパルスの幅と上記横方向成長率の最大値との間に見いだされた関係に立脚している。上記ＬＩＬａＣ法において、より高い処理量を達成するために、より長いＬＧＬとレーザー光のより広い照射範囲のいずれか、あるいはそれらの両方が求められる。一般的な傾向として、ＬＧＬは、上記レーザー光のエネルギ密度が増加するに伴って長くなる。上記エネルギ密度の最大値は、微結晶化と装置の最大レーザーエネルギによって制限される。
【００２１】
レーザー光のパルス幅の伸長は、レーザー光のエネルギ密度が適切に増大させられた場合に限り、それに伴う上記ＬＧＬの増大を引き起こすことができる。ある値のエネルギ密度にとって、上記パルス幅の伸長が必ずしもＬＧＬをより長くすることにはならない。この効果は、長時間の加熱により上記薄膜へ付加的に与えられるエネルギと、熱損失が増加する結果、上記システムから付加的に与えられる出力とのバランスから生じる。結局、これら２つの現象のバランスにより、上記薄膜が長時間溶融状態に保てるか否か、惹いては、結晶のより長い横方向成長を実現できるか否かが決定される。
【００２２】
上記エネルギ密度が高い状態において、上記基板に何らかの損傷が引き起こされる可能性がある。これ故、より長いＬＧＬの達成は、基板の損傷と汚染（異物混入）の可能性の両方またはいずれか１つとバランスを取らなければならない。
【００２３】
ある強度のエネルギ密度において、入力されるエネルギと基板からの熱損失とのバランスにより、厚い薄膜よりも薄い薄膜のほうがより長いＬＧＬを発現することができる。より厚いシリコン薄膜の場合、上記エネルギ密度をかなり増加させた場合に限り、より長いパルス幅を有するレーザーパルスは、より長いＬＧＬの実現を促進する。
【００２４】
しかし、上記の通り、あまりに高いエネルギ密度は、基板の健全性に悪影響を及ぼすおそれがある。それ故、より長いパルス幅の利点は、エネルギ密度の必要条件から切り離して見ることはできない。より高いエネルギ密度の必要条件は、２つの面に作用する。即ち、（ａ）処理量、つまり、与えられたレーザー出力により高いエネルギ密度が与えるために、より小さい照射範囲（照射面積）が必要とされること、及び（ｂ）基板の健全性、つまり、より高いエネルギ密度は上記基板に影響を及ぼすため、使用される基板のベースコート膜の厚みも、最小限、より厚いものが要求される。
【００２５】
より長いパルス幅は、薄い薄膜の結晶化にとってより有利に作用する。しかし、上記アモルファスシリコン薄膜の厚さが薄すぎると、微結晶化が起こりやすくなり、上記多結晶シリコンの品質を低下させることに繋がる。ある最適なアモルファスシリコン層の厚みは、約２０（ｎｍ）以上、６０（ｎｍ）以下の範囲にはいる。パルス幅を伸長する範囲は、意図しない熱損失に対する、熱供与に基づく上記利点とのバランスの問題となる。実験データによれば、上記パルス幅が７０（ｎｍ）以上、１２０（ｎｍ）以下の範囲、好ましくは１００（ｎｍ）前後であるときに、最適な結果を実現できることが示される。
【００２６】
このように、有効に伸長されたレーザーパルスを用いたアニール処理法が得られた。
【００２７】
概略、本発明に係る方法は、ある厚みを有する半導体薄膜を使用すること、上記エネルギ密度を決定すること、及び上記パルス幅の伸長を決定することから構成され、レーザー光によって基板領域をアニール処理し、上記基板領域を冷却することにより上記基板領域を結晶化させ、上記基板領域において結晶の横方向成長を効果的に伸ばすことにある。
【００２８】
上記半導体薄膜の厚みが約３００Åである場合、上記エネルギ密度は、４００（ｍＪ／ｃｍ２）以上、５００（ｍＪ／ｃｍ２）の範囲に決定される。この場合、上記パルス幅（パルス照射時間）は、７０（ｎｓ）以上、１２０（ｎｓ）以下の範囲に決定される。より好ましくは、上記パルス照射時間は、９０（ｎｓ）以上、１２０（ｎｓ）以下の範囲に決定され、最も好適には、上記パルス照射時間は、約１００（ｎｓ）程度である。そして、上記基板領域における有効な結晶の横方向成長の伸長は、上記結晶を０．０２９（μｍ／ｎｓ）の割合で横方向に成長させる。
【００２９】
具体的に、請求項１に係る発明は、所定の厚みを有する半導体薄膜を供給する工程と、所定のエネルギ密度を決定する工程と、長いレーザーパルスの照射時間を決定する工程と、基板領域をレーザー光でアニール処理する工程と、基板領域を冷却することにより、基板領域を結晶化させる工程とを含み、上記基板領域における結晶の横方向成長を有効に伸長させる、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００３０】
請求項２に係る発明は、請求項１に記載の方法であって、上記所定の厚みを有する半導体薄膜を供給する工程において、シリコン薄膜基板が供給される、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００３１】
請求項３に係る発明は、請求項２に記載の方法であって、上記所定の厚みを有する半導体薄膜を供給する工程において、約３００（Å）の厚みを有する半導体薄膜が供給され、上記エネルギ密度を決定する工程において、４００（ｍＪ／ｃｍ２）以上、５００（ｍＪ／ｃｍ２）以下の範囲でエネルギ密度が決定され、長いレーザーパルスの照射時間を決定する工程において、７０（ｎｓ）以上、１２０（ｎｓ）以下の範囲で照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００３２】
請求項４に係る発明は、請求項３に記載の方法であって、長いレーザーパルスの照射時間を決定する工程において、９０（ｎｓ）以上、１２０（ｎｓ）以下の範囲で照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００３３】
請求項５に係る発明は、請求項４に記載の方法であって、長いレーザーパルスの照射時間を決定する工程において、１００（ｎｓ）に照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００３４】
請求項６に係る発明は、請求項５に記載の方法であって、上記基板領域における結晶の横方向成長の割合は、約０．０２９（μｍ／ｎｓ）である、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００３５】
請求項７に係る発明は、請求項５に記載の方法であって、上記基板領域における結晶の横方向成長の割合は、０．００３５（μｍ／ｍＪ／ｃｍ２）以上、０．００７（μｍ／ｍＪ／ｃｍ２）以下である、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００３６】
請求項８に係る発明は、請求項２に記載の方法であって、上記所定の厚みを有する半導体薄膜を供給する工程において、約５００（Å）の厚みを有する半導体薄膜が供給され、上記エネルギ密度を決定する工程において、５５０（ｍＪ／ｃｍ２）以上、７５０（ｍＪ／ｃｍ２）以下の範囲でエネルギ密度が決定され、長いレーザーパルスの照射時間を決定する工程において、７０（ｎｓ）以上、１２０（ｎｓ）以下の範囲で照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００３７】
請求項９に係る発明は、請求項８に記載の方法であって、長いレーザーパルスの照射時間を決定する工程において、９０（ｎｓ）以上、１２０（ｎｓ）以下の範囲で照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００３８】
請求項１０に係る発明は、請求項９に記載の方法であって、長いレーザーパルスの照射時間を決定する工程において、１００（ｎｓ）に照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００３９】
請求項１１に係る発明は、請求項１０に記載の方法であって、上記基板領域における結晶の横方向成長の割合が、約０．０２９（μｍ／ｎｓ）である、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００４０】
請求項１２に係る発明は、請求項１０に記載の方法であって、上記基板領域における結晶の横方向成長の割合が、０．００３５（μｍ／ｍＪ／ｃｍ２）以上、０．００７（μｍ／ｍＪ／ｃｍ２）以下である、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００４１】
請求項１３に係る発明は、請求項２に記載の方法であって、上記所定の厚みを有する半導体薄膜を供給する工程において、約１０００（Å）の厚みを有する半導体薄膜が供給され、上記エネルギ密度を決定する工程において、６５０（ｍＪ／ｃｍ２）以上、８００（ｍＪ／ｃｍ２）以下の範囲でエネルギ密度が決定され、長いレーザーパルスの照射時間を決定する工程において、７０（ｎｓ）以上、１２０（ｎｓ）以下の範囲で照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００４２】
請求項１４に係る発明は、請求項１３に記載の方法であって、長いレーザーパルスの照射時間を決定する工程において、９０（ｎｓ）以上、１２０（ｎｓ）以下の範囲で照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００４３】
請求項１５に係る発明は、請求項１４に記載の方法であって、長いレーザーパルスの照射時間を決定する工程において、１００（ｎｓ）に照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００４４】
請求項１６に係る発明は、請求項１５に記載の方法であって、上記基板領域における結晶の横方向成長の割合が、約０．０３２（μｍ／ｎｓ）である、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００４５】
請求項１７に係る発明は、請求項１５に記載の方法であって、上記基板領域における結晶の横方向成長の割合が、０．００３５（μｍ／ｍＪ／ｃｍ２）以上、０．００７（μｍ／ｍＪ／ｃｍ２）以下である、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００４６】
請求項１８に係る発明は、請求項２に記載の方法であって、更に、厚さ約５００（Å）のガラス基板上に上記シリコン薄膜基板を形成する工程を有する、パルス幅の長いレーザーパルスを用いたアニール処理方法である。
【００４７】
【発明の実施の形態】
以下、図面に基づき本発明に係る実施の形態について詳細に説明する。
【００４８】
図４は、本発明に係る伸長されたパルスによるレーザーアニール法の一実施形態についてフローチャートを示した図である。この方法は、明確に付番された工程の流れとして表示されてはいるが、明確に表示されていない限り、上記付番の通りでなくてもよい。これら各工程のいくつかは、省略されるか、平行して実施されるか、あるいは上記順序の厳密な順番を要せずに実施されうるものと理解しなければならない。
【００４９】
上記方法は、工程１００から始まる。工程１０２において、ある厚みを有する半導体薄膜が供給される。原則的には、上記半導体薄膜は、シリコン薄膜であるが、シリコン−ゲルマニウム化合物といったシリコン化合物を使用することも可能である。工程１０４において、エネルギ密度が決定される。工程１０６において、伸長されたパルス照射時間が決定される。工程１０８において、基板領域にレーザーアニール処理が行われる。工程１１０において、上記基板が冷却されることにより、基板の結晶化が行われる。工程１１２において、上記基板領域の結晶の横方向成長が効果的に促進される。典型的には、更なる工程を含む。工程１１４において、ガラス基板上に厚さ約５００Åの上記シリコン薄膜が形成される。
【００５０】
上記工程１０２におけるある厚みを有する半導体薄膜の供給は、約３００Åの厚みを有する半導体薄膜の提供であってもよい。このとき、工程１０４におけるエネルギ密度の決定は、４００（ｍＪ／ｃｍ２）以上、５００（ｍＪ／ｃｍ２）以下の範囲内のエネルギ密度であることが好ましい。この場合、工程１０６における、上記パルス幅（パルス照射時間）は、７０（ｎｓ）以上、１２０（ｎｓ）以下の範囲に決定される。より好ましくは、上記パルス照射時間は、９０（ｎｓ）以上、１２０（ｎｓ）以下の範囲に決定され、最も好適には、上記パルス照射時間は、約１００（ｎｓ）程度である。
【００５１】
そして、工程１１２における、上記基板領域の有効な結晶の横方向成長の伸長は、上記結晶を０．０２９（μｍ／ｎｓ）の割合で横方向に成長させる。あるいは、工程１１２における、上記基板領域の有効な結晶の横方向成長の伸長は、上記結晶を０．００３５（μｍ／ｍＪ／ｃｍ２）以上、０．００７（μｍ／ｍＪ／ｃｍ２）以下の範囲の割合で横方向に成長させる。
【００５２】
図５は、他の実施形態に係る方法のフローチャートを示した図である。
【００５３】
本実施形態において、工程１０２における基板の供給では、約５００Åの厚みを有する半導体薄膜が供給される。このとき、工程１０４におけるエネルギ密度の決定は、５５０（ｍＪ／ｃｍ２）以上、７５０（ｍＪ／ｃｍ２）以下の範囲のエネルギ密度であることが好ましい。この場合、工程１０６における、上記パルス幅（パルス照射時間）は、７０（ｎｓ）以上、１２０（ｎｓ）以下の範囲で決定される。また、上記の通りパルス照射時間は、より好ましくは、９０（ｎｓ）以上、１２０（ｎｓ）以下の範囲で決定され、最も好適には、約１００（ｎｓ）程度である。
【００５４】
そして、工程１１２における、上記基板領域の有効な結晶の横方向成長の伸長は、上記結晶を０．０２９（μｍ／ｎｓ）の割合で横方向に成長させる。あるいは、工程１１２における、上記基板領域の有効な結晶の横方向成長の伸長は、上記結晶を０．００３５（μｍ／ｍＪ／ｃｍ２）以上、０．００７（μｍ／ｍＪ／ｃｍ２）以下の範囲の割合で横方向に成長させる。
【００５５】
図６は、更に他の実施形態における方法のフローチャートを示した図である。
【００５６】
この実施例において、工程１０２における基板の供給では、約１０００Åの厚みを有する半導体薄膜が提供される。このとき、工程１０４におけるエネルギ密度の決定は、６５０（ｍＪ／ｃｍ２）以上、８００（ｍＪ／ｃｍ２）以下の範囲のエネルギ密度であることが好ましい。この場合、工程１０６における、上記パルス幅（パルス照射時間）は、７０（ｎｓ）以上、１２０（ｎｓ）の範囲で決定される。また、上記の通りパルス照射時間は、より好ましくは、９０（ｎｓ）以上、１２０（ｎｓ）以下の範囲で決定され、最も好適には、約１００（ｎｓ）程度である。
【００５７】
そして、工程１１２における、上記基板領域の有効な結晶の横方向成長の伸長は、上記結晶を０．０３２（μｍ／ｎｓ）の割合で横方向に成長させる。あるいは、工程１１２における、上記基板領域の有効な結晶の横方向成長の伸長は、上記結晶を０．００３５（μｍ／ｍＪ／ｃｍ２）以上、０．００７（μｍ／ｍＪ／ｃｍ２）以下の範囲の割合で横方向に成長させる。
【００５８】
表１は、パルス照射時間、半導体薄膜の厚さ、及びＬＧＬの関係を示す。
【００５９】
【表１】
Figure 2004006680
【００６０】
上記レーザー光のパルス照射時間は、パルス伸長器を用いて変更される。しかし、上記パルス伸長器を光学系へ挿入することにより、レーザー照射器から上記基板への光の透過効率が低下する。そのため、上記パルスの伸長が増加する結果、試料表面において得られる最大エネルギ密度が減少する。この現象は、５００Åや１０００Åといった、より厚い薄膜にある制限を引き起こす。
【００６１】
この場合、薄膜の微結晶化ではなく、光学的効率によって上記エネルギ密度が制限される。言い換えれば、ＬＧＬの付加的な増加により、レーザー光はより高い出力を供給する傾向を示す。十分なレーザー光のエネルギ密度を得るために、上記処理量は遅くなるが、照射面積を小さくする必要がある。それ故、最もよいのは、上記パルス伸長器を使用せずに、上記レーザー発振機で、７０（ｎｍ）以上、１２０（ｎｍ）以下といった十分に長い照射時間のレーザーパルスを発生させることである。
【００６２】
上記の通り、パルス幅の長いレーザー光を用いた結晶化方法の最適な例の１つを示した。上記各実施形態は、３種類の特定の半導体薄膜の厚さについて記載されている。しかし、本発明の工程は、これらの半導体薄膜の厚さにのみ限定されるものではない。本発明に係るその他の変形や実施例は、本技術の向上を招くものである。
【００６３】
【発明の効果】
本発明によると、煩雑な工程を付加することなく、上記ＬＩＬａＣ法を用いてＴＦＴの処理量を向上させることができる。また、上記ＬＩＬａＣ法を用いて結晶化領域におけるＬＧＬを延ばすことができる。更にＬＩＬａＣ法において上記レーザー光のエネルギをより効率的に利用することも可能になる。
【図面の簡単な説明】
【図１】従来のＬＩＬａＣ法の工程を示した図である。
【図２】従来のレーザーアニール処理用マスクである。
【図３】従来の光学系を構築するシステムと、段階的反復法の工程を示す図である。
【図４】本発明に係る伸長されたパルスによるレーザーアニール法のフローチャートを示した図である。
【図５】厚さ５００Åのシリコン薄膜を用いた図４の方法のフローチャートを示した図である。
【図６】厚さ１０００Åのシリコン薄膜を用いた図４の方法のフローチャートを示した図である。

Claims (18)

  1. 基板上に所定の厚みを有する半導体薄膜が形成されている基板を供給する工程と、
    所定のエネルギ密度を決定する工程と、
    長いレーザーパルスの照射時間を決定する工程と、
    基板領域をレーザー光でアニール処理する工程と、
    基板領域を冷却することにより、基板領域を結晶化させる工程とを含み、
    上記基板領域における結晶の横方向成長を有効に伸長させる、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  2. 請求項１に記載の方法であって、
    上記基板上に所定の厚みを有する半導体薄膜が形成されている基板を供給する工程において、シリコン薄膜が形成されている基板が供給される、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  3. 請求項２に記載の方法であって、
    上記基板上に所定の厚みを有する半導体薄膜が形成されている基板を供給する工程において、約３００（Å）の厚みを有する半導体薄膜が供給され、
    上記エネルギ密度を決定する工程において、４００（ｍＪ／ｃｍ２）以上、５００（ｍＪ／ｃｍ２）以下の範囲でエネルギ密度が決定され、
    長いレーザーパルスの照射時間を決定する工程において、７０（ｎｓ）以上、１２０（ｎｓ）以下の範囲で照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  4. 請求項３に記載の方法であって、
    長いレーザーパルスの照射時間を決定する工程において、９０（ｎｓ）以上、１２０（ｎｓ）以下の範囲で照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  5. 請求項４に記載の方法であって、
    長いレーザーパルスの照射時間を決定する工程において、１００（ｎｓ）に照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  6. 請求項５に記載の方法であって、
    上記基板領域における結晶の横方向成長の割合は、約０．０２９（μｍ／ｎｓ）である、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  7. 請求項５に記載の方法であって、
    上記基板領域における結晶の横方向成長の割合は、０．００３５（μｍ／ｍＪ／ｃｍ２）以上、０．００７（μｍ／ｍＪ／ｃｍ２）以下である、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  8. 請求項２に記載の方法であって、
    上記基板上に所定の厚みを有する半導体薄膜が形成されている基板を供給する工程において、約５００（Å）の厚みを有する半導体薄膜が供給され、
    上記エネルギ密度を決定する工程において、５５０（ｍＪ／ｃｍ２）以上、７５０（ｍＪ／ｃｍ２）以下の範囲でエネルギ密度が決定され、
    長いレーザーパルスの照射時間を決定する工程において、７０（ｎｓ）以上、１２０（ｎｓ）以下の範囲で照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  9. 請求項８に記載の方法であって、
    長いレーザーパルスの照射時間を決定する工程において、９０（ｎｓ）以上、１２０（ｎｓ）以下の範囲で照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  10. 請求項９に記載の方法であって、
    長いレーザーパルスの照射時間を決定する工程において、１００（ｎｓ）に照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  11. 請求項１０に記載の方法であって、
    上記基板領域における結晶の横方向成長の割合は、約０．０２９（μｍ／ｎｓ）である、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  12. 請求項１０に記載の方法であって、
    上記基板領域における結晶の横方向成長の割合は、０．００３５（μｍ／ｍＪ／ｃｍ２）以上、０．００７（μｍ／ｍＪ／ｃｍ２）以下である、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  13. 請求項２に記載の方法であって、
    上記基板上に所定の厚みを有する半導体薄膜が形成されている基板を供給する工程において、約１０００（Å）の厚みを有する半導体薄膜が供給され、
    上記エネルギ密度を決定する工程において、６５０（ｍＪ／ｃｍ２）以上、８００（ｍＪ／ｃｍ２）以下の範囲でエネルギ密度が決定され、
    長いレーザーパルスの照射時間を決定する工程において、７０（ｎｓ）以上、１２０（ｎｓ）以下の範囲で照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  14. 請求項１３に記載の方法であって、
    長いレーザーパルスの照射時間を決定する工程において、９０（ｎｓ）以上、１２０（ｎｓ）以下の範囲で照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  15. 請求項１４に記載の方法であって、
    長いレーザーパルスの照射時間を決定する工程において、１００（ｎｓ）に照射時間が決定される、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  16. 請求項１５に記載の方法であって、
    上記基板領域における結晶の横方向成長の割合は、約０．０３２（μｍ／ｎｓ）である、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  17. 請求項１５に記載の方法であって、
    上記基板領域における結晶の横方向成長の割合は、０．００３５（μｍ／ｍＪ／ｃｍ２）以上、０．００７（μｍ／ｍＪ／ｃｍ２）以下である、パルス幅の長いレーザーパルスを用いたアニール処理方法。
  18. 請求項２に記載の方法であって、
    更に、厚さ約５００（Å）のガラス基板上に上記シリコン薄膜を形成する工程を有する、パルス幅の長いレーザーパルスを用いたアニール処理方法。
JP2003057091A 2002-04-30 2003-03-04 パルス幅の長いレーザーパルスを用いたアニール処理方法 Pending JP2004006680A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/136,676 US6607971B1 (en) 2002-04-30 2002-04-30 Method for extending a laser annealing pulse

Publications (1)

Publication Number Publication Date
JP2004006680A true JP2004006680A (ja) 2004-01-08

Family

ID=27733628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003057091A Pending JP2004006680A (ja) 2002-04-30 2003-03-04 パルス幅の長いレーザーパルスを用いたアニール処理方法

Country Status (2)

Country Link
US (1) US6607971B1 (ja)
JP (1) JP2004006680A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473245B1 (ko) * 2000-10-06 2005-03-10 미쓰비시덴키 가부시키가이샤 다결정 실리콘막의 제조 방법, 제조 장치 및 반도체장치의 제조 방법
US7622374B2 (en) * 2005-12-29 2009-11-24 Infineon Technologies Ag Method of fabricating an integrated circuit
TWI339410B (en) * 2008-07-09 2011-03-21 Au Optronics Corp Mask and fabricating method of a polysilicon layer using the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204986B2 (ja) 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP3503427B2 (ja) * 1997-06-19 2004-03-08 ソニー株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US6607971B1 (en) 2003-08-19

Similar Documents

Publication Publication Date Title
US6755909B2 (en) Method of crystallizing amorphous silicon using a mask
US6590228B2 (en) LCD device with optimized channel characteristics
TWI524384B (zh) 薄膜層之高產能結晶化
US7365358B2 (en) Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
US20040259296A1 (en) Apparatus for performing anastomosis
TW504845B (en) Thin film processing method and thin film processing apparatus
US20020102822A1 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
JP2005525689A (ja) ミクロ構造の非整列による多結晶薄膜トランジスタの均一性の改善
JP2004031809A (ja) フォトマスク及び半導体薄膜の結晶化方法
US20020102821A1 (en) Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
CN103003928A (zh) 薄膜半导体器件的制造方法、薄膜半导体阵列基板的制造方法、结晶硅薄膜的形成方法以及结晶硅薄膜的形成装置
US7879664B2 (en) Liquid crystal display device having drive circuit
JP2003051447A (ja) 結晶シリコン膜の横成長を制御するパルス幅方法
JP2004006680A (ja) パルス幅の長いレーザーパルスを用いたアニール処理方法
US20060183303A1 (en) Crystallized semiconductor device, method for producing same and crystallization apparatus
KR100611040B1 (ko) 레이저 열처리 장치
JP2002057105A (ja) 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置
US7879511B2 (en) Sequential lateral solidification mask
JP2007281465A (ja) 多結晶膜の形成方法
KR100619197B1 (ko) 반도체 박막의 결정 성장 장치 및 결정 성장 방법
JP2007287866A (ja) 半導体結晶薄膜の製造方法およびそれに用いられる製造装置、フォトマスク、ならびに半導体素子
JP4524413B2 (ja) 結晶化方法
JP2010041016A (ja) 半導体装置
KR101915692B1 (ko) 비정질 실리콘의 결정화 방법
JPH10125599A (ja) シリコン薄膜の結晶化方法