JP2004004138A5 - - Google Patents

Download PDF

Info

Publication number
JP2004004138A5
JP2004004138A5 JP2003337946A JP2003337946A JP2004004138A5 JP 2004004138 A5 JP2004004138 A5 JP 2004004138A5 JP 2003337946 A JP2003337946 A JP 2003337946A JP 2003337946 A JP2003337946 A JP 2003337946A JP 2004004138 A5 JP2004004138 A5 JP 2004004138A5
Authority
JP
Japan
Prior art keywords
transistors
transistor
pair
channel transistor
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003337946A
Other languages
English (en)
Other versions
JP2004004138A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2003337946A priority Critical patent/JP2004004138A/ja
Priority claimed from JP2003337946A external-priority patent/JP2004004138A/ja
Publication of JP2004004138A publication Critical patent/JP2004004138A/ja
Publication of JP2004004138A5 publication Critical patent/JP2004004138A5/ja
Pending legal-status Critical Current

Links

Claims (8)

  1. コイルを備えたステッピングモータと、ステッピングモータを駆動するモータ駆動回路と、モータ駆動回路にモータ駆動パルスを供給する駆動パルス発生回路とを有する電子時計であって、
    外部操作により外部信号を入力する信号入力部と、
    前記外部信号を受けて、当該電子時計の動作モードを、データ信号を受信するデータ受信モードと通常動作モードとの間で切り替えるモード設定部と、
    前記動作モードが前記データ受信モードにある場合に、外部送信装置から送信される前記データ信号により前記コイルに誘起される電圧信号に基づいて受信データを生成し出力する検出回路と、を備え、
    前記モータ駆動回路は、高電位側電源と低電位側電源との間に、pチャンネルトランジスタとnチャンネルトランジスタを互いに直列接続した一方の一対トランジスタと、nチャンネルトランジスタとpチャンネルトランジスタを互いに直列接続した他方の一対トランジスタと、を互いに並列接続してなり、各対トランジスタにおけるトランジスタとトランジスタとの接続点に前記コイルの各端子が各々接続され、一方の一対トランジスタのpチャンネルトランジスタと他方の一対トランジスタのnチャンネルトランジスタの各ゲート端子に前記駆動パルス発生回路から出力される制御信号が入力することにより当該各トランジスタがオンし、または一方の一対トランジスタ列のnチャンネルトランジスタと他方の一対トランジスタ列のpチャンネルトランジスタの各ゲート端子に前記駆動パルス発生回路から出力される制御信号が入力することにより当該各トランジスタがオンして前記コイルにモータ駆動パルスが出力されるように構成され、
    前記検出回路は、基準電圧生成回路と、コンパレータと、を備え、
    前記モード設定部によるデータ受信モードにおいては、前記モータ駆動パルスの出力が停止され、その際、前記一対トランジスタの一つのトランジスタがオンし他の各トランジスタがオフし、オフした側の一対トランジスタにおけるトランジスタとトランジスタとの接続点の電位が電気的に浮いたハイインピーダンス状態になり、前記コンパレータは、前記データ信号の送信により前記モータコイルに誘起される電圧信号に基づいた前記接続点の電位を前記基準電圧生成回路の基準電圧と比較し、その比較結果に基づいて前記受信データを生成し出力する
    ことを特徴とする電子時計。
  2. 請求項1記載の電子時計において、
    前記コンパレータをデータ受信モード時を含む所定期間中のみ動作可能状態とするコンパレータ動作制御部を備えた
    ことを特徴とする電子時計。
  3. 請求項1記載の電子時計において、
    動作モードがデータ受信モードである場合に、データ信号を送信する外部送信装置より入力された外部同期信号を基準として、外部送信装置の動作に同期した同期信号を生成する同期信号生成部を備えた
    ことを特徴とする電子時計。
  4. コイルを備えたステッピングモータと、ステッピングモータを駆動するモータ駆動回路と、モータ駆動回路にモータ駆動パルスを供給する駆動パルス発生回路とを有する電子時計であって、
    外部操作により外部信号を入力する信号入力部と、
    前記外部信号を受けて、当該電子時計の動作モードを、データ信号を受信するデータ受信モードと通常動作モードとの間で切り替えるモード設定部と、
    前記動作モードが前記データ受信モードにある場合に、外部送信装置から送信される前記データ信号により前記コイルに誘起される電圧信号に基づいて受信データを生成し出力する検出回路と、を備え、
    前記モータ駆動回路は、高電位側電源と低電位側電源との間に、pチャンネルトランジスタとnチャンネルトランジスタを互いに直列接続した一方の一対トランジスタと、nチャンネルトランジスタとpチャンネルトランジスタを互いに直列接続した他方の一対トランジスタと、を互いに並列接続してなり、各対トランジスタにおけるトランジスタとトランジスタとの接続点に前記コイルの各端子が各々接続され、一方の一対トランジスタのpチャンネルトランジスタと他方の一対トランジスタのnチャンネルトランジスタの各ゲート端子に前記駆動パルス発生回路から出力される制御信号が入力することにより当該各トランジスタがオンし、または一方の一対トランジスタ列のnチャンネルトランジスタと他方の一対トランジスタ列のpチャンネルトランジスタの各ゲート端子に前記駆動パルス発生回路から出力される制御信号が入力することにより当該各トランジスタがオンして前記コイルにモータ駆動パルスが出力されるように構成され、
    前記検出回路は、インバータを備え、
    前記モード設定部によるデータ受信モードにおいては、前記モータ駆動パルスの出力が停止され、その際、前記一対トランジスタの一つのトランジスタがオンし他の各トランジスタがオフし、オフした側の一対トランジスタにおけるトランジスタとトランジスタとの接続点の電位が電気的に浮いたハイインピーダンス状態になり、前記インバータは、前記データ信号の送信により前記モータコイルに誘起される電圧信号に基づいた前記接続点の電位を前記インバータの基準電圧と比較し、その比較結果に基づいて前記受信データを生成し出力する
    ことを特徴とする電子時計。
  5. 請求項4記載の電子時計において、
    動作モードがデータ受信モードである場合に、データ信号を送信する外部送信装置より入力された外部同期信号を基準として、外部送信装置の動作に同期した同期信号を生成する同期信号生成部を備えた
    ことを特徴とする電子時計。
  6. コイルを備えたステッピングモータと、ステッピングモータを駆動するモータ駆動回路と、モータ駆動回路にモータ駆動パルスを供給する駆動パルス発生回路とを有し、
    外部信号を受けて、当該電子時計の動作モードを、データ信号を受信するデータ受信モードと通常動作モードとの間で切り替えるモード設定部と、
    前記動作モードが前記データ受信モードにある場合に、外部送信装置から送信される前記データ信号により前記コイルに誘起される電圧信号に基づいて受信データを生成し出力するコンパレータおよび基準電圧生成回路を具備する検出回路と、を備え、
    前記モータ駆動回路は、高電位側電源と低電位側電源との間に、pチャンネルトランジスタとnチャンネルトランジスタを互いに直列接続した一方の一対トランジスタと、nチャンネルトランジスタとpチャンネルトランジスタを互いに直列接続した他方の一対トランジスタと、を互いに並列接続してなり、各対トランジスタにおけるトランジスタとトランジスタとの接続点に前記コイルの各端子が各々接続され、一方の一対トランジスタのpチャンネルトランジスタと他方の一対トランジスタのnチャンネルトランジスタの各ゲート端子に前記駆動パルス発生回路から出力される制御信号が入力することにより当該各トランジスタがオンし、または一方の一対トランジスタ列のnチャンネルトランジスタと他方の一対トランジスタ列のpチャンネルトランジスタの各ゲート端子に前記駆動パルス発生回路から出力される制御信号が入力することにより当該各トランジスタがオンして前記コイルにモータ駆動パルスが出力されるように構成される、
    電子時計の制御方法であって、
    前記外部信号を受けて、前記電子時計の動作モードを、データを受信するデータ受信モードと通常動作モードとの間で切り替えるモード設定過程と、
    前記モード設定過程により、前記電子時計の動作モードが通常動作モードからデータ受信モードに切り替えられた場合に、前記モータ駆動パルスの出力が停止され、その際、前記一対トランジスタの一つのトランジスタがオンし他の各トランジスタがオフし、オフした側の一対トランジスタにおけるトランジスタとトランジスタとの接続点の電位が電気的に浮いたハイインピーダンス状態になり、その状態で前記コンパレータが、前記データ信号の送信により前記モータコイルに誘起される電圧信号に基づいた前記接続点の電位を前記基準電圧生成回路の基準電圧と比較し、その比較結果に基づいて前記受信データを生成し出力する受信データ生成過程と、を備えた
    ことを特徴とする電子時計の制御方法。
  7. コイルを備えたステッピングモータと、ステッピングモータを駆動するモータ駆動回路と、モータ駆動回路にモータ駆動パルスを供給する駆動パルス発生回路とを有し、
    外部信号を受けて、当該電子時計の動作モードを、データ信号を受信するデータ受信モードと通常動作モードとの間で切り替えるモード設定部と、
    前記動作モードが前記データ受信モードにある場合に、外部送信装置から送信される前記データ信号により前記コイルに誘起される電圧信号に基づいて受信データを生成し出力するインバータを具備する検出回路と、を備え、
    前記モータ駆動回路は、高電位側電源と低電位側電源との間に、pチャンネルトランジスタとnチャンネルトランジスタを互いに直列接続した一方の一対トランジスタと、nチャンネルトランジスタとpチャンネルトランジスタを互いに直列接続した他方の一対トランジスタと、を互いに並列接続してなり、各対トランジスタにおけるトランジスタとトランジスタとの接続点に前記コイルの各端子が各々接続され、一方の一対トランジスタのpチャンネルトランジスタと他方の一対トランジスタのnチャンネルトランジスタの各ゲート端子に前記駆動パルス発生回路から出力される制御信号が入力することにより当該各トランジスタがオンし、または一方の一対トランジスタ列のnチャンネルトランジスタと他方の一対トランジスタ列のpチャンネルトランジスタの各ゲート端子に前記駆動パルス発生回路から出力される制御信号が入力することにより当該各トランジスタがオンして前記コイルにモータ駆動パルスが出力されるように構成される、
    電子時計の制御方法であって、
    前記外部信号を受けて、前記電子時計の動作モードを、データを受信するデータ受信モードと通常動作モードとの間で切り替えるモード設定過程と、
    前記モード設定過程により、前記電子時計の動作モードが通常動作モードからデータ受信モードに切り替えられた場合に、前記モータ駆動パルスの出力が停止され、その際、前記一対トランジスタの一つのトランジスタがオンし他の各トランジスタがオフし、オフした側の一対トランジスタにおけるトランジスタとトランジスタとの接続点の電位が電気的に浮いたハイインピーダンス状態になり、その状態で前記インバータが、前記データ信号の送信により前記モータコイルに誘起される電圧信号に基づいた前記接続点の電位を前記インバータの基準電圧と比較し、その比較結果に基づいて前記受信データを生成し出力する受信データ生成過程と、を備えた
    ことを特徴とする電子時計の制御方法。
  8. 請求項6または請求項7の電子時計の制御方法であって、
    前記受信データ生成過程において、受信データの受信を完了した場合には、前記モード設定部により、当該電子時計の動作モードをデータ受信モードから通常動作モードに切り替えるモード復帰過程と、を備えた
    ことを特徴とする電子時計の制御方法。
JP2003337946A 1999-09-17 2003-09-29 電子時計、電子時計の制御方法、電子時計の調整システムおよび電子時計の調整方法 Pending JP2004004138A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003337946A JP2004004138A (ja) 1999-09-17 2003-09-29 電子時計、電子時計の制御方法、電子時計の調整システムおよび電子時計の調整方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26447299 1999-09-17
JP2003337946A JP2004004138A (ja) 1999-09-17 2003-09-29 電子時計、電子時計の制御方法、電子時計の調整システムおよび電子時計の調整方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001525482 Division 2000-09-18

Publications (2)

Publication Number Publication Date
JP2004004138A JP2004004138A (ja) 2004-01-08
JP2004004138A5 true JP2004004138A5 (ja) 2007-10-11

Family

ID=30445489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003337946A Pending JP2004004138A (ja) 1999-09-17 2003-09-29 電子時計、電子時計の制御方法、電子時計の調整システムおよび電子時計の調整方法

Country Status (1)

Country Link
JP (1) JP2004004138A (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232749A (ja) * 1985-08-05 1987-02-12 Oki Electric Ind Co Ltd 通信線のシリアル信号処理方法
JPS63278435A (ja) * 1987-05-09 1988-11-16 Nec Corp 調歩同期信号入力装置
JP3242408B2 (ja) * 1993-01-08 2001-12-25 シチズン時計株式会社 電子時計のデータ送受信システム
JPH06235778A (ja) * 1993-02-09 1994-08-23 Citizen Watch Co Ltd 指針式電子時計のデータ送受信システム
JPH06258464A (ja) * 1993-03-09 1994-09-16 Citizen Watch Co Ltd データ送信機能付電子時計
JP2554000Y2 (ja) * 1993-07-29 1997-11-12 リズム時計工業株式会社 電波修正時計
JP3138910B2 (ja) * 1996-08-01 2001-02-26 セイコークロック株式会社 電波修正時計
JPH10274681A (ja) * 1997-03-31 1998-10-13 Sony Corp 電波時計装置
JP4083844B2 (ja) * 1997-09-03 2008-04-30 シチズンホールディングス株式会社 電子時計および電子時計の送受信システム

Similar Documents

Publication Publication Date Title
CN103404020B (zh) 步进电机的驱动电路、其集成电路和包括该集成电路的电子设备以及步进电机的驱动电路的控制方法
JP3833199B2 (ja) 相補信号発生回路
US8106857B2 (en) Light driving device
US7456651B2 (en) On-die termination apparatus for semiconductor memory having exact comparison voltage characteristic and method of controlling the same
US8217714B2 (en) Microcomputer including remote controlled light-receiving device with power supply switch
KR960019309A (ko) 반도체 집적회로, 신호전송방법 및 신호전송시스템
JP2013250523A5 (ja)
TW200701254A (en) Protection circuit of memory module and method thereof
JP2004004138A5 (ja)
US10186227B2 (en) Corner cut circuit in liquid crystal panel driving system
EP1983638B1 (en) Output current pumping circuit and remote controller using the same
US7450464B2 (en) Circuit and method for detecting synchronous mode in a semiconductor memory apparatus
JP2002091575A (ja) 定電圧出力装置
JP3760744B2 (ja) 定電圧出力装置
US20090134922A1 (en) Start-up circuit for bias circuit
US20040104762A1 (en) Bias potential generating apparatus
US10644679B2 (en) Level shift circuit
CN108123709B (zh) 输出电路
US20180341608A1 (en) Communication device
KR101961917B1 (ko) 향상된 입력 피드백을 제공하는 사용자 인터페이스 장치 구동칩 및 이를 이용하는 전자장치
JP5519981B2 (ja) 超音波診断装置の送信回路
KR20020028490A (ko) 센스 증폭기 출력 제어 회로
KR100577776B1 (ko) 액정 표시 소자
KR0179810B1 (ko) 메모리의 출력버퍼회로
JP4783189B2 (ja) 駆動回路