JP2004004138A - 電子時計、電子時計の制御方法、電子時計の調整システムおよび電子時計の調整方法 - Google Patents
電子時計、電子時計の制御方法、電子時計の調整システムおよび電子時計の調整方法 Download PDFInfo
- Publication number
- JP2004004138A JP2004004138A JP2003337946A JP2003337946A JP2004004138A JP 2004004138 A JP2004004138 A JP 2004004138A JP 2003337946 A JP2003337946 A JP 2003337946A JP 2003337946 A JP2003337946 A JP 2003337946A JP 2004004138 A JP2004004138 A JP 2004004138A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- signal
- electronic timepiece
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】 モータコイルを有するアナログ電子時計において、外部操作部材の操作状態が予め定めた所定の操作状態である場合に、当該アナログ電子時計の動作モードをデータ受信モードに設定する。続いて、アナログ電子時計は、外部より入力された外部同期信号に同期した同期信号を生成する。そしてアナログ電子時計は、検出回路により動作モードがデータ受信モードである場合に、外部より入力されたデータ信号によりモータコイルに誘起された電圧信号であるデータ電圧信号および同期信号に基づいて受信データを生成し、出力する。
【選択図】 図1
Description
このようなアナログ電子時計におけるデータ記憶回路へのデータ書込は、外部に設けられた外部データ書込装置の端子を回路基板に当てて電気的に接触させた状態でデータを書き込むことによりおこなっていた。
上記従来の電子時計においては、回路製造過程で一度書き込んだデータをケースへの組込後に書き換えるには、裏蓋を開けて回路基板を再び露出させる必要があり、手数がかかってしまうという問題点があった。
特に1ピース構造の電子時計において、回路基板を露出させるには、指針や文字盤を取り外す必要があり、大がかりな作業を伴ってしまうという問題点があった。
受信データ記憶部は、受信データを不揮発的に記憶する不揮発性メモリ部と、不揮発性メモリ部に受信データを書き込むデータ書込部と、を備えたことを特徴としている。
まず第1実施形態について説明する。なお、本第1実施形態にあってはアナログ指針を有するアナログ電子時計およびこのアナログ電子時計にデータ送信を行う外部データ書込装置を有するデータ伝送システムを例として説明する。しかしながら、本発明をこれらに限定する趣旨ではなく、モータコイルを有する電子時計であれば、本発明の適用が可能である。
データ伝送システムの概要構成ブロック図を図1に示す。
データ伝送システム100のアナログ電子時計103は、モータコイル101およびリュウズあるいはボタンなどの外部操作部材102が設けられている。
また、外部データ送信装置105は、このアナログ電子時計103に対し、送信用コイル104を介してデータ信号STRを送信する。
この場合において、データ信号STRとして送信されるデータとしては、歩度調整データや、各種センサなどの補正データ、仕様切替の為のデータなどが挙げられる。
図2にアナログ電子時計の概要構成ブロック図を示す。
アナログ電子時計103の発振回路11は、水晶振動子11Cを有し、水晶振動子11Cにより生成された基準発振信号から所定の基準周波数を有する基準パルス信号を生成する。
分周回路12は、発振回路11から出力された基準パルス信号を分周することにより、各種パルス信号を出力する。
制御回路13は、カウンタ13Aを有し、分周回路12から出力される各種パルス信号および後述のデータ記憶回路17の記憶データに基づいてアナログ電子時計103全体の制御動作を行う。ここで、カウンタ13Aは、後述するタイミング信号の立下がりタイミングからの経過時間tを検出し、経過時間tが予め定めたデータ検出待機時間Taに至ったか否かを検出する。
検出回路14は、制御回路13の制御下でモータコイル101介して入力されるデータ信号STRを検出し、シリアルデータである検出データDDSとして制御回路13に出力する。
駆動パルス発生回路15は、分周回路12から出力されるパルス信号に基づいて駆動パルスを発生する。
駆動回路16は、駆動パルスに基づいてモータコイル101に駆動電流を流し、駆動モータを駆動する。
データ変換回路18は、制御回路13を介して検出回路14により出力された検出データDDSをシリアル/パラレル変換しパラレル検出データDDPとしてデータ記憶回路17に出力する。
歩度調整回路19は、データ記憶回路17に記憶されたパラレル検出データDDPに基づいて分周回路12における分周比を制御して歩度を所定の値に調整する。
この場合において、データ記憶回路17は、データ書込回路17Cを備えている。このデータ書込回路17Cは、EEPROM17Aと、昇圧回路17Bとを備えている。EEPROM17Aは、パラレル検出データDDPを不揮発的に記憶する。また、昇圧回路17Bは、書込電圧を生成するため電源電圧を昇圧する。
この場合において、アナログ電子時計103は、図14に示すようにケーシングに組み込まれた状態でデータ受信を行っている。
図3に外部データ送信装置の概要構成図を示す。
外部データ送信装置105の発振回路21は、図示しない水晶振動子、セラミック振動子などの振動子を有し、その振動子により生成された基準発振信号から所定の基準周波数を有する基準パルス信号を生成する。
分周回路22は、発振回路21から出力された基準パルス信号を分周することにより、各種パルス信号を出力する。
制御回路23は、分周回路22から出力されるパルス信号に基づいて外部データ送信装置105全体の制御動作を行う。この場合において、制御回路23の構成は、CPU、ROM、RAMなどを有するマイクロプロセッサ構成とし、CPUによりROMに記憶した制御プログラムに基づいて動作するようにすればよい。また、制御回路23の構成としては、マイクロプロセッサ構成に代えて、ロジック回路により構成することも可能である。
データ記憶回路24は、制御回路23の制御下で、各種データを記憶するとともに、記憶した各種データを出力する。
PSK変調回路25は、制御回路23の制御下で、データ記憶回路24から読み出した送信データに基づいて分周回路から出力されるパルス信号の位相シフトキーイング変調(PSK変調;Phase Shift Keying modulation)を行う。
増幅回路26は、PSK変調回路25の出力を増幅してデータ信号STRとして送信コイル104を介して出力する。
この場合において、PSK変調回路25は、基準信号の位相を反転させることにより変調を行う。例えば、伝送すべき信号レベルが“H”レベルであるならば位相を0[゜]とし、“L”レベルであるならば位相を180[゜]とする。
次に図4を参照して検出回路周辺の概要構成について説明する。
検出回路14の周辺には、駆動回路16およびモータコイル101を含む指針駆動部19が設けられている。
駆動回路16は、高電位側電源Vddおよび低電位側電源VSSの間に直列に接続されたpチャネルMOSトランジスタP1およびnチャネルMOSトランジスタN1を備えて構成されている。さらにpチャネルMOSトランジスタP1およびnチャネルMOSトランジスタN1とは、並列に、高電位側電源Vddおよび低電位側電源VSSの間に直列に接続されたpチャネルMOSトランジスタP2およびnチャネルMOSトランジスタN2を備えて構成されている。
これらのpチャネルMOSトランジスタP1、nチャネルMOSトランジスタN1、pチャネルMOSトランジスタP2およびnチャネルMOSトランジスタN2は、駆動パルス発生回路15からゲート端子に入力される制御信号により、pチャネルMOSトランジスタP1およびnチャネルMOSトランジスタN2が対となってオン/オフする。あるいは、制御信号によりpチャネルMOSトランジスタP2およびnチャネルMOSトランジスタN1が対となってオン/オフする。
また、pチャネルMOSトランジスタP2およびnチャネルMOSトランジスタN1がオン状態の場合は、pチャネルMOSトランジスタP1およびnチャネルMOSトランジスタN2がオフ状態となる。これにより、高電位側電源Vdd→pチャネルMOSトランジスタP2→モータコイル101→nチャネルMOSトランジスタN1→低電位側電源VSSの順番で駆動電流(駆動パルス)が流れることとなる。
指針駆動部19のモータコイル101は、ステッピングモータ110の一部を構成している。そして指針駆動部19のステータ112は、モータコイル101によって励磁される。また、ロータ113は、ステータ112の内部において励磁される磁界により回転する。ここで、ステッピングモータ110は、ロータ113がディスク状の2極の永久磁石によって構成されたPM型(永久磁石回転型)で構成されている。
ステータ112には、モータコイル101で発生した磁力によって異なった磁極がロータ113の回りのそれぞれの相(極)115および116に発生するように磁気飽和部117が設けられている。
ステッピングモータ110のロータ113の回転は、かなを介してロータ113に噛合された五番車121、四番車122、三番車123、二番車124、日の裏車125および筒車126からなる輪列120によって各針に伝達される。四番車122の軸には秒針131が接続され、二番車124には分針132が接続され、さらに、筒車126には時針133が接続されている。ロータ113の回転に連動してこれらの各針によって時刻が表示される。輪列120には、さらに、年月日などの表示を行うための伝達系など(不図示)を接続することももちろん可能である。
検出回路14は、基準電圧生成回路31、コンパレータ32およびnチャネルMOSトランジスタN3を備えて構成されている。
検出回路14の基準電圧生成回路31は、基準電圧VREFを生成する。
コンパレータ32は、駆動回路16の出力端子O2の電圧VO2と基準電圧VREFを比較して検出データDDSを出力する。
nチャネルMOSトランジスタN3は、コンパレータ32に制御回路13からのサンプリング駆動信号SSPに基づいて電源を供給する。
次に第1実施形態の動作を説明する。
図5に実施形態のタイミングチャートを、図6に実施形態の処理フローチャートを示す。初期状態において、データビット数カウンタN=1であり、1回の受信モード移行により読み込むべきデータのビット数はXビット(X:自然数)であるものとする。
まず、外部操作部材102を操作し(図5(a)参照)、時刻t0において、アナログ電子時計103を受信モードに移行させる(ステップS1)。この場合において、外部操作部材の操作は、ユーザによる意図しないデータ受信モードへの移行を防ぐため、ある程度複雑なものとしておく必要がある。
データ受信モードに移行させるための操作が行われると、ユーザに当該電子アナログ時計の動作モードがデータ受信モードであることを告知すべく、変則運針を開始する(ステップS2)。
より具体的には、データ受信モード中は、例えば、5秒間隔で秒針の運針を行う5秒運針がなどのような変則運針動作がなされる。もちろんこの場合において、駆動パルス出力中は、データ受信を行うことはできない。さらにデータ受信モード中はモータパルス出力を停止するように構成することも可能である。
この結果、駆動回路16の出力端子O2は図5(h)に示すように、ハイインピーダンス状態となり、電気的に浮いた状態となる。
従って、モータコイル101に対し、外部から磁界を印加すると、モータコイル101に電圧が誘起されることとなる。
この駆動回路16の出力端子O2がハイインピーダンス状態になる。これと並行して、サンプリング駆動信号SSPは“H”レベルとされ(図5(b)参照)る。nチャネルMOSトランジスタN3もオン状態となる。これらによりコンパレータ32は動作電源が供給されて動作状態となる。
ステップS3の判別において、タイミング信号STMを受信していない場合には(ステップS3;No)、受信モードに移行してからの経過時間t’が予め定めた待機時間TCを超過したか否かを判別する(ステップS9)。
t’>TC
を満たしているか否かを判別する。
t’≦TC
の場合には(ステップS9;No)、処理を再びステップS3に移行し、以下同様の処理を行う。
従って、アナログ電子時計はデータ待ち受け状態となる。
t>Ta
を満たしているか否かを判別する(ステップS4)。
ステップS4の判別において、経過時間tがデータ検出待機時間Taを超過していない場合には、ステップS4の処理を繰り返し、そのまま待機状態を保持する。
t≦Ta
の場合には(ステップS4;No)、ステップS4の処理を繰り返し、そのまま待機状態を保持する。
ステップS4の判別において、経過時間tがデータ検出待機時間Taを超過した場合には、データの送信が開始される。
すなわち、PSK変調回路25は、制御回路23の制御下で、データ記憶回路24から読み出した送信データに基づいて分周回路から出力されるパルス信号の位相シフトキーイング変調を行い、増幅回路26に出力する。
これにより、増幅回路26は、PSK変調回路25の出力を増幅してデータ信号STRとして送信コイル104を介して出力する。
このとき、アナログ電子時計103は、時刻t2に示すように、データ読込タイミング信号SRD(図5(j)参照)を“H”レベルとする。さらに、検出データDDS(図5(i)参照)の信号レベルを検出し、1ビットのデータを読み込むデータ読み込みを行う(ステップS5)。
すなわち、誘起された出力端子O2の端子電圧VO2がコンパレータ32の基準電圧VREFを下回ると、“H”レベルの検出データDDSが出力される。
より具体的には、時刻t2においては、検出データDDSのレベルは“H”となり、1ビットのデータは“1”となる。
N=N+1
とする(ステップS6)。これは、既にNビットのデータを受信した旨を表している。
次に受信したデータのビット数がXビットに等しくなったか否かを判別する(ステップS7)。
ステップS7の判別において、受信したデータのビット数がXビット未満である場合には、すなわち、
N<X
である場合には(ステップS7;No)、前回の検出データDDSの信号レベルの検出タイミング(時刻t2)からの経過時間t”が予め定めたデータ検出待機時間Tbを超過したか否か、すなわち、
t”>Tb
を満たしているか否かを判別する(ステップS10)。
t”≦Tb
の場合には(ステップS10;No)、ステップS10の処理を繰り返し、そのまま待機状態を保持する。
ステップS10の判別において、経過時間t”がデータ検出待機時間Tbを超過した場合には、図5(c)の時刻t3に示すように、データ読込タイミング信号SRDを“H”レベルとする。さらに、検出データDDSの信号レベルを検出し、1ビットのデータを読み込むデータ読み込みを行う(ステップS5)。
このとき、出力端子O2に誘起される誘起電圧VO2は、コンパレータ32により基準電圧VREFと比較され、データ信号DDSが出力される。
また、時間Ta=Tbと設定してもよい。この場合には、時間Ta、Tbを計測するカウンタが共用化でき、回路の簡略化を図ることができる。
ステップS7の判別において、受信したデータのビット数がXビットである場合には、すなわち、
N=X
である場合には、1回の受信モード移行により読み込むべきデータビット数がXビットに達したので、受信モードを終了し、通常モードに復帰する(ステップS8)。
以上の説明のように本実施形態によれば、アナログ電子時計103の完成品状態であってもデータを書き込むことが可能である。
また、アナログ電子時計103の構成部品であるモータコイルを介してデータ受信を行うため、装置構成の変更を最小限とすることができる。
[1.7.1] 第1変形例
以上の説明においては、コンパレータ32の入力端子を一方の出力端子である出力端子O2側に接続していた。しかしながら、実際のアナログ電子時計においては、構造あるいは組み立て状態などの違いによりアナログ電子時計毎に出力端子O1の電圧と出力端子O2の電圧とは、どちらが検出に適しているかは不明である。
そこで、本第1変形例においては、出力端子O1の電圧と出力端子O2の電圧のうち、いずれか検出に適している電圧を選択して用いるように構成している。
図7に本第1変形例の概要構成ブロック図を示す。本第1変形例が上記実施形態と異なる点は、図4の検出回路14に代えて、検出回路14-1を設けた点である。図7において、図4と同様の部分には同一の符号を付すものとする。
検出回路14-1の基準電圧生成回路31は、基準電圧VREFを生成する。
コンパレータ41は、駆動回路16の出力端子O1の電圧VO1と基準電圧VREFを比較して検出データDDS1を出力する
nチャネルMOSトランジスタN3は、制御回路13からのサンプリング駆動信号SSP2に基づいてコンパレータ32に電源を供給する。
nチャネルMOSトランジスタN4は、制御回路13からのサンプリング駆動信号SSP1に基づいてコンパレータ41に電源を供給する。
ラッチ回路42は、D−フリップフロップ回路等で構成され、検出データDDS1をラッチする。
ラッチ回路43は、D−フリップフロップ回路等で構成され、検出データDDS2をラッチする。
選択回路44は、検出データDDS1あるいは検出データDDS2のいずれか一方を選択して検出データDDSとして出力する。
駆動回路16の出力端子O1がハイインピーダンス状態になるのと並行して、サンプリング駆動信号SSP1は“H”レベルとされる。さらに、nチャネルMOSトランジスタN4もオン状態となりコンパレータ41は動作電源が供給されて動作状態となる。
この結果、コンパレータ41は、駆動回路16の出力端子O1の電圧VO1と基準電圧VREFを比較して検出データDDS1をラッチ回路42に出力する。
同様にして、駆動回路16の出力端子O2がハイインピーダンス状態になるのと並行して、サンプリング駆動信号SSP2は“H”レベルとされる。さらに、nチャネルMOSトランジスタN3もオン状態となる。従って、コンパレータ32は動作電源が供給されて動作状態となる。
そして、コンパレータ32は、駆動回路16の出力端子O2の電圧VO2と基準電圧VREFを比較して検出データDDS2をラッチ回路43に出力する。
これらの結果、ラッチ回路42は、検出データDDS1を保持し、ラッチ回路43は、検出データDDS2を保持する。
このように、両方の出力端子O1、O2のいずれの電圧をも検出データDDSの対象とすることができるので、アナログ電子時計の種類、構造に応じて最適な検出を行うことができる。
上記説明においては、検出データDDSの検出を行うためにコンパレータ32を用いていたが、コンパレータ32に代えて、インバータ回路を用いることも可能である。
これにより回路構成を単純化することができる。なお、検出のしきい値である基準電圧VREF1は
VREF1≒(Vdd−VSS)/2
となり、検出レベル設定の自由度はなくなる。
検出回路14-2のインバータ回路51は、駆動回路16の出力端子O1の電圧VO1と基準電圧VREF1を比較して検出データDDS1を出力する。
インバータ回路52は、駆動回路16の出力端子O2の電圧VO2と基準電圧VREF1を比較して検出データDDS2を出力する。
ラッチ回路42は、D−フリップフロップ回路等で構成され、検出データDDS1をラッチする。
ラッチ回路43は、D−フリップフロップ回路等で構成され、検出データDDS2をラッチする。
選択回路44は、検出データDDS1あるいは検出データDDS2のいずれか一方を選択して検出データDDSとして出力する。
また、時間Ta=Tbと設定しても良い。時間Ta=Tbと設定した場合には、時間Ta、Tbを計測するカウンタを共用することができ、回路を簡略化することができる。
インバータ回路51は、駆動回路16の出力端子O1の電圧VO1が当該インバータ回路51のしきい値電圧VREF1を越えたか否かを表す検出データDDS1をラッチ回路42に出力する。
同様にして、インバータ回路52は、駆動回路16の出力端子O2の電圧VO2が当該インバータ回路52のしきい値電圧VREF2を越えたか否かを表す検出データDDS2をラッチ回路43に出力する。なお、各インバータ回路51、52のしきい値電圧VREF1、VREF2は集積回路として構成したような場合にはほぼ同一となる。
これらの結果、ラッチ回路42は、検出データDDS1を保持し、ラッチ回路43は、検出データDDS2を保持する。
このように、検出回路の構成を簡易化できる。さらに、第1変形例と同様に両方の出力端子O1、O2のいずれの電圧をも検出データDDSの対象とすることができる。
これらの結果、アナログ電子時計の種類、構造に応じて最適な検出を行うことができる。
上記第1実施形態においては、外部操作部材102の操作状態によってデータ受信モードに移行する構成を採っていた。しかしながら、本第3変形例は、あるモータパルス出力タイミングと次のモータパルス出力タイミングとの間の非モータパルス出力期間において、自動的にデータ受信モードに移行する場合の変形例である。
図9に第3変形例のタイミングチャートを示す。
秒針を駆動するためのモータパルスが1秒ごとに出力される(図9(a)参照)。
そして、各モータパルスの出力完了タイミングからあらかじめ定めた所定時間Tdが経過した時刻t0において、サンプリング駆動信号SSPは“H”レベルとされる(図9(b)参照)。
これによりアナログ電子時計はデータ受信モードに移行し、pチャネルMOSトランジスタP1のみオン状態とする(図9(d)参照)。また、駆動パルスの出力は停止される。これにより、pチャネルMOSトランジスタP2、nチャネルMOSトランジスタN1およびnチャネルMOSトランジスタN2はオフ状態とする(図9(e)、図9(f)、図9(g)参照)。
この結果、駆動回路16の出力端子O2は図9(h)に示すように、、ハイインピーダンス状態となり、電気的に浮いた状態となる。
従って、モータコイル101に対し、外部から磁界を印加すると、モータコイル101に電圧が誘起されることとなる。
この駆動回路16の出力端子O2がハイインピーダンス状態になるのと並行して、サンプリング駆動信号SSPは“H”レベルとされる(図9(b)参照)。したがって、nチャネルMOSトランジスタN3もオン状態となりコンパレータ32は動作電源が供給されて動作状態となる。
そして、図9(c)に示すようなタイミング信号を受信した場合には、制御回路13はカウンタ13Aのカウント動作を開始する。さらに、図9中の時刻t1のように、タイミング信号の立下がりタイミングでカウンタ13Aはリセットされる。また、アナログ電子時計と外部データ送信装置105との間の同期がとられることとなり、アナログ電子時計はデータ待ち受け状態となる。
t>Ta
を満たしているか否かを判別する。そして、経過時間tがデータ検出待機時間Taを超過した場合には、データの送信が開始される。
これにより、PSK変調回路25は、制御回路23の制御下で、データ記憶回路24から読み出した送信データに基づいて分周回路から出力されるパルス信号の位相シフトキーイング変調を行い、増幅回路26に出力する。
増幅回路26は、PSK変調回路25の出力を増幅してデータ信号STRとして送信コイル104を介して出力する。
このとき、アナログ電子時計103は、時刻t2に示すように、データ読込タイミング信号SRD(図9(j)参照)を“H”レベルとする。そして、検出データDDS(図9(i)参照)の信号レベルを検出し、1ビットのデータを読み込むデータ読み込みを行う。
すなわち、誘起された出力端子O2の端子電圧VO2がコンパレータ32の基準電圧VREFを下回ると、“H”レベルの検出データDDSが出力される。
より具体的には、時刻t2においては、検出データDDSのレベルは“H”となり、1ビットのデータは“1”となる。
N=N+1
とする。これは、既にNビットのデータを受信した旨を表している。
次に受信したデータのビット数がXビットに等しくなったか否かを判別する。そしてこの判別の結果、受信したデータのビット数がXビット未満である場合には、すなわち、
N<X
である場合には、前回の検出データDDSの信号レベルの検出タイミング(時刻t2)からの経過時間t”が予め定めたデータ検出待機時間Tbを超過したか否かを判別する。すなわち、
t”>Tb
を満たしているか否かを判別する。
そして、経過時間t”がデータ検出待機時間Tbを超過していない場合、すなわち、
t”≦Tb
の場合には、そのまま待機状態を保持する。
このとき、出力端子O2に誘起される誘起電圧VO2は、コンパレータ32により基準電圧VREFと比較され、データ信号DDSが出力される。
以下、同様にして、データ信号STRの周波数に同期したデータ検出待機時間Tb毎に誘起電圧VO2の電圧レベルをコンパレータ32により検出する。そして、データ変換回路18において、検出データDDSのシリアル/パラレル変換を行ってパラレル検出データDDPとしてデータ記憶回路17に記憶することとなる。
図6に示した処理フローチャートにおいては、所定のデータ量のデータを受信するとデータ受信モードを終了する構成としていた。しかしながら、あらかじめ定めた所定の終了命令信号を受信してデータ受信モードを終了するように構成することも可能である。
図10に第4変形例の処理フローチャートを示す。
図10に示した処理フローチャートにおける処理は、原則的には、図6の処理フローチャートにおける処理と同様である。
図6の処理フローチャートと異なる点は、データ読込処理後に当該読み込んだデータが終了命令コードである場合に受信モードを終了し、通常モードに復帰するように構成した点である。
この場合における終了命令コードとしては、図11に示すように、例えば、1組のデータコマンド列が4ビットの命令コード部と、8ビットのデータ部とで構成されている場合、受信モードを終了するための終了命令コードは、命令コード部=「0101」とし、データ部にはダミーデータを設定することとなる。
また、データAを送信する場合には、命令コード部=「1001」とし、データ部にはデータAを構成するデータを設定することとなる。
また、データBを送信する場合には、命令コード部=「1010」とし、データ部にはデータBを構成するデータを設定することとなる。
また、データCを送信する場合には、命令コード部=「1011」とし、データ部にはデータCを構成するデータを設定することとなる。
この結果、終了命令コードを受信したアナログ電子時計は、動作モードを通常動作モードに移行し、通常運針を再開することとなる。
[2.1] データ伝送システムの概要構成
次に第2実施形態のデータ伝送システムについて説明する。
上記第1実施形態においてはデータ伝送システムは、外部データ送信装置がアナログ電子時計にデータを送信することしかできなかったが、本第2実施形態のデータ伝送システムは、相互に送受信を行えるようになっている。
データ伝送システム100Aは、大別すると、制御ユニット61、送受信ユニットブロック62および切替ユニット63を備え、送受信ユニットブロック62に対応させて図示しない複数のアナログ電子時計103が図14に示すような態様で配置されている。
制御ユニット61は、データ伝送システム全体を制御する。
各送受信ユニットブロック62は対応するアナログ電子時計103との間でデータの送受信を行う。この場合において、送受信ユニットブロック62は、複数(図12の場合10組)の同時に駆動される送受信ユニット65-1〜65-10を備えて構成されている。従って、一つの送受信ユニットブロック62あたり同時に10個のアナログ電子時計との間でデータの送受信が行えることとなる。
切替ユニット63は、制御ユニット61の制御下で、実際に制御する送受信ユニットブロック62を切り替える。
制御ユニット61の基準クロック信号発生回路71は、基準クロック信号CREFを発生する。
分周回路72は、基準クロック信号CREFを分周して分周クロック信号CREFDを出力する。
データ演算回路73は、測定データ(例えば、歩度測定データ)に基づいて、補正データDCを演算し出力する。
PSK変調回路74は、補正データDCおよび分周クロック信号CREFDに基づいてPSK(Phase Shift Keying)変調を行って変調信号SENを切替ユニットに出力する。
制御回路75は、制御ユニット61全体および切替制御信号SSWにより切替ユニット63を制御する。
送受信ユニット65-1の増幅回路81は、切替ユニット63を介して入力される変調信号SENを増幅する。
切替スイッチ82は、送信及び受信を切り換える。
送受信用コイル83は、対応するアナログ電子時計との間でデータの送受信を行う。
増幅回路84は、送受信用コイル83を介してアナログ電子時計から受信した受信信号SRCを増幅する。
データ検出回路85は、増幅回路84の出力信号から送信されたデータを検出し、切替ユニット63を介して制御ユニット61に出力する。
次に概要動作を説明する。
まず、制御ユニット61側からアナログ電子時計103側にデータを送信する場合の動作を説明する。
制御ユニット61の基準クロック信号発生回路71は、基準クロック信号CREFを発生し分周回路72に出力する。
分周回路72は、基準クロック信号CREFを分周して分周クロック信号CREFDをPSK変調回路74に出力する。
一方、データ演算回路73は制御回路75の制御下で、測定データに基づいて、補正データDCを演算しPSK変調回路74に出力する。
これらの結果、PSK変調回路74は、補正データDCおよび分周クロック信号CREFDに基づいてPSK変調を行う。そして、PSK変調回路74は、変調信号SENを切替ユニット63に出力する。
切替ユニット63は、当該変調信号SENを送るべきアナログ電子時計103が載置されている送受信ユニット65-1に制御ユニット61を接続する。
この結果、送受信ユニット65-1の増幅回路81は、切替ユニット63を介して入力される変調信号SENを増幅する。そして、増幅回路81は、切替スイッチ82を介して送受信用コイル83に出力する。
送受信用コイル83を介してアナログ電子時計103に対してデータを送信する。
アナログ電子時計103が制御ユニット61側にモータパルスなどによってモータコイルからデータを送信すると、送受信用コイル83を介して受信信号SRCが増幅回路84に入力される。
増幅回路84は受信信号を増幅してデータ検出回路85に出力する。
これらの動作は、各送受信ユニットブロック62を構成する複数の送受信ユニット単位で行われる。したがって、一度に多数のアナログ電子時計の調整などを行うことができる。
[3.1] 第1変形例
以上の説明においては、データ受信のためにモータコイルを用いる場合を例として説明した。しかしながら、モータコイルに限らず、非接触で通信可能なコイルを有している電子時計であれば、ディジタル時計等の他の時計についても適用が可能である。
以上の説明においては、同一のデータについては1回の送信しか行っていなかった。しかしながら、アナログ電子時計のデータ受信の確度をあげるため、同一のデータ信号を複数回繰り返して送信するようにし、アナログ電子時計は同一のデータ信号を複数回受信した場合にのみ、データ書込を行うように構成することも可能である。
上記説明においては、アナログ指針のみを有するアナログ電子時計について説明した。しかしながら、ディジタル表示を行うディジタル時計や、各種測定用のセンサの測定結果を液晶表示装置にディジタル表示を行うディジタル表示付アナログ電子時計についても適用が可能である。
以上の説明においては、アナログ電子時計の場合について説明した。本発明の趣旨は、アナログ電子時計以外のモータコイルを用いた携帯電子機器、例えば、ポータブルCDプレーヤ、ポータブルMD(Mini Disc)プレーヤ(レコーダ)、ポータブルカセットプレーヤ(レコーダ)等に適用してもよい。
以上の説明においては、外部操作部材102の操作状態あるいはモータパルスの非出力期間に応じて、データ受信モードに移行する構成を採っていた。しかしながら、目立たない場所に導通端子を設けておき、当該導通端子にプローブをあてて電気信号を入力するように構成することも可能である。また、受光素子を設けておき、当該受光素子に所定パターンの光信号を入力することによってデータ受信モードに移行させるように構成することも可能である。
本発明によれば、コイルを介してデータ受信を行っているため、電子時計の組立後にデータの書込を容易に行うことが可能となる。
Claims (1)
- アナログ指針と、
アナログ指針を駆動しモータコイルを備えたモータと、
動作モードをデータを受信するデータ受信モードと通常動作モードとの間で切り替えるモード設定部と、
前記動作モードが受信モードである場合に、データ信号を送信する外部送信装置より入力された外部同期信号を基準として、前記外部送信装置の動作に同期した同期信号を生成する同期信号生成部と、
前記動作モードが前記データ受信モードであり、かつ、前記外部送信装置より入力された前記データ信号により前記コイルに誘起された電圧信号であるデータ電圧信号および前記同期信号に基づいて受信データを生成し、出力する受信データ生成部と、
を備えたことを特徴とする電子時計。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003337946A JP2004004138A (ja) | 1999-09-17 | 2003-09-29 | 電子時計、電子時計の制御方法、電子時計の調整システムおよび電子時計の調整方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26447299 | 1999-09-17 | ||
JP2003337946A JP2004004138A (ja) | 1999-09-17 | 2003-09-29 | 電子時計、電子時計の制御方法、電子時計の調整システムおよび電子時計の調整方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001525482 Division | 2000-09-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004004138A true JP2004004138A (ja) | 2004-01-08 |
JP2004004138A5 JP2004004138A5 (ja) | 2007-10-11 |
Family
ID=30445489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003337946A Pending JP2004004138A (ja) | 1999-09-17 | 2003-09-29 | 電子時計、電子時計の制御方法、電子時計の調整システムおよび電子時計の調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004004138A (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6232749A (ja) * | 1985-08-05 | 1987-02-12 | Oki Electric Ind Co Ltd | 通信線のシリアル信号処理方法 |
JPS63278435A (ja) * | 1987-05-09 | 1988-11-16 | Nec Corp | 調歩同期信号入力装置 |
WO1994016366A1 (en) * | 1993-01-08 | 1994-07-21 | Citizen Watch Co., Ltd. | Data transmission/reception system of electronic timepiece |
JPH06235778A (ja) * | 1993-02-09 | 1994-08-23 | Citizen Watch Co Ltd | 指針式電子時計のデータ送受信システム |
JPH06258464A (ja) * | 1993-03-09 | 1994-09-16 | Citizen Watch Co Ltd | データ送信機能付電子時計 |
JPH0712999U (ja) * | 1993-07-29 | 1995-03-03 | リズム時計工業株式会社 | 電波修正時計 |
JPH1048364A (ja) * | 1996-08-01 | 1998-02-20 | Seiko Kurotsuku Kk | 電波修正時計 |
JPH10274681A (ja) * | 1997-03-31 | 1998-10-13 | Sony Corp | 電波時計装置 |
JPH1184028A (ja) * | 1997-09-03 | 1999-03-26 | Citizen Watch Co Ltd | 電子時計の送受信システム |
-
2003
- 2003-09-29 JP JP2003337946A patent/JP2004004138A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6232749A (ja) * | 1985-08-05 | 1987-02-12 | Oki Electric Ind Co Ltd | 通信線のシリアル信号処理方法 |
JPS63278435A (ja) * | 1987-05-09 | 1988-11-16 | Nec Corp | 調歩同期信号入力装置 |
WO1994016366A1 (en) * | 1993-01-08 | 1994-07-21 | Citizen Watch Co., Ltd. | Data transmission/reception system of electronic timepiece |
JPH06235778A (ja) * | 1993-02-09 | 1994-08-23 | Citizen Watch Co Ltd | 指針式電子時計のデータ送受信システム |
JPH06258464A (ja) * | 1993-03-09 | 1994-09-16 | Citizen Watch Co Ltd | データ送信機能付電子時計 |
JPH0712999U (ja) * | 1993-07-29 | 1995-03-03 | リズム時計工業株式会社 | 電波修正時計 |
JPH1048364A (ja) * | 1996-08-01 | 1998-02-20 | Seiko Kurotsuku Kk | 電波修正時計 |
JPH10274681A (ja) * | 1997-03-31 | 1998-10-13 | Sony Corp | 電波時計装置 |
JPH1184028A (ja) * | 1997-09-03 | 1999-03-26 | Citizen Watch Co Ltd | 電子時計の送受信システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3596464B2 (ja) | 計時装置および計時装置の制御方法 | |
EP1341063B1 (en) | Electronic timepiece with a date display function | |
US6850468B2 (en) | Electronic timepiece, control method for electronic timepiece, regulating system for electronic timepiece, and regulating method for electronic timepiece | |
EP0591557B1 (en) | Hand-indication electronic timepiece | |
US7079451B2 (en) | Time measurement device and method of controlling the time measurement device | |
JPS6115380B2 (ja) | ||
JP2007010669A (ja) | 時計のアナログ表示手段と時間カウンタ間の同期化方法 | |
JP2004004138A (ja) | 電子時計、電子時計の制御方法、電子時計の調整システムおよび電子時計の調整方法 | |
JP3601315B2 (ja) | ステップモータの制御装置、制御方法および計時装置 | |
WO2001022175A1 (fr) | Compteur de temps electronique; technique de commande et methode de reglage dudit compteur de temps | |
JP3968951B2 (ja) | 電子機器及び電子機器の制御方法 | |
JP2004279107A (ja) | 電波修正時計およびその制御方法 | |
JP2001166076A (ja) | 計時装置および計時装置の制御方法 | |
JP2002214367A (ja) | 計時装置 | |
JP3028374B2 (ja) | アナログ電子時計 | |
JP2001343474A (ja) | 電子時計、電子時計の制御方法及び電子時計の検査システム | |
US4303997A (en) | Analog alarm timepiece | |
JP2020173149A (ja) | 時計 | |
JP2001157495A (ja) | ステップモータの制御方法、制御装置および計時装置 | |
JPS6133149B2 (ja) | ||
JP2017191028A (ja) | 電子時計 | |
US20220045636A1 (en) | Method For Controlling Electronic Watch And Electronic Watch | |
JP2004354314A (ja) | 時刻情報取得装置、それを備えた電波修正時計及び電子機器 | |
JPS6233552B2 (ja) | ||
JP2007232569A (ja) | 電波時計 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070823 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110215 |