JP2003533046A - 非晶質金属酸化物ゲート誘電体構造とその製造方法 - Google Patents

非晶質金属酸化物ゲート誘電体構造とその製造方法

Info

Publication number
JP2003533046A
JP2003533046A JP2001582829A JP2001582829A JP2003533046A JP 2003533046 A JP2003533046 A JP 2003533046A JP 2001582829 A JP2001582829 A JP 2001582829A JP 2001582829 A JP2001582829 A JP 2001582829A JP 2003533046 A JP2003533046 A JP 2003533046A
Authority
JP
Japan
Prior art keywords
dielectric
precursor
silicon
metal oxide
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001582829A
Other languages
English (en)
Inventor
ブイ． アルーリ、プラサド
エル． ハンス、ロバート
グェン、ビッチェン
シー． ホッブズ、クリストファー
ジェイ． トビン、フィリップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2003533046A publication Critical patent/JP2003533046A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 本発明の特定の実施形態に従って、ゲート誘電体を形成する方法を開示する。成膜室内に半導体ウェハ（３４）を配置する。半導体ウェハ（３４）を加熱し、前駆物質ガスを成膜室に流入させる。１実施形態では、前駆物質は、シリコン、酸素、および遷移金属から成る部分を含む。別の実施形態では、該部分は２族の金属を含む。

Description

【発明の詳細な説明】
【０００１】 （発明の属する技術分野） 本発明は、一般に金属酸化膜を使用するゲート誘電体の形成に関し、より詳細
には非晶質金属酸化物ゲート誘電体を形成する方法に関する。
【０００２】 （発明の背景） ゲート誘電体は、ゲート構造のコンポーネントとして集積回路で使用されてい
る。ゲート構造は、トランジスタのソースからドレインまでの電流の流れを制御
する。ゲート誘電体層の厚さを減小させることにより、トランジスタの全体的な
性能が、トランジスタのターンオン特性の改良により向上される。
【０００３】 トランジスタのサイズを減小させる傾向により、等価ゲート誘電体の厚さを等
価に減小する必要性が生じてきた。この等価ゲート誘電体の厚さは、等価二酸化
シリコンゲート誘電体の厚さのことを指す。半導体素子中の等価酸化物厚さを有
効に減小する１つの方法は、二酸化シリコンの代わりに高Ｋ誘電材料の使用する
ことである。高Ｋ誘電材料の使用により製造された誘電体層の物理的な厚さは、
等価二酸化シリコン誘電体層より有意に大きくなることがあるが、同じ電気的性
質を維持することが知られている。例えば、二酸化シリコンの誘電体層が４の誘
電率を有し、３０オングストロームの厚さに成長する場合、８の誘電率を有する
高Ｋ誘電材料を６０オングストロームの厚さに成膜または成長させることができ
るが、これはより薄い二酸化シリコン誘電体層と同じ等価酸化物厚さを有してい
る。したがって、高Ｋ誘電体の使用は、より厚い誘電体層の処理を可能にすると
同時に、より薄い等価酸化物厚さに対する所望の縮小率を達成するという点で、
二酸化シリコンよりも優れている。
【０００４】 既知の高Ｋ誘電材料には、金属酸化膜および金属ケイ酸塩が含まれる。五酸化
タンタル、二酸化チタン、二酸化ジルコニウム、および二酸化ハフニウムのよう
な遷移金属酸化物、ならびにジルコニウムとハフニウムのケイ酸塩は、当業界に
おいて二酸化シリコンより大きな誘電率を有する高Ｋ誘電材料であることが知ら
れている。
【０００５】 シリコン基板上に金属酸化膜を直接成膜させて、多結晶構造を形成することが
当業界で提案されている。一般に、そのような成膜は、ＰＶＤ（物理蒸着）また
はＣＶＤ（化学蒸着）プロセスを使用して、金属酸化膜から一定厚さの誘電体層
を形成しつつ、シリコン基板と成膜した金属酸化物の間のいかなる界面材料も最
小限とするように行なわれるだろう。しかしながら、この種のそのような成膜金
属酸化物層の形成では、シリコン基板と成膜金属酸化物ゲート誘電体間に二酸化
シリコンの薄層が生成し続けることとなる。
【０００６】 シリコン基板と成膜金属酸化物ゲート誘電体の間の二酸化シリコン層の生成は
、シリコン基板が外気中に存在する任意の酸素と反応することにより生じる。そ
の結果、二酸化シリコンの遷移薄層がシリコン基板上に生ずる。この二酸化シリ
コン層の厚さは通常約１ナノメートル厚さである。この薄い誘電体層の存在は、
得ることができる等価酸化物厚さに対する下限を形成する。言いかえれば、金属
酸化膜層のＫ誘電度の高さやその厚さにかかわらず、達成可能な等価酸化物厚さ
は、その下に存在する二酸化シリコン界面層の厚さより下に降下することができ
ない。
【０００７】 達成可能な等価酸化物厚さを制限する二酸化シリコン界面層に加えて、高Ｋ多
結晶構造を形成するための金属酸化膜の成膜は、誘電体自体の中にトラップ部位
を導入するというさらなる欠点を有している。トラップ部位は、トランジスタの
電気的挙動に影響を及ぼす恐れがある。例えば、トラップ部位は、半導体素子の
閾値電圧や長期信頼性に影響を及ぼす可能性がある。一般に、そのようなトラッ
プ部位は、金属酸化膜の多結晶構造の結晶粒界間に生じる。
【０００８】 界面の二酸化シリコン層の影響を減ずるための既知技術の１つの方法は、金属
酸化膜ゲート誘電体の形成の初めに窒素外気を導入することである。窒素外気の
導入により、二酸化シリコン層は窒素によりドープされ、そのため誘電率が増大
する。しかしながら、そのような窒素導入による解決策では、追加の処理ステッ
プが必要となり、制限的な酸化物界面層が生じる。さらには、Ｓｉ／誘電体界面
に窒素が存在すると、デバイスの性能低下を引き起こす界面準位密度が増加し得
る。
【０００９】 高Ｋゲート誘電体の形成を達成するために使用される従来技術の別の方法は、
高Ｋ遷移金属酸化物で二酸化シリコン層を形成およびドープすることである。得
られる誘電体層は、金属酸化物対酸化シリコンの比が約１０％になるように、金
属酸化物で軽くドープされる。しかしながら、そのような解決策でも、金属酸化
物の軽いドーピングによりわずかにしか改善されていないシリコン誘電体層が形
成される。非晶質の形式でより重い金属酸化物をドーピングすることが、全誘電
率の値を増加するために望ましい。金属酸化物誘電体を形成するための非晶質金
属酸化物の成膜が、トラップ形成を受けない誘電体層を生じさせることは、当該
技術分野で周知である。
【００１０】 したがって、酸化シリコンに対して可変な組成の金属酸化物を加えた非晶質膜
を得ることができる方法および構造が有効だろう。 （図面の詳細な説明） 本発明の特定の実施形態に従って、ゲート誘電体を形成する方法を開示する。
半導体ウェハを成膜室内に配置する。半導体ウェハを加熱し、前駆物質ガスのよ
うな化合物を成膜室へ流入させる。１実施形態では、前駆物質は、シリコン、酸
素および遷移金属から成る部分を含む。別の実施形態では、該部分は２族金属を
含む。容易に制御可能な金属対シリコンの比を有する無晶質ゲート誘電体の形成
が実現される。
【００１１】 本発明は図１〜１０を参照すると最も良好に理解される。特に図１は、上部に
高Ｋ誘電体層１２が形成された半導体基板１０を示す。本発明の特定の実施形態
によれば、高Ｋ誘電体層１２は非晶質金属酸化物層である。詳しくは層１２は１
または複数の金属酸化物の混合物である。
【００１２】 図１は、複数の前駆物質１４，１６を使用することにより形成された、非晶質
金属酸化物誘電体層１２を示す。すなわち図１は、金属酸化物前駆物質１４が酸
化シリコン前駆物質１６と同時に導入されていることを示す。前駆物質１６に対
する前駆物質１４の濃度を変えることにより、誘電体１２中の金属酸化物と酸化
シリコンの比を制御することができる。したがって、高Ｋ誘電体１２の誘電率は
、二酸化シリコンの誘電率である約４から、使用している金属酸化物の誘電率ま
で変えることができ、それと同時に、非晶質層を形成することができる。
【００１３】 特定の実施形態では、１８：７の金属対シリコンの比が形成されるが、ここで
使用している比は、遷移金属原子対シリコン原子の原子数比についてである。別
の実施形態では、約９：１〜１：９の比が想定されるが、１：１より大きいこと
が好ましい。３００℃〜８００℃の間の温度で成膜することにより所望の比を得
るために、ＣＶＤ処理を使用することができる。成膜外気は、アルゴンのような
不活性ガス、窒素、またはＯ２、Ｎ２Ｏ、またはＯ３のような含酸素ガスである
。離れているか直接かにかかわらず、ＣＶＤプロセスの間に形成されるプラズマ
は、約０〜２ワット／ｃｍ２に維持される。誘電体層を形成するために使用され
る圧力は、約０．１〜１００トル間に維持されるだろう。
【００１４】 本発明に従って使用される前駆物質の例には、金属酸化物前駆物質が含まれ、
該金属には４族遷移金属が含まれる。そのような前駆物質の４族金属の例には、
チタン、タンタル、ハフニウム、およびジルコニウムがふくまれ、それらはアル
コキシド、ベータジケトネートおよびニトレートのうちの１つとして供給される
。特定の実施例には、ジルコニウム第三ブトキシド、Ｚｒ（ＴＨＤ）４、Ｚｒ（
ＮＯ３）４、およびタンタルエトキシドが含まれる。さらには、ケイ酸塩を形成
する２族や３族の金属、例えばそれぞれＳｒＳｉＯ３およびＬａ２ＳｉＯ５を使
用することができる。
【００１５】 本発明に従って使用されるシリコン前駆物質の例には、ＴＥＯＳ、シラン、二
塩化シラン、ジシランおよび四塩化シリコンが含まれる。 図２，３は、図１の金属酸化物前駆物質１４として使用することが可能な前駆
物質のクラスを示す。図２〜７において、文字Ｒは、前駆物質に関連する脱離基
、通常アルキル基を表わす。この前駆物質の脱離基は、前駆物質の部分の輸送を
促進するために一般に使用される。図２，３の前駆物質の該部分は、前駆物質の
酸素−遷移金属−酸素−シリコン部分から成り、ハイフン”＿”は結合を表わす
。
【００１６】 本願では、図２または図３の前駆物質を図１の前駆物質１４として使用するこ
とができる。これは、前駆物質１６と共に、シリコンと酸素の結合が基板１０と
誘電体１２の間に生じさせることとなる。シリコン基板が酸素結合する結果、良
好な誘電体−基板界面特性が得られる。更に、表面シリコンは該部分に直接結合
するため、先行技術の望ましくない二酸化シリコン界面層の影響が低減ままたは
除去される。したがって、前駆物質の該部分は、図１の酸化シリコン前駆物質１
６と組み合わさって、誘電体層１２の誘電率を制御することを可能にし、先行技
術の望ましくない二酸化シリコン界面層によって制限されることはない。
【００１７】 これは、二酸化シリコン遷移層が約１ナノメートルの厚さを有することが知ら
れ、純金属酸化物誘電体が多結晶形式で成膜された、先行技術よりも優れている
。さらに、ドーパントとして金属酸化物を有する酸化シリコンから成る非晶質の
誘電体層を形成することができる。金属酸化物自体の量は、ガスの全圧、温度お
よび分圧のような適当なプロセス条件を選択することにより、制御することがで
きる。
【００１８】 図４〜５は、図１の前駆物質１４として使用することができる前駆物質の別の
クラスを示す。すなわち、図４，５の前駆物質は、図２，３と同様の部分を含ん
でいるが、図４，５の前駆体のシリコン結合は、酸素原子に直接接合されず、そ
の代わりに別個の脱離基に結合される。例えば、図４の脱離基（Ｒ）はいかなる
アルキルも含む。前駆物質の個々の脱離基は、同じ前駆物質分子内で違ってもよ
いことに注意する。例えば、図２の分子は６個の異なる脱離基を有し得る。
【００１９】 示したタイプの前駆物質の使用は、抽出反応の一部として誘電体層１２を形成
する。抽出反応によって、前駆物質ガスはラジカル成分に解離し、その後、ラジ
カル成分は結合して基板１２を形成する。
【００２０】 前駆物質１６に対する前駆物質１４の濃度を制御することにより、二酸化シリ
コンの約４から選択された金属酸化物の誘電率までの全範囲にわたって、誘電率
を選択することができる。
【００２１】 図６は、本発明の別の実施形態を示す。これにより誘電体層２２を形成するた
めの金属酸化物前駆物質の単一の供給源が形成される。詳しくは、図２〜５の前
駆物質を単一の供給源として使用し、非晶質の誘電体層を形成することができる
。そのような非晶質の誘電体層は、選択部分に基づいた固定の金属対シリコン比
を有するか、プロセス条件により調製される可変の金属対シリコン比を有し得る
。そのような方法で前駆物質を用いる利点としては、単一の供給源によるプロセ
スの簡単さが挙げられる。
【００２２】 図７は、本発明の誘電体層を作成するために使用される処理室を示す。詳細に
は、処理室にて半導体基板ホルダ３６上にはウェハが配置される。次に、第１の
供給源３２から金属酸化物前駆物質が与えられ、第２の供給源３０からシリコン
前駆物質が提供される。詳細には、図２〜５の前駆物質に関して論じたように、
シリコン前駆物質はさらに遷移金属要素を含んでもよく、遷移金属供給源３２は
、シリコン前駆物質が存在しなくても遷移金属を提供する。半導体基板ホルダ３
６は、半導体基板３４の温度を制御する。半導体基板ホルダ３６は、半導体基板
３４を加熱するか冷却するかして温度を制御するために使用することができる。
【００２３】 別の実施形態では、非晶質ゲート誘電体を形成するために、ＺｒＯ２、ＨｆＯ２ 、Ｔａ２Ｏ５およびＬａ２Ｏ３のような金属酸化物へ、酸化アルミニウム（Ａ
ｌ２Ｏ３）をドープすることができる。引用したすべてのシナリオが、Ａｌ２Ｏ３ 添加した金属酸化物に拡張可能であり、アルミニウムと酸素の間にはある結合
があり、酸素と遷移金属の間には別の結合があることに留意されたい。アルミニ
ウム、酸素および遷移金属から成る部分を含む前駆物質の例を、図８，９に示す
。
【００２４】 図６は、本明細書で説明したタイプのゲート誘電体６２を有する半導体素子を
例証する。詳細には、図６は絶縁分離領域１０２によって包囲されたトランジス
タを示す。トランジスタは、半導体基板１０の一部と、ドープ領域１０５と、ゲ
ート誘電体６２と、サイドウォールスペーサ１０１と、導電ゲート１０８とを備
えている。トランジスタに加えて、図６は、誘電体層１０７、導電層１０９、誘
電体層１０３、導電二重はめ込み（inlaid）構造１２２，１１２、ならびに誘電
または不活性化層１４２を含めたさらなる層と相互接続を示す。図６に示すよう
な半導体素子は、本明細書で説明したゲート誘電体形成技術を、改良型半導体素
子を形成するための半導体技術で周知の他の技術と組み合わせて用いて形成する
ことができる。
【００２５】 本明細書で説明した装置および方法は、従来知られている装置および方法より
も優れた利点を提供することが理解される。説明したタイプの前駆物質を用いて
ゲート誘電体を形成することにより、先行技術に関連する酸化シリコン遷移層が
低減または除去される。さらに、本願の方法は、用意に選択可能な金属対シリコ
ン濃度を促進する簡単なプロセスフローを可能にする。本発明は特定の実施形態
に関して開示したものであり、請求項に述べる本発明の範囲を逸脱せず種々の改
変および変更を行えることがさらに理解される。従って、明細書と図面は、限定
的な意味というよりは例示的な意味であるとみなすべきであり、そのような改変
は本発明の範囲内に包含されるものとする。
【図面の簡単な説明】
【図１】シリコン構造の断面図で、高Ｋ誘電体層を形成するために１または
複数の前駆物質が使用されているところを示す。
【図２】化学式で示した本発明の前駆物質を示す。
【図３】化学式で示した本発明の前駆物質を示す。
【図４】化学式で示した本発明の前駆物質を示す。
【図５】化学式で示した本発明の前駆物質を示す。
【図６】シリコン構造の断面図で高Ｋ誘電体層を形成するために１または複
数の前駆物質が使用されているところを示す。
【図７】本発明による処理室の断面図を示す。
【図８】化学式で示した本発明の前駆物質を示す。
【図９】化学式で示した本発明の前駆物質を示す。
【図１０】図６の誘電体を組込んだトランジスタスタックの断面図を示す。
【手続補正書】
【提出日】平成１４年１１月１４日（２００２．１１．１４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】 非晶質金属酸化物ゲート誘電体構造とその製造方法
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ Ｐ，ＫＥ，ＫＧ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ (72)発明者 グェン、ビッチェン アメリカ合衆国 78733 テキサス州 オ ースティン ローレルウッド ドライブ 110 (72)発明者 ホッブズ、クリストファー シー． アメリカ合衆国 78728 テキサス州 オ ースティン ウェルズ ブランチ パーク ウェイ 1720 ナンバー3302 (72)発明者 トビン、フィリップ ジェイ． アメリカ合衆国 78759 テキサス州 オ ースティン ウィンダミア メドウズ 11410 Ｆターム(参考） 5F058 BA20 BC03 BF07 BF27 BF29 BJ10 5F140 AA00 AA40 BA01 BD13 BE10 BE18

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】誘電体を成膜する方法であって、 成膜室内に半導体ウェハを配置する工程と、 第１の化合物を成膜室内および半導体ウェハ上に流入させる工程であって、該
    化合物は、シリコンと、酸素と、ジルコニウム、ハフニウムおよびチタンから成
    る群より選択された金属とを含む工程と、 から成る方法。
  2. 【請求項２】ゲート誘電体を成膜する方法であって、 成膜室内に半導体ウェハを配置する工程と、 半導体ウェハを加熱する工程と、 前駆物質ガスを、前記成膜質内および半導体ウェハ上に流入させる工程であっ
    て、前記前駆物質はシリコン、酸素および遷移金属から成る部分を含む工程と、 から成る方法。
  3. 【請求項３】誘電体を製造する方法であって、 成膜室内に半導体ウェハを配置する工程と、 半導体ウェハを加熱する工程と、 成膜室にＴＥＯＳを流入させる工程と、 成膜室に４族遷移金属の第三ブトキシドを流入させる工程と、 から成る方法。
  4. 【請求項４】誘電体を製造する方法であって、 成膜室内に半導体ウェハを配置する工程と、 半導体ウェハを加熱する工程と、 成膜室にシリコンを含む第１のガスを流入させる工程と、 第１のガスが流れている間に成膜室に酸素と遷移金属を含む第２のガスを流入
    させる工程と、から成る方法。
JP2001582829A 2000-05-09 2001-03-28 非晶質金属酸化物ゲート誘電体構造とその製造方法 Pending JP2003533046A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US56727600A 2000-05-09 2000-05-09
US09/567,276 2000-05-09
PCT/US2001/010002 WO2001086708A2 (en) 2000-05-09 2001-03-28 Amorphous metal oxide gate dielectric structure

Publications (1)

Publication Number Publication Date
JP2003533046A true JP2003533046A (ja) 2003-11-05

Family

ID=24266482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001582829A Pending JP2003533046A (ja) 2000-05-09 2001-03-28 非晶質金属酸化物ゲート誘電体構造とその製造方法

Country Status (6)

Country Link
US (1) US20030054669A1 (ja)
JP (1) JP2003533046A (ja)
KR (1) KR20020094026A (ja)
CN (1) CN1439170A (ja)
AU (1) AU2001251072A1 (ja)
WO (1) WO2001086708A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030111678A1 (en) * 2001-12-14 2003-06-19 Luigi Colombo CVD deposition of M-SION gate dielectrics
US7449385B2 (en) * 2002-07-26 2008-11-11 Texas Instruments Incorporated Gate dielectric and method
US6762114B1 (en) * 2002-12-31 2004-07-13 Texas Instruments Incorporated Methods for transistor gate fabrication and for reducing high-k gate dielectric roughness
US7563727B2 (en) * 2004-11-08 2009-07-21 Intel Corporation Low-k dielectric layer formed from aluminosilicate precursors
KR100805821B1 (ko) 2007-04-02 2008-02-21 한양대학교 산학협력단 플래시 기억 소자 및 그 제조 방법
FR2915623B1 (fr) * 2007-04-27 2009-09-18 St Microelectronics Crolles 2 Circuit electronique integre comprenant une portion de couche mince a base d'oxyde d'hafnium.
TW201003915A (en) * 2008-07-09 2010-01-16 Nanya Technology Corp Transistor device
KR101934829B1 (ko) 2012-10-23 2019-03-18 삼성전자 주식회사 반도체 장치 및 반도체 장치의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3644607A (en) * 1969-12-18 1972-02-22 Texas Instruments Inc Use of vapor phase deposition to make fused silica articles having titanium dioxide in the surface layer
KR100265777B1 (ko) * 1993-08-05 2000-09-15 김순택 화상표시장치의 반사방지막 제조방법, 및 이를 채용한 화상표시장치
US5828080A (en) * 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
US6060406A (en) * 1998-05-28 2000-05-09 Lucent Technologies Inc. MOS transistors with improved gate dielectrics
US5907780A (en) * 1998-06-17 1999-05-25 Advanced Micro Devices, Inc. Incorporating silicon atoms into a metal oxide gate dielectric using gas cluster ion beam implantation
WO2000007237A1 (en) * 1998-07-28 2000-02-10 Advanced Micro Devices, Inc. METHOD OF MAKING HIGH PERFORMANCE MOSFET USING Ti-LINER TECHNIQUE

Also Published As

Publication number Publication date
KR20020094026A (ko) 2002-12-16
WO2001086708A3 (en) 2002-02-28
WO2001086708A2 (en) 2001-11-15
AU2001251072A1 (en) 2001-11-20
US20030054669A1 (en) 2003-03-20
CN1439170A (zh) 2003-08-27

Similar Documents

Publication Publication Date Title
US6291867B1 (en) Zirconium and/or hafnium silicon-oxynitride gate dielectric
US6436801B1 (en) Hafnium nitride gate dielectric
US6841439B1 (en) High permittivity silicate gate dielectric
KR101458956B1 (ko) 전자 소자 및 그 제조방법
US6821873B2 (en) Anneal sequence for high-κ film property optimization
US6297539B1 (en) Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same
KR100538677B1 (ko) Ｃｍｏｓ 애플리케이션에 적층형 고-유전 상수 게이트유전체를 증착하는 방법
US20030111678A1 (en) CVD deposition of M-SION gate dielectrics
US7601578B2 (en) Defect control in gate dielectrics
GB2351844A (en) An integrated circuit
JPH11135774A (ja) 高誘電率シリケート・ゲート誘電体
US6991990B1 (en) Method for forming a field effect transistor having a high-k gate dielectric
JP2003069011A (ja) 半導体装置とその製造方法
JP4574951B2 (ja) 半導体装置及びその製造方法
US6700171B2 (en) Gate dielectric
US6825538B2 (en) Semiconductor device using an insulating layer having a seed layer
US7071519B2 (en) Control of high-k gate dielectric film composition profile for property optimization
JP2003533046A (ja) 非晶質金属酸化物ゲート誘電体構造とその製造方法
US7115461B2 (en) High permittivity silicate gate dielectric
US20030138611A1 (en) Multilayer structure used especially as a material of high relative permittivity
JP2000049349A (ja) 集積回路に電界効果デバイスを製造する方法
JP2002319673A (ja) 半導体デバイスとゲート誘電体層の形成方法
US20040169240A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2002184978A (ja) 半導体装置及びその製造方法
US7799668B2 (en) Formation of uniform silicate gate dielectrics

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927