JP2003521778A - 装置の列挙のための仮想ｒｏｍ - Google Patents

Abstract

(57)【要約】 ライザカード（１０６）がコンピュータシステムマザーボードに接続される場合、ライザカード（１０６）上の記憶装置（２０１）は、コンピュータシステムがライザカード（１０６）上のいかなる周辺装置をも構成することを可能にする構成データを含む。構成データは、コンピュータシステムにおけるＢＩＯＳ（１０３）により仮想アドオンＲＯＭ（３０５）として扱われ、よってライザカード（１０６）周辺装置（３０１，３０２）に関連するいずれかのおよびすべてのＰＣＩ構成スペースを実行し初期化することが可能になる。

Description

【発明の詳細な説明】

【０００１】

【技術分野】

この発明は一般的にデータ処理システムに関し、より特定的には、データ処理
システムに結合される装置の自律構成に関する。

【０００２】

【背景技術】

現在、モデムとオーディオサブシステムとは、マイクロソフトＰＣ（パーソナ
ルコンピュータ）９９仕様に従ったウィンドウズ（Ｒ）系ＰＣの必須構成要素で
ある。これはマイクロソフトウィンドウズ（Ｒ）ロゴを受けるための要件である
。プロセッサにおけるサイクル速度の増大により、現在モデムとオーディオ機能
とは、マイクロソフトのウィンドウズ（Ｒ）オペレーティングシステムにしたが
ってＰＣプロセッサで動作するソフトウェアに実現されている。これは、コスト
を削減し続け、かつソフトウェアアップグレードのフレキシビリティを向上させ
るために行なわれる。

【０００３】 そのような実現化の例は、ＡＭＲ（オーディオ／モデムライザ）と呼ばれる業
界標準であり、これはモデムおよびオーディオシステムのためのアナログフロン
トエンドハードウェアしか含まない回路カードまたはライザカードからなるアー
キテクチャを規定する。「オーディオ／モデムライザ仕様」改訂１．０１、イン
テル・コーポレイション、ｐｐ．１−２４を参照されたい。モデムおよびオーデ
ィオ処理の大半は、ホストプロセッサにおいて行なわれる。ライザカード自体は
ＰＣＩ装置ではなくマザーボードリソースであると考えられ、よって列挙可能（
enumerable）ではない。それでも、ホストソフトウェアとライザカードとの間に
インターフェイスを提供するためにＰＣＩコントローラが用いられる。ライザカ
ードは、１つ以上のコデックを含む。ＰＣＩコントローラはそれ自体を１つ以上
の「ＰＣＩ装置」として表し得る。

【０００４】 さらに状況を複雑にするのは、モデムおよびオーディオのためのホストソフト
ウェアドライバと、コデックおよびライザカードとが、多数のベンダによって供
給されていることである。知的財産保護のために、ベンダのモデムまたはオーデ
ィオソフトウェアはそれらの特定のコデックに対してのみ働くよう設計される。
あるコデックベンダはライザカードをも製造するのに対し、あるライザはコデッ
クを製造しないベンダによって製造される。これにより、ＰＣＩコントローラは
ウィンドウズ（Ｒ）によって適切に列挙されるよう、構成可能（多数のベンダＩ
Ｄをサポートする）でなければならないという要件が課される。

【０００５】 適切な列挙により、（コデックベンダから供給される）意図されるドライバが
ロードされる。さらに、適切な列挙により、ライザの製造者およびどの製造者の
コデック構成要素が含まれているかに関する情報を、ウィンドウズ（Ｒ）に通知
することが可能になる。最後に、適切な列挙は、ライザ上の各コデックに対する
インターフェイス機能をサポートする１つ以上のＰＣＩ装置として、ＰＣＩコン
トローラを適切に構成することを可能にする。

【０００６】 コンピュータシステムのＢＩＯＳ（basic input output system基本出入力シ
ステム）は、ＰＣＩ構成スペースからベンダ特定情報を読出し、次いでオペレー
ティングシステムに対してテーブルを構築して適切なドライバをロードすること
により、ＰＣＩ装置を列挙する。

【０００７】 現在、ＡＭＲアーキテクチャは、システムにどの特定のベンダのライザカード
があるかを検出するために、カスタムＢＩＯＳルーチンの実行を要求する。カス
タムＢＩＯＳルーチンは次いで、ベンダＩＤをサブＰＣＩ装置ＩＤとしてＰＣＩ
構成スペースにロードする。したがって、コントローラ、ライザ、プラットフォ
ームＢＩＯＳがすべて「ぴったりと結合」される；これら３つすべては一緒に書
込まれ、テストされ、維持され、サポートされ、認定されなければならない。こ
れはコストを増大させフレキシビリティを減じる。

【０００８】 この「結合」は、受け入れがたい状態をも生じさせる。たとえば、コデックベ
ンダＡがオーディオコデック、モデムコデック、およびＰＣＩコントローラを製
造したと仮定する。適切な列挙は、ウィンドウズ（Ｒ）に２つのＰＣＩ装置が表
されることをもたらす（オーディオコデック「Ａ」に接続されたコントローラ「
Ａ」およびモデムコデック「Ａ」に接続されたコントローラ「Ａ」）。しかしな
がら、もし異なった製造者のカードがライザに差込まれると、他の結果が生じ得
る。ベンダ「Ｂ」によって製造された新しいオーディオおよびモデムコデックが
、ＰＣＩコントローラ「Ａ」に接続されるかもしれない。もし業者ＡとＢとが競
合相手であれば、ユーザはオペレーティングシステムに「Ａ−Ｂ」ドライバを見
つけるよう命令され、非常にいらいらさせられる結果となるであろう。

【０００９】 当該技術分野において求められているのは、プラットフォームＢＩＯＳにいか
なる変更も行なうことなく、装置の列挙を可能にする機構である。また当該技術
分野において求められているのは、プラットフォーム（ＢＩＯＳ）から切り離さ
れたライザカードの技術進歩をもたらす、メディアアクセス装置を超えた機能を
列挙するための手段である。

【００１０】

【発明の開示】

この発明は、システムプラットフォームＢＩＯＳ（ベーシックＩ／Ｏルーチン
）のカスタム化なしでは現在列挙可能ではない多数のＰＣＩ装置を、オペレーテ
ィングシステムが列挙することを可能にすることにより、上述の必要性に対処す
る。その結果、オペレーティングシステムは、プラットフォームＢＩＯＳをどの
ように変更することもなく、そのようなＰＣＩ装置を列挙することが可能になり
、これは装置のテストおよび認可をプラットフォームから切り離し、ＢＩＯＳを
変更なく保つことによりプラットフォームソフトウェアの維持コストを減じ、Ｐ
ＣＩ装置の技術進歩をシステムプラットフォームＢＩＯＳから切り離す。

【００１１】 より特定的には、この発明は、プラットフォームＢＩＯＳのカスタム化なしに
、オペレーティングシステムが実行可能コードおよび構成データを利用可能にす
ることにより、ライザカード（およびマザーボードダウン装置）上の多数の装置
／機能の列挙のための処理および手段を提供する。これは、ＢＩＯＳが自然に検
出するであろう仮想アドオンＲＯＭを生成することにより達成される。ライザカ
ード上のデータ記憶装置（たとえばシリアルＥＥＰＲＯＭ）は列挙のために必要
となる構成データを含み、かつ可能であれば構成データを各装置の標準ＰＣＩ構
成スペースにコピーする実行可能コードをも含む。一実施例においては、構成デ
ータおよび実行可能コードを含むライザシリアルＥＥＰＲＯＭはシステムメモリ
の利用可能な領域にコピーされる。シリアルＥＥＰＲＯＭデータは、ＢＩＯＳに
よってアドオンＲＯＭと同様に検出されるよう、ＡＡ５５ヘッダを用いてシステ
ムメモリ内に構築される。ＢＩＯＳは、ＡＡ５５ヘッダを発見したときにシステ
ムメモリのこの領域を検出する。ＢＩＯＳはこのシステムメモリの領域をアドオ
ンＲＯＭとして扱い、それによりこれがいずれかのおよびすべてのＰＣＩ構成ス
ペースをライザ構成スペースで実行し初期化することを可能にする。実行された
コードは、モデムおよびオーディオＰＣＩ構成スペースが突き止められるように
、ＢＩＯＳに他の既存のＰＣＩ周辺アドレスについて問い合わせすることができ
る。ＢＩＯＳは次いでシステム内で検出されたすべてのＰＣＩ装置を列挙する。

【００１２】 この発明の別の実施例においては、ＥＥＰＲＯＭ内の構成データは、任意でシ
ステムメモリへのデータのシャドウイングを備えた、仮想アドオンＲＯＭとして
扱われる。

【００１３】 この発明の１つの利点は、すべてのライザカード関連装置がいかなるＢＩＯＳ
カスタム化もなく列挙され得ることである。この発明の別の利点は、ライザ技術
がプラットフォームＢＩＯＳから独立して発展できることである。

【００１４】 この発明はＰＣＩおよびＢＩＯＳエンティティに関連して説明されるが、この
発明は、付加的な情報または自律構成が必要となるどのようなデータ処理システ
ムにも適用可能である。さらに、この発明はコントローラおよびメディアアクセ
ス装置にパーティションを有するどのようなシステムにも適用可能である（たと
えばイーサネット（Ｒ）＋ＰＨＹ、ＤＳＬハードモデムコントローラ＋ＤＳＰエ
ンジンなど）。

【００１５】 以上、以下のこの発明の詳細な説明がより良く理解されるよう、この発明の特
徴と技術的利点とをおおまかに述べた。この発明のさらなる特徴および利点は次
に説明され、この発明の特許請求の範囲の主題を構成する。

【００１６】 この発明およびその利点がより完全に理解されるよう、添付の図面と併せて以
下に説明する。

【００１７】

【発明を実行するためのモード】

以下の説明においては、この発明の完全な理解をもたらすために特定の言葉や
バイト長などのいくつもの特定の細部が示される。しかしながら、当業者におい
てはこの発明はそのような特定の細部なしに実施し得ることが明らかであろう。
他の例においては、この発明が不必要な細部によってわかりにくくなることを避
けるために、周知の回路がブロック図形式で示される。ほとんどの部分において
、この発明の完全な理解を得るためには必要ではなく、また関連技術分野におけ
る当業者の技術範囲にあるために、タイミング要件などに関する細部は省かれて
いる。

【００１８】 図面に関しては、構成要素は必ずしも実物と同じスケールでは示されず、いく
つかの図面を通して同じ参照番号により同一のまたは同様の要素が示される。

【００１９】 図１は、この発明にしたがって構成されたデータ処理システム１００を示す。
データ処理システム１００は、図１に特定的に示される以外の、コンピュータシ
ステム内に典型的に見出される要素を含み得る。ＣＰＵ（中央処理装置）１０１
は、ローカルバス１０５によってランダムアクセスメモリ（ＲＡＭ）１０２に結
合される。ローカルバスはまた、ＣＰＵ１０１を基本出入力システム（ＢＩＯＳ
）１０３およびＰＣＩバスコントローラ１０４に結合する。ＢＩＯＳ１０３は、
ルーチンの基本セット（essential set）を含み、オペレーティングシステムと
システム１００におけるハードウェアとの間にインターフェイスを提供する。Ｂ
ＩＯＳ１０３は、すべての周辺技術とリアルタイムクロックのような内部サービ
スとをサポートする。システム１００のスタートアップの際に、ＢＩＯＳ１０３
はシステム１００をテストし、ドライブおよび他の構成設定についてそれ自体の
小さなＣＭＯＳメモリバンクに問い合わせることにより、システム１００を準備
する。これは次いで、オペレーティングシステムをロードし、制御をこれにパス
する。バスコントローラ１０４は周辺装置を駆動するための回路を含むが、これ
はこの例においてはライザカード１０６上の周辺装置である。システム１００に
おいては、バスコントローラ１０４はＰＣＩバス１０７に結合されたＰＣＩバス
コントローラである。ＰＣＩは周辺構成要素相互接続（Peripheral Component I
nterconnect）を意味し、ＰＣＩバス１０７はＣＰＵ１０１と周辺装置（オーデ
ィオ、ビデオ、ディスク、ネットワークなど）との間の高速データ経路を提供す
る周辺バスである。ＰＣＩはスタートアップ時にＰＣＩカードを自動的に構成す
る「プラグアンドプレイ」機能を提供する。

【００２０】 システム１００内の装置列挙の間に、システム１００に装着されるすべての装
置が識別され、必要なルーチン（ドライバ）が初期化されて、装置が機能するよ
うイネーブルする。ＰＣＩバスコントローラ１０４内のレジスタは、バスコント
ローラ１０４が周辺装置と適切に通信できるよう、ライザカード１０６上の周辺
装置の特定の情報を提供される。

【００２１】 この発明の一実施例においてはライザカード１０６は製造者がアナログＩ／Ｏ
機能なしにマザーボードを製作することを可能にするオーディオモデムライザ（
ＡＭＲ）である。そのかわりに、これらの機能はコデック回路を含むライザカー
ドに置かれ、ライザカード１０６はマザーボードと直角をなすように、マザーボ
ードに直交して差込まれる。アナログＩ／Ｏ機能をマザーボードから分離するこ
とにより、オーディオ品質はより高くなり、製造遅延は減じられる。ＡＭＲ仕様
以前は、マザーボードアナログＩ／Ｏ機能は長期間の米国連邦通信委員会（ＦＣ
Ｃ）および国際電気通信認定プロセスを受けた。

【００２２】 この発明は、プラットフォームＢＩＯＳ１０３のいかなるカスタム化もなしに
、システム１００に対し実行可能コードと構成データとを利用可能にすることに
より、ライザカード１０６上の多数の装置／機能の列挙のためのプロセスおよび
手段を提供する。これは、ＢＩＯＳ１０３によってシステム１００のスタートア
ップの間に自然に検出される仮想アドオンＲＯＭを生成することにより達成され
る。図２を参照すると、シリアルＥＥＰＲＯＭ２０１のようなデータ記憶装置が
ライザカード１０６上に接続され、これはライザカード１０６上のいずれの周辺
装置をも完全に列挙するために必要なすべての構成データを含む。たとえば、ラ
イザカード１０６上に、モデムのような１つ以上のオーディオまたはビデオ周辺
装置が存在し得る。シリアルＥＥＰＲＯＭ２０１はまた、構成データを各装置の
標準ＰＣＩ構成スペースにコピーする実行可能コードを含んでもよく、標準列挙
（normal enumeration）を可能にする。ホストシステム１００はライザに基づく
記憶装置２０１から直接実行することはできないので、図２の点線の矢印で示さ
れるように、装置２０１内のデータは最初に利用可能なシステムＲＡＭにコピー
され得る。

【００２３】 図３を参照して、この発明の実行を示すブロック図が示される。上述のように
、ライザカード１０６はＥＥＰＲＯＭ記憶装置２０１を含む。手段３０３は、ラ
イザカード１０６上の周辺装置の完全な列挙のために必要となる構成データと可
能性のあるすべての実行可能コードとをシステムメモリ３０４にコピーするよう
実現される。そのようなデータは、ＢＩＯＳ１０３によってアドオンＲＯＭ３０
５として検出されるよう、システムメモリ３０４に構築される。これは、ヘッダ
ＡＡ５５を、システムメモリ３０４にコピーされたデータのフロントに配置する
ことにより達成される。ＢＩＯＳ１０３が、ある場所とメモリとを自動的にサー
チしてＡＡ５５ヘッダを探すよう対処されていることは、当該技術分野において
は周知である。そのようなＡＡ５５ヘッダを有するデータはシステムメモリ３０
４内のその場所でのアドオンＲＯＭであると推定され、ＢＩＯＳ１０３はそこに
含まれるデータを自動的に実行する。アドオンＲＯＭ３０５に含まれるデータは
、実行してライザカード１０６に含まれるすべての周辺装置に対するいずれかの
およびすべてのＰＣＩ構成スペースの初期化を行なう。図３に示される実施例に
おいては、第１の周辺装置ＰＨＹ１に対して、そのベンダＩＤ ＹがＰＣＩコン
トローラ構成メモリスペース３０１内にストアされる。図３に示されるのは、別
の周辺装置ＰＨＹ２であり、そのベンダＩＤ ＺデータはＰＣＩコントローラ構
成メモリスペース３０２にストアされる。ＢＩＯＳ１０３は次いで検出されたこ
れらの「ＰＣＩ装置」を列挙する。

【００２４】 ステートマシン３０３によって行なわれることをより詳細に説明すると、ステ
ートマシン３０３はデフォルトの電源投入時条件を有するが、これによりステー
トマシン３０３は、アドオンＲＯＭを含むことがわかっているシステムメモリに
ＥＥＰＲＯＭ記憶装置２０１の内容をコピーし始める。ステートマシン３０３は
次いでＢＩＯＳアドオンＲＯＭ検出アルゴリズムをモニタする。ＢＩＯＳ１０３
がコピーされたＥＥＰＲＯＭイメージのベースアドレスから読出動作を行なう場
合、ステートマシン３０３はメモリ読出ラインをアクティブにプルしなければな
らない。これはＢＩＯＳ１０３が、異なった読出制御信号を有するＩ／Ｏスペー
スをチェックしているためである。ＥＥＰＲＯＭイメージ内の実行可能コードの
第１のバイトは、ＣＰＵ１０１にシステムメモリ３０４からコードの実行を開始
するよう通知する。これは、制御が成功して転送されたので、ステートマシン３
０３が動作のモニタを停止できることを意味する。ＥＥＰＲＯＭ記憶装置２０１
内の最後のコードは、電源投入プロシジャの制御をＢＩＯＳ１０３に返す。

【００２５】 これに代えて、ブロック３０３においては、ＰＣＩコントローラはアドオンＲ
ＯＭ装置として示され得る。この発明は、ＥＥＰＲＯＭ２０１の内容をシステム
メモリ３０４にコピーすることなく、その場で実行して、シリアルＥＥＯＰＲＯ
Ｍ装置２０１とＰＣＩコントローラとをアドオンＲＯＭとして扱う。これにより
、ＥＥＰＲＯＭ２０１内のデータをシステムメモリ３０４にコピーする複雑性が
なくなる。性能は、ＥＥＰＲＯＭ２０１内のデータをシステムメモリ３０４（Ｂ
ＩＯＳ設定によって制御される）に「シャドウイング」することにより向上する
。この「シャドウイング」は、メモリをシステムＲＡＭに自動的にコピーする、
プラットフォームＢＩＯＳに存在する周知の機構である。これはＲＯＭデータへ
のアクセス時間を低減することにより実行性能を増す（コピー後にシステムＲＡ
Ｍから実行する）。その結果、ライザＥＥＰＲＯＭ２０１とインターフェイスす
るＰＣＩコントローラ１０４（または簡単なステートマシン装置）は、これをア
ドオンＲＯＭ装置として表わすアドレス範囲に対応するようにされる。ＢＩＯＳ
１０３は、これをアドオンＲＯＭとして発見し、プログラム実行をこの装置にパ
スする。

【００２６】 本質的に、この代替的なシャドウイングプロシジャは、イメージをシステムメ
モリにコピーする点に関しては上述のプロシジャと同じものであるが、アドオン
ＲＯＭをメインメモリにシャドウイングするオプションがオンにされる点が異な
る。ＲＯＭイメージの全体がシステムメモリ３０４にコピーされた後で、ＢＩＯ
Ｓ１０３は元のメモリ場所へのいかなるアクセス要求をもトラップし、作成した
コピーにそれを転送する。このオプションは、ユーザにアクセス可能なＢＩＯＳ
構成スクリーンに典型的である。これはまた、ＥＥＰＲＯＭイメージにストアさ
れた実行可能コードによっても行なうことができる。たいてい、メインシステム
メモリ３０４がＥＥＰＲＯＭ２０１よりもはるかに速いためにイメージアクセス
を顕著に高速化するので、このオプションはデフォルトでＯＥＭ（相手先商標製
造業者）によってオンにされる。

【００２７】 他の代替例においては、ＥＥＰＲＯＭ２０１のためのステートマシンコントロ
ーラが実際にＢＩＯＳ１０３の読出要求にＡＡ５５ヘッダで応答する。ステート
マシン３０３は標準様式で直接応答するので、再変換は必要ではない。ＥＥＰＲ
ＯＭ２０１からのアドレス読出が要求される場合、ステートマシン３０３は要求
を変換し、準備ができたときにデータをシステムに提示する。これは標準の信号
方式しか必要でないので、実現が簡単である。この例においても上述のシャドウ
イング技術が機能し、アクセスを高速化する。

【００２８】 ストアされたデータについても、上述の方法とすべて同様である。これはどの
装置がライザカードにあるかを識別する。これには製造者、モデル、改訂、およ
びベンダが所望する他のどのような情報もが含まれる。これはまたＰＣＩベンダ
ＩＤ、サブベンダＩＤ，ＰＣＩクラス、およびここでも、ベンダが適切と考える
どのような他のものも有する。もしベンダが特別な実行可能コードを有していれ
ば、ここで動作する。最小限の実行可能コードが、利用可能なコントローラにつ
いてシステムに問い合わせる。もし見つかれば、これはＰＣＩ ＩＤ，装置ＩＤ
，およびベンダが装置を識別するために適切と考える他のいかなるデータをも読
出す。各メディア装置（ライザＰＨＹ／ＣＯＤＥなど）が整合するコントローラ
を見つけると、ＥＥＰＲＯＭイメージ内のコードは正しいＰＣＩベンダＩＤ、サ
ブベンダＩＤ，装置ＩＤなどを、各装置が適切に定義されるまで、整合するコン
トローラ内に書込む。この情報はまた、パワーマネジメント能力またはシステム
設計者が含めることを必要とする他のいかなる情報をも含み得る。

【００２９】 ＥＥＰＲＯＭコードが動作を完了させると、ＢＩＯＳ１０３は標準ＰＣＩ発見
サイクルを行ない、ＰＣＩ構成が既に完了しているので、装置は正確に列挙し、
オペレーティングシステムはわかっている良好なドライバをロードできる。

【００３０】 図４は、上述のプロセスをさらに詳しく示す。ステップ４０１において、ＢＩ
ＯＳ１０３はアドオンＲＯＭがあるかチェックする。ステップ４０２において、
仮想ＲＯＭ／コントローラが、システムメモリ３０４からのメモリ読出に対して
適切なＡＡ５５１６ビットメモリ値で応答する。ステップ４０３において、ＢＩ
ＯＳ１０３は仮想ＲＯＭ３０５から次のメモリ場所を読出してそのサイズを判断
する。ステップ４０４において、仮想ＲＯＭ３０５の内容がメインメモリ３０４
にシャドウイングされる。ステップ４０５において、業界標準プロトコルを用い
て、ＢＩＯＳ１０３はコード実行を仮想ＲＯＭ３０５にパスする。ステップ４０
６において、仮想ＲＯＭ３０５は以下の動作を行なう実行可能コードを含む。第
１に、これは標準ＰＣＩ列挙サイクルを通してすべてのＰＣＩに基づくホストコ
ントローラを識別する。これは２つの可能な方法によって達成される。第１に、
ＰＣＩ ＳＩＧグループはライザカード１０６に特別なＰＣＩ ＩＤ番号を有す
るコントローラのみを割当てる。第２の可能な列挙サイクルは、用いられていな
い標準のすべてのＰＣＩ論理バスにコントローラを配置することである。

【００３１】 ＲＯＭプログラマは、どのコントローラが潜在的に利用可能であるかについて
を正確に把握するので、プログラマはまた、さまざまなＰＣＩホストコントロー
ラにおけるＰＣＩ構成レジスタにどのようにアクセスし書込みするかも把握する
。

【００３２】 仮想ＲＯＭによって行なわれる第３の動作は、ライザ構成要素に割当てられた
ベンダＩＤ番号が、ホストコントローラ１０４の適切なＰＣＩ構成レジスタに書
込まれることである。これはサブベンダまたはサブシステムＩＤであってもよく
、適切なレジスタを選択するようシステム設計者に任せられる。次いで、仮想Ｒ
ＯＭ実行可能によって行なわれる第４のプロセスは、システム１００におけるす
べての装置−コントローラ対に対してライザ装置ＩＤを繰り返し書込むことであ
る。

【００３３】 その後、ステップ４０７において、すべての構成が完成した後でコード実行は
ＢＩＯＳ１０３に返される。上述の例はＰＣＩ ＩＤレジスタについてのみ触れ
たが、設計者の選択により、何らかの装置特有動作も行なわれ得ると考えられる
。その後、ステップ４０８において、標準ＢＩＯＳ／ＰＣ電源投入プロシジャが
続き、標準のＢＩＯＳに基づくＰＣＩ列挙サイクルが起こる。すべての要求され
たＰＣＩ ＩＤ番号の書込みが完了しているので、すべてのＰＣＩライザ装置は
ＰＣＩ ＢＩＯＳに正確に列挙され、オペレーションシステムは適切な対応の装
置をロードできる。

【００３４】 この発明およびその利点を詳細に説明したが、前掲の特許請求の範囲に定義さ
れるこの発明の精神および範囲から逸脱することなく、さまざまな変更、置換お
よび代替例を実行し得ることを理解されたい。

【図面の簡単な説明】

【図１】 この発明にしたがって構成されたデータ処理システムを示す図であ
る。

【図２】 ライザカードにおけるＥＥＰＲＯＭ内の情報のシステムメモリへの
コピーを示す図である。

【図３】 ベンダ情報のＰＣＩ構成スペースへのコピーの結果として生じるア
ドオンＲＯＭ内の命令の実行を示す図である。

【図４】 この発明にしたがったフロー図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マレック，ティモシー・シィ アメリカ合衆国、78741 テキサス州、オ ースティン、オーデュボン・プレイス、 2408−エイ (72)発明者 ボズウェル，チャールズ・アール アメリカ合衆国、78759 テキサス州、オ ースティン、モラド・サークル、10610、 ナンバー・2302 (72)発明者 バーンズ，ブライアン アメリカ合衆国、78664 テキサス州、ラ ウンド・ロック、イーグルズ・ネスト・ス トリート、3915 Ｆターム(参考） 5B014 FB04 5B076 AA06 BB01

Claims (10)

【特許請求の範囲】
1. 【請求項１】 データ処理システム（１００）において、プロセッサとＢＩ
   ＯＳ（１０３）とを含むマザーボードに差込まれるライザカード（１０６）上の
   装置を列挙するための方法であって、 ライザカード（１０６）上の記憶装置（２０１）上の装置に対する構成データ
   をストアするステップと、 構成データを含む記憶場所がＢＩＯＳ（１０３）によってアドオンＲＯＭとし
   て扱われるよう、構成データにヘッダを含めるステップと、 ＢＩＯＳ（１０３）によって構成データをコントローラ構成スペースに書込む
   ステップと、 構成データを用いて装置を列挙するステップとを含む、方法。
2. 【請求項２】 コントローラ構成スペースはＰＣＩコントローラ構成スペー
   スであって、ＰＣＩバスはライザカード（１０６）をシステム（１００）に結合
   されたＰＣＩバスコントローラ（１０４）に結合する、請求項１に記載の方法。
3. 【請求項３】 記憶装置（２０１）に結合されるインターフェイスはアドオ
   ンＲＯＭとして扱われる、請求項１に記載の方法。
4. 【請求項４】 含めるステップは、記憶装置（２０１）からの構成データを
   システムメモリ内の領域にコピーするステップをさらに含み、システムメモリ内
   の領域はアドオンＲＯＭとして扱われる、請求項１に記載の方法。
5. 【請求項５】 コピーするステップは、構成データをシステム（１００）メ
   モリにシャドウイングするステップをさらに含む、請求項４に記載の方法。
6. 【請求項６】 コンピュータシステムマザーボードに接続するよう適合され
   るライザカード（１０６）であって、ライザカード（１０６）は、 周辺装置と、 ライザカード（１０６）上の記憶装置（２０１）にストアされるコンピュータ
   プログラム製品とを含み、コンピュータプログラム製品は、ライザカード（１０
   ６）がコンピュータシステムに接続される場合に、システムＢＩＯＳ（１０３）
   がＰＣＩ構成スペースに書込むために用いるよう動作可能である構成データを含
   む、ライザカード（１０６）。
7. 【請求項７】 コンピュータプログラム製品は、ＢＩＯＳ（１０３）が構成
   データをアドオンＲＯＭとして検出するよう構成データを構築するデータを含む
   、請求項６に記載のライザカード（１０６）。
8. 【請求項８】 データ処理システム（１００）であって、 プロセッサとＢＩＯＳ（１０３）とを含むマザーボードと、 プロセッサとＢＩＯＳ（１０３）とに結合されるバスコントローラと、 バスコントローラを介してマザーボードに結合されるライザカード（１０６）
   とを含み、ライザカード（１０６）は周辺装置と、周辺装置に関連する構成デー
   タをストアするための記憶装置（２０１）とを含み、さらに ＢＩＯＳ（１０３）が構成データをアドオンＲＯＭとして扱うための回路と、 ＢＩＯＳ（１０３）が構成データをコントローラ構成スペースに書込むための
   回路と、 構成データを用いて周辺装置を列挙するための回路とを含む、システム（１０
   ０）。
9. 【請求項９】 扱うための回路は、記憶装置（２０１）から構成データをシ
   ステムメモリ内の領域にコピーするための回路をさらに含み、システムメモリ内
   の領域はアドオンＲＯＭとして扱われる、請求項８に記載のシステム。
10. 【請求項１０】 コピーするための回路は、ＢＩＯＳ（１０３）がシステム
    メモリ内の領域をアドオンＲＯＭとして扱うよう、ヘッダを構成データに含める
    ための回路を含む、請求項９に記載のシステム。