JP2003511753A - 演算処理システム、特に通信装置のための演算処理システム - Google Patents
演算処理システム、特に通信装置のための演算処理システムInfo
- Publication number
- JP2003511753A JP2003511753A JP2001528795A JP2001528795A JP2003511753A JP 2003511753 A JP2003511753 A JP 2003511753A JP 2001528795 A JP2001528795 A JP 2001528795A JP 2001528795 A JP2001528795 A JP 2001528795A JP 2003511753 A JP2003511753 A JP 2003511753A
- Authority
- JP
- Japan
- Prior art keywords
- processing system
- instruction
- arithmetic processing
- data
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Multi Processors (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Description
宜上、以下でホストシステムと称される)に用いられる。通例、この通信制御装
置を用いて、通信情報が送受信され、またはこの送受信が制御される。情報を送
信するために、デジタルデータの形態の通信情報がバッファから集められ、続い
て送信バッファに書き込まれる。このとき、また別の情報ビットと共にまとめら
れて書き込まれることもある。続いて、送信バッファの内容(Inhalt)が、変調
装置またはトランシーバーに達する。この変調装置またはトランシーバーは、デ
ジタル送信データを搬送信号に変調し、デジタルからアナログに切り替え、通信
チャネルを介して受信器に送信する。
れたいわゆる通信プロトコルにしたがって処理される。送信方向については、そ
れぞれのレイヤーの入力データは、いわゆるプロトコルヘッダと共に各レイヤー
でまとめられて、下のレイヤーへとさらに伝達される必要がある。それに対して
、受信方向については、プロトコルヘッダが各入力データから読み取られ、その
データがそれぞれ上のレイヤーにさらに伝達される必要がある。したがって、通
信制御装置の主な目的は、例えばホストコンピュータまたはマイクロ制御装置を
介して外部から与えられる制御命令を判断し、実行することに加えて、受信され
たビット流からヘッダ情報を抽出することであり、受信可能なビット流にヘッダ
情報を加えることであり、各データを他のレイヤーへとさらに伝達すること(す
なわち、データ転送)である。
れぞれの場合において使用される中央演算処理装置(CPU)、メモリー構造、
バス構造、または、命令集合によって本質的に特徴づけられ得る。通信制御装置
構造の1つの典型例が、例えば、「IBMトークンリングローカルエリアネット
ワークのためのA16Mb/sアダプターチップ(A 16Mb/s Adapter Chip for
the IBM Token-Ring Local Area Network)」(J.D. Blair等、IEEE Journal of
Solid-State Circuits、第24巻、1989年12月)に掲載されている。これによると
、上述のデータ転送によって、しばしば通信制御装置に障害が起こる。上述の周
知の構造では、プログラムシーケンスから他のプログラムシーケンスへの切り替
え(「タスクスイッチ」と呼ばれる)にも、結果として比較的時間がかかってしま
うのである。
同時に処理する(Abarbeitung)ことができるような構造を有する通信制御装置
が、提案された。例えばアメリカ特許第5,434,976号では、互いに独立
した2つの中央演算処理装置(CPU)を備えている通信制御装置が提案されて
いる。ここでは、それぞれの演算処理装置は、実行される命令を集めて読み出す
ための、および、読み出された命令を復号して実行するための、特有の通路(Pf
ad)を備えている。そして、一方の演算処理装置が、いわゆるMACレイヤー(
「媒体アクセス制御」)としてほぼ機能している間、もう一方の演算処理装置は、
ホスト命令を実行し、データの送受信に関わるバッファメモリーとして機能する
のである。
的速くデータ転送できるにもかかわらず、この通信制御装置には独立した2つの
演算処理装置があるために、チップの所要面積および電力消費量が増えるという
構造上の欠点がある。
減少させる演算処理システム、もう一方では、通信情報の処理に必要な機能を効
果的に速く実行させることを可能にする演算処理システムを、提案することにあ
る。
解決される。従属請求項には、本発明の有利で好都合な実施形態が示されている
。
プログラムメモリーに保管された命令を実行するための中央演算処理装置(CP
U)を含んでいる。この演算処理装置は、プログラムメモリーから命令を読み出
すための、および、読み出された命令を復号するための通路を1つだけ含んでい
る。さらに、異なる命令またはプログラムシーケンスを平行して同時に実行する
ために、平行して同時に制御可能な実行通路(Ausfuehrungspfade)を複数備え
ている。これらの実行通路は、命令の読み出しと復号に共通して用いられる通路
に、それぞれ接続されている。
が、原則的には可能になる。このとき、命令の読み出しおよび復号に共通して用
いられる通路によって、チップの所要面積および電力消費量が最低限に抑えられ
るのである。
、他の実行通路が、ある特別の機能のみを行うという利点がある。その結果、後
者の実行通路をより簡単に導入でき、実現の費用(Realisierungsaufwand)をさ
らに削減できる。とりわけ、後者の実行通路が、必要な機能を頻繁に発揮できる
利点がある。この機能は(dies)、通信プロトコルを処理する際に、例えばデー
タブロックを移動できるものである(すなわち、データ転送)。
「ブロック移動」命令と同時に、プログラミング可能なオフセット値が与えられる
ように、演算処理システムの命令集合を拡張できることが有利である。このオフ
セット値で、例えば、データブロックは出力ポートに書き込まれるか、または、
入力ポートから読み出される。このとき、1つのビットオフセットが、オフセッ
ト値として特に用いられうる。
達速度を有するデータバスは、必要な機能をあまり発揮できないかまたはよりゆ
っくりと機能し、一方で、例えば特にデータ転送のように高い方の伝達速度を有
するデータバスは、必要な機能をより頻繁に発揮できるかまたは早く機能できる
。したがって、本発明による実施形態は、1つの演算処理装置に対して1つのデ
ータバスを用いること、あるいは、独立した(separat)2つの演算処理装置に対
して、独立した2つのデータバスを用いることを提案する周知の解決とは、異な
るものである。
幅を備えて高い方の伝達速度を有するデータバスに、速く転送される。一方で、
プロトコルヘッダデータは、速度の遅い方のデータバスを介して処理される。
わけ、各データバスに異なるビット幅を用いること、および、ポート、レジスタ
ーおよび演算処理システムのRAMデータメモリーに異なるメモリー階層性(Sp
eicherhierarchie)を用いること、同様に、各実行通路および各データバスに異
なる節電機能モードを導入できることである。
の簡単なブロック図である。
合させた図である。
である。
れる演算処理装置1(CPU)は、演算処理システムのプログラムメモリー8か
ら命令を読み出して(図1の機能ブロック2)、復号する(図1の機能ブロック
3)ための通路を含んでいる。
限に用いるために、命令が平行して同時に実行される。その際、機能ブロック2
・3を通過後に初めて、この平行線が続き、これは、平行して同時に操作可能な
複数の実行ユニット5・7によって構成されている。特に、図1に示された実施
形態には、異なる命令または異なるプログラムシーケンスを単独で処理するため
に、このような平行して同時に使用される2つの実行ユニット5・7が備えられ
ている。さらに、復号段階3の後に、バッファメモリーまたはレジスター4か6
が、各実行ユニットと関連付けられている。これらのバッファメモリー4・6の
それぞれは情報を保存し、これらの後に続く命令を実行するための実行ユニット
5または7を必要とする。
または読み出し、そして復号するために用いられる。この通路は、平行して同時
に操作可能な全実行ユニット5・7に共通して用いられる。それによって、命令
の実施およびプログラミングが簡略化される。
この実行ユニットの1つは、実現の経費を削減するためにできるだけ簡単に構成
されている。これにより、制限された機能数または命令数だけを実行することが
できる。その一方で、少なくとも1つの他の実行ユニットは所望の全般性を保ち
、特にあらゆる可能な機能または命令を実行できるものである。このような実施
形態の場合、実行ユニット7は、ある命令を実行するときにのみ、好ましくはデ
ータブロックを移動するための命令を実行するときにのみ用いられているほどに
、はるかに簡略化されている。その一方で、実行ユニット5は、演算処理システ
ムの命令集合を全て実行できる。このように、バッファ6および実行ユニット7
の構造は、バッファ4および実行装置5の構造よりも簡略化されている。
ために用いられている。このバッファは、それぞれの実行通路で実行される命令
を実施するために必要なものである。複数の過程(Zyklen)(例えば、データブ
ロックの移動命令のように)が続くような命令を実行するとき、それぞれに必要
な情報は、バッファ4または6に保存される。それは、他の命令を平行して同時
に実施するために、機能ブロック2・3を有する通路を空けておくためである。
実行ユニット7がデータブロックの移動命令を実行するためだけに用いられると
、呼び出し命令と保存命令との差によってできる1ビット、データ送受信装置の
アドレス、移動するデータ要素(例えば、バイト)の数、および、場合によって
は次に詳述するオフセット情報(例えば、ビットオフセット情報)が、実行ユニ
ット7に関連するバッファ6に保存される。
別のプログラムシーケンス(「タスク」)とともに平行して同時にアクセスされ得
る。各プログラムシーケンスには、その独自の状態変数が割りあてられており、
この状態変数は、「コンテクスト(Kontext)」と呼ばれる各プログラムシーケン
スの状況域(Zustandsraum)をも形成している。活発な各プログラムシーケンス
に対して、それぞれの状態変数(ゼロビット、キャリービット、アドレスポイン
ター等)を保存するための、例えばプログラムカウンタおよびレジスターのよう
な独自のハードウェアーが備えられるべきである。これにより、あるプログラム
シーケンスから他のプログラムシーケンスへ切り替えられるとき、関連する状態
変数とともにそれぞれのハードウェアーが切り替えられ、そして循環消耗(Zykl
enverlust)のないコンテクスト切り替えが可能である。
あり、この集合命令は、プログラムシーケンスを始めたり止めたりし、プログラ
ムシーケンスに特有の、優先順位を設定し、または、中にはプログラムシーケン
スに同期する信号を待つという命令を含むものである。実行ユニット5がさらな
る命令を有していない場合、機能ブロック2から機能ブロック5までの全通路の
スイッチ、および、この状態変数に対して関連するレジスターのスイッチを、切
ることができる。同様に、こういったことは、クロックのスイッチを切るという
明確な命令から生じうることである。
けられているので、ALU(「論理演算装置」「Algorithmic Logical Unit」)、レ
ジスター、RAMメモリー、および、演算処理システムのデータバス等間の通信
は、簡略化される。データ移動命令が割り込まれる場合は、実行ユニット7にお
けるプログラムシーケンスのデータが、実行ユニット5で処理される他のプログ
ラムシーケンスに、平行して同時に転送されるので、DMAを土台とする演算処
理システム(「ダイレクトメモリアクセス」)と比べて、ソフトウェア内でのより
優れた制御も達成できる。さらに、DMA制御装置を制御する必要はなく、プロ
グラムコードおよび所要電力の削減に寄与する。さらにまた、レジスターまたは
バッファ4・6を何度も使用でき、DMA制御装置に付加的なレジスターを必要
としないので、ハードウェアーの費用はより低下する。
するときにのみ、用いられることが望ましい。その一方で、実行ユニット5は、
あらゆる可能な機能または命令を実行できるように、できるだけ全般的に用いら
れている。したがって、通信データを処理するとき、実行ユニット7はデータを
転送するために用いられ、一方で、実行ユニット5は、平行して同時に、加えて
、残りのプロトコル処理を受け継ぐ。データがプロトコル処理と比べて比較的早
く転送される必要があるので、実行ユニット7を比較的高い伝達速度を有するデ
ータバスに接続することが望ましい。次に、このことを図2に基づいて詳述する
。
と接続している。このとき、データバス9は、データバス10より高い伝達速度
を有している。この演算処理装置1は、データバス9でのみその実行ユニット7
とアクセスしている。その一方で、全般性を有して形成された実行ユニット5は
、2つのデータバス5・7を使用できる。速くデータを転送するために、とりわ
け、本来の通信情報を有する通信プロトコルのいわゆるペイロードデータを移動
させるために、入力/出力ポート11ならびにバッファ/レジスター12は、速
い方のデータバス9に接続している。ポート11は、複合的な(aufwendig)特
殊レジスターとして設計されており、データを送受信するのに適した通信送信器
のトランシーバー14(変調装置とも呼ばれる)のインターフェースとして用い
られている。割り込み制御装置(Interrupt Controller)16は、ポート11か
ら発生した割り込み信号を判断し、あらかじめ設定された割り込み処理にしたが
って中央演算処理装置1を割り込み信号によって制御する。バッファ12は、送
受信されるビット流をバッファ12に書き込むまたは読み出すホストシステム1
5のそれぞれ(すなわち、通信送信器、ルーターまたはゲートウェイ)のための
インターフェースを形成している。例えばRAMメモリーとして設計された(re
alisiert)バッファ12は、演算処理装置1によって構成されうるDMA制御装
置を介して制御されうる。これにより、バッファ12とホストシステム15との
間のデータ転送が、演算処理装置1にとって大きな負担にはならなくなる。それ
に対して、遅い方のデータバス10は、演算処理システムの本来のデータメモリ
ー13と結合している。このデータメモリー13は、RAMマスメモリーの形態
をしており、主として制御情報と通信プロトコルのヘッダ情報との一時的保存に
用いられる。
処理するときに必要なこの構成要素11・12は、プロトコルヘッダデータを処
理するために必要な部分から分離しており、ペイロードデータを速く転送するた
めに、実行ユニット7および速い方のデータバス9が用いられうる。その一方で
、遅い方のデータバス10(および実行ユニット5)を介して、それぞれの通信
プロトコルのヘッダデータが、加えて、平行して同時に処理されうる。
ト11に与えられる信号が、示されている。このポート11は、クロック信号C
LKにしたがってポート11に書き込まれるシリアル入力データD_INを受信
する。さらに、ポート11は、書き込まれたデータのビット位置を示す3ビット
制御情報BPを受信し、同様に、書き込まれたビット領域(Bitfeld)の幅また
は長さを示すまた別の3ビット制御情報BWを受信する。このようにして、ポー
ト11では、ポート11の第1ビット位置に関する長さBPのビットオフセット
で、長さBWのデータブロックが書き込まれる。また別の制御信号として、リセ
ット信号RESETがポート11に供給される。出力部では、nビットを有する
データが、また別の制御信号D_READを介して、平行して同時に読み出され
る。さらに、ポート11にデータが保存される際には、割り込みを生成する割り
込み信号D_READYが必要である。
1に供給される信号が、示されている。このとき、nビットが入力側で平行して
同時に読み込まれ、出力データがシリアル出力されるという点においてのみ、こ
のポートは図3Aで示されるポートとは違う。
ている。このとき、データ要素がバイトの形式で、バッファ12に書き込み・読
み出しされることが望ましい。さらに、バッファ12で情報を呼び出すための(
zugegriffen werden soll)アドレスをそれぞれ示すアドレス信号ADRが、供
給される。
ブロック図である。
図である。
Claims (14)
- 【請求項1】 プログラムメモリー(8)にファイルされた命令を実行するための演算処理ユ
ニット(1)を備え、 上記演算処理ユニット(1)が、プログラムメモリー(8)から命令を読み出
すための命令読み出し手段(2)、上記命令を復号するための命令復号手段(3
)、および、上記命令を実行するための命令実行手段(4−7)を含む演算処理
システムであって、 上記命令実行手段(4−7)は、異なる命令を平行して実行するために、同時
に操作可能な複数の実行ユニット(5・7)を含んでおり、 命令読み取り手段および命令復号手段(3)が、全実行ユニット(5・7)に
共通して備えられていることを特徴とする演算処理システム。 - 【請求項2】 上記各実行ユニット(5・7)に、それぞれの実行ユニット(5・7)によっ
て実行される命令を実行するために必要な情報を保存するための一時保存手段(
4・6)が関連付けされていることを特徴とする、請求項1に記載の演算処理シ
ステム。 - 【請求項3】 命令実行手段(4−7)の第1実行ユニット(5)は、上記演算処理システム
のあらゆる可能な命令を実行するように設計され、 上記命令実行手段(4−7)の第2実行ユニット(7)は、いくつかの特殊命
令のみを実行するように設計されていることを特徴とする、請求項1または2に
記載の演算処理システム。 - 【請求項4】 上記第2実行ユニット(7)は、いくつかの頻繁に使用される命令を実行する
ように設計されていることを特徴とする、請求項3に記載の演算処理システム。 - 【請求項5】 上記第2実行ユニット(7)は、1つの特殊命令のみを実行するように設計さ
れていることを特徴とする、請求項3または4に記載の演算処理システム。 - 【請求項6】 上記第2実行ユニット(7)は、データブロックの移動命令のみを実行するよ
うに設計されていることを特徴とする、請求項5に記載の演算処理システム。 - 【請求項7】 上記第2実行ユニット(7)に関連付けされている一時保存手段(6)に保存
された情報が、保存または呼び出されるデータブロックの保存アドレスまたは呼
び出しアドレス、移動されるデータブロックのデータ要素量、データブロックが
保存されるかまたは読まれる値であるオフセット値、および/または、実行され
る命令が保存または読み命令に関連するかどうかを特定する制御データを、含ん
でいることを特徴とする、請求項6および2に記載の演算処理システム。 - 【請求項8】 上記演算処理ユニット(1)は、上記第1実行ユニット(5)によって命令が
しばらく実行されない場合、上記第1実行ユニット(5)に呼び出すパスが命令
復号手段(3)を介して命令読み出し手段(2)によって一時的に非活動化され
るように設計されていることを特徴とする、請求項3〜7のいずれかに記載の演
算処理システム。 - 【請求項9】 上記命令実行手段(4−7)の実行ユニット(5)が第1データバス(10)
と接続し、第2実行装置(5)が第2データバス(9)と接続しており、第1デ
ータバス(10)の伝達速度が、第2データバス(9)の伝達速度よりも遅いこ
とを特徴とする、請求項1〜8のいずれか1項に記載の演算処理システム。 - 【請求項10】 上記演算処理システム(8)は、遠距離通信プロトコルを処理するように意図
され、 第1データバス(10)は、上記遠距離通信プロトコルのヘッダデータを処理
するように意図されている一方で、第2データバス(11)はペイロードデータ
を速く転送するように意図されていることを特徴とする、請求項9に記載の演算
処理システム。 - 【請求項11】 上記第1データバス(10)に、演算処理システムのデータメモリー(13)
が接続されており、 上記第2データバス(9)に、少なくとも1つの入力および/または出力ポー
ト(11)、および/または、少なくとも1つのレジスターまたはバッファ(1
2)が接続されていることを特徴とする、請求項9または10に記載の演算処理
システム。 - 【請求項12】 上記第2データバス(9)に接続された入力および/または出力ポートが、通
信送信器の送信ユニットおよび/または受信ユニット(14)と接続されており
、 上記第2データバス(9)に接続されたレジスターまたはバッファ(12)が
、通信送信器から送信または受信されるビット流を一時的に保存するために、備
えられていることを特徴とする、請求項10または11に記載の演算処理システ
ム。 - 【請求項13】 上記第1データバス(10)に接続されている命令実行(4−7)の実行ユニ
ットが、第1実行ユニット(5)に相当し、および、第2データバス(9)に接
続されている実行ユニットが、第2実行ユニット(7)に相当することを特徴と
する、請求項9〜12のいずれか、または、請求項3〜8のいずれかに記載の演
算処理システム。 - 【請求項14】 第1実行ユニット(5)が、上記第2データバス(9)にもアクセスできるよ
うに、第2データバス(9)とも接続されている一方で、第2実行ユニット(7
)が第2データバス(9)とのみ接続されていることを特徴とする、請求項13
に記載の演算処理システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19948099A DE19948099A1 (de) | 1999-10-06 | 1999-10-06 | Prozessorsystem, insbesondere ein Prozessorsystem für Kommunikationseinrichtungen |
DE19948099.0 | 1999-10-06 | ||
PCT/EP2000/009741 WO2001025902A1 (de) | 1999-10-06 | 2000-10-05 | Prozessorsystem, insbesondere ein prozessorsystem für kommunikationseinrichtungen |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003511753A true JP2003511753A (ja) | 2003-03-25 |
JP3651672B2 JP3651672B2 (ja) | 2005-05-25 |
Family
ID=7924660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001528795A Expired - Fee Related JP3651672B2 (ja) | 1999-10-06 | 2000-10-05 | 演算処理システム、特に通信装置のための演算処理システム |
Country Status (6)
Country | Link |
---|---|
US (1) | US7185184B1 (ja) |
EP (1) | EP1224540B1 (ja) |
JP (1) | JP3651672B2 (ja) |
KR (1) | KR100471516B1 (ja) |
DE (2) | DE19948099A1 (ja) |
WO (1) | WO2001025902A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW561740B (en) * | 2002-06-06 | 2003-11-11 | Via Tech Inc | Network connecting device and data packet transferring method |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE397013B (sv) * | 1976-12-17 | 1977-10-10 | Ellemtel Utvecklings Ab | Sett och anordning for att overfora datainformationer till tva parallellt arbetande datamaskindelar |
US5027317A (en) * | 1989-03-17 | 1991-06-25 | Allen-Bradley Company, Inc. | Method and circuit for limiting access to a RAM program memory |
US5179530A (en) | 1989-11-03 | 1993-01-12 | Zoran Corporation | Architecture for integrated concurrent vector signal processor |
US5146558A (en) * | 1990-01-19 | 1992-09-08 | Canon Kabushiki Kaisha | Data processing system and apparatus |
JPH0520062A (ja) | 1991-07-09 | 1993-01-29 | Fuji Xerox Co Ltd | データ処理装置 |
US5363495A (en) * | 1991-08-26 | 1994-11-08 | International Business Machines Corporation | Data processing system with multiple execution units capable of executing instructions out of sequence |
DE69233194T2 (de) * | 1991-10-04 | 2004-06-09 | Bay Networks, Inc., Bedford | Verfahren und vorrichtung für simultane paketbus. |
GB2277181B (en) * | 1991-12-23 | 1995-12-13 | Intel Corp | Interleaved cache for multiple accesses per clock in a microprocessor |
US5452401A (en) | 1992-03-31 | 1995-09-19 | Seiko Epson Corporation | Selective power-down for high performance CPU/system |
US5392437A (en) * | 1992-11-06 | 1995-02-21 | Intel Corporation | Method and apparatus for independently stopping and restarting functional units |
US5598362A (en) * | 1994-12-22 | 1997-01-28 | Motorola Inc. | Apparatus and method for performing both 24 bit and 16 bit arithmetic |
US5841771A (en) * | 1995-07-07 | 1998-11-24 | Northern Telecom Limited | Telecommunications switch apparatus and method for time switching |
US6167503A (en) * | 1995-10-06 | 2000-12-26 | Compaq Computer Corporation | Register and instruction controller for superscalar processor |
US5954811A (en) * | 1996-01-25 | 1999-09-21 | Analog Devices, Inc. | Digital signal processor architecture |
US5732251A (en) * | 1996-05-06 | 1998-03-24 | Advanced Micro Devices | DSP with register file and multi-function instruction sequencer for vector processing by MACU |
-
1999
- 1999-10-06 DE DE19948099A patent/DE19948099A1/de not_active Withdrawn
-
2000
- 2000-10-05 WO PCT/EP2000/009741 patent/WO2001025902A1/de active IP Right Grant
- 2000-10-05 US US10/089,907 patent/US7185184B1/en not_active Expired - Fee Related
- 2000-10-05 DE DE50002014T patent/DE50002014D1/de not_active Expired - Lifetime
- 2000-10-05 JP JP2001528795A patent/JP3651672B2/ja not_active Expired - Fee Related
- 2000-10-05 KR KR10-2002-7004290A patent/KR100471516B1/ko not_active IP Right Cessation
- 2000-10-05 EP EP00966119A patent/EP1224540B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3651672B2 (ja) | 2005-05-25 |
KR20020035628A (ko) | 2002-05-11 |
EP1224540A1 (de) | 2002-07-24 |
WO2001025902A1 (de) | 2001-04-12 |
DE50002014D1 (de) | 2003-06-05 |
DE19948099A1 (de) | 2001-04-19 |
US7185184B1 (en) | 2007-02-27 |
EP1224540B1 (de) | 2003-05-02 |
KR100471516B1 (ko) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5434976A (en) | Communications controller utilizing an external buffer memory with plural channels between a host and network interface operating independently for transferring packets between protocol layers | |
US7916632B1 (en) | Systems and methods for handling packet fragmentation | |
US7352763B2 (en) | Device to receive, buffer, and transmit packets of data in a packet switching network | |
US7283528B1 (en) | On the fly header checksum processing using dedicated logic | |
JP4672305B2 (ja) | デジタル・メディア・ストリームを処理するための方法及び装置 | |
US7782857B2 (en) | Logical separation and accessing of descriptor memories | |
KR20120040535A (ko) | 버스 시스템 및 그것의 동작 방법 | |
KR101883723B1 (ko) | 인터커넥트 네트워크에서의 가변 폭 데이터 채널에 대한 효과적인 지원 | |
JP2830833B2 (ja) | プロセッサ間通信方法及びそれに用いるプロセッサ | |
AU2003234641B2 (en) | Inter-chip processor control plane | |
US20070156928A1 (en) | Token passing scheme for multithreaded multiprocessor system | |
US7212530B1 (en) | Optimized buffer loading for packet header processing | |
US7239630B1 (en) | Dedicated processing resources for packet header generation | |
US20130070779A1 (en) | Interleaving Data Packets In A Packet-Based Communication System | |
US7158520B1 (en) | Mailbox registers for synchronizing header processing execution | |
US20040133710A1 (en) | Dynamic configuration of a time division multiplexing port and associated direct memory access controller | |
JP2003511753A (ja) | 演算処理システム、特に通信装置のための演算処理システム | |
EP1031092B1 (en) | Byte alignment method and apparatus | |
JP2009301101A (ja) | プロセッサ間通信システム、プロセッサ、プロセッサ間通信方法、および、通信方法 | |
US20040162924A1 (en) | Apparatus and method for transmitting data by means of direct memory access medium | |
US6499080B1 (en) | Post write buffer for a dual clock system | |
JP4604354B2 (ja) | 情報入出力装置 | |
JP4329188B2 (ja) | データ転送制御装置 | |
JP2953362B2 (ja) | Lanのスイッチング装置 | |
JPH09269937A (ja) | プロセッサ間通信におけるパケット送信方法およびその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050216 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |