JP2003509887A - 増幅器 - Google Patents

増幅器

Info

Publication number
JP2003509887A
JP2003509887A JP2001522662A JP2001522662A JP2003509887A JP 2003509887 A JP2003509887 A JP 2003509887A JP 2001522662 A JP2001522662 A JP 2001522662A JP 2001522662 A JP2001522662 A JP 2001522662A JP 2003509887 A JP2003509887 A JP 2003509887A
Authority
JP
Japan
Prior art keywords
signal
input signal
circuit
amplifier
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001522662A
Other languages
English (en)
Inventor
オルソン、トルビョルン
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン filed Critical テレフオンアクチーボラゲツト エル エム エリクソン
Publication of JP2003509887A publication Critical patent/JP2003509887A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/04—Modifications of control circuit to reduce distortion caused by control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H03G3/3047—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers for intermittent signals, e.g. burst signals

Landscapes

  • Amplifiers (AREA)
  • Transmitters (AREA)
  • Optical Communication System (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】 電力増幅器であってその信号レベルを制御するためのフィードバック・ループを有する。フィードバック・ループ内の電流検出増幅器は全てのオフセットを取り除くように制御される。入力信号は基準レベルと比較される。入力信号が基準レベル未満の時、電流検出増幅器用のオフセット補償値が格納される。入力信号が基準レベル以上の時、先に格納されているオフセット補償値が供給し続けられる。この回路は特にＴＤＭＡ無線送信機内での適用に適している。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は増幅器回路に係わり、特に無線送信機、更に詳細にはＴＤＭＡシステ
ム内の無線送信機で使用される増幅器回路に関する。
【０００２】 （背景技術） 多くの無線通信システムにおいて、送信されるべき出力信号の電力を正確に制
御できる必要がある。
【０００３】 従来これは送信機内の最終電力増幅器段にフィードバック制御を提供すること
により実現されている。例えば、電力増幅器内を流れる電流は出力電力の測定値
として取ることができる。この電流は電流検出増幅器で検出することができ、そ
の結果は入力基準信号と比較される。続いて全ての誤差は電力増幅器の制御入力
に供給されて、その出力を調整する。
【０００４】 しかしながら、この従来技術は電流検出増幅器が正確な場合にのみ出力電力の
正確な制御を与えることができる。電流検出増幅器内にオフセットが存在する場
合には、出力信号は正確には制御されないであろう。
【０００５】 米国特許第５，３０４，９４７号はＴＤＭＡシステムに関する送信機回路を開
示している。送信機が送信時間スロットの間にある時点を決定するための論理回
路が具備されている。この時点で、制御信号のアプリケーションはオフセット相
殺値を更新し、後に続く送信時間スロットの間に適用される。しかしながらこれ
は送信機回路に追加入力を必要とする。
【０００６】 （発明の開示） 本発明によれば、電流検出増幅器内の全てのオフセットが相殺できる。ＴＤＭ
Ａ送信機の場合、入力信号は或る時刻にはゼロである、例えば装置が送信してい
ない時間スロットの間である。本発明の回路は入力信号が閾値レベル以下に落ち
る時間間隔を検出し、その様な時間間隔の間に全てのオフセットを相殺するよう
に電流検出増幅器を調整する。
【０００７】 これは電力増幅器内の電流の正確な測定を可能とし、従って送信機電力の正確
な制御を可能とする。
【０００８】 オフセット相殺を行うべき時を決定するために、外部から供給された制御信号
が使用されているこれに代わる方法と比較すると、本発明は必要な入力制御信号
の数が少なく、従ってその回路用の入力ピンが少なくて済む。
【０００９】 （発明を実施するための最良の形態） 図１は本発明に基づく増幅器回路を示す。例えば、増幅器回路は無線通信シス
テム、特に時分割多重接続（ＴＤＭＡ）システム内の送信機の１部を形成する。
好適に増幅器回路は集積回路の一部である。
【００１０】 １つの入力信号が入力端子２に、続いて平滑フィルタ４に供給され、この平滑
フィルタは入力信号を僅かに遅延させる。その結果得られる信号が続いてフィー
ドバック制御ループに与えられ、このフィードバック制御ループは加算器６を含
み、これは後ほど詳細に説明される。加算器６からの信号は積分ループ・フィル
タ８に、続いて利得要素兼バッファ１０に供給され、これは電力増幅器１２の制
御入力に信号を与える。電力増幅器１２からの信号は従って送信、例えばアンテ
ナ（図示せず）経由で送信されるのに適している。
【００１１】 送信信号の電力を制御するために、負フィードバック・ループが具備されてい
る。電力増幅器１２を流れる電流は送信機電力を決定し、電流測定増幅器１６は
電力増幅器１２からの出力電流を検出し、それを加算器６の反転入力に与えるた
めに適した形式に変換する。
【００１２】 増幅器１６で検出された電流を加算器６の非反転入力にフィルタ４から供給さ
れた信号から引き算して検出された全ての誤差が、基本制御論理に基づくフィー
ドバック・ループ内で増幅されフィルタ処理されて、入力信号を所望の通りに増
幅したものに出力信号を持っていく。
【００１３】 しかしながら、フィードバック・ループが出力を正確に制御するためには、も
ちろん電流測定増幅器１６が出力電流の正しい測定値を与える必要がある。電流
測定増幅器１６にオフセットが生じる場合、出力信号は正確でなくなる。従って
増幅器１６を全てのオフセットを相殺するように調整するのが好ましい。
【００１４】 オフセットの相殺は調整／保持回路１８で実施され、この調整／保持回路は検
出器２０および比較器２２から入力を受ける。比較器が１つの入力を与える場合
、調整／保持回路１８内のスイッチが閉じられ、検出器からの新たな値がキャパ
シタ（図示せず）に供給されるようにする（「調整モード」）。比較器が異なる
入力を与える場合、調整／保持回路１８内のスイッチが開かれ、検出器２０から
の新たな値がキャパシタに供給されることを防止する（「保持モード」）。
【００１５】 比較器２２は１つの入力を基準入力端子２４から受け取り、この基準入力端子
には基準電圧ＶＲＥＦが与えられる。例えば、入力信号が典型的に０−３Ｖの範
囲の場合、ＶＲＥＦは０．３Ｖに設定される。
【００１６】 比較器はそのもう一方の入力を入力端子２から受け取る。入力信号レベルＶｉ
ｎが閾値ＶＲＥＦよりも低い場合、すなわち０≦Ｖｉｎ≦ＶＲＥＦの場合、入力
信号レベルが事実上ゼロ、例えば装置が送信していない時間スロットの間にいる
ため、であると仮定される。この仮定の上に、比較器２２は１つの入力を与え、
これは調整／保持回路を「調整」モードとし、測定増幅器１６内の全てのオフセ
ットがキャンセルされる。
【００１７】 オフセット調整は検出器２０内で積分フィルタ８からの出力を検出することで
実施される。電流測定増幅器１６がオフセット無しで平衡している場合、フィル
タ８からの出力は一定値となるはずである。正のオフセットが残っている場合、
出力は増加し、一方負のオフセットが残っている場合、出力は下がる。続いて検
出器２０は１つの入力を調整／保持回路１８に供給して、測定増幅器に与えられ
る調整信号の適切な制御を生成する。
【００１８】 入力信号レベルが閾値ＶＲＥＦよりも高い場合、すなわちＶｉｎ≧ＶＲＥＦの
場合、調整／保持回路は「保持」モードに入り、「調整」モード中に測定増幅器
１６に与えられる全てのオフセット相殺は格納され、与え続けられる。
【００１９】 先に説明したように、平滑フィルタ４は入力信号に僅かな遅延を与える。これ
は入力信号が加算点６に到達する前に遅延を生じるという効果を与える。これは
調整／保持回路が安定するのに十分であり、従って出力電力がシステム・タイミ
ングに基づいて制御され、信号がバースト中に乱されることも無くなる。
【００２０】 閾値ＶＲＥＦ未満のレベルを有する全ての入力はゼロ入力として扱われること
は明らかであろう。言葉を変えると、許される入力範囲はＶＲＥＦから上である
。従って、平滑フィルタ４はＶＲＥＦに等しい電圧を入力から減算して、ＶＲＥ
Ｆの入力信号がゼロに翻訳されるように入力信号を翻訳する、すなわち（VREF+0
.1V）の入力信号が0.1Vに翻訳されるなどである。これはまたソフトウェアでも
補償される。ＶＲＥＦは最初に入力信号に加算されて、ＶＲＥＦを減算すること
が誤差とならないようにしなければならない。
【００２１】 従って、オフセット補償を備えた増幅器回路が記述されており、この増幅器回
路は全ての信号サイクルでその様な補償を可能とする。更に、制御は増幅器入力
信号に基づいて実施され、追加の入力信号または入力ピンは不要である。
【図面の簡単な説明】
【図１】 図１は本発明に基づく増幅器回路のブロック回路図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年１０月１５日（２００１．１０．１５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ Ｆターム(参考） 5J090 AA01 AA41 CA13 CA88 DN02 FA20 HA29 HA38 KA03 KA15 KA17 KA19 KA26 KA28 KA42 MA11 MA20 NN11 SA14 TA01 5J091 AA01 AA41 CA13 CA88 FA20 HA29 HA38 KA03 KA15 KA17 KA19 KA26 KA28 KA42 MA11 MA20 SA14 TA01 5K060 BB07 CC11 CC12 FF09 HH06 HH34 JJ23 KK01 KK06 LL01

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 増幅器回路であって： 入力信号を受け取るための信号入力と； 前記入力信号から出力信号を生成するための電力増幅器と； 電力増幅器内の電流を感知するためのセンサーを含み、出力信号のレベルを制
    御するための、フィードバック制御回路と； センサー補償回路と； を含む、増幅器回路において、 センサー補償回路が、入力信号が第１範囲内に有るときにオフセット補償信号
    を調整して格納し、入力信号が第２範囲内に有るときに、格納されたオフセット
    補償信号をセンサーに与える、前記増幅器回路。
  2. 【請求項２】 請求項１記載の増幅器回路であって、基準電圧入力を含み、
    此処で第１範囲が基準電圧未満であり、第２範囲が基準電圧以上である、前記増
    幅器回路。
  3. 【請求項３】 請求項１記載の増幅器回路において、フィードバック制御回
    路が加算器を含み、この加算器は入力信号とセンサーからのフィードバック信号
    とを受け取り、更に加算器の前に入力信号に遅延を与える遅延回路を含む、前記
    増幅器回路。
  4. 【請求項４】 請求項３記載の増幅器回路において、遅延回路が低域通過フ
    ィルタ回路である、前記増幅器回路。
  5. 【請求項５】 増幅器回路の出力電力を制御するための方法であって： 入力信号を受け取り； 前記入力信号から電力増幅器により出力信号を生成し； 出力信号のレベルを、電力増幅器内の電流を感知するためのセンサーを含むフ
    ィードバック制御回路によって制御し； 入力信号が第１範囲内の時にオフセット補償信号を調整して格納し、入力信号
    が第２範囲の時に格納されているオフセット補償信号をセンサーに与えることを
    含む、前記方法。
  6. 【請求項６】 請求項５記載の方法であって、入力信号をフィードバック制
    御回路に供給する前に入力信号に遅延を与えることを含む、前記方法。
  7. 【請求項７】 ＴＤＭＡ送信機内で使用するための増幅器回路であって： １つの入力端子と； １つの電力増幅器と； １つの出力端子と； 調整可能なオフセット補償器を含み、入力信号と比較するために、出力信号か
    らフィードバック信号を生成するためのフィードバック信号と； 入力信号レベルを基準信号レベル範囲と比較するための比較器と； 入力信号レベルが基準信号レベル範囲内の時にのみ、オフセット補償器の調整
    を可能とするためのスイッチ回路とを含む、前記増幅器回路。
  8. 【請求項８】 請求項７記載の増幅器回路において、スイッチ回路が入力信
    号レベルが閾値未満の時にのみ、オフセット補償器の調整を可能とする、前記増
    幅器回路。
JP2001522662A 1999-09-09 2000-08-25 増幅器 Withdrawn JP2003509887A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9921344.9 1999-09-09
GB9921344A GB2354125A (en) 1999-09-09 1999-09-09 A TDMA transmitter with feedback power control loop offset compensation
PCT/EP2000/008348 WO2001018957A1 (en) 1999-09-09 2000-08-25 Amplifier

Publications (1)

Publication Number Publication Date
JP2003509887A true JP2003509887A (ja) 2003-03-11

Family

ID=10860652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001522662A Withdrawn JP2003509887A (ja) 1999-09-09 2000-08-25 増幅器

Country Status (10)

Country Link
US (1) US6429739B1 (ja)
EP (1) EP1219024B1 (ja)
JP (1) JP2003509887A (ja)
CN (1) CN1373929A (ja)
AT (1) ATE239323T1 (ja)
AU (1) AU6841100A (ja)
DE (1) DE60002494T2 (ja)
GB (1) GB2354125A (ja)
MY (1) MY133489A (ja)
WO (1) WO2001018957A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6167242A (en) * 1999-04-23 2000-12-26 Linear Technology Corporation Offset voltage cancellation system for radio frequency power controllers
GB2354125A (en) * 1999-09-09 2001-03-14 Ericsson Telefon Ab L M A TDMA transmitter with feedback power control loop offset compensation
DE10125023A1 (de) 2001-05-22 2002-12-12 Infineon Technologies Ag Transmitter zur Übertragung digitaler Daten über eine Übertragungsleitung
KR100591700B1 (ko) * 2001-10-06 2006-07-03 엘지노텔 주식회사 배열 안테나 시스템에서 신호 경로 탐색 방법 및 이를위한 장치
US6897730B2 (en) * 2003-03-04 2005-05-24 Silicon Laboratories Inc. Method and apparatus for controlling the output power of a power amplifier
US8729962B2 (en) 2011-12-15 2014-05-20 Qualcomm Incorporated Millimeter wave power amplifier
US11568730B2 (en) * 2017-10-30 2023-01-31 Carrier Corporation Compensator in a detector device
WO2019152395A1 (en) 2018-01-31 2019-08-08 Bio-Rad Laboratories, Inc. Methods and compositions for deconvoluting partition barcodes

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000775B1 (ko) * 1990-10-19 1996-01-12 닛본덴기 가부시끼가이샤 고주파 전력 증폭기의 출력레벨 제어회로
SE470035B (sv) 1992-03-17 1993-10-25 Ericsson Ge Mobile Communicat Anordning för eliminering av offsetfel i en effektreglerkrets för ett pulsat sändarslutsteg
JP3071582B2 (ja) * 1992-11-09 2000-07-31 日本電気株式会社 電力増幅効率の調整方法
EP0693823B1 (de) * 1994-07-18 2001-04-18 Infineon Technologies AG Schaltungsanordnung, insbesondere für digitale Modulationseinrichtungen
GB2301247A (en) * 1995-05-22 1996-11-27 Univ Bristol A cartesian loop transmitter amplifier
JPH09199961A (ja) * 1996-01-22 1997-07-31 Oki Electric Ind Co Ltd Ａｇｃ装置
US6173160B1 (en) * 1996-11-18 2001-01-09 Nokia Mobile Phones Limited Mobile station having drift-free pulsed power detection method and apparatus
JPH10173456A (ja) * 1996-12-11 1998-06-26 Fujitsu Ltd 信号増幅回路
US5960333A (en) * 1997-03-31 1999-09-28 Ericsson Inc. Circuitry and method for power calibration
GB2330960A (en) * 1997-10-29 1999-05-05 Nokia Telecommunications Oy Feedback rf power control with offset stored during off period removed during on period
GB2354125A (en) * 1999-09-09 2001-03-14 Ericsson Telefon Ab L M A TDMA transmitter with feedback power control loop offset compensation

Also Published As

Publication number Publication date
MY133489A (en) 2007-11-30
DE60002494D1 (de) 2003-06-05
US6429739B1 (en) 2002-08-06
CN1373929A (zh) 2002-10-09
EP1219024A1 (en) 2002-07-03
GB2354125A (en) 2001-03-14
ATE239323T1 (de) 2003-05-15
WO2001018957A1 (en) 2001-03-15
EP1219024B1 (en) 2003-05-02
AU6841100A (en) 2001-04-10
GB9921344D0 (en) 1999-11-10
DE60002494T2 (de) 2004-04-08

Similar Documents

Publication Publication Date Title
EP0481524A2 (en) Output level control circuit for use in RF power amplifier
US8237492B2 (en) Method and system for a process sensor to compensate SOC parameters in the presence of IC process manufacturing variations
JP2003507954A (ja) 一体型ｇｐｓ受信機とセルラー受信機における干渉除去
JP2003509887A (ja) 増幅器
JP2005278222A5 (ja)
US6867647B2 (en) Operational amplifier arrangement including a quiescent current control circuit
CA2344871A1 (en) Method for in-situ measuring and in-situ correcting or adjusting a signal process in a hearing aid with a reference signal processor
US20040157573A1 (en) Circuit and method for DC offset calibration and signal processing apparatus using the same
JP2001292189A (ja) 利得調整装置
TWI229496B (en) Power amplifier saturation detection and compensation
US5351000A (en) Method of cancelling offset errors in phase detectors
US7660532B2 (en) Optical transceiver module and calibration method thereof
US20070013446A1 (en) Methods and apparatus for loop bandwidth control for a phase-locked loop
US20030094932A1 (en) Power supply rejection ratio optimization during test
US20020151284A1 (en) Power controller for a mobile terminal
KR100216019B1 (ko) 신호버스트의 신호벡터에 대해 특성측정을 형성하는 디지탈 이동 무선시스템에서의 방법
US5420550A (en) Method and apparatus for sensing common mode error
US7020216B1 (en) Method for adjusting a phase angle of a phase modifier of a transmitting device
EP0446073B1 (en) A method for improving the precision of power regulation in a radio telephone
US20020140511A1 (en) Current sense automatic level control system with pre-bias
CN103581081A (zh) 接收机及直流信息的校准方法
US6694127B2 (en) Method and apparatus for performing on-going gain calibrating in a communication system
US11598793B2 (en) Current sensor capable of automatic adjustment of offset voltage
US11929720B2 (en) Systems and methods for delay measurement between signals
JPH02285803A (ja) 自動レベル制御回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106