JP2003506950A - 可変容量を伴うキャパシタ擬製用電子回路 - Google Patents

可変容量を伴うキャパシタ擬製用電子回路

Info

Publication number
JP2003506950A
JP2003506950A JP2001515531A JP2001515531A JP2003506950A JP 2003506950 A JP2003506950 A JP 2003506950A JP 2001515531 A JP2001515531 A JP 2001515531A JP 2001515531 A JP2001515531 A JP 2001515531A JP 2003506950 A JP2003506950 A JP 2003506950A
Authority
JP
Japan
Prior art keywords
electronic circuit
voltage
differential pair
inputs
chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001515531A
Other languages
English (en)
Inventor
デア ゴース フランシスカス エム エル ヴァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003506950A publication Critical patent/JP2003506950A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H03H11/481—Simulating capacitances

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Networks Using Active Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 制御可能な容量を伴うキャパシタを擬製するための電子回路が、少なくとも２つの差動ペア(DF1-DF3)の連鎖を有し、各差動ペア(DF1-DF3)の末端は基準端子(GND)にそれぞれ個別の電流源(I1-I3)を通して接続されている。各差動ペアは第１及び第２入力部を有する。差動ペア(DF1-DF3)の全ての第１入力部が、電子ユニットの信号端子(CPVR)に接続されている。差動ペア(DF1-DF3)の全ての第２入力部は、差動ペア(DF1-DF3)の第２入力部間で個別のDC電圧を供給するための手段(SPMNS)を通して相互接続されている。信号端子(CPVR)と基準端子(GND)との間において、差動ペア(DF1-DF3)の入力容量の和である容量が形成される。当該容量は、電圧単位当たりの電荷量によって決定され、差動ペア(DF1-DF3)の第１入力部へ出力される。差動ペア(DF1-DF3)の第２入力部間における個別のDC電圧が上昇すると、次に前記電荷量が減少し、この結果として容量も減少する。従って容量は、前記個別のDC電圧が変動するという点で、変動し得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、可変容量を伴うキャパシタを擬製するための電子回路に関する。
【０００２】
【従来の技術】
このような電子回路は従来技術から知られており、例えば、いわゆるバリキャ
ップ・ダイオード(varicap diode)が可変キャパシタとして使用されている場合
などである。バリキャップ・ダイオードの容量は、バリキャップ・ダイオードの
両端で逆バイアス電圧が変更されるという点で変動し得る。
【０００３】
【発明が解決しようとする課題】
従来技術の欠点は、バリキャップ・ダイオードの利用がいつも最適とは限らな
いことである。これは例えば、バリキャップ・ダイオードを集積回路に統合する
可能性が与えられていない場合における集積回路などが当該ケースに相当する。
【０００４】
【課題を解決するための手段】
本発明の目的は、バリキャップ・ダイオードの利用を必要としない可変容量を
伴うキャパシタの擬製用の電子回路を提供することである。
【０００５】 本発明によると、冒頭段落で記述された電子回路はこの目的のため、電子回路
が少なくとも２つの差動ペアの連鎖を有し、各差動ペアの末端が個別の電流源を
通して電子回路の基準端子に接続され、更に各差動ペアは第１入力部及び第２入
力部を持ち、全ての前記第１入力部が電子回路の信号端子に結合され、全ての前
記第２入力部が第２入力部間において個別のDC電圧を供給するための個別の手段
を介して互いに結合されていることを特徴とする。
【０００６】 本発明は、差動ペアの（第１又は第２）入力部中少なくとも１つの電位が変動
するという点で、差動ペアの入力容量が変動し得るとの認識に基づいている。
【０００７】 本発明による電子回路の一実施例は、第２入力部間で個別のDC電圧を供給する
前記個別の手段が、直列接続された抵抗器の連鎖と、前記個別のDC電圧を制御す
るために直列接続された抵抗器の連鎖に結合された制御可能な電流源とを有する
ことを特徴とする。上述の個別の手段の簡略な実行がこうして実現される。制御
可能な電流源が、直列接続された抵抗器の連鎖を通して流れる制御可能な電流を
出力するので、前記個別のDC電圧が抵抗器間で実現される。
【０００８】 本発明による電子回路の次の実施例は、第２入力部間で個別のDC電圧を供給す
るための前記個別の手段が、直列接続された抵抗器の連鎖と、個別のDC電圧を制
御するために直列接続された抵抗器の連鎖に結合された制御可能な電圧源とを有
することを特徴とする。上述の個別の手段の簡略な実行もまた、これら手段によ
って実現される。これは前段落で記述された実施例の代替策であり、制御可能な
電流源が制御可能な電圧源に置き替えられ、それと同時に直列に結合された抵抗
器の連鎖が制御可能な電圧源と直列接続される付加的な抵抗器を有している。
【０００９】 本発明による電子回路の次の実施例は、差動ペアが電界効果トランジスタを有
することを特徴とする。電界効果トランジスタは、例えばMOSトランジスタなど
で構成されている。
【００１０】 本発明による電子回路は、とりわけMOS技術の周波数同調可能なLC発振器を実
現する可能性をもたらす。コイルが例えば受動技術で実現されるかもしれず、あ
るいはチップの接続ワイヤで実施されているかもしれない。同調可能なLC発振器
は、例えば位相ロックループ（検波器）回路の一部を形成してもよい。本発明に
よる電子回路は、可変容量を必要とする様々な種類の電子回路で利用できる。
【００１１】 本発明は添付図面を参照してさらに詳細に説明されるであろう。
【００１２】 対応する構成部分又は要素は、これらの図面中において同じ参照記号が与えら
れている。
【００１３】
【発明の実施の形態】
図１は、可変容量を伴うキャパシタ擬製用電子回路の第１実施例の回路図であ
る。電子回路は、３つの差動ペアDF1-DF3のDC調節用に３つの個別の電流源I1-I3 を伴う３つの差動ペアDF1-DF3の連鎖と、電圧源V1及びV2で構成された個別の手
段SPMNSとを有している。３つの個別の電流源I1-I3はそれぞれ、(I1が)第１差動
ペアDF１の末端と基準端子GNDとの間、（I2が）第２差動ペアDF２の末端と基準
端子GNDとの間、及び（I3が）第３差動ペアDF３の末端と基準端子GNDとの間で各
々結合されている。３つの差動ペアDF1-DF3は、(DF1が)第１電界効果トランジス
タT1及び第２電界効果トランジスタT2、(DF2が)第３電界効果トランジスタT3及
び第４電界効果トランジスタT4、(DF3が)第５電界効果トランジスタT5及び第６
電界効果トランジスタT6を、それぞれ備えている。第１、第３及び第５電界効果
トランジスタT1、 T3及びT5のゲートは、電子回路の信号端子CPVRに接続されて
いる。第２及び第４電界効果トランジスタT2及びT4のゲートは、電圧源V1を通し
て相互接続されている。第４及び第６電界効果トランジスタT4及びT6のゲートは
、電圧源V2を通して相互接続されている。第１、第２及び第３の差動ペアDF1-DF 3 の末端は、（DF1の末端が）第１及び第２電界効果トランジスタT1-T2のソース
によって形成され、（DF2の末端が） 第3及び第4電界効果トランジスタT3-T4の
ソースによって形成され、及び（DF3の末端が） 第5及び第6電界効果トランジス
タT5-T6のソースによって、それぞれ形成されている。
【００１４】 電子回路は以下の要領で作動される。信号端子CPVRと基準端子GNDとの間にお
いて、差動ペアDF1-DF3の入力容量の和である容量が形成される。第１、第３及
び第５電界効果トランジスタT1、T3及びT5のゲートへ電圧単位ごとに伝達される
電荷量によって、前記容量が決定される。電圧源V1及びV2によって供給された電
圧のうち少なくとも１つでも上昇すれば、信号端子CPVRと基準端子GNDとの間の
容量が減少する結果、上述の伝達された電荷が減少するだろう。容量は従って、
電圧源V1及びV2によって供給された電圧が変動するという点で、変動し得る。
【００１５】 電子回路のその他の作用効果は、信号端子CPVRと基準端子GNDとの間の容量を
変動するために変動される電圧が、信号端子CPVRと基準端子GNDとの間の電圧に
影響を及ぼさないということである。これは、可変容量を伴うキャパシタとして
バリキャップ・ダイオードを利用する従来アプリケーションとは対照的である。
【００１６】 電子回路の調節範囲は、（回路）基板への電界効果トランジスタT1-T6の寄生
容量によって限定されている。SOI技術で実施されると、電子回路の調節範囲は
もっと広くなる。この理由は、前記寄生容量がこの場合より低くなるからである
。
【００１７】 図２は、可変容量を伴うキャパシタ擬製用電子回路の第２実施例の回路図であ
る。図２の回路図は、図１の回路図とほぼ同じである。本実施例において、個別
の手段SPMNSが、直列接続された３つの抵抗器R1-R3の連鎖CHNRsr及び制御可能な
電流源ISRCVRの形態で実施されている。制御可能な電流源ISRCVRによって供給さ
れ、直列接続された３つの抵抗器R1-R3を通して流れる電流が変動するという点
で、第２、第４及び第６トランジスタT2、T4及びT6間における個別のDC電圧が変
動する。
【００１８】 図３は、可変容量を伴うキャパシタ擬製用電子回路の第３実施例の回路図であ
る。図３の回路図は、図２の回路図とほぼ同じである。本実施例では、制御可能
な電流源ISRCVRが制御可能な電圧源VSRCVRで置き換えられている。加えて、連鎖
CHNRsrは、第３抵抗器R3と制御可能な電圧源VSRCVRとの間に直列接続された第４
抵抗器R4を有している。
【図面の簡単な説明】
【図１】可変容量を伴うキャパシタ擬製用電子回路の第１実施例の回路図で
ある。
【図２】可変容量を伴うキャパシタ擬製用電子回路の第２実施例の回路図で
ある。
【図３】可変容量を伴うキャパシタ擬製用電子回路の第３実施例の回路図で
ある。
【符号の説明】
CHN：連鎖 SPMNS：個別の手段 GND：基準端子 CPVR：信号端子 DF1、DF2、DF3：差動ペア I1、I2、I3：電流源 V1、V2：電圧源 T1、T2、T3、T4、T5、T6:電界効果トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴァン デア ゴース フランシスカス エム エル オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ Ｆターム(参考） 5F038 DF01 EZ20 5J098 AA03 AC18 AD26 GA05 GA08

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 可変容量を伴うキャパシタ擬製用電子回路であって、前記電
    子回路が少なくとも２つの差動ペアの連鎖を有し、各差動ペアの末端が個別の電
    流源を通して前記電子回路の基準端子に接続され、各差動ペアが第１入力部及び
    第２入力部を持ち、全ての前記第１入力部が前記電子回路の信号端子に結合され
    、全ての前記第２入力部が前記第２入力部間で個別のDC電圧を供給するための個
    別の手段を介して互いに結合されていることを特徴とする電子回路。
  2. 【請求項２】 前記第２入力部間で前記個別のＤＣ電圧を供給するための前
    記個別の手段が、直列接続された抵抗器の連鎖と、前記個別のＤＣ電圧を制御す
    るために直列接続された抵抗器の前記連鎖に結合された制御可能な電流源とを有
    することを特徴とする請求項１に記載の電子回路。
  3. 【請求項３】 前記第２入力部間で前記個別のDC電圧を供給するための前記
    個別の手段が、直列接続された抵抗器の連鎖と、前記個別のＤＣ電圧を制御する
    ために直列接続された抵抗器の前記連鎖に結合された制御可能な電圧源とを有す
    ることを特徴とする請求項１に記載の電子回路。
  4. 【請求項４】 前記差動ペアが電界効果トランジスタを有することを特徴と
    する請求項１、２又は３に記載の電子回路。
  5. 【請求項５】 前記電界効果トランジスタがMOSトランジスタであることを
    特徴とする請求項４に記載の電子回路。
  6. 【請求項６】 請求項１、２、３、４又は５に記載の電子回路を備えた発振
    器。
  7. 【請求項７】 請求項６に記載の発振器を備えた位相ロックループ。
  8. 【請求項８】 請求項１、２、３、４又は５に記載の電子回路を備えた集積
    回路。
  9. 【請求項９】 請求項６に記載の発振器を備えた集積回路。
  10. 【請求項10】 請求項７に記載の位相ロックループを備えた集積回路。
JP2001515531A 1999-08-06 2000-07-26 可変容量を伴うキャパシタ擬製用電子回路 Withdrawn JP2003506950A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP99202594.0 1999-08-06
EP99202594 1999-08-06
PCT/EP2000/007187 WO2001011773A1 (en) 1999-08-06 2000-07-26 Electronic circuit for imitating a capacitor with variable capacitance

Publications (1)

Publication Number Publication Date
JP2003506950A true JP2003506950A (ja) 2003-02-18

Family

ID=8240529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001515531A Withdrawn JP2003506950A (ja) 1999-08-06 2000-07-26 可変容量を伴うキャパシタ擬製用電子回路

Country Status (4)

Country Link
EP (1) EP1119908A1 (ja)
JP (1) JP2003506950A (ja)
KR (1) KR20010100869A (ja)
WO (1) WO2001011773A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017126241A1 (ja) * 2016-01-21 2017-07-27 ソニー株式会社 可変容量回路、発振回路、および、可変容量回路の制御方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882293B1 (ko) * 2006-07-20 2009-02-10 한국전기연구원 수직루프를 이용한 송전선로 전자계 저감 실증시험 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017126241A1 (ja) * 2016-01-21 2017-07-27 ソニー株式会社 可変容量回路、発振回路、および、可変容量回路の制御方法
US10566954B2 (en) 2016-01-21 2020-02-18 Sony Corporation Variable capacitance circuit, oscillator circuit, and method of controlling variable capacitance circuit

Also Published As

Publication number Publication date
WO2001011773A1 (en) 2001-02-15
EP1119908A1 (en) 2001-08-01
KR20010100869A (ko) 2001-11-14

Similar Documents

Publication Publication Date Title
US7183870B2 (en) Resonant circuit and a voltage-controlled oscillator
KR0185406B1 (ko) 전기식 제어 발진기 회로 및 이 회로를 구비한 전기식 제어 필터 장치
US7030686B2 (en) Constant voltage circuit with phase compensation
US7276961B2 (en) Constant voltage outputting circuit
US20060220754A1 (en) Voltage controlled oscillator
US7724101B2 (en) Crystal oscillator circuit with amplitude control
EP0610066A1 (en) Capacitance multiplier for the internal frequency compensation of switching regulator integrated circuits
US7755398B2 (en) Time constant calibration device and related method thereof
JPH01212105A (ja) 集積ジャイレータ発振器
US6995607B2 (en) Low-pass filter and feedback system
US6784725B1 (en) Switched capacitor current reference circuit
JPH0846483A (ja) キャパシタンス増大用回路配置
EP0945986A2 (en) Charge pump circuit for PLL
US5528201A (en) Pierce crystal oscillator having reliable startup for integrated circuits
JPH1155085A (ja) 回 路
US7375600B2 (en) Integrated quartz oscillator circuit
JPH03143113A (ja) リングオシレータ用回路装置
JP2003506950A (ja) 可変容量を伴うキャパシタ擬製用電子回路
US7187246B2 (en) Oscillator circuit
US20040108905A1 (en) Semiconductor type two phase locked loop filter
US6320458B1 (en) Integrated structure with an analog unit supplied by an external supply voltage by means of a low-pass filter and driving elements
US6590463B2 (en) RC oscillator circuit with stable output frequency
US20190020330A1 (en) Variable capacitance circuit, oscillator circuit, and method of controlling variable capacitance circuit
US6020728A (en) Control circuit with a single control input for controlling DC and AC currents in a load
JP3693481B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002