JP2003503923A - 集積回路チップ上の他の回路コンポーネント上に形成されたマイクロ加工トランスデューサおよびその製造方法 - Google Patents

集積回路チップ上の他の回路コンポーネント上に形成されたマイクロ加工トランスデューサおよびその製造方法

Info

Publication number
JP2003503923A
JP2003503923A JP2001506269A JP2001506269A JP2003503923A JP 2003503923 A JP2003503923 A JP 2003503923A JP 2001506269 A JP2001506269 A JP 2001506269A JP 2001506269 A JP2001506269 A JP 2001506269A JP 2003503923 A JP2003503923 A JP 2003503923A
Authority
JP
Japan
Prior art keywords
transducer
acoustic
signal
transducers
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001506269A
Other languages
English (en)
Other versions
JP4981223B2 (ja
Inventor
ラダバウム、イーガル
Original Assignee
センサント・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by センサント・コーポレイション filed Critical センサント・コーポレイション
Publication of JP2003503923A publication Critical patent/JP2003503923A/ja
Application granted granted Critical
Publication of JP4981223B2 publication Critical patent/JP4981223B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Pressure Sensors (AREA)

Abstract

(57)【要約】 本発明は１つの集積回路チップ上に形成される音響トランスデューサまたはこのようなトランスデューサのアレイと、その製造方法を提供し、ここでは音響トランスデューサのアレイが含まれており、音響トランスデューサのアレイはそれぞれ音響信号を検出できトランスデューサ信号を発生でき、間にボイド領域が配置されている第１と第２の電極と、第１と第２の電極の一方に関連する少なくとも１つの信号ラインを含んでいる。音響トランスデューサのアレイの下には複数の増幅器およびその他の回路コンポーネントが配置され、したがって各複数の増幅器は音響トランスデューサの１つに関連する信号ラインの１つに結合され、増幅器の出力信号ライン上で増幅されたトランスデューサ信号を得るため関連するトランスデューサ信号を増幅できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、音響トランスデューサの分野、特に他の集積回路コンポーネントと
同一のチップ上に形成されたマイクロ加工トランスデューサおよびその製造方法
に関する。
【０００２】
【従来の技術】
音響トランスデューサは音波を放出し受信するために使用される電子装置であ
る。人間の聴覚の範囲を超える周波数で動作する音響トランスデューサは医療イ
メージング、非破壊評価、その他の応用で使用される。超音波周波数範囲で動作
する音響トランスデューサの最も共通の形態はピエゾ電気トランスデューサであ
る。
【０００３】 典型的な超音波医療イメージングシステムでは、音響トランスデューサは増
幅器、アナログデジタル変換器、デジタルアナログ変換器、スイッチ、アナログ
マルチプレクサ、デジタルマルチプレクサ、マイクロプロセッサまたはマイクロ
制御装置のような他のコンポーネントと共に使用される。容量性マイクロ加工ト
ランスデューサのような異なるタイプのトランスデューサは通常ピエゾ電気コン
ポーネントを使用するシステムで使用されることができる。これらのシステムで
は、使用されるトランスデューサは電気的にトランスデューサを適切なコンポー
ネントへ接続するケーブルによってある他のコンポーネントに接続される。
【０００４】 前述のシステムで使用されるマイクロ加工されたトランスデューサは、図１
のＡで示されているように、膜14にカバーされているボイド（空洞）領域12を含
む通常のマイクロ加工されたトランスデューサ10を含んでいる。膜14の上部には
キャパシタの１つの電極16が位置され、ボイド領域12の下部にはキャパシタの別
の電極18が位置されている。
【０００５】 動作において、このようなトランスデューサは音響信号の発生または音響信
号の検出に使用されることができる。トランスデューサの電極に電気信号を発生
することによって、電極16と18間で静電気の引力が生じる。この引力は膜14の振
動を生じさせ、したがってこの運動により音響信号が発生する。同様に入来する
音響信号は膜14を振動させる。この振動は２つの電極16と18間の距離を変化させ
、２つの電極16と18間の関連するキャパシタンスの変化が生じる。膜14の運動、
したがって入来する音響信号が検出される。
【０００６】 マイクロ加工された音響トランスデューサの感度の改良が提案されている。
その１つの例は米国特許第09/315,896号明細書（発明の名称“Acoustic Transdu
cer And Method Of Making The Same ”、1999年５月20日）に開示されている音
響トランスデューサである。
【０００７】 集積されているか、あるいは集積されていない音響トランスデューサのアレ
イも知られている。典型的な音響トランスデューサアレイでは、独立した音響ト
ランスデューサが励起され異なる位相で応答されることができる。音響トランス
デューサのアレイはイメージング機能を可能にし、アレイ中の各独立した音響ト
ランスデューサは異なる信号ラインをもたなければならず、それによって発生お
よび／または検出される信号は独立して制御されることができる。アレイの独立
した音響トランスデューサ数が大きくなる程、異なる音響トランスデューサの制
御に必要な付加的な信号ライン数は非常に大きくなり、アレイの最終的な寸法を
限定する。マイクロ加工された音響トランスデューサ装置の文脈では、電気回路
との適切な電気接触を設定できる利用可能な通路数は限定されるので、マイクロ
加工された音響トランスデューサの大きなアレイは利用可能ではない。
【０００８】 また、他の集積回路と共に形成される音響トランスデューサの単一の素子お
よびアレイも従来得られていない。しかしながらＰＣＴWO/98/19140 号明細書に
は同一の集積回路チップ上にトランスデューサと他の電子コンポーネントを配置
することが提案されている。このＰＣＴ明細書の図１から採用した図１のＢはト
ランスデューサが他の電子コンポーネント13と一体的に形成されることを示して
いる。したがって、例えば、トランスデューサの下側電極は他の電子コンポーネ
ント13と同一の基板区域内で形成される。しかしながら、この他の特定の集積回
路と共にトランスデューサを形成する方法は、結果的な集積回路がトランスデュ
ーサ用のある区域と、電子コンポーネント13用の近接区域を与えることを必要と
し、それは非常にそのレイアウトが複雑な集積回路を生じる。さらに、合理的な
数の製造工程でトランスデューサを得るために、設計に対する妥協をしなければ
ならないか、または必要とされるプロセスステップ数の増加によって非常に高価
なプロセスになる。したがってこの方法は欠点を有し、この方法は広く普及する
使用であるとは考えられない。
【０００９】
【発明が解決しようとする課題】
したがって、マイクロ加工されたトランスデューサは多数の利点を有するが、
広く普及した使用には依然として多数の障害が存在することが認識される。前述
の欠点に加えて、固有の別々の基板上にマイクロ加工されたトランスデューサを
製造することはシステムに付加的な限定を与えることが本発明者により認識され
た。特に、マイクロ加工されたトランスデューサチップが電子回路に接続される
とき、このような電気的接続およびディスクリートな電子装置の電気的負荷（実
数および虚数負荷）はトランスデューサの性能に悪影響を与える。
【００１０】 それ故、同一のチップで他の集積回路コンポーネントの上に線形アレイで単
独に、または２次元マトリックスで形成されることができるマイクロ加工された
トランスデューサとその製造方法が必要とされる。
【００１１】 本発明の目的は、同じ集積回路上の他の回路コンポーネント上に形成される
音響トランスデューサまたはこのようなトランスデューサのアレイを提供するこ
とである。
【００１２】 本発明の別の目的は、同じ集積回路上の増幅器または増幅器のアレイ上に形
成される音響トランスデューサまたはこのようなトランスデューサのアレイを提
供することである。
【００１３】 本発明の別の目的は、同じ積回路上のアナログデジタルおよびデジタルアナ
ログ変換器、またはこのような変換器のアレイ上に形成される音響トランスデュ
ーサまたはこのようなトランスデューサのアレイを提供することである。
【００１４】 本発明のさらに別の目的は、同じ集積回路上のマルチプレクサの上に形成さ
れる音響トランスデューサアレイを提供することである。
【００１５】 本発明のさらに別の目的は、同じ集積回路上の他の回路コンポーネント上に
音響トランスデューサとこのようなトランスデューサのアレイを製造する方法を
提供することである。
【００１６】 本発明のさらに別の目的は、同じ集積回路上のマルチプレクサを覆って音響
トランスデューサを製造する方法を提供することである。
【００１７】
【課題を解決するための手段】
本発明は、単一の集積回路チップ上に形成されたトランスデューサアレイを与
えることによって前述の目的を達成し、それにおいて音響トランスデューサのア
レイが含まれ、それぞれ音響信号を検出してトランスデューサ信号を発生するこ
とができ、間にボイド領域が存在する第１および第２の電極と、第１および第２
の電極の一方に関連する少なくとも１つの信号ラインとを含んでいる。音響トラ
ンスデューサのアレイの下には複数の増幅器および他の回路コンポーネントが位
置され、それによってそれぞれ複数の増幅器は一方の音響トランスデューサに関
連する信号ラインの一方に結合され、増幅器出力の信号ライン上に増幅されたト
ランスデューサ信号を得るために関連するトランスデューサ信号を増幅すること
ができる。
【００１８】 本発明はまた、他の回路コンポーネントの上に配置されたトランスデューサ
のアレイを有する集積回路チップの製造方法を提供する。この方法は最初に製造
プロセスを使用して半導体基体上に他の回路コンポーネントを形成する。製造プ
ロセスは、予め定められた最大の温度を超える温度にある時間さらされる場合に
故障を生じる材料を使用し、形成するステップはトランスデューサの相互接続ラ
インがその次に接続されることができる相互接続点の形成を含んでいる。その後
、トランスデューサのアレイは他の回路コンポーネントの上に形成される。トラ
ンスデューサのアレイを形成するステップは、先に形成された他の回路コンポー
ネントが予め定められた最大の温度を超える温度にある期間さらされることを阻
止するために別の製造プロセスを使用する。トランスデューサのアレイを形成す
るステップは、各トランスデューサに関連する少なくとも１つの電極を相互接続
点に結合するトランスデューサ相互接続ラインを形成することを含んでいる。
【００１９】
【発明の実施の形態】
本発明の特徴、目的、利点は、図面を伴った以下の詳細な説明からさらに明白
になるであろう。図面においては同一の参照符号は全体を通じて対応して識別さ
れる。 添付図面で示されている本発明の好ましい実施形態について詳細に説明する。
本発明は好ましい実施形態を伴って説明されるが、これらは本発明をこれらの実
施形態に限定することを意図しているものではないことが理解されるであろう。
対照的に、本発明は置換、変形、均等物をカバーすることを目的とし、これは特
許請求の範囲により限定されている本発明の技術的範囲内に含まれる。
【００２０】 図２のＡおよびＢは、本発明の実施形態による同一の集積回路上に位置され
た回路装置を覆って形成される音響トランスデューサのアレイの一部の１実施形
態を示している。
【００２１】 図２のＢは、以下さらに説明するように、ある相互接続部230A、230B、230C
に関してそれぞれトランスデューサ100A、100B、100Cの上部電極350A、350B、35
0Cの相対的な位置を示している上部電極レベルの平面図である。図２のＡの断面
図は図２のＢで示されているラインＡ−Ａに沿った断面であり、半導体基板に形
成される回路コンポーネント50を示している。回路コンポーネント50は種々の回
路機能を形成でき、その数は本発明にしたがって好ましくされている。特に、増
幅器、スイッチ、フィルタ、同調ネットワーク等のアナログ回路と、マルチプレ
クサ、カウンタ、バッファ等のデジタル回路と、デジタルアナログおよびアナロ
グデジタル変換器等の混合された信号回路（デジタルアナログ機能の両者を含む
回路）は以下説明するように本発明にしたがって特別な有用性を有する。回路コ
ンポーネント50上には図示されたトランスデューサ100A、100B、100C等のトラン
スデューサが配置されている。トランスデューサ100A、100B、100Cはそれぞれ１
つのトランスデューサセル200A、200B、200Cからなるとして示されている。勿論
、各トランスデューサ100 は１または、数百または数千等の３よりも多数のそれ
らの関連するトランスデューサセル200 を有してもよい。多数のこのようなトラ
ンスデューサ100 は典型的にウェハ上に同時に形成され、ウェハは技術で知られ
ているように異なるダイに切断される。
【００２２】 図２のＡで示されている本発明の１特徴は、同一の集積回路チップの回路コ
ンポーネント50上を覆ったトランスデューサ100 の配置であり、これはトランス
デューサ100 の下の回路コンポーネント50の配置として観察されることもできる
。回路コンポーネント50上のトランスデューサ100 の配置とトランスデューサ10
0 の下の回路コンポーネント50の配置は、換言すれば、トランスデューサ100 と
回路コンポーネント50が集積回路チップの異なる層に配置されることを示すため
に広く解釈されることを目的とする。この特徴に加えて、以後説明するある特別
な実施形態では、トランスデューサの特別な位置に関するあるコンポーネントの
特別な配置を指示している。回路コンポーネント50の上方のトランスデューサ10
0 の配置は、以後説明するように、通常のトランスデューサシステムと比較した
とき信号ルーティングに関してキャパシタンスと、必要な電気接続の数とを減少
させ、製造を容易にする。さらに、回路コンポーネント50の上のトランスデュー
サ100 の配置は関連する電気接続により必要とされるスペースを減少し、それに
よって３次元イメージングシステム等のあるシステムで必要とされる２次元トラ
ンスデューサマトリックスのようなアレイの一部を形成できるトランスデューサ
の総数を非常に大きくする。
【００２３】 本発明の別の特徴は、（図２のＡとＢで示され以下さらに説明される）相互
接続部320A、320B、320C、230A、230B、230Cのような各トランスデューサ100 の
それぞれの上部および下部電極を下に配置された回路コンポーネント50へ電気的
に接続するための接続部の使用である。特に、本発明によれば、以下詳細に説明
するように、電子回路装置またはコンポーネント50は既にトランスデューサ100
の形成前に形成されているので、回路コンポーネント50はトランスデューサ100
の形成中およびトランスデューサ100 を下に位置する回路コンポーネント50へ接
続するときに損傷を受けないことを確実にするための注意が必要である。
【００２４】 本発明のさらに別の特徴は、トランスデューサの製造前に集積回路ウェハ上
に電子コンポーネントを適切に処理し、電子コンポーネント上を覆ってトランス
デューサを処理することであり、それによって電子コンポーネントは破壊されず
、またはトランスデューサの形成に必要な製造ステップにより悪影響されない。
以下説明するように、これはトランスデューサの製造前に集積回路表面の平坦化
を必要とし、先に形成された電子コンポーネントを破壊させたり悪影響を与えた
りする熱処理レベルを生成しないプロセスステップの使用を必要とする。
【００２５】 本発明のさらに別の特徴は、トランスデューサからの信号が他の回路コンポ
ーネントに影響しないように、またはその反対に影響しないように、異なるタイ
プの雑音を減少するための接地平面を使用することである。
【００２６】 本発明の前述の特徴によって、それ故、他の回路装置、特に標準的なＣＭＯ
Ｓまたはバイポーラタイプの処理を使用して形成された他の回路装置を含んでい
る同一の集積回路チップ上にマイクロ加工された音響トランスデューサを得るこ
とが可能であり、そのコンポーネントは、約１乃至８時間の低圧の化学蒸着（Ｌ
ＰＣＶＤ）薄膜の典型的な付着時間のような任意の重要な時間中に、典型的に摂
氏４００℃を超える高温を受けるならば損傷される。
【００２７】 本発明の好ましい実施形態にしたがって回路コンポーネント50の上部に音響
トランスデューサ100 のアレイを製造するプロセスを図３−１８を参照して説明
する。図３−図１１、図１３のＡと図１４−１８の断面図は図２のＢのラインＡ
−Ａに沿って取られ、図１２と図１３のＢの断面図は図２のＢのラインＢ−Ｂに
沿って取られていることに注意すべきである。種々の異なるステップとステップ
のシーケンスは本発明によるアレイに音響トランスデューサを製造するために使
用されることができることも明白である。
【００２８】 図３から始めると、プロセスはシリコンまたは他の半導体基板300 で開始す
る。回路装置50はその後、ＣＭＯＳまたはバイポーラ処理のような通常の処理を
使用して基板300 中またはその上に製造される。回路装置50の一部として基板30
0 を覆って形成される典型的な半導体、絶縁体、導電層は基板300 上に形成され
る１つの区域302 で示されることに注意すべきである。回路装置50は基板300 内
に全体的に形成されることができ、さらに典型的にこれらは図示されているよう
に基板300 中またはその上に形成される。回路装置50がどのように製造されるか
には関係なく、トランスデューサ100 はその上にアレイで形成されることができ
る。
【００２９】 図４に示されているように、好ましくは１０，０００オングストロームの厚
さを有する低温シリコン酸化物310 等の集積回路の保護層310 が形成される。こ
の保護層310 はまた典型的に、下に配置され一般的に形成された集積回路を保護
する目的に使用される上部パッシベーション層である。化学機械研磨（ＣＭＰ）
のような種々の既知の技術は保護層310 の平坦化に使用されることができ、この
保護層310 は一般的に下に形成される電子コンポーネントにより平坦ではない上
部表面を有する。
【００３０】 その後、図５で示されているように、穴315A、穴315B、穴315Cのような穴315
は、フォトリソグラフパターン化と、緩衝された酸化物ウェットエッチング（
緩衝されたフッ化水素酸溶液）またはプラズマエッチング、または他の技術で知
られている技術のような適切なエッチングプロセスを使用して保護層にエッチン
グされ、それによって電気配線接続層または、トランスデューサ100 の１つの下
部電極に電気的にそれぞれ接続される必要のある回路コンポーネント50に関連す
る層の異なる接触区域を露出する。回路コンポーネントおよびトランスデューサ
電極（下部および上部電極の両者）の物理的レイアウトは整列されなければなら
ず、それによって電気接続がトランスデューサ100 、電子装置50または他の電気
接続と干渉する電気接続なしに設けられることができる。以下詳細に説明するト
ランスデューサ100 から分離された区域における上部電極の相互接続部230 の配
置はこの干渉の発生を防止する。
【００３１】 図６で示されているように、その後、例えば厚さ２，５００−５，０００オ
ングストロームの範囲の導体220 の付着が行われる。好ましい実施形態では、こ
の導体はアルミニウム（Ａｌ）であるが、導体はインジウム錫酸化物（ＩＴＯ）
のような低温で付着されることができる任意の導体、および２次電子放射から発
生される熱が製造プロセスの無害特性を維持できる程度に低い限りその他のスパ
ッタ導体であってもよい。導体220 の付着により、穴315 は、比較的厚い付着と
その後の平坦化の場合に充填され、またはそれらの外形はコンフォーマルな薄い
付着の場合には被覆され、それによって相互接続部320 を生成し、これは一般的
にはバイア孔として知られている相互接続部320A、320B、320Cとして示され、下
部電極320 が回路コンポーネント50の電気接続部に電気的に接続されることを可
能にする。あるトランスデューサセルが共に接続されることができるように、あ
る関連する相互接続部が存在してもよい。図７は結果的なパターン化された下部
電極320A-Cを示している。
【００３２】 その後、図８を参照して示されているように、絶縁膜330 の下層絶縁膜部分3
30Aが付着される。この下層絶縁膜部分330Aは、例えば（“ＰＥＣＶＤ”窒化物
としても知られている）プラズマ強化された化学蒸気付着を使用して与えられる
シリコン窒化物のような絶縁体である。与えられた下層絶縁膜部分330Aは典型的
に５０ＭＰａよりも小さい測定された残留応力を有する。残留応力はプラズマの
周波数と、ガスを伝播する窒素とシリコンの相対的な濃度を変更することにより
調節されてもよい。下層絶縁膜部分330Aは典型的に約０．１乃至０．３μｍの範
囲の厚さに付着される。さらに、平坦化された層として便宜上示されているが、
実際は付着された下層絶縁膜部分330Aは平坦化されず、代わりに実質上種々の表
面にわたって均等な厚さを有し、それによって下層絶縁膜部分330 が設けられた
表面の外形は技術で知られているように、次の層の形成を通じて永続し続ける。
平坦化が使用されることができるが、この段階では必要ではない。したがって、
この現象は良好に理解されるので、以後さらに説明しない。
【００３３】 図９で示されているように、技術で知られているように、アルミニウムまた
は低温酸化物（ＬＴＯ）または燐でドープしたホウケイ酸ガラス（ＢＰＳＧ）の
ような犠牲層700 が付着される。付着の厚さは典型的に０．０５乃至１μｍの範
囲であるが、このような装置の特別な応用は均一な厚さの付着を必要とする。レ
ジストパターンはリソグラフで転写され、犠牲層700 は図１０で示されているよ
うにパターンを残すようにエッチングされる。図示されているように犠牲層は各
トランスデューサ100A、100B、100C内でそれぞれ作られるボイド領域に対応する
部分700A、700B、700Cを含んでいる。この図では１つのトランスデューサ100 当
りただ１つのボイド領域340 を示しているが、トランスデューサ100 は前述した
ように、それぞれボイド領域を有する複数のトランスデューサセル200 からなっ
てもよいことが理解される。また通路702 も示されており、この通路702 は犠牲
層を除去するエッチング剤が物理的にトランスデューサから分離された位置から
導入されることを可能にする。
【００３４】 その後中間の絶縁膜部分330Bが付着された。好ましくは下層絶縁膜部分330A
の絶縁体と同じ絶縁体である。したがって、好ましい実施形態によれば、ＰＥＣ
ＶＤシリコン窒化物は中間絶縁膜部分330Bとしてパターン化された犠牲層700 を
覆って約０．１５μｍの厚さに付着され、それによって図１１で示されているよ
うにパターン化された犠牲層700 を包囲しカバーする。
【００３５】 その後、ラインＢ−Ｂに沿った断面図である図１２で示されているように、
バイア孔325A、325B、325Cのようなバイア孔325 はフォトレジストプロセスを使
用して全ての層を通って基板300 までエッチングされ、それによって相互接続ラ
インを使用して１つのトランスデューサ100 の上部電極の１つにそれぞれ電気的
に接続される必要がある回路コンポーネント50の明白な接触区域を露出する。
【００３６】 図１３のＡ、Ｂで示されているように、上部導体層920 がその後付着され、
それによってＢ−Ｂ断面に沿って取られた図１３のＢで相互接続部230A、230B、
230Cとして示されている相互接続ライン230 が形成される。本発明の１特徴にし
たがって、コンポーネントの下に位置する各トランスデューサ100 に関連する回
路コンポーネントを有することが望ましい。共通の有効な製造プロセスにより所
望の結果を実現するために、相互接続ライン230 および以下説明する相互接続ラ
イン350 の垂直寸法は相互接続ライン230 の水平寸法の５倍以上の大きさはない
。結果として、上部導体層920 は図１４で示されているように、上部電極350 と
結果的な相互接続部を生成するようなパターンでエッチングされる。
【００３７】 絶縁膜330 の上部層絶縁膜部330Cは、図１５で示されているように付着され
、上部層絶縁膜部330Cの材料は好ましくは前述した下部層絶縁膜部330Aと中間絶
縁膜部330Bで使用される材料と同一である。
【００３８】 その後、レジストパターンの形成と適切なプラズマエッチングを組合わせて
使用して、バイア孔900 は図１０で示されている部分700A、700B、700C、702 の
ような犠牲層の残りの部分までの図１６で示されているエッチング剤のパスを与
えるように生成される。したがって、バイア孔900 の形成後、犠牲層の残りの部
分は技術で知られている犠牲ウェットエッチングまたは他の技術によりエッチン
グして取除かれる。例えば、バッファされたフッ化水素酸は低温酸化物（ＬＴＯ
）犠牲層700 の場合に使用されることができる。犠牲エッチングは図１７で示さ
れている空洞340A、340B、340Cのような空洞を形成する。その後、バイア孔900
は図１８で示されているように必要ならば浸漬トランスデューサのように好まし
くは絶縁膜300 と同一材料を使用して充填される。勿論、上部層絶縁膜部330Cを
覆って付加される付加的な材料はまた絶縁膜330 の一部になるか、または密封位
置を除く全ての区域からその後エッチングされることができる。本発明の別の実
施形態では、犠牲エッチングは中間膜部330Bの付着後にすぐ実行され、上部層絶
縁膜部330Cは密封材料の役目をする。
【００３９】 図１９と２０のＡ−Ｂは本発明による接地平面の使用を示している。図１９
は接地平面910 と、デジタルコンポーネントの接地にも使用されることができる
が、本発明にしたがって使用されるアナログコンポーネントのカバーおよび／ま
たは接地に使用されることが好ましい導体とを示している。知られているように
、接地平面は別の回路との干渉により１つの回路から発生される雑音を除去する
ために使用される。特に、接地平面910 は保護層310 内に設けられる。この接地
平面310 を製造するため、付加的なプロセスステップが接地平面を与えるために
必要とされ、それによって接地からアナログコンポーネントへの通路をカバーし
提供し、下に位置する回路に接続するために信号ライン320 と220 の接地平面か
らの電気的な隔離を維持する。チップの全体的な幅に沿っているように接地平面
910 は断面で示されているが、信号ライン320 と230 の区域を与えることに加え
て、接地平面は典型的にデジタルコンポーネントではなくアナログコンポーネン
トだけをカバーするように設けることに留意する。
【００４０】 図２０のＡおよびＢは２つの異なる接地平面910 と920 の使用を示しており
、その一方はアナログコンポーネントの接地平面であり、他方はデジタルコンポ
ーネントの接地平面である。前述した同一の考察が２つの接地平面910 と920 を
設けるために適用される。図２０のＢで示されているように、トランスデューサ
100 と下に位置するアナログおよびデジタルコンポーネントに関して接地平面91
0 と920 の位置を示した簡単な図を示し、このアナログおよびデジタルコンポー
ネントを以下さらに説明する。示されているように、接地平面910 と920 は接地
平面910 にオーバーラップできるが、これは示されているように、接地平面910
に関して位置されるアナログ回路と、接地平面920 に関して位置されるデジタル
回路とを有することが好ましい。混合した信号回路は典型的にデジタル接地平面
により遮蔽される。
【００４１】 図２１と図２２は、トランスデューサ100 のアレイが使用されている本発明
の２つの実施形態を示している。トランスデューサ100 は多数の異なるサイズを
有することができることに注意すべきである。多くの応用では、各トランスデュ
ーサ100 は２５０μｍ×２５０μｍのサイズが普通であるが、５００μｍ×５０
０μｍのように非常に大きくてもよい。現在のトランスデューサのタイプの最も
実用的な範囲は５０μｍ×５０μｍ（２５００μｍ2 ）から５００μｍ×５００
μｍ（２５０，０００μｍ2 ）である。しかしながら、１つのトランスデューサ
のカテーテルプロダクトは典型的に直径約０．７ｍｍ（ミリメートルまたは７０
０μｍ）と直径１．９ｍｍ（ミリメートルまたは１９００μｍ）の間のトランス
デューササイズを有する。潜在的に大きいサイズのこれらのトランスデューサの
場合では、本発明はコンポーネントのあるレイアウトを有効に認識する。トラン
スデューサ100 により使用されるコンポーネントは潜在的に集積回路チップの任
意の位置に配置されることができ、以下説明するコンポーネントの特別な配置は
、トランスデューサ100 により検出される信号が適切にオフチップに送信される
こと、および信号が所定のトランスデューサ100 へ送信されることを確実にする
特別な利点を有し、それによってトランスデューサは送信のための対応する信号
を発生できる。
【００４２】 これらの特別な実施形態を説明する前に、前述したように有効であることが
決定された特定の回路装置50について説明する。信号の増幅はチップを付加的な
電子装置へ接続するケーブルを含んだ他の回路の駆動を必要とするので、アナロ
グ増幅器または増幅器のアレイは有効である。フィルタおよび同調ネットワーク
等の付加的なアナログ電子装置は信号がさらに処理する前に信号を調節できるた
めに有効である。
【００４３】 マルチプレクサは多数の信号ラインが少ない数でオフチップを実行すること
を可能にするので有効である。各トランスデューサに１対の信号ラインを有する
のではなく、マルチプレクサを制御するための制御ライン以外に、必要とされる
のはマルチプレクサとオフチップ電子装置間を接続する１対のラインだけである
。
【００４４】 マルチプレクサと増幅器の組合わせはマルチプレクサを通過する前にトラン
スデューサにより検出される信号の増幅を可能にし、マルチプレクサの雑音はそ
うでなければ受信機の信号対雑音比を劣化するのでこの組合わせも有効である。
【００４５】 デジタルアナログおよびアナログデジタル変換器は、チップとの間の信号の
送受信がデジタル形態で行われることを可能にし、したがってこれらの信号を電
子雑音に対して免疫をもたせるためデジタル形態で特に有効である。さらにデジ
タル信号はオフチップ電子装置におけるデジタル信号処理の準備を直ちに行うこ
とを可能にする。
【００４６】 さらにチップとの間のデータ流を緩衝するメモリセルは同様に有用である。
【００４７】 前述したような装置はよく知られており、集積回路におけるそれらの製造技
術は理解される。しかしながら本発明はこれらの装置を既に説明したようにトラ
ンスデューサの下方に配置することに加えて、トランスデューサに関して種々の
特別な形態で有効に配置することができる。
【００４８】 図２１のＡとＢは本発明による集積回路チップの一部分の平面図を示してい
る。図２１のＡでは、以下説明するように、アレイ中の各トランスデューサ100
の下には種々の回路装置が位置されている。図２１のＢで示されているように、
集積回路の一部分はその上にトランスデューサ100 を位置せず、その部分はトラ
ンスデューサ100 の下に位置される装置とは異なることが好ましい装置である。
【００４９】 図２２のＡとＢは、各トランスデューサ100 の下に位置されることが好まし
い装置の２つの異なる実施形態を示している。図２２のＡとＢの両者は、各トラ
ンスデューサ100 に関連するスイッチ120 と増幅器の使用を示している。図２２
のＡは上部電極350 と下部電極320 の一方だけがスイッチ100 に接続され、上部
電極350 および下部電極320 の他方、典型的に上部電極350 が接地されている実
施形態を示している。したがって、１つの信号ライン230 または320 だけがスイ
ッチ120 へ接続されている。しかしながら、図２２のＢは上部電極350 と下部電
極320 の両者がスイッチおよび増幅器に接続され、増幅器は例えば差動増幅器で
ある実施形態を示している。いずれの実施形態でも、トランスデューサが励起お
よび呼び掛けの両者に使用されないならばスイッチ120 は必要とされないことが
理解されるが、制御ライン122 により制御されるスイッチ120 はトランスデュー
サ100 の励起または呼び掛けを可能にするように動作する。最も簡単な構造では
、スイッチ120 はＭＯＳトランジスタのゲートに接続される制御ライン122 を有
する１対のＭＯＳトランジスタである。励起中、ライン124 に沿って受信された
励起信号はスイッチ120 を介してトランスデューサ100 へ与えられ、対応する音
響信号を発生する。呼掛け中、トランスデューサ100 により検出されるトランス
デューサ信号は信号ライン230 および／または320 に沿って伝送され、スイッチ
120 はトランスデューサ信号を増幅器130 へ接続し、そこで増幅器130 により増
幅されたトランスデューサ信号を発生する。増幅器はまたパワー、典型的にＶｃ
ｃまたはＶｃｃの導関数を受信し、その増幅を行う。スイッチ120 と増幅器130
は両者とも特定のトランスデューサ100 の下に位置されるので、受信された信号
は他の電気的コンポーネントにより分配される前に増幅される。したがって信号
対雑音比は非常に高く、トランスデューサの正確度はしたがって強化される。増
幅器130 はその後、ライン132 に沿って増幅されたトランスデューサ信号を出力
する。
【００５０】 図２１のＡの実施形態では、ライン132 に沿って送信される増幅されたトラ
ンスデューサ信号はその後さらに処理するために直接オフチップに送信される。
したがってピンへの接続を必要とする複数の信号ライン132 のために、この実施
形態では、示されているように全ての外部区域を使用することが望ましい。代わ
りに、出力ピンは通常の技術を使用してチップの下部を通過することもできる。
しかしながら、この実施形態のアレイのサイズは特に出力ピンがチップの底部を
通過することができないならば出力ピンの利用可能な区域により限定される可能
性があることが認識されよう。
【００５１】 しかしながら、図２１のＢにより示される実施形態では、ライン132 に沿っ
て伝送された増幅されたトランスデューサ信号はさらにオンチップで処理される
。特に、マルチプレクサ130 、成形回路140 、デジタルアナログ変換器150 の組
合わせはこのさらに行われる処理のためにオンチップに位置されることができる
。またデジタルアナログ変換器はトランスデューサ100 の励起に使用されるアナ
ログ励起信号を得るために使用されることができ、したがって関連する音響信号
を発生する。
【００５２】 マルチプレクサ130 の使用は種々のトランスデューサ100 により検出され増
幅器130 により増幅される種々の増幅されたトランスデューサ信号が、マルチプ
レクサ130 の同一の出力ラインを使用して出力されることを可能にし、マルチプ
レクサはオフチップから受信される制御信号によって制御される。これは利用可
能なピン数の制限を緩和する。例えばアレイのトランスデューサ100 の１行当り
１つのマルチプレクサまたは１列当たり１つのマルチプレクサが存在してもよい
が、他の組合わせも作用する。出力ピンの数と、検出される信号が出力される速
度との妥協が存在し、マルチプレクサの適切な数は所望の性能に基づいている。
（予め定められた数の入力ラインで動作できる）マルチプレクサが多い程、速度
は速くなるが、出力が多い程、制御ピンは必要とされる。
【００５３】 成形回路140 の使用は信号の濾波、位相遅延を得るための遅延ラインの挿入
、他の波形成形を可能にする。このような回路はマルチプレクサ130 の前または
後に挿入されることができる。
【００５４】 アナログデジタル変換器は知られているようにアナログ信号をその信号のデ
ジタル表示に変換する。アナログデジタル変換器150 はチップ出力とマルチプレ
クサ130 との間に位置される。アナログデジタル変換器はまた、知られているよ
うに変換を必要とする信号に加えてパワー、システムクロック、適切に動作する
ように新しいサンプルが取られるべきであることを示す信号を受信する。
【００５５】 図２３は本発明の別の実施形態による集積回路チップ部分の平面図を示して
いる。図２３の実施形態では、各トランスデューサ100 はその下に先に説明した
タイプのスイッチ120 、デジタルアナログ変換器125 、増幅器130 、アナログデ
ジタル変換器150 を配置している。しかしながら、アナログデジタル変換器150
からのデジタル化された信号の出力において、本発明は異なる構造についても考
慮しており、その２つが図２４のＡとＢに示されている。両電極を使用し両電極
をスイッチングするような他の構造は前述されており、または明白になるであろ
う。図２４のＡで示されている構造では、デジタル化された信号は直列でライン
132 （または並列でライン132 ）に沿ってメモリバッファ160 またはデジタルマ
ルチプレクサ170 へ転送される。図２４のＢで示されている構造では、デジタル
化された信号は直列でライン132 （または並列でライン132 ）に沿ってトランス
デューサ100 の下に配置される局部メモリバッファ180 に与えられる。局部メモ
リバッファ180 から、デジタル化された信号はメモリバッファ160 またはデジタ
ルマルチプレクサ170 へ送信される。デジタルマルチプレクサは前述のアナログ
マルチプレクサのデジタル等価物である。メモリバッファ160 デジタル化された
データを一時的に記憶するように動作し、それによってデータはデータが受信さ
れる速度および回数と、データがチップから出力される速度および回数の差のた
めに損失されない。メモリバッファはデジタル化されたデータを一時的に記憶す
るように動作し、それによってメモリバッファ160 またはデジタルマルチプレク
サ170 がそれをまだ受信する準備がされていない場合にも損失されない。
【００５６】 前述の回路の組合わせに加えて、本発明はまたトランスデューサ100 に平坦
な表面の提供と、トランスデューサ100 間のトレンチのエッチングまたはトラン
スデューサ間の壁の形成を考慮し、それによって音響結合が基板または周囲の媒
体を介してトランスデューサ100 間に生じないようにしている。したがって、集
積回路基板の機械的な処理は通常の製造技術を使用してこのような壁またはトレ
ンチの製造を必要としない。
【００５７】 本発明を特定の実施形態を参照してここで説明したが、種々の変形および置
換は前述の説明で意図されている。例えば、トランスデューサ100 の形成につい
て特別なプロセスを説明したが、このようなトランスデューサ100 は他の方法で
形成されることができる。したがって幾つかの例では、本発明の幾つかの特性は
特許請求の範囲に記載されている本発明の技術的範囲を逸脱することなく対応し
た他の特徴を使用せずに使用されることが認識されよう。
【図面の簡単な説明】
【図１】 例示的な通常のトランスデューサの断面図。
【図２】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に形成され
る音響トランスデューサのアレイの断面図および平面図。
【図３】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図４】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図５】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図６】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図７】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図８】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図９】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図１０】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図１１】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図１２】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図１３】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図１４】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図１５】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図１６】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図１７】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図１８】 本発明の１実施形態による同じ集積回路上に位置された電子回路上に音響トラ
ンスデューサのアレイを形成するプロセスの説明図。
【図１９】 本発明による接地平面の使用を示した実施形態の概略図。
【図２０】 本発明による接地平面の使用を示した実施形態の概略図。
【図２１】 本発明のある実施形態によるトランスデューサアレイおよびトランスデューサ
アレイのコンポーネントを示した説明図。
【図２２】 本発明のある実施形態によるトランスデューサアレイおよびトランスデューサ
アレイのコンポーネントを示した説明図。
【図２３】 本発明の他の実施形態によるトランスデューサアレイおよびトランスデューサ
アレイのコンポーネントを示した説明図。
【図２４】 本発明の他の実施形態によるトランスデューサアレイおよびトランスデューサ
アレイのコンポーネントを示した説明図。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，Ｃ Ｈ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ， ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，Ｋ Ｇ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ， ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，Ｓ Ｄ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ

Claims (45)

    【特許請求の範囲】
  1. 【請求項１】 単一の集積回路チップを具備するトランスデューサ装置にお
    いて、前記単一の集積回路チップは、 それぞれ音響信号の検出およびトランスデューサ信号の発生が可能であり、間
    にボイド領域が配置されている第１と第２の電極と、第１と第２の電極の一方に
    関連する少なくとも１つの信号ラインとを含んでいる複数の音響トランスデュー
    サと、 それら複数の音響トランスデューサのアレイの下方に配置され、複数の音響ト
    ランスデューサの１つに関連する信号ラインの１つに結合され、出力信号ライン
    上に増幅されたトランスデューサ信号を出力するために関連するトランスデュー
    サ信号を増幅できる複数の増幅器とを具備しているトランスデューサ装置。
  2. 【請求項２】 各複数の増幅器は増幅器が結合されている音響トランスデュ
    ーサの下に直接配置されている請求項１記載のトランスデューサ装置。
  3. 【請求項３】 各複数のトランスデューサは第２の信号ラインに関連してお
    り、各複数の増幅器は第２の信号ラインに結合されている請求項１記載のトラン
    スデューサ装置。
  4. 【請求項４】 各複数の音響トランスデューサは２，５００μｍ2 以上のサ
    イズを有する請求項１記載のトランスデューサ装置。
  5. 【請求項５】 複数の音響トランスデューサの下方に配置されている複数の
    スイッチをさらに含んでおり、各複数のスイッチは複数の音響トランスデューサ
    の１つに関連する１つの信号ラインに結合され、音響トランスデューサが検出さ
    れた関連するトランスデューサ信号を増幅するために増幅器に接続されるべきか
    、または受信された励起信号にしたがって音響波を励起するように動作すべきで
    あるかが制御可能にされている請求項１記載のトランスデューサ装置。
  6. 【請求項６】 各複数のスイッチはスイッチが結合されている音響トランス
    デューサの下に直接配置されている請求項５記載のトランスデューサ装置。
  7. 【請求項７】 複数の音響トランスデューサ下に配置されているアナログマ
    ルチプレクサをさらに含んでおり、このアナログマルチプレクサは１つのマルチ
    プレクサ出力と複数のマルチプレクサ入力とを有し、各複数のマルチプレクサ入
    力はそれぞれ信号ラインの１つに結合し、マルチプレクサは複数のマルチプレク
    サ入力のある１つとマルチプレクサ出力との電気的な接続を可能にする制御信号
    を受信できる請求項１記載のトランスデューサ装置。
  8. 【請求項８】 複数のアナログマルチプレクサを含んでおり、それによって
    前記各マルチプレクサのマルチプレクサ入力は異なる複数の信号ラインのサブセ
    ットに結合され、前記異なる複数の信号ラインのサブセットは複数の音響トラン
    スデューサに関連する複数の信号ラインを具備している請求項７記載のトランス
    デューサ装置。
  9. 【請求項９】 アナログマルチプレクサは複数の音響トランスデューサのど
    れの下にも直接配置されていない請求項７記載のトランスデューサ装置。
  10. 【請求項１０】 複数の音響トランスデューサの下に配置された複数のアナ
    ログデジタル変換器をさらに含んでおり、各複数のアナログデジタル変換器は増
    幅器出力信号ラインに結合されたアナログ入力ラインと、デジタルトランスデュ
    ーサ信号が送信されることができるデジタル出力とを有している請求項１記載の
    トランスデューサ装置。
  11. 【請求項１１】 各複数のアナログデジタル変換器はアナログデジタル変換
    器が結合される音響トランスデューサの下に直接配置されている請求項１０記載
    のトランスデューサ装置。
  12. 【請求項１２】 各デジタル出力に結合され、デジタル化されたトランスデ
    ューサ信号を記憶することができるメモリをさらに含んでいる請求項１０記載の
    トランスデューサ装置。
  13. 【請求項１３】 メモリの一部分は複数の音響トランスデューサのいずれの
    下にも直接配置されていない請求項１２記載のトランスデューサ装置。
  14. 【請求項１４】 複数の局部バッファメモリを含み、各局部バッファメモリ
    は複数のデジタルアナログ変換器の１つに関連し、各局部メモリは関連する１つ
    のデジタル出力に結合されている請求項１２記載のトランスデューサ装置。
  15. 【請求項１５】 複数の局部バッファメモリはそれぞれアナログデジタル変
    換器が結合されている音響トランスデューサの下に直接配置されている請求項１
    ４記載のトランスデューサ装置。
  16. 【請求項１６】 複数の各増幅器に接地を与えることができる第１の接地平
    面をさらに含んでいる請求項１記載の装置。
  17. 【請求項１７】 デジタルコンポーネントに接地を与えることができる第２
    の接地平面をさらに含んでいる請求項１６記載の装置。
  18. 【請求項１８】 デジタルコンポーネントはメモリである請求項１７記載の
    装置。
  19. 【請求項１９】 複数の音響トランスデューサの下方に配置されるデジタル
    マルチプレクサをさらに含んでおり、デジタルマルチプレクサは１つのマルチプ
    レクサ出力と複数のマルチプレクサ入力とを有し、複数のマルチプレクサ入力は
    それぞれデジタル出力の１つに結合され、デジタルマルチプレクサは複数のマル
    チプレクサ入力のある１つとマルチプレクサ出力との電気的な接続を可能にする
    制御信号を受信できる請求項１０記載のトランスデューサ装置。
  20. 【請求項２０】 複数のマルチプレクサを含んでおり、それぞれの前記マル
    チプレクサは異なる複数のデジタル出力のサブセットに結合され、前記異なる複
    数のデジタル出力のサブセットは複数の音響トランスデューサに関連する複数の
    デジタル出力を構成している請求項１９記載のトランスデューサ装置。
  21. 【請求項２１】 トランスデューサのアレイと他の回路コンポーネントとを
    有する集積回路チップの製造方法において、 製造プロセスを使用して半導体基体上に他の回路コンポーネントを形成し、そ
    の製造プロセスは、予め定められた最大の温度を超える温度にある期間さらされ
    た場合に故障を生じる材料を使用するものであり、前記形成するステップはトラ
    ンスデューサの相互接続ラインがその次に接続されることができる相互接続点の
    形成を含んでおり、 トランスデューサのアレイを他の回路コンポーネントの上に形成し、このトラ
    ンスデューサのアレイを形成するステップは、先に形成された他の回路コンポー
    ネントが予め定められた最大の温度を超える温度にある期間さらされることを阻
    止するために別の製造プロセスを使用し、トランスデューサのアレイを形成する
    ステップは、各トランスデューサに関連する少なくとも１つの電極を相互接続点
    に結合するトランスデューサ相互接続ラインの形成を含んでいるステップを含ん
    でいる方法。
  22. 【請求項２２】 製造プロセスはＣＭＯＳ製造プロセスである請求項２１記
    載の方法。
  23. 【請求項２３】 製造プロセスはバイポーラ製造プロセスである請求項２１
    記載の方法。
  24. 【請求項２４】 他の製造プロセスは、電極とトランスデューサ相互接続ラ
    インとを設けるためにアルミニウムを使用する請求項２１記載の方法。
  25. 【請求項２５】 他の回路コンポーネントはスイッチおよび増幅器を含んで
    いる請求項２１記載の方法。
  26. 【請求項２６】 他の回路コンポーネントはスイッチ、増幅器、およびマル
    チプレクサを含んでいる請求項２１記載の方法。
  27. 【請求項２７】 他の回路コンポーネントを形成するステップの後、および
    トランスデューサのアレイを形成するステップの前に、半導体の絶縁表面を平坦
    化するステップが含まれている請求項２１記載の方法。
  28. 【請求項２８】 相互接続ライン(230) の垂直方向の寸法は相互接続ライン
    の水平方向の寸法の５倍より大きくはない請求項２１記載の方法。
  29. 【請求項２９】 単一の集積回路チップを具備し、前記単一の集積回路チッ
    プは、 それぞれ音響信号の検出および関連するトランスデューサ信号の発生が可能で
    あり、間にボイド領域が配置されている第１と第２の電極と、第１と第２の電極
    の一方に関連する少なくとも１つの信号ラインとを含んでいる音響トランスデュ
    ーサと、 音響トランスデューサの下方に配置され、音響トランスデューサの１つに関連
    する信号ラインに結合され、増幅器の出力信号ライン上で増幅されたトランスデ
    ューサ信号を得るために関連するトランスデューサ信号を増幅できる増幅器とを
    含んでいるトランスデューサ装置。
  30. 【請求項３０】 増幅器は増幅器が結合されている音響トランスデューサの
    下方に直接配置されている請求項２９記載のトランスデューサ装置。
  31. 【請求項３１】 トランスデューサは第２の信号ライン結合され、第２の信
    号ラインに関連されている請求項２９記載のトランスデューサ装置。
  32. 【請求項３２】 音響トランスデューサは約０．７ミリメートル以上の直径
    を有する請求項２９記載のトランスデューサ装置。
  33. 【請求項３３】 音響トランスデューサの下方に配置され、音響トランスデ
    ューサの１つに関連する１つの信号ラインに結合されているスイッチをさらに含
    んでおり、音響トランスデューサが検出された関連するトランスデューサ信号を
    増幅するために増幅器に接続されるべきか、または受信された励起信号にしたが
    って音響波を励起するように動作すべきかを制御可能にされている請求項２９記
    載のトランスデューサ装置。
  34. 【請求項３４】 スイッチは音響トランスデューサの直接下に配置されてい
    る請求項３３記載のトランスデューサ装置。
  35. 【請求項３５】 音響トランスデューサの下方に配置されたアナログデジタ
    ル変換器をさらに含んでおり、このアナログデジタル変換器は増幅器出力信号ラ
    インに結合されたアナログ入力ラインと、デジタルトランスデューサ信号が送信
    されることができるデジタル出力とを有している請求項２９記載のトランスデュ
    ーサ装置。
  36. 【請求項３６】 アナログデジタル変換器は音響トランスデューサの下に直
    接配置されている請求項３５記載のトランスデューサ装置。
  37. 【請求項３７】 デジタル出力に結合され、デジタル化されたトランスデュ
    ーサ信号を記憶することができるメモリをさらに含んでいる請求項３６記載のト
    ランスデューサ装置。
  38. 【請求項３８】 増幅器に接地を与えることができる第１の接地平面をさら
    に含んでいる請求項２９記載の装置。
  39. 【請求項３９】 デジタルコンポーネントに接地を与えることができる第２
    の接地平面をさらに含んでいる請求項３８記載の装置。
  40. 【請求項４０】 トランスデューサおよび別の回路コンポーネントを有する
    集積回路チップの製造方法において、 製造プロセスを使用して半導体基体上に他の回路コンポーネントを形成し、そ
    の製造プロセスは、予め定められた最大の温度を超える温度にある期間さらされ
    た場合に故障を生じる材料を使用するものであり、前記形成するステップは少な
    くとも１つのトランスデューサの相互接続ラインがその次に接続されることがで
    きる少なくとも１つの相互接続点の形成を含んでおり、 トランスデューサを他の回路コンポーネントの上に形成し、トランスデューサ
    のアレイを形成するステップは、先に形成された他の回路コンポーネントが予め
    定められた最大の温度を超える温度にある期間さらされることを阻止するために
    別の製造プロセスを使用し、トランスデューサを形成するステップは、トランス
    デューサに関連する少なくとも１つの電極を少なくとも１つの相互接続点に結合
    する少なくとも１つのトランスデューサ相互接続ラインの形成を含んでいるステ
    ップを有する方法。
  41. 【請求項４１】 製造プロセスはＣＭＯＳ製造プロセスである請求項４０記
    載の方法。
  42. 【請求項４２】 製造プロセスはバイポーラ製造プロセスである請求項４０
    記載の方法。
  43. 【請求項４３】 他の製造プロセスは、電極とトランスデューサ相互接続ラ
    インとを設けるためにアルミニウムを使用する請求項４０記載の方法。
  44. 【請求項４４】 他の回路コンポーネントはスイッチおよび増幅器を含んで
    いる請求項４０記載の方法。
  45. 【請求項４５】 他の回路コンポーネントを形成するステップの後、および
    トランスデューサのアレイを形成するステップの前に、半導体の絶縁表面を平坦
    化するステップが含まれている請求項４０記載の方法。
JP2001506269A 1999-06-24 2000-06-12 集積回路チップ上の他の回路コンポーネント上に形成されたマイクロ加工トランスデューサおよびその製造方法 Expired - Fee Related JP4981223B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/344,312 US6246158B1 (en) 1999-06-24 1999-06-24 Microfabricated transducers formed over other circuit components on an integrated circuit chip and methods for making the same
US09/344,312 1999-06-24
PCT/US2000/016089 WO2001001730A2 (en) 1999-06-24 2000-06-12 Microfabricated transducer and method for making the same

Publications (2)

Publication Number Publication Date
JP2003503923A true JP2003503923A (ja) 2003-01-28
JP4981223B2 JP4981223B2 (ja) 2012-07-18

Family

ID=23349992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001506269A Expired - Fee Related JP4981223B2 (ja) 1999-06-24 2000-06-12 集積回路チップ上の他の回路コンポーネント上に形成されたマイクロ加工トランスデューサおよびその製造方法

Country Status (6)

Country Link
US (2) US6246158B1 (ja)
EP (1) EP1188348B1 (ja)
JP (1) JP4981223B2 (ja)
AU (1) AU5607100A (ja)
DE (1) DE60039983D1 (ja)
WO (1) WO2001001730A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210710A (ja) * 2003-12-31 2005-08-04 General Electric Co <Ge> マイクロマシン加工した湾曲超音波トランスジューサ・アレイ並びに関連する製造方法
JP2009504057A (ja) * 2005-08-05 2009-01-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 曲がった二次元アレイ・トランスデューサ
US7673375B2 (en) 2005-06-17 2010-03-09 Industrial Technology Research Institute Method of fabricating a polymer-based capacitive ultrasonic transducer
KR101037819B1 (ko) 2003-03-06 2011-05-30 제너럴 일렉트릭 캄파니 모자이크식 어레이, 초음파 변환기 어레이 및 초음파 변환기
JP2011259094A (ja) * 2010-06-07 2011-12-22 Canon Inc 電気機械変換装置、検体診断装置
US8546894B2 (en) 2005-01-27 2013-10-01 Hitachi Ltd. Capacitive micromachined ultrasonic transducer comprising electrode on flexible membrane

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867535B1 (en) * 1999-11-05 2005-03-15 Sensant Corporation Method of and apparatus for wafer-scale packaging of surface microfabricated transducers
JP2004529668A (ja) 2000-11-13 2004-09-30 ベルソン，アミアー 改善された血液透析処置装置及び方法
US6589180B2 (en) 2001-06-20 2003-07-08 Bae Systems Information And Electronic Systems Integration, Inc Acoustical array with multilayer substrate integrated circuits
US6755790B2 (en) 2002-10-14 2004-06-29 Medtronic, Inc. Transseptal access tissue thickness sensing dilator devices and methods for fabricating and using same
US6831394B2 (en) * 2002-12-11 2004-12-14 General Electric Company Backing material for micromachined ultrasonic transducer devices
US7087023B2 (en) * 2003-02-14 2006-08-08 Sensant Corporation Microfabricated ultrasonic transducers with bias polarity beam profile control and method of operating the same
US7780597B2 (en) * 2003-02-14 2010-08-24 Siemens Medical Solutions Usa, Inc. Method and apparatus for improving the performance of capacitive acoustic transducers using bias polarity control and multiple firings
US7635332B2 (en) * 2003-02-14 2009-12-22 Siemens Medical Solutions Usa, Inc. System and method of operating microfabricated ultrasonic transducers for harmonic imaging
US7618373B2 (en) 2003-02-14 2009-11-17 Siemens Medical Solutions Usa, Inc. Microfabricated ultrasonic transducer array for 3-D imaging and method of operating the same
US20040225220A1 (en) * 2003-05-06 2004-11-11 Rich Collin A. Ultrasound system including a handheld probe
EP1686900B1 (en) * 2003-10-03 2013-03-27 Siemens Medical Solutions USA, Inc. Microfabricated ultrasonic transducer array for 3-d imaging and method of operating the same
US20050121734A1 (en) * 2003-11-07 2005-06-09 Georgia Tech Research Corporation Combination catheter devices, methods, and systems
US7030536B2 (en) * 2003-12-29 2006-04-18 General Electric Company Micromachined ultrasonic transducer cells having compliant support structure
JP2007528153A (ja) * 2004-02-06 2007-10-04 ジョージア テック リサーチ コーポレイション Ｃｍｕｔデバイス及び製造方法
US7646133B2 (en) * 2004-02-27 2010-01-12 Georgia Tech Research Corporation Asymmetric membrane cMUT devices and fabrication methods
EP1761998A4 (en) * 2004-02-27 2011-05-11 Georgia Tech Res Inst CMUT DEVICES AND METHODS OF MAKING THE SAME
US8008835B2 (en) * 2004-02-27 2011-08-30 Georgia Tech Research Corporation Multiple element electrode cMUT devices and fabrication methods
US7427825B2 (en) * 2004-03-12 2008-09-23 Siemens Medical Solutions Usa, Inc. Electrical interconnections and methods for membrane ultrasound transducers
DE102004013919A1 (de) * 2004-03-22 2005-10-20 Siemens Ag Elektromotor
US20050228277A1 (en) * 2004-04-05 2005-10-13 Siemens Medical Solutions Usa, Inc. System and method for 2D partial beamforming arrays with configurable sub-array elements
US20060058667A1 (en) * 2004-05-06 2006-03-16 Lemmerhirt David F Integrated circuit for an ultrasound system
US7508113B2 (en) * 2004-05-18 2009-03-24 Siemens Medical Solutions Usa, Inc. Apparatus for two-dimensional transducers used in three-dimensional ultrasonic imaging
US20080243000A1 (en) * 2004-09-13 2008-10-02 Koninklijke Philips Electronics, N.V. Integrated Circuit For Implementing High-Voltage Ultrasound Functions
US8309428B2 (en) * 2004-09-15 2012-11-13 Sonetics Ultrasound, Inc. Capacitive micromachined ultrasonic transducer
US8658453B2 (en) * 2004-09-15 2014-02-25 Sonetics Ultrasound, Inc. Capacitive micromachined ultrasonic transducer
US7888709B2 (en) * 2004-09-15 2011-02-15 Sonetics Ultrasound, Inc. Capacitive micromachined ultrasonic transducer and manufacturing method
JP5348844B2 (ja) * 2004-10-15 2013-11-20 株式会社日立メディコ 超音波診断装置
JP4583901B2 (ja) * 2004-12-13 2010-11-17 富士フイルム株式会社 体腔内診断用超音波プローブ、および体腔内診断用超音波プローブの作製方法
US7449821B2 (en) * 2005-03-02 2008-11-11 Research Triangle Institute Piezoelectric micromachined ultrasonic transducer with air-backed cavities
US7914458B2 (en) * 2005-05-05 2011-03-29 Volcano Corporation Capacitive microfabricated ultrasound transducer-based intravascular ultrasound probes
JP4790315B2 (ja) * 2005-05-31 2011-10-12 オリンパスメディカルシステムズ株式会社 静電容量型超音波振動子
US20070038088A1 (en) * 2005-08-04 2007-02-15 Rich Collin A Medical imaging user interface and control scheme
JP4724501B2 (ja) * 2005-09-06 2011-07-13 株式会社日立製作所 超音波トランスデューサおよびその製造方法
WO2007066262A1 (en) * 2005-12-07 2007-06-14 Tpo Displays Corp. Piezoelectric speaker
DE102006001886A1 (de) * 2006-01-13 2007-07-19 Siemens Audiologische Technik Gmbh Mikrofonvorrichtung mit mehreren Siliziummikrofonen für eine Hörvorrichtung
JP4699259B2 (ja) * 2006-03-31 2011-06-08 株式会社日立製作所 超音波トランスデューサ
JP4979283B2 (ja) * 2006-06-29 2012-07-18 株式会社日立製作所 半導体装置の製造方法および半導体装置
JP4972350B2 (ja) * 2006-06-30 2012-07-11 株式会社日立製作所 半導体装置の製造方法
US20080071149A1 (en) * 2006-09-20 2008-03-20 Collin Rich Method and system of representing a medical event
US20080071292A1 (en) * 2006-09-20 2008-03-20 Rich Collin A System and method for displaying the trajectory of an instrument and the position of a body within a volume
JP5016884B2 (ja) * 2006-09-29 2012-09-05 株式会社日立製作所 半導体装置およびその製造方法
JP4271253B2 (ja) * 2006-10-11 2009-06-03 オリンパスメディカルシステムズ株式会社 超音波トランスデューサ、超音波トランスデューサの製造方法、及び超音波内視鏡
JP4294678B2 (ja) * 2006-10-30 2009-07-15 オリンパスメディカルシステムズ株式会社 超音波トランスデューサ、超音波トランスデューサの製造方法、及び超音波内視鏡
US20100168583A1 (en) * 2006-11-03 2010-07-01 Research Triangle Institute Enhanced ultrasound imaging probes using flexure mode piezoelectric transducers
US20080296708A1 (en) * 2007-05-31 2008-12-04 General Electric Company Integrated sensor arrays and method for making and using such arrays
US7839722B2 (en) * 2007-09-20 2010-11-23 Siemens Medical Solutions Usa, Inc. Microfabricated acoustic transducer with a multilayer electrode
US7781238B2 (en) * 2007-12-06 2010-08-24 Robert Gideon Wodnicki Methods of making and using integrated and testable sensor array
JP2010004199A (ja) * 2008-06-19 2010-01-07 Hitachi Ltd 超音波トランスデューサおよびその製造方法
US20110316383A1 (en) 2009-03-05 2011-12-29 Hitachi Medical Corporation Ultrasonic transducer, method of producing same, and ultrasonic probe using same
US8315125B2 (en) * 2009-03-18 2012-11-20 Sonetics Ultrasound, Inc. System and method for biasing CMUT elements
WO2010137528A1 (ja) 2009-05-25 2010-12-02 株式会社 日立メディコ 超音波トランスデューサおよびそれを用いた超音波診断装置
JP5409138B2 (ja) 2009-06-19 2014-02-05 キヤノン株式会社 電気機械変換装置、電気機械変換装置の感度ばらつき検出方法、及び補正方法
KR20220097541A (ko) 2013-03-15 2022-07-07 버터플라이 네트워크, 인크. 모놀리식 초음파 이미징 디바이스, 시스템 및 방법
CA2919183A1 (en) * 2013-07-23 2015-01-29 Butterfly Network, Inc. Interconnectable ultrasound transducer probes and related methods and apparatus
JP2015023994A (ja) * 2013-07-26 2015-02-05 セイコーエプソン株式会社 超音波測定装置、超音波ヘッドユニット、超音波プローブ及び超音波画像装置
EP3216231B1 (en) * 2014-11-07 2019-08-21 Chirp Microsystems, Inc. Package waveguide for acoustic sensor with electronic delay compensation
JP2016097033A (ja) * 2014-11-20 2016-05-30 キヤノン株式会社 静電容量型トランスデューサ、及び被検体情報取得装置
US11147531B2 (en) 2015-08-12 2021-10-19 Sonetics Ultrasound, Inc. Method and system for measuring blood pressure using ultrasound by emitting push pulse to a blood vessel
CN114631847B (zh) * 2022-05-20 2022-09-09 之江实验室 一种抑制医用超声换能器阵列串扰的分时复用方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01312486A (ja) * 1988-06-13 1989-12-18 Agency Of Ind Science & Technol 超音波アレイトランスデューサ
JPH1188992A (ja) * 1997-09-03 1999-03-30 Hosiden Corp 集積型容量性変換器及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3301981A1 (de) * 1983-01-21 1984-07-26 Siemens AG, 1000 Berlin und 8000 München Ultraschallabbildungssystem
US5160870A (en) * 1990-06-25 1992-11-03 Carson Paul L Ultrasonic image sensing array and method
US5329498A (en) * 1993-05-17 1994-07-12 Hewlett-Packard Company Signal conditioning and interconnection for an acoustic transducer
JPH08148968A (ja) * 1994-11-24 1996-06-07 Mitsubishi Electric Corp 薄膜圧電素子
US5692279A (en) * 1995-08-17 1997-12-02 Motorola Method of making a monolithic thin film resonator lattice filter
DE19643893A1 (de) 1996-10-30 1998-05-07 Siemens Ag Ultraschallwandler in Oberflächen-Mikromechanik
US6346811B1 (en) * 1997-10-20 2002-02-12 Wolff Controls Corp. Methods for mounting a sensor and signal conditioner to form sensing apparatus having enhanced sensing capabilities and reduced size
DE19750167B4 (de) * 1997-11-12 2006-08-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung integrierter Schaltkreise
US6324907B1 (en) * 1999-11-29 2001-12-04 Microtronic A/S Flexible substrate transducer assembly

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01312486A (ja) * 1988-06-13 1989-12-18 Agency Of Ind Science & Technol 超音波アレイトランスデューサ
JPH1188992A (ja) * 1997-09-03 1999-03-30 Hosiden Corp 集積型容量性変換器及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037819B1 (ko) 2003-03-06 2011-05-30 제너럴 일렉트릭 캄파니 모자이크식 어레이, 초음파 변환기 어레이 및 초음파 변환기
JP2005210710A (ja) * 2003-12-31 2005-08-04 General Electric Co <Ge> マイクロマシン加工した湾曲超音波トランスジューサ・アレイ並びに関連する製造方法
US8546894B2 (en) 2005-01-27 2013-10-01 Hitachi Ltd. Capacitive micromachined ultrasonic transducer comprising electrode on flexible membrane
US7673375B2 (en) 2005-06-17 2010-03-09 Industrial Technology Research Institute Method of fabricating a polymer-based capacitive ultrasonic transducer
JP2009504057A (ja) * 2005-08-05 2009-01-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 曲がった二次元アレイ・トランスデューサ
JP2011259094A (ja) * 2010-06-07 2011-12-22 Canon Inc 電気機械変換装置、検体診断装置

Also Published As

Publication number Publication date
WO2001001730A3 (en) 2001-09-13
WO2001001730A2 (en) 2001-01-04
US6246158B1 (en) 2001-06-12
EP1188348A2 (en) 2002-03-20
AU5607100A (en) 2001-01-31
DE60039983D1 (de) 2008-10-02
EP1188348B1 (en) 2008-08-20
JP4981223B2 (ja) 2012-07-18
US20030032211A1 (en) 2003-02-13
US6562650B2 (en) 2003-05-13

Similar Documents

Publication Publication Date Title
JP2003503923A (ja) 集積回路チップ上の他の回路コンポーネント上に形成されたマイクロ加工トランスデューサおよびその製造方法
US10177139B2 (en) Ultrasonic transducers in complementary metal oxide semiconductor (CMOS) wafers and related apparatus and methods
US6271620B1 (en) Acoustic transducer and method of making the same
AU2014234071B2 (en) Complementary metal oxide semiconductor (CMOS) ultrasonic transducers and methods for forming the same
EP2403659B1 (en) Monolithic integrated cmuts fabricated by low-temperature wafer bonding
US20090148967A1 (en) Methods of making and using integrated and testable sensor array
JP5851238B6 (ja) 超音波トランスデューサ、その製造方法、および、それを用いた超音波探触子
US7427825B2 (en) Electrical interconnections and methods for membrane ultrasound transducers
Mina et al. High frequency piezoelectric MEMS ultrasound transducers
JP4972350B2 (ja) 半導体装置の製造方法
CN114535038B (zh) 换能器单元、阵列、制备方法及能量设备
WO2013089648A1 (en) Capacitive micromachined ultrasonic transducer arrangement and method of fabricating the same
CN107710787A (zh) 超声波换能器及超声波检查装置
JP2023527436A (ja) 行及び列のアドレス指定の超音波画像化デバイス

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110419

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees