JP2003502834A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JP2003502834A
JP2003502834A JP2001503209A JP2001503209A JP2003502834A JP 2003502834 A JP2003502834 A JP 2003502834A JP 2001503209 A JP2001503209 A JP 2001503209A JP 2001503209 A JP2001503209 A JP 2001503209A JP 2003502834 A JP2003502834 A JP 2003502834A
Authority
JP
Japan
Prior art keywords
load current
semiconductor
current connection
semiconductor device
supply potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001503209A
Other languages
English (en)
Other versions
JP3675403B2 (ja
Inventor
ヒーアホルツェル，マルティン
Original Assignee
オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー ウント カンパニー カーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー ウント カンパニー カーゲー filed Critical オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー ウント カンパニー カーゲー
Publication of JP2003502834A publication Critical patent/JP2003502834A/ja
Application granted granted Critical
Publication of JP3675403B2 publication Critical patent/JP3675403B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】 本発明は、ハウジングと、基板と、少なくともその上面に金属配線（１０）を備えている少なくとも１つのセラミック基板と、少なくとも２つのスイッチング要素とを含む半導体素子に関するものである。スイッチング要素は、セラミック基板の上面に通電可能に設けられ、それぞれが負荷電流接続端子と１つの制御端子とを有している。本発明によれば、半導体素子は、前記素子の第１の側とともに第１の側と向かい合う第２の側とに位置している複数の負荷電流接続要素を有している。スイッチング要素の負荷電流接続端子は、第１および第２の供給電位を与え得る外部負荷電流接続要素に、供給ワイヤを介して電気的に接続されている。２つのスイッチング要素はそれぞれ、同じ極性と現時点とは異なる極性とが割り当てられた２つの負荷電流接続要素と実質的に平行に、対応する供給ワイヤが延出するように、互いに隣に配置されている。この結果として、磁界の補正が成される。

Description

【発明の詳細な説明】
本発明は、ハウジングと、基板と、少なくともその上面に金属配線を備えてい
る少なくとも１つのセラミック基板とから成る半導体素子に関する。さらに、こ
の半導体素子は少なくとも２つのスイッチング要素を有する。これらのスイッチ
ング要素はセラミック基板の上面に通電可能に設けられ、負荷電流接続端子と１
つの制御端子とをそれぞれ有する。さらに、第１の側と第１の側に向かい合って
いる第２の側とに負荷電流接続要素が設けられ、これらは導入部を介してスイッ
チング要素の負荷電流接続端子と電気的に接続している。その場合、負荷電流接
続要素は第１の供給電位または第２の供給電位を有する。
【０００１】 この種の半導体素子は、例えば、自動車において、少なくとも１つのバッテリ
ーに依存する低電圧車載電源とそれぞれのバッテリーのためのスタータないしは
充電装置としてのスタータージェネレータとの間において使われる。この種の半
導体素子は、自動車のオーバーランモードにおいて、発電機として作動するスタ
ータージェネレータの電圧および出力を、補充電されなければならないそれぞれ
のバッテリーの所定の作動データに適合させるために用いられ、それぞれのバッ
テリーを用いてモータとして作動するスタータージェネレータをスタートさせる
ときに、適切な大きさの発進電流によって十分なスタートトルクを確保するため
に用いられる。
【０００２】 そのような回路構成の基本的な構成部品としては、特に出力ユニットとして若
干数の半導体ハーフブリッジ、若干数の中間回路素子、特にコンデンサ、そして
若干数の制御素子、特にドライバステージがある。そのような半導体素子は、例
えば、電動モータ制御用としてＤＥ１９６４５６３６Ｃ１において公知である。
【０００３】 上記の半導体素子はスイッチング要素として多くがＭＯＳＦＥＴを用いる。Ｍ
ＯＳＦＥＴ素子はソース接点とゲート接点との間に印加される制御電圧により通
過ないしは遮断が起こるように接続される。実際には、制御電圧はソース端子と
ゲート端子との間に印加される。ソース接点に至るワイヤは自己インダクタンス
を有する。この自己インダクタンスは、ＭＯＳＦＥＴのオンまたはオフ時に時間
的に変化する負荷電流が、スイッチングを遅らせるために、制御電圧に対抗する
インダクタンス電圧を誘導するように作用する。もし、複数のＭＯＳＦＥＴを平
行に接続し、それらＭＯＳＦＥＴを単独電源で共に制御するならば、上記のイン
ダクタンスは、制御回路において不可避の素子公差により、ＭＯＳＦＥＴを破壊
しうる周波数の高周波振動が発生する結果をもたらす。この振動周波数は主とし
てソース端子のインダクタンスにより、そして同時に他の寄生ネットワーク・素
子パラメータにより決定される。ソース端子のインダクタンス作用の欠点を無く
すために、ＥＰ０２６５８３３Ｂ１において、ソース端子に接続される導体トラ
ックをＭＯＳＦＥＴの一方の側に、そして制御のための導体トラックをＭＯＳＦ
ＥＴの他の側に設けることが提案されている。これにより、半導体素子のソース
端子から制御回路の十分な磁気減結合（magnetische Entkopplung des Ansteuer
kreises ）が生じる。
【０００４】 その結果、１つまたは複数の半導体スイッチの負荷電流接続端子への導入部は
漏れインダクタンスが支配し、それは特に非常に高い電流上昇率（ｄＩ／ｄｔ）
のときトラブルを、すなわち過電圧を発生させる。それ故、この過電圧の相殺の
ために大きなコンデンサならびに抵抗が必要となる。しかし、それらは半導体素
子のスイッチング挙動にマイナスの影響を及ぼしうる。これらの欠点を回避する
ために、実際には、巧妙に構成される、すなわち、短い導体トラックガイドによ
り導入部におけるインダクタンスを減らすことが試みられている。
【０００５】 従って、本発明の課題は、漏れインダクタンスの不利な影響を有さない、簡単
な方法で製造できる半導体素子を提供することにある。
【０００６】 この課題は以下の構成要素を特徴とする半導体素子により解決される： −ハウジングと、 −基板と、 −少なくともその上面に金属配線を備える少なくとも１つのセラミック基板と、
−セラミック基板の上面に通電可能に設けられ、負荷電流接続端子と１つの制御
端子とをそれぞれ有する少なくとも２つのスイッチング要素と、 −導入部を介してスイッチング要素の負荷電流接続端子と電気的に接続され、ハ
ウジングの第１の側および第１の側に向かい合っている第２の側における複数の
外部負荷電流接続要素、なお、これらの負荷電流接続要素は第１の供給電位また
は第２の供給電位を有することができ、 ２つのそれぞれのスイッチング要素は、それぞれの導入部が２つ有する負荷電
流接続要素に向かって平行に延出し、隣接する負荷電流接続要素は相異なる極性
を有している。
【０００７】 換言すれば、２つの隣接するスイッチング要素の導入部は、導入部において発
生する磁界が負荷電流接続要素の逆極性によって相殺され、それにより有効なイ
ンダクタンスが減殺されるように設けられるということである。
【０００８】 さらに優れた構成が従属請求項において明らかにされる。
【０００９】 すなわち、１つのスイッチング要素を２つの導入部と接続することが提案され
る。その場合、それらの導入部はハウジングの第１の側と第２の側との間に拡が
り、一方の導入部は第１の供給電位を有し、他方の導入部は第２の供給電位を有
する。
【００１０】 さらにまた、一方のハウジング側にあり、２つの隣接するスイッチング要素に
属する負荷電流接続要素に、第１の供給電位ないしは第２の供給電位による作用
を加えることが提案される。その結果、最小の漏れインダクタンスを実現するた
めには、少なくとも２つの隣接するスイッチング要素を設け、それらスイッチン
グ要素の、一方のハウジング側に隣接する負荷電流接続要素が相異なる極性を有
することが必要となる。本発明の利点は、各偶数のスイッチング要素により実現
されうる。優れた構成としては、多数の偶数のスイッチング要素が一直線上に隣
り合わせに設けられることである。負荷電流接続要素と順次配置されているスイ
ッチング要素の負荷電流接続端子との間の導入部は上記の一直線にほぼ直角に推
移するという優れた構成となっている。そのため、所属せしめられる負荷電流接
続要素は、交互に第１の供給電位と第２の供給電位とを有する。その結果、低い
漏れインダクタンスの他に、非常にコンパクトな半導体素子の構造が実現されう
る。適切な導体トラックガイドないしは導入部に対しては僅かのスペースしか要
らなくなり、それはコスト的に好ましい構造を実現する。
【００１１】 特に優れた構成としては、スイッチング要素が２つの互いに直列に接続された
半導体スイッチから成り、それら半導体スイッチの連結点は１つの負荷電流接続
要素に連結し、そして半導体素子の１つの出力部を形成していることである。直
列に接続される２つの半導体スイッチは第１の側ないしは第２の側に対してほぼ
直角である一直線上に設けられている点が優れた構成である。公知の通り、そう
することによってハーフブリッジが形成される。
【００１２】 さらにまた、半導体素子の電流負荷耐性を高めるために、多数のスイッチング
要素ないしはハーフブリッジまたはそれらの一部が金属配線および／またはボン
ディングワイヤにより平行に接続されることが考えられうる。これにより、大き
い出力領域の採用が可能となる。
【００１３】 スイッチング要素としては、特にＭＯＳＦＥＴまたはＩＧＢＴが用いられる。
しかし、基本的にはあらゆる制御可能な半導体スイッチが使用可能である。特に
、本発明は３相インバータモジュールの１つの位相を制御するために用いられる
点が優れている。そうした場合、この半導体素子は非常に低インダクタンスのハ
ーフブリッジとなる。
【００１４】 本発明を１枚だけの図面により詳しく説明する。
【００１５】 本発明の半導体素子１は図面において平面図で示される。半導体素子１は基板
３に連結されているハウジング２を有する。基板３には、例えば、３つのセラミ
ック基板４が配置されていて、それらはハウジング内部に向かって設けられてい
る。セラミック基板を１つだけ用いることもできるであろう。セラミック基板４
はそれぞれ（図示されていない）金属配線５を備えていて、その金属配線には偶
数のスイッチング要素６が載置されている。本図では、左のセラミック基板４と
中央のセラミック基板４とがそれぞれ４つのスイッチング要素６を有する。各ス
イッチング要素６は２つの半導体スイッチ１７、１７’から構成される。これら
の半導体スイッチは、ハウジング２の両方の長い側１３、１４に対してほぼ直角
に設けられている一直線上に配置されている。半導体スイッチ１７、１７’は、
例えば、ＭＯＳＦＥＴまたはＩＧＢＴとして構成することができる。
【００１６】 両半導体スイッチ１７、１７’は，それぞれボンディングワイヤ１６を介して
金属配線５と接続している。さらに、各半導体スイッチ１７、１７’は導入部９
を介して負荷電流接続要素１０と接続している。導入部９は、例えば、ボンディ
ングワイヤとして構成できるが、個別のワイヤとして構成することもできる。導
入部９は両半導体スイッチ１７、１７’の一直線の近くに設けられている。負荷
電流接続要素１０は、本図ではハウジング内側のいわゆる案内要素１５に取り付
けられている。この機械的な構成は、スイッチング要素６が導入部９を通じて外
部に向かって接続しうる様態の１つのバリエーションを示すだけである。あらゆ
る他のバリエーションが考えられうるのは当然である。最上端の左の負荷電流接
続要素１０は、例えば、グラウンド電位となるかもしれない第１の供給電位と接
続している。これに対し、その右に隣接している負荷電流接続要素１０は、第２
の供給電位１２による作用を受ける。この負荷電流接続要素は第２のスイッチン
グ要素６に所属している。図において示唆されるように、負荷電流接続要素１０
はハウジング２の第１の側１３において第１の供給電位１１と第２の供給電位１
２とにより交互に作用を受ける（左から右へと）。第２の側１４では負荷電流接
続要素１０は（左から右へと）まず第２の供給電位１２により、次に第１の供給
電位１１により交互に作用を受ける。現在の技術に比べ、本発明による半導体素
子によってインダクタンスは５０ｎＨから５ｎＨに低減することができる。
【００１７】 以下の例では半導体スイッチ１７、１７’はＭＯＳＦＥＴであると仮定される
。ＭＯＳＦＥＴ１７、１７’のソース接点は上側に設けられ、他方、ドレイン接
点は裏側にあって、金属配線と電気的ならびに物理的に接続している。そうなる
と、スイッチング要素６が全て左に設けられている場合、以下の負荷電流経路が
上から下へと生じる。すなわち、負荷電流接続要素１０における第１の供給電位
１１−導入部９’−半導体スイッチ１７’のソース（半導体スイッチの上側）−
半導体スイッチ１７’のドレイン（半導体スイッチの下側）−金属配線５−ボン
ディングワイヤ１６−半導体スイッチ１７のソース接点（半導体スイッチの上側
）−半導体スイッチ１７のドレイン接点（半導体スイッチの下側）−金属配線−
導入部９−第２の供給電位に接続されている負荷電流接続要素１０。
【００１８】 その右側に隣接しているスイッチング要素６の場合、電流経路は上から下へ全
く逆の順序で生じる。すなわち、負荷電流接続要素１０の第２の供給電位１２−
導入部９−半導体スイッチ１７のドレイン接点−半導体スイッチ１７のソース接
点−金属配線５へのボンディングワイヤ−半導体スイッチ１７’のドレイン接点
−半導体スイッチ１７’のソース接点−導入部９−第１の供給電位に接続されて
いる負荷電流接続要素１０（基準電位）。
【００１９】 はじめに述べたケースでは、下から上に流れる負荷電流が生まれ、第２のケー
スでは負荷電流は上から下へと流れる。電流の流れにより導入部に発生する磁界
は相異なる方向の電流により補償される。これにより、有効インダクタンスが低
下する。
【００２０】 電流負荷耐性を高めるために、（図示されない）金属配線および／またはボン
ディング結合により、図示の８つのスイッチング要素を互いに平行に接続するこ
とが可能である。８個の全てのスイッチング要素６において同一の半導体スイッ
チ１７、１７’を使用する場合、全ての電流経路において平行に接続を行えば同
じ大きさの電流が生じる。これにより、発生する磁界の理想的な補償が実現され
る。負荷電流接続要素とのハーフブリッジ出力の金属配線ないしは配線の明示は
、本発明の重要な要素ではないので省いた。
【００２１】 ハウジング２の右に配置されるセラミック基板４には、例えば、過電圧をさら
に減らすためにコンデンサを設けることができる。これらのコンデンサは現在の
技術に比べはるかに少なくてすむので、コスト的に有利に寸法設計をおこなうこ
とができる。また同様に、右に設けられているセラミック基板４に半導体スイッ
チ１７、１７’の制御部を設けることも考えられる。しかし、それは半導体素子
の外側に置くこともできる。
【００２２】 本発明による半導体素子は上記の形態ではハーフブリッジである。それ故、同
サイズの３つの本発明の半導体素子の使用により、３相インバータモジュールを
制御することができる。このモジュールは自動車に用いることができるので有利
であり、例えば、発電機やスタータの替りになる三相モータを制御できる。１２
Ｖの車載電源にも４２Ｖの車載電源にも使用が可能である。
【００２３】 本発明は高い電流上昇率をもつあらゆる用途において効果的に用いることがで
きる。例えば、周波数変換器技術への使用が考えられうる。
【図面の簡単な説明】
【図１】 本発明に係る半導体素子を示す平面図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年９月３日（２００１．９．３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項６】 請求項１から５のいずれか１項に記載の半導体素子の使用において、３相インバータモジュールの１つの位相を制御するための 半導体素子の使用。
【手続補正書】
【提出日】平成１３年１２月１７日（２００１．１２．１７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 −ハウジング（２）と、 −基板（３）と、 −少なくともその上面に金属配線（５）を備える少なくとも１つのセラミック基
    板（４）と、 −セラミック基板（４）の上面に通電可能に設けられ、負荷電流接続端子（７）
    と１つの制御端子（８）とをそれぞれ有する少なくとも２つのスイッチング要素
    （６）と、 −導入部（９）を介してスイッチング要素の負荷電流接続端子と電気的に接続さ
    れ、ハウジング（２）の第１の側（１３）および第１の側（１３）に向かい合っ
    ている第２の側（１４）における複数の外部負荷電流接続要素（１０）とから成
    る半導体素子（１）において、 これらの負荷電流接続要素（１０）は第１の供給電位または第２の供給電位（
    １１、１２）を有することができ、 それぞれ２つのスイッチング要素（６）は、それぞれの導入部（９、９’）が
    、２つの所属の負荷電流接続要素（１０）に向かって平行に延出し、隣接する負
    荷電流接続要素は相異なる極性を有するように隣接して設けられている半導体素
    子。
  2. 【請求項２】 請求項１に記載の半導体素子において、 １つのスイッチング要素（６）が２つの導入部（９）と連結され、それら導入
    部はハウジングの第１の側と第２の側（１３、１４）との間に拡がり、一方の導
    入部（９）は第１の供給電位（１１）を有し、他方の導入部（９’）は第２の供
    給電位（１２）を有する半導体素子。
  3. 【請求項３】 請求項１または２に記載の半導体素子において、 一方のハウジング側にあり、２つの隣接するスイッチング要素（６）に属する
    負荷電流接続要素（１０）は、第１の供給電位ないしは第２の供給電位による作
    用を受ける半導体素子。
  4. 【請求項４】 請求項１から５のいずれか１項に記載の半導体素子において、 偶数の多数のスイッチング要素（６）が設けられ、それらに属する負荷電流接
    続端子が第１の側および第２の側（１３、１４）において交互に第１および第２
    の供給電位（１１、１２）を有する半導体素子。
  5. 【請求項５】 請求項１から４のいずれか１項に記載の半導体素子において、 スイッチング要素（６）は直列に接続されている２つの半導体スイッチ（１７
    、１７’）から成り、それら半導体スイッチの負荷電流接続要素（１０）との連
    結点が、半導体素子の出力部を形成している半導体素子。
  6. 【請求項６】 請求項５に記載の半導体素子において、 直列に接続される２つの半導体スイッチ（１７、１７’）は第１の側および第
    ２の側（１３、１４）に直角な一直線上に設けられている半導体素子。
  7. 【請求項７】 請求項４から６のいずれか１項に記載の半導体素子において、 スイッチング要素（６）は金属配線（５）および／またはボンディングワイヤ
    （１６）により電流負荷耐性を向上させるため平行に接続されている半導体素子
    。
  8. 【請求項８】 請求項１から７のいずれか１項に記載の半導体素子において、 スイッチング要素（６）がＩＧＢＴまたはＭＯＳＦＥＴである半導体素子。
  9. 【請求項９】 請求項１から８のいずれか１項に記載の半導体素子の使用において、 ３相インバータモジュールの１つの位相を制御するための半導体素子の使用。
JP2001503209A 1999-06-15 2000-04-20 半導体素子およびその使用方法 Expired - Fee Related JP3675403B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19927285.9 1999-06-15
DE19927285A DE19927285C2 (de) 1999-06-15 1999-06-15 Niederinduktives Halbleiterbauelement
PCT/DE2000/001254 WO2000077827A2 (de) 1999-06-15 2000-04-20 Niederinduktives halbleiterbauelement

Publications (2)

Publication Number Publication Date
JP2003502834A true JP2003502834A (ja) 2003-01-21
JP3675403B2 JP3675403B2 (ja) 2005-07-27

Family

ID=7911315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001503209A Expired - Fee Related JP3675403B2 (ja) 1999-06-15 2000-04-20 半導体素子およびその使用方法

Country Status (6)

Country Link
US (1) US6809411B2 (ja)
EP (1) EP1186041A2 (ja)
JP (1) JP3675403B2 (ja)
KR (1) KR100458425B1 (ja)
DE (1) DE19927285C2 (ja)
WO (1) WO2000077827A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10109344C1 (de) * 2001-02-27 2002-10-10 Siemens Ag Schaltungsanordnung mit Halbbrücken
JP3748075B2 (ja) 2002-08-30 2006-02-22 セイコーエプソン株式会社 電子モジュール及びその製造方法並びに電子機器
DE102005036116B4 (de) * 2005-08-01 2012-03-22 Infineon Technologies Ag Leistungshalbleitermodul
DE102006004031B3 (de) * 2006-01-27 2007-03-08 Infineon Technologies Ag Leistungshalbleitermodul mit Halbbrückenkonfiguration
DE102006012781B4 (de) 2006-03-17 2016-06-16 Infineon Technologies Ag Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
DE102007013186B4 (de) 2007-03-15 2020-07-02 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
US7791208B2 (en) 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
KR101194609B1 (ko) 2008-07-10 2012-10-25 미쓰비시덴키 가부시키가이샤 전력용 반도체 모듈
DE102014219998B4 (de) * 2014-10-02 2020-09-24 Vitesco Technologies GmbH Leistungsmodul, Leistungsmodulgruppe, Leistungsendstufe sowie Antriebssystem mit einer Leistungsendstufe

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038488A (en) * 1975-05-12 1977-07-26 Cambridge Memories, Inc. Multilayer ceramic multi-chip, dual in-line packaging assembly
US4809135A (en) * 1986-08-04 1989-02-28 General Electric Company Chip carrier and method of fabrication
JPS6393126A (ja) * 1986-10-08 1988-04-23 Fuji Electric Co Ltd 半導体装置
JPH088269B2 (ja) * 1986-10-22 1996-01-29 シーメンス、アクチエンゲゼルシヤフト 半導体デバイス
US5089877A (en) * 1990-06-06 1992-02-18 Sgs-Thomson Microelectronics, Inc. Zero power ic module
TW214631B (ja) * 1992-02-25 1993-10-11 American Telephone & Telegraph
US5629559A (en) * 1993-04-06 1997-05-13 Tokuyama Corporation Package for semiconductor device
EP0710983B1 (de) * 1994-11-07 2001-02-28 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Brücken-Modul
DE19645636C1 (de) * 1996-11-06 1998-03-12 Telefunken Microelectron Leistungsmodul zur Ansteuerung von Elektromotoren
DE29900370U1 (de) * 1999-01-12 1999-04-08 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG, 59581 Warstein Leistungshalbleitermodul mit Deckel

Also Published As

Publication number Publication date
JP3675403B2 (ja) 2005-07-27
US6809411B2 (en) 2004-10-26
EP1186041A2 (de) 2002-03-13
WO2000077827A2 (de) 2000-12-21
DE19927285A1 (de) 2000-12-28
KR100458425B1 (ko) 2004-11-26
KR20020021127A (ko) 2002-03-18
WO2000077827A3 (de) 2001-04-19
DE19927285C2 (de) 2003-05-22
US20020089046A1 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
CN107424986B (zh) 杂散电感低的功率模块
JP4277169B2 (ja) 電力用半導体モジュール
US8045352B2 (en) Power converter
WO2013128787A1 (ja) 電力用半導体モジュール及び電力変換装置
CN107851637B (zh) 功率半导体模块
US20090316457A1 (en) Inverter
CN100533729C (zh) 带有小寄生电感的功率半导体模块
JP2001286158A (ja) 半導体装置及び電力変換装置
US7279963B2 (en) Low inductance semiconductor device having half-bridge configuration
JP2003502834A (ja) 半導体素子
JP3793700B2 (ja) 電力変換装置
JP3618314B2 (ja) パワーコンバータモジュール
US7760480B2 (en) Electronic assembly for switching electric power
US6838830B2 (en) Half-bridge
US20040039999A1 (en) Circuit design for a circuit for switching currents
JP4246040B2 (ja) 半導体装置の実装体
JP3386145B2 (ja) Ｄｃｂ基板上の電力半導体構成体
JP4156258B2 (ja) 共振型インバータ
CN218633720U (zh) 三相逆变器功率模块和三相逆变器功率设备
JP3777755B2 (ja) インバータ装置
CN215835344U (zh) 用于操作带中间电路电容器的电动车辆驱动器的功率模块
US20240006330A1 (en) High-symmetrical semiconductor arrangement
US20220111733A1 (en) Power Module for Operating an Electric Vehicle Drive with an Intermediate Circuit Capacitor
CN117136434A (zh) 半导体器件
KR20240054012A (ko) 차량용 파워 모듈 및 이를 포함하는 모터 구동 장치

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20040217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050425

R150 Certificate of patent or registration of utility model

Ref document number: 3675403

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees