JP2003344790A - 画素クロック生成装置、レーザ走査装置、及び画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 簡素な構成で高精度に画素クロックの位相制
御を可能とする画素クロック生成装置及びこの画素クロ
ック生成装置を搭載したレーザ走査装置、及び画像形成
装置を提供する。 【解決手段】 遷移検出回路１２２で画素クロック（Ｐ
ＣＬＫ）の遷移のタイミングを検出し、このタイミング
と外部から入力された位相データとに基づいて画素クロ
ック（ＰＣＬＫ）の状態遷移を制御するための制御信号
ａ，ｂを制御信号生成回路１２３で生成する。画素クロ
ック（ＰＣＬＫ）制御回路１２４は、この制御信号ａ，
ｂと高周波クロック（ＶＣＬＫ）とに基づいて画素クロ
ック（ＰＣＬＫ）の状態を遷移させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画素クロック生成
装置、レーザ走査装置、及び画像形成装置に関する。

【０００２】

【従来の技術】レーザプリンタ、デジタル複合機等の画
像形成装置の一般的構成を図２１に示す。図２１におい
て、半導体レーザユニット１００９から出力されたレー
ザ光は、回転するポリゴンミラー１００３によりスキャ
ンされ、走査レンズ１００２を介して被走査媒体である
感光体１００１上に照射される。照射されたレーザ光は
感光体１００１上で光スポットを形成し、これにより感
光体１００１上に静電潜像が形成される。また、ポリゴ
ンミラー１００３は１ラインの走査が終わる毎にレーザ
光をフォトディテクタ１００４に照射する。フォトディ
テクタ１００４はレーザ光が照射されると、これを電気
信号に変換し、この電気信号を位相同期回路１００６に
入力する。位相同期回路１００６は電気信号が入力され
ると、次の１ライン分の画像クロック（画素クロックと
も云う）を生成する。また、位相同期回路１００６に
は、クロック生成回路１００５から高周波クロック信号
が入力されており、上記の電気信号と高周波クロックと
に基づいて位相同期が図られた画像クロックが生成され
る。

【０００３】生成された画像クロックは、画像処理ユニ
ット１００７とレーザ駆動回路１００８とに供給され
る。画像処理ユニット１００７は画像クロックに従って
画像データをレーザ駆動回路１００８に入力し、また、
レーザ駆動回路１００８は、画像クロックに基づいて半
導体レーザユニット１００９を駆動する。これにより、
入力された画像データの静電潜像が感光体１００１上に
形成される。

【０００４】このように、図２１に示す画像形成装置で
は、１ライン毎に位相が設定された画像クロックに従
い、半導体レーザユニット１００９における半導体レー
ザの発光時間をコントロールすることで、感光体１００
１上の静電潜像がコントロールされる構成となってい
る。

【０００５】このような構成における走査光学系では、
ポリゴンスキャナ等の回動する偏向器が用いられてい
る。しかしながら、回動する偏光器を用いた構成では、
この偏光器における偏向反射面と回転軸との距離にばら
つきが存在し、これにより被走査面上を走査する光スポ
ット（走査ビーム）の走査速度にムラが生じるという問
題が存在する。この走査速度ムラは画像に揺らぎを生じ
させ、画像品質劣化の要因となる。従って、高品位の画
質を要求する場合では走査ムラの補正を行う必要があ
る。

【０００６】さらに、光源としてマルチビーム光学系を
用いた場合、各発光源の発振波長に差があると露光位置
ずれが発生し、各発光原に対応する光スポットの被走査
媒体上での走査幅に差が生じてしまう。このため、走査
幅の補正を行う必要がある。

【０００７】上記補正を行うための技術としては、例え
ば、特開平１１−１６７０８１号公報や特開２００１−
２２８４１５号公報に開示されているような、画像クロ
ックの周波数を変化させることで、走査線に沿って光ス
ポット位置を制御する方法が知られている。

【０００８】

【発明が解決しようとする課題】しかしながら、上記し
た、画像クロックの周波数を変化させる従来技術（これ
を周波数変調方式という）では、画像クロック制御部の
構成が複雑となる。また、この複雑さは、周波数変調幅
が微小になるにつれて増大するものである。このため、
従来技術による周波数変調方式では、きめ細かな制御が
出来ないという問題が存在した。

【０００９】本発明は係る問題に鑑みてなされたもので
あり、簡素な構成で高精度に画素クロックの位相制御を
可能とする画素クロック生成装置を提供することを目的
とする。

【００１０】更に、本発明は、上記の画素クロック生成
装置を搭載したレーザ走査装置、及び画像形成装置を提
供することを目的とする。

【００１１】

【課題を解決するための手段】係る目的を達成するため
に、本発明による画素クロック生成装置は、高周波クロ
ックを生成する高周波クロック生成手段と、画素クロッ
クの状態遷移を検出し、検出したタイミングで検出信号
を出力するする検出手段と、前記検出信号と画素クロッ
クの遷移タイミングを指示する位相データとに基づいて
制御信号を生成する制御信号生成手段と、前記制御信号
に基づいて画素クロックの状態を遷移させる画素クロッ
ク制御手段と、を有することを特徴としている。

【００１２】これにより、本発明では、簡素な構成で高
精度に画素クロックの位相制御を可能とする画素クロッ
ク生成装置を提供できる。

【００１３】更に、本発明は、上記の画素クロック生成
装置において、前記検出信号が、前記高周波クロックの
１クロック幅であることも有効である。

【００１４】これにより、本発明では、簡素な構成で高
精度に画素クロックの位相制御が可能な画素クロック生
成装置において、検出信号を高周波クロック基づいて容
易に生成することが可能となる。

【００１５】更に、本発明は、上記の画素クロック生成
装置において、前記制御信号生成手段が、シフトレジス
タとマルチプレクサとより構成されることも有効であ
る。

【００１６】これにより、本発明では、比較的簡素で利
便性の高いシフトレジスタとマルチプレクサとを用い
て、簡素な構成で高精度に画素クロックの位相制御を可
能とする画素クロック生成装置を提供できる。

【００１７】更に、本発明は、上記の画素クロック生成
装置において、前記制御信号生成手段が、前記検出信号
が前記高周波クロックに基づいて第１の所定数のクロッ
ク幅遅らされた第１の制御信号を出力する第１の制御信
号出力手段と、前記検出信号が前記高周波クロックに基
づいて第２の所定数のクロック幅遅らされた第２の制御
信号を前記位相データに基づいて出力する第２の制御信
号出力手段と、を含んで構成されることも有効である。

【００１８】これにより、本発明では、画素クロックの
状態遷移を２つの制御信号に基づいて行えるため、簡素
な構成で高精度に画素クロックの位相制御を可能とする
画素クロック生成装置を提供できる。

【００１９】更に、本発明は、上記の画素クロック生成
装置において、前記第１の制御信号生成手段が、前記第
１の所定数段の第１のシフトレジスタより構成され、前
記第２の制御信号生成手段が、第２の所定数段の第２の
シフトレジスタと、該第２のシフトレジスタの前記第２
の所定数段から出力された信号を前記位相データに基づ
いて選択して前記第２の制御信号として出力するマルチ
プレクサと、より構成されることも有効である。

【００２０】これにより、本発明では、画素クロックの
状態遷移を制御するための２つの制御信号を、比較的簡
素で利便性の高いシフトレジスタとマルチプレクサとを
用いて生成することが可能となるため、簡素な構成で高
精度に画素クロックの位相制御を可能とする画素クロッ
ク生成装置を提供できる。

【００２１】更に、本発明は、上記の画素クロック生成
装置において、前記第２のシフトレジスタが、前記第１
のシフトレジスタを含んで成ることも有効である。

【００２２】これにより、本発明では、画素クロックの
状態遷移を制御するための２つの制御信号を生成する構
成を単一のシフトレジスタで構成することが可能となる
ため、簡素な構成で高精度に画素クロックの位相制御を
可能とする画素クロック生成装置の規模を縮小すること
が可能となる。

【００２３】更に、本発明は、上記の画素クロック生成
装置において、前記画素クロック制御手段が、ＪＫ−Ｆ
Ｆを含んで成ることも有効である。

【００２４】これにより、本発明では、比較的簡素で利
便性の高いＪＫ−ＦＦを用いて構成することが可能とな
るため、簡素な構成で高精度に画素クロックの位相制御
を可能とする画素クロック生成装置を提供できる。

【００２５】更に、本発明は、上記の画素クロック生成
装置において、前記画素クロック制御手段が、同期リセ
ットセット付きＤ−ＦＦを含んで成ることも有効であ
る。

【００２６】これにより、本発明では、比較的簡素で利
便性の高い同期リセットセット付きＤ−ＦＦを用いて構
成することが可能となるため、簡素な構成で高精度に画
素クロックの位相制御を可能とする画素クロック生成装
置を提供できる。

【００２７】更に、本発明は、上記の画素クロック生成
装置において、前記位相データをデコードする位相デー
タデコード手段を有し、前記制御信号生成手段が、前記
位相データデコード手段でデコードされた位相データに
基づいて前記画素クロックの状態を遷移させることも有
効である。

【００２８】これにより、本発明では、画素クロック生
成装置外部での位相データを内部での位相データへ変換
する構成を有することで、外部において位相シフト量に
対応する位相データを任意に割り当てることができるた
め、外部の制御装置等で処理し易い位相データを適用す
ること可能となる。

【００２９】更に、本発明は、上記の画素クロック生成
装置において、１つ以上の位相データを記憶し、記憶し
ている前記位相データを前記画素クロックに同期して順
次出力する位相データ記憶手段を有し、前記制御信号生
成手段が、前記位相データ記憶手段から出力された位相
データに基づいて前記画素クロックの状態を遷移させる
ことも有効である。

【００３０】これにより、本発明では、位相データを予
め記憶しておく構成を有することで、同一のデータを複
数回使用することが可能となるため、外部における制御
回路等にかける負荷を軽減することが可能となる。

【００３１】更に、本発明は、上記の画素クロック生成
装置において、１つ以上の位相データを記憶し、記憶し
ている該位相データを前記画素クロックに同期して順次
出力する位相データ記憶手段と、該位相データ記憶手段
から出力された位相データをデコードする位相データデ
コード手段と、を有し、前記制御信号生成手段が、前記
位相データデコード手段でデコードされた位相データに
基づいて前記画素クロックの状態を遷移させることも有
効である。

【００３２】これにより、本発明では、位相データを記
憶しておく構成と画素クロック生成装置外部での位相デ
ータを内部での位相データへ変換する構成とを有するこ
とで、同一のデータを複数回使用することが可能となる
ため、外部における制御回路等にかける負荷を軽減する
ことが可能となり、更に、外部において位相シフト量に
対応する位相データを任意に割り当てることができるた
め、外部の制御装置等で処理し易い位相データを適用す
ること可能となる。

【００３３】更に、本発明は、上記の画素クロック生成
装置において、１つ以上の第１の位相データを記憶し、
記憶している該第１の位相データを前記画素クロックに
同期して順次出力する位相データ記憶手段と、前記位相
データ記憶手段から出力された第１の位相データと第２
の位相データとを合成して第３の位相データを作成する
位相データ合成手段と、を有し、前記制御信号生成手段
が、前記位相データ合成手段で作成された第３の位相デ
ータに基づいて前記画素クロックの状態を遷移させるこ
とも有効である。

【００３４】これにより、本発明では、固定された補正
を行うための位相データと任意の補正を行うための位相
データとを合成する構成を有することで、固定された補
正と任意の補正とに同時に対応することが可能となる。

【００３５】更に、本発明は、上記の画素クロック生成
装置において、前記位相データ合成手段から出力される
前記第３の位相データをデコードする位相データデコー
ド手段を有し、前記制御信号生成手段が、前記位相デー
タデコード手段でデコードされた第３の位相データに基
づいて前記画素クロックの状態を遷移させることも有効
である。

【００３６】これにより、本発明では、固定された補正
を行うための位相データと任意の補正を行うための位相
データとを合成する構成と画素クロック生成装置外部で
の位相データを内部での位相データへ変換する構成とを
有することで、固定された補正と任意の補正とに同時に
対応することが可能となり、更に、外部において位相シ
フト量に対応する位相データを任意に割り当てることが
できるため、外部の制御装置等で処理し易い位相データ
を適用すること可能となる。

【００３７】更に、本発明は、上記の画素クロック生成
装置において、前記位相データ記憶手段が、予め１ライ
ン分の前記位相データを記憶し、ラインを走査する度に
前記画素クロックに同期して前記位相データを順次出力
することも有効である。

【００３８】これにより、本発明では、例えば走査レン
ズの特性により生じる走査ムラを補正するような、ライ
ン毎に常に同じ補正を行う場合の外部における制御回路
等にかける負荷を軽減することが可能となる。

【００３９】更に、本発明は、上記の画素クロック生成
装置において、前記位相データ記憶手段が、予め１ライ
ン分の前記第１の位相データを記憶し、ラインを走査す
る度に前記画素クロックに同期して前記第１の位相デー
タを順次出力し、前記位相データ合成手段が、ライン毎
に与えられる前記第２の位相データと、ラインを走査す
る度に前記位相データ記憶手段から順次出力される前記
第１の位相データとを合成して前記第３の位相データを
作成することも有効である。

【００４０】これにより、本発明では、例えば走査レン
ズの特性により生じる走査ムラを補正するような、ライ
ン毎に常に同じ補正を行う場合の外部における制御回路
等にかける負荷を軽減する際に、同時に、ポリゴンミラ
ーの回転ムラのような、ライン毎に変化する補正にも同
時に対応することが可能となる。

【００４１】また、本発明は、画素クロックに基づいて
光源を駆動することで被走査媒体を走査するための光束
を出力するレーザ走査装置であって、前記光束を出力す
る光源と、該光源を駆動する駆動部と、上記の画素クロ
ック生成装置と、を有し、前記駆動部が、前記画素クロ
ック生成装置から出力された前記画素クロックに基づい
て前記光源を駆動することを特徴としている。

【００４２】これにより、本発明では、上記のような効
果を奏する画素クロック生成装置が組み込まれたレーザ
走査装置を提供することが可能となる。

【００４３】また、本発明は、画素クロックに基づいて
複数の光源を駆動することで被走査媒体を走査するため
の複数の光束を出力するレーザ走査装置であって、前記
複数の光束を出力する複数の光源と、該複数の光源を駆
動する駆動部と、請求項１乃至１５の何れか１項に記載
の前記画素クロック生成装置と、を有し、前記駆動部
は、前記画素クロック生成装置から出力された前記画素
クロックに基づいて前記複数の光源を駆動することを特
徴としている。

【００４４】これにより、本発明では、上記のような効
果を奏する画素クロック生成装置が組み込まれたマルチ
ビーム光学系のレーザ走査装置を提供することが可能と
なる。

【００４５】更に、本発明は、上記のレーザ走査装置に
おいて、前記複数の光源が、所定の回転軸を中心として
対象且つ回転可能に設けられ、前記各光軸が、前記偏向
器の反射面において交差するように、前記所定の回転軸
に対して所定角度を有することも有効である。

【００４６】これにより、本発明では、一度に複数のラ
インを走査できるレーザ走査装置を提供することが可能
となる。

【００４７】また、本発明は、画素クロックに基づいて
１つ又は複数の光源を駆動して被走査媒体上に画像を形
成する画像形成装置であって、上記のレーザ走査装置を
具備することを特徴としている。

【００４８】これにより、本発明では、上記のレーザ走
査装置を搭載した画像形成装置を提供することが可能と
なる。

【００４９】更に、本発明は、上記の画像形成装置にお
いて、前記複数の光源毎の位相データを保持する位相デ
ータ保持手段を有し、前記画素クロック生成装置が、前
記複数の光源毎の位相データに基づいて該複数の光源毎
に画素クロックを生成し、前記駆動部が、前記複数の光
源毎に生成された前記画素クロックに基づいて前記複数
の光源を駆動することも有効である。

【００５０】これにより、本発明は、一度に複数のライ
ンを走査することで画像を形成する画像形成装置を提供
することが可能となる。

【００５１】

【発明の実施の形態】〔原理〕本発明を説明するにあた
り、本発明の原理について先に触れる。

【００５２】本発明は、上述したように、簡素な構成で
高精度に画素クロックの位相制御を行うためのものであ
る。そこで本発明は、画素クロック（ＰＣＬＫ）の遷移
を検出し、これと画素クロック（ＰＣＬＫ）の位相のシ
フト量を指示する位相データとに基づいて、画素クロッ
ク（ＰＣＬＫ）の遷移を制御する制御信号を生成する。
更に、この制御信号に基づいて画素クロック（ＰＣＬ
Ｋ）の状態を遷移させる構成とする。

【００５３】これを実現するために、本発明では例え
ば、画素クロック（ＰＣＬＫ）の遷移のタイミングで出
力された検出信号を複数段の出力を有するシフトレジス
タでシフトさせ、この複数段の出力の中から何れかをマ
ルチプレクサで選択して出力する。尚、マルチプレクサ
は位相データに基づいた選択を行う。

【００５４】このような構成とすることで、本発明では
画素クロック生成装置の構成を簡素なものとすることが
可能となる。

【００５５】また、上記のような手順を高周波クロック
（ＶＣＬＫ）に基づいて実行することで、より高精度に
画素クロック（ＰＣＬＫ）の位相を制御することが可能
となる。

【００５６】以下、本発明を好適に実施した形態につい
て図面を用いて詳細に説明する。

【００５７】〔第１の実施例〕まず、本発明の第１の実
施例について以下に説明する。図１に本発明による画像
形成装置１００のの全体構成を示す。

【００５８】・第１の実施例の構成 図１を参照すると、画像形成装置１００は、レーザ駆動
部１５０で駆動されることで任意時間幅のレーザ光を出
力する半導体レーザ１０１を有している。また、半導体
レーザ１０１から出力されたレーザ光は、コリメータレ
ンズ１０２及びシリンダレンズ１０３を介することで整
形され、その後、ポリゴンミラー１０４に入射すること
で、周期性をもって感光体１０５上を走査するように反
射される。また、反射されたレーザ光は、感光体１０５
に照射される前にｆθレンズ１０６及びミラー１０９及
びトロイダルレンズ１０７を介することで光軸が曲げら
れる。

【００５９】このように光軸が曲げられたレーザ光は、
感光体１０５に照射され、光スポットを形成する。これ
により感光体１０５上には、半導体レーザ１０１の出力
に応じた画像（静電潜像）が形成される。

【００６０】また、ミラー１０９の両端には、それぞれ
フォトディテクタ１０８ａ，１０８ｂが設けられてお
り、走査の開始と終了とが検出されるように構成されて
いる。即ち、ポリゴンミラー１０４により所定方向へ反
射するレーザ光は、感光体１０５を１ライン走査する前
に開始側のフォトディテクタ１０８ａに入射され、走査
後にフォトディテクタ１０８ｂに入射される。また、フ
ォトディテクタ１０８ａ，１０８ｂは、入射されたレー
ザ光を電気信号（第１／第２水平同期信号）に変換し
て、これをドット位置ずれ検出・制御部１１０に入力す
る。このようにドット位置ずれ検出・制御部１１０に
は、１ライン毎の走査開始のタイミングと走査終了のタ
イミングとが入力される。また、フォトディテクタ１０
８ａから出力される第１の水平同期信号は、ライン同期
信号として画像処理部１３０にも入力される。

【００６１】ドット位置ずれ検出・制御部１１０では、
フォトディテクタ１０８ａと１０８ｂとから入力される
２つの電気信号の時間間隔が測定され、この測定値に基
づいて１ライン毎に走査時間のずれ量が求められる。こ
の方法としては、例えば測定された時間間隔を予め設定
しておいた基準の時間と比較する等の方法を採用するこ
とができる。

【００６２】また、ドット位置ずれ検出・制御部１１０
は、求めたずれ量を補正するための位相データを生成す
る。ここで、位相データとは、走査レンズ等よりなる光
学系の特性により生じる走査ムラを補正したり、ポリゴ
ンミラー１０４の回転ムラによるドット位置ずれを補正
したり、レーザ光の色収差によって生じるドット位置ず
れを補正するためのものであり、画素クロックの位相の
シフト量の指示が示されている。また、生成された位相
データは画素クロック生成部１２０に入力される。

【００６３】画素クロック生成部１２０では、入力され
た位相データに基づいて半導体レーザ１０１を駆動する
際のタイミングとなる画素クロック（ＰＣＬＫ）を生成
する。この構成については、以下において図面を用いて
詳細に説明する。また、生成された画素クロック（ＰＣ
ＬＫ）は画像処理部１３０及びレーザ駆動データ生成部
１４０に与えられる。

【００６４】画像処理部１３０は、画素クロック（ＰＣ
ＬＫ）を基準に画像データを生成し、これをレーザ駆動
データ生成部１４０に入力する。レーザ駆動データ生成
部１４０は、入力された画像データから画素クロック
（ＰＣＬＫ）を基準にしてレーザ駆動データ（変調デー
タ）を生成し、これをレーザ駆動部１５０に入力する、
レーザ駆動部１５０は、入力されたレーザ駆動データに
従って半導体レーザ１０１を駆動する。これにより、感
光体１０５には、走査幅揺らぎの解消された画像が形成
される。

【００６５】・・画素クロック生成部１２０ 次に、上記した画像形成装置１００における画素クロッ
ク生成部１２０の詳細について、図面を用いて詳細に説
明する。図２は、本実施例による画素クロック生成部１
２０の構成を示すブロック図である。

【００６６】図２を参照すると、画素クロック生成部１
２０は、高周波クロック生成回路１２１，遷移検出回路
１２２，制御信号生成回路１２３，及び画素クロック制
御回路１２４からなる。

【００６７】上記構成において、高周波クロック生成回
路１２１は画素クロック（ＰＣＬＫ）の基準信号である
高周波クロック（ＶＣＬＫ）を生成し、これを遷移検出
回路１２２と制御信号生成回路１２３と画素クロック制
御回路１２４とへ供給する。遷移検出回路１２２は画素
クロック制御回路１２４からフィードバックされた画素
クロック（ＰＣＬＫ）の立ち上がり又は立ち下がりを検
出し、高周波クロック（ＶＣＬＫ）の１クロック幅のパ
ルス信号を出力する。制御信号生成回路１２３は遷移検
出回路１２２の出力信号とドット位置ずれ検出・制御部
１１０（図１参照）から与えられる位相データとに基づ
き、制御信号ａ，制御信号ｂを出力する。画素クロック
制御回路１２４は制御信号ａ、制御信号ｂに基づき遷移
タイミングが制御された画素クロック（ＰＣＬＫ）を出
力する。

【００６８】・・・制御信号生成回路１２３ ここで、図３を用いて図２における制御信号生成回路１
２３の回路構成を説明する。図３を参照すると、制御信
号生成回路１２３は、複数段（図３では例としてＦＦ０
〜ＦＦ９の１０段）のフリップフロップ（以下、ＦＦと
略す）で構成されたシフトレジスタ１２３１と、シフト
レジスタ１２３１における何れかのＦＦから出力された
信号を選択的に出力するマルチプレクサ１２３２とを有
して構成される。尚、図３に示すシフトレジスタ１２３
１は、位相シフトが無い場合に高周波クロック（ＶＣＬ
Ｋ）の８分周に相当するデューティ比５０％の画素クロ
ック（ＰＣＬＫ）を生成する。

【００６９】この構成においてシフトレジスタ１２３１
は、高周波クロック（ＶＣＬＫ）で動作し、遷移検出回
路１２２から入力された検出信号をシフトさせていく。
また、マルチプレクサ１２３２の入力には、例えばＦＦ
３〜ＦＦ９から出力された信号Ｓ３〜Ｓ９が入力され、
また、マルチプレクサ１２３２のＳｅｌｅｃｔにはドッ
ト位置ずれ検出・制御部１１０からの位相データが入力
される。マルチプレクサ１２３２は、この位相データに
従って信号Ｓ３〜Ｓ９が入力された何れかのチャネルを
選択し、選択したチャネルに入力されている信号を制御
信号ｂとして出力する。尚、例えば３ビットで作成した
位相データとマルチチャネル１２３２における選択チャ
ネルとの関係の例を以下の表１に示す。

【００７０】

【表１】 また、シフトレジスタ１２３１におけるＦＦ２からの信
号Ｓ２は制御信号ａとして出力される。

【００７１】・・・画素クロック制御回路１２４ また、図２における画素クロック制御回路１２４の回路
構成を図４を用いて説明する。図４を参照すると、画素
クロック制御回路１２４は、ＪＫ−ＦＦ１２４１で構成
されている。従って、制御信号ａが‘Ｈ’の信号で且つ
制御信号ｂが‘Ｌ’の信号である場合、画素クロック制
御回路１２４は高周波クロック（ＶＣＬＫ）の立ち上が
りで‘Ｈ’を出力する。これに対して制御信号ａが
‘Ｌ’の信号で且つ制御信号ｂが‘Ｈ’の信号である場
合、画素クロック制御回路１２４は高周波クロック（Ｖ
ＣＬＫ）の立ち上がりで‘Ｌ’を出力する。

【００７２】このように動作することで、制御信号ａ，
ｂ（位相データ）に従って補正された画素クロックを出
力することができる。

【００７３】・・・画素クロック制御回路１２４の他の
構成 更にまた、画素クロック制御回路１２４の他の回路構成
（画素クロック制御回路１２４’）を図５を用いて説明
する。図５を参照すると、画素クロック制御回路１２
４’は、クロック同期セットリセット付きのＤ−ＦＦ１
２４２で構成されている。従って、制御信号ａが‘Ｈ’
の信号で且つ制御信号ｂが‘Ｌ’の信号である場合、画
素クロック制御回路１２４’は高周波クロック（ＶＣＬ
Ｋ）の立ち上がりで‘Ｈ’を出力する。これに対して制
御信号ａが‘Ｌ’の信号で且つ制御信号ｂが‘Ｈ’の信
号である場合、画素クロック制御回路１２４’は高周波
クロック（ＶＣＬＫ）の立ち上がりで‘Ｌ’を出力す
る。

【００７４】・第１の実施例の動作 次に、上述した画素クロック生成回路１２０の動作につ
いて、図６のタイミングチャートを用いて詳細に説明す
る。尚、図６では、位相シフト量が‘０’の場合と‘−
１’の場合と‘＋１’の場合とについて例を挙げる。ま
た、位相シフト量と位相データとの対応は、表２に示す
通りである。

【００７５】

【表２】 ・・位相シフト量＝０ まず、位相シフト量が‘０’の画素クロック（ＰＣＬ
Ｋ）を生成する場合について説明する。この場合、画素
クロック（ＰＣＬＫ）の立ち上がりに同期したタイミン
グｔ１で制御信号生成回路１２３に位相データ「３」を
与える。また、同じタイミングｔ１で画素クロック（Ｐ
ＣＬＫ）の立ち上がりを遷移検出回路１２２で検出し、
検出信号を生成して、これを制御信号生成回路１２３に
与える。制御信号生成回路１２３では、シフトレジスタ
１２３１において検出信号がシフトされる。尚、シフト
レジスタ１２３１における各フリップフロップＦＦ０〜
ＦＦ９からの出力信号Ｓ０〜Ｓ９は図６に示す通りであ
る。

【００７６】ここで制御信号生成回路１２３から出力さ
れる制御信号ａは、常に信号Ｓ２となるので、その状態
はタイミングｔ２で‘Ｈ’へと立ち上がる。従って、画
像クロック制御回路１２４は、タイミングｔ３で制御信
号ａが‘Ｈ’となっているので、このタイミングｔ３で
画素クロック（ＰＣＬＫ）を‘Ｈ’から‘Ｌ’へ立ち下
げる。

【００７７】次に、位相データに「３」が与えられてい
るため、制御信号生成回路１２３のマルチプレクサ１２
３２は、信号Ｓ６が入力されているチャネルＤ３を選択
して出力する。即ち、制御信号生成回路１２３から出力
される制御信号ｂはタイミングｔ４で‘Ｈ’へと立ち上
がる。従って、画素クロック制御回路１２４は、タイミ
ングｔ５で制御信号ｂが‘Ｈ’となっているので、この
タイミングｔ５で画素クロック（ＰＣＬＫ）を‘Ｌ’か
ら‘Ｈ’へと立ち上げる。

【００７８】このように遷移させることで、画素クロッ
ク生成部１２０から位相シフト量が‘０’の画素クロッ
ク（ＰＣＬＫ）を出力させることができる。

【００７９】・・位相シフト量＝−１ 次に、位相シフト量が‘−１’の画素クロック（ＰＣＬ
Ｋ）を生成する場合について説明する。この場合、画素
クロック（ＰＣＬＫ）の立ち上がりに同期したタイミン
グｔ５で制御信号生成回路１２３に位相データ「２」を
与える。また、同じタイミングｔ５で画素クロック（Ｐ
ＣＬＫ）の立ち上がりを遷移検出回路１２２で検出し、
検出信号を生成して、これを制御信号生成回路１２３に
与える。制御信号生成回路１２３では、シフトレジスタ
１２３１において検出信号がシフトされる。尚、シフト
レジスタ１２３１における各フリップフロップＦＦ０〜
ＦＦ９からの出力信号Ｓ０〜Ｓ９は図６に示す通りであ
る。また、上記と同様に、制御信号生成回路１２３から
出力される制御信号ａは、常に信号Ｓ２であり、タイミ
ングｔ６で‘Ｈ’へと立ち上がる。

【００８０】従って、画像クロック制御回路１２４は、
タイミングｔ７で制御信号ａが‘Ｈ’となっているの
で、このタイミングｔ７で画素クロック（ＰＣＬＫ）を
‘Ｈ’から‘Ｌ’へ立ち下げる。

【００８１】次に、位相データに「２」が与えられてい
るため、制御信号生成回路１２３のマルチプレクサ１２
３２は、信号Ｓ５が入力されているチャネルＤ２を選択
して出力する。即ち、制御信号生成回路１２３から出力
される制御信号ｂはタイミングｔ８で‘Ｈ’へと立ち上
がる。従って、画素クロック制御回路１２４は、タイミ
ングｔ９で制御信号ｂが‘Ｈ’となっているので、この
タイミングｔ９で画素クロック（ＰＣＬＫ）を‘Ｌ’か
ら‘Ｈ’へと立ち上げる。

【００８２】このように遷移させることで、画素クロッ
ク生成部１２０から位相シフト量が‘−１’の画素クロ
ック（ＰＣＬＫ）を出力させることができる。

【００８３】・・位相シフト量＝１ 更に、位相シフト量が‘１’の画素クロック（ＰＣＬ
Ｋ）を生成する場合について説明する。この場合、画素
クロック（ＰＣＬＫ）の立ち上がりに同期したタイミン
グｔ９で制御信号生成回路１２３に位相データ「４」を
与える。また、同じタイミングｔ９で画素クロック（Ｐ
ＣＬＫ）の立ち上がりを遷移検出回路１２２で検出し、
検出信号を生成して、これを制御信号生成回路１２３に
与える。制御信号生成回路１２３では、シフトレジスタ
１２３１において検出信号がシフトされる。尚、シフト
レジスタ１２３１における各フリップフロップＦＦ０〜
ＦＦ９からの出力信号Ｓ０〜Ｓ９は図６に示す通りであ
る。また、上記と同様に、制御信号生成回路１２３から
出力される制御信号ａは、常に信号Ｓ２であり、タイミ
ングｔ１０で‘Ｈ’へと立ち上がる。

【００８４】従って、画像クロック制御回路１２４は、
タイミングｔ１１で制御信号ａが‘Ｈ’となっているの
で、このタイミングｔ１１で画素クロック（ＰＣＬＫ）
を‘Ｈ’から‘Ｌ’へ立ち下げる。

【００８５】次に、位相データに「４」が与えられてい
るため、制御信号生成回路１２３のマルチプレクサ１２
３２は、信号Ｓ７が入力されているチャネルＤ４を選択
して出力する。即ち、制御信号生成回路１２３から出力
される制御信号ｂはタイミングｔ１２で‘Ｈ’へと立ち
上がる。従って、画素クロック制御回路１２４は、タイ
ミングｔ１３で制御信号ｂが‘Ｈ’となっているので、
このタイミングｔ１３で画素クロック（ＰＣＬＫ）を
‘Ｌ’から‘Ｈ’へと立ち上げる。

【００８６】このように遷移させることで、画素クロッ
ク生成部１２０から位相シフト量が‘１’の画素クロッ
ク（ＰＣＬＫ）を出力させることができる。

【００８７】以上のように、本実施例では、位相データ
を画素クロック（ＰＣＬＫ）に同期して与えることによ
り、画素クロック（ＰＣＬＫ）の位相を個々の画素クロ
ック（ＰＣＬＫ）毎に変化させることが可能となる。こ
れにより、本実施例では、簡素な構成で高精度に画素ク
ロック（ＰＣＬＫ）の位相制御を行うことが可能とな
る。

【００８８】〔第２の実施例〕また、第１の実施例にお
ける画素クロック生成部１２０の他の構成を第２の実施
例として以下に説明する。図７は、本実施例による画素
クロック生成部１２０ａの構成を示すブロック図であ
る。

【００８９】図７を参照すると、画素クロック生成部１
２０ａは、第１の実施例による画素クロック生成部１２
０の構成において位相データデコード回路１２５が更に
具備されている。この位相データデコード回路１２５
は、外部（例えば図１におけるドット位置ずれ検出・制
御部１１０）での位相データ（１）を画素クロック生成
部１２０ａ内部での位相データ（１’）に変換するもの
である。ここで、外部において位相シフト量と位相デー
タ（１）とが以下に示す表３のように対応付けられてい
るとする。

【００９０】

【表３】 位相データデコード部１２５は、入力された位相データ
（１）を以下に示す表４に基づいてデコードし、これで
得られた位相データ（１’）を制御信号生成回路１２３
へ入力する。

【００９１】このように画素クロック生成部１２０外部
での位相データを内部での位相データへ変換する構成を
有することで、本実施例では、外部において位相シフト
量に対応する位相データを任意に割り当てることができ
るため、外部の制御装置等で処理し易い位相データを適
用すること可能となる。

【００９２】

【表４】 尚、この他の構成及び動作は第１の実施例と同様である
ため、ここでは説明を省略する。

【００９３】〔第３の実施例〕また、第１の実施例にお
ける画素クロック生成部１２０の他の構成を第３の実施
例として以下に説明する。図８は、本実施例による画素
クロック生成部１２０ｂの構成を示すブロック図であ
る。

【００９４】図８を参照すると、画素クロック生成部１
２０ｂは、第１の実施例による画素クロック生成部１２
０の構成において、複数の位相データを記憶するための
位相データ記憶回路１２６が更に具備されている。この
位相データ記憶回路１２６には、予め複数の位相データ
が外部等から設定される。従って、動作時に位相データ
記憶回路１２６は、画素クロック（ＰＣＬＫ）に同期し
て位相データを順次１つずつ読み出し、これを制御信号
生成回路１２３へ入力する。尚、位相データ記憶回路１
２６は、アドレスカウンタを含んで構成されるものであ
る。

【００９５】このように位相データを予め記憶しておく
構成を有することで、本実施例では、固定されたデータ
を使用する場合に、予めこのデータを記憶しておくこと
が可能となるため、外部における制御回路等にかける負
荷を軽減することが可能となる。即ち、例えば走査レン
ズの特性により生ずる走査ムラを補正するための、ライ
ン毎に同じとなる位相データを使用する場合では、位相
データ記憶回路１２６に予め１ライン分の位相データを
記憶しておき、ラインを走査する度に位相データ記憶回
路１２６の先頭アドレスから位相データを順次読み出し
て制御信号生成回路１２３へ与えるように構成すること
が可能となるため、外部からライン毎に位相データを入
力する必要がなくなり、外部の制御回路等への負荷が軽
減される。

【００９６】尚、この他の構成及び動作は第１の実施例
と同様であるため、ここでは説明を省略する。

【００９７】〔第４の実施例〕更に、第１の実施例にお
ける画素クロック生成部１２０の他の構成を第４の実施
例として以下に説明する。図９は、本実施例による画素
クロック生成部１２０ｃの構成を示すブロック図であ
る。

【００９８】図９を参照すると、画素クロック生成部１
２０ｃは、第１の実施例による画素クロック生成部１２
０の構成において、位相データデコード回路１２５が具
備され、更に位相データデコード回路１２６の前段に位
相データ記憶回路１２６が具備されている。即ち、画素
クロック生成部１２０ｃは、第２の実施例による画素ク
ロック生成部１２０ｂと第３の実施例による画素クロッ
ク生成部１２０ｃとを組み合わせたものである。

【００９９】従って、位相データ記憶回路１２６には、
予め外部等から複数の位相データ（１）が設定され、こ
れが画素クロック（ＰＣＬＫ）に同期して順次１つずつ
読み出されて、位相データデコード回路１２５に入力さ
れる。また、位相データデコード回路１２５は、位相デ
ータ記憶回路１２６から入力された位相データ（１）を
第２の実施例と同様に位相データ（１’）変換して、こ
れを制御信号生成回路１２３へ入力する。

【０１００】このように位相データ（１）を記憶してお
く構成と画素クロック生成部１２０外部での位相データ
（１）を内部での位相データ（１’）へ変換する構成と
を有することで、本実施例では、例えば走査レンズの特
性により生ずる走査ムラを補正するための、ライン毎に
同じとなる位相データ等のような固定されたデータを使
用する場合に、予めこのデータを記憶しておくことがで
きるため、外部における制御回路等にかける負荷を軽減
することが可能となり、更に、外部において位相シフト
量に対応する位相データを任意に割り当てることができ
るため、外部の制御装置等で処理し易い位相データを適
用すること可能となる。

【０１０１】尚、この他の構成及び動作は第１の実施例
と同様であるため、ここでは説明を省略する。

【０１０２】〔第５の実施例〕更にまた、第１の実施例
における画素クロック生成部１２０の他の構成を第５の
実施例として以下に説明する。図１０は、本実施例によ
る画素クロック生成部１２０ｄの構成を示すブロック図
である。

【０１０３】図１０を参照すると、画素クロック生成部
１２０ｄは、第１の実施例による画素クロック生成部１
２０の構成において、予め外部等から設定された複数の
位相データ（２）を記憶する位相データ記憶部１２６
と、位相データ記憶部１２６から出力された位相データ
（２）と外部から直接入力された位相データ（１）とが
合成された位相データ（３）を制御信号生成回路１２３
へ出力する位相データ合成回路１２７と、が更に具備さ
れている。即ち、画素クロック生成部１２０ｄは、第３
の実施例による位相データ記憶回路１２６を用いて位相
データ（２）を予め記憶しておき、この位相データ
（２）と外部から１ライン毎に入力された位相データ
（１）とを合成することで、実際に補正を行うための位
相データ（３）を位相データ合成回路１２７において作
成する。

【０１０４】ここで、例えば位相シフト量と位相データ
とを上記の表１のように対応させたとすると、位相デー
タ合成回路１２７は、以下に示す（式１）のような計算
を行うことで位相データ（３）を作成する。 位相データ（３）＝位相データ（１）＋位相データ（２）−３ …（式１） このように予め記憶しておいた、固定された補正を行う
ための位相データ（２）と任意の補正を行うための位相
データ（１）とを合成する構成を有することで、本実施
例では、走査レンズの特性により生じる走査ムラ等のよ
うな固定された走査ムラと、新たにドット位置ずれ検出
・制御部１１０から入力されたポリゴンミラーの回転ム
ラ等のようなライン毎に変換する走査ムラとの双方に対
応することが可能となる。

【０１０５】尚、この他の構成及び動作は第１の実施例
と同様であるため、ここでは説明を省略する。

【０１０６】〔第６の実施例〕更にまた、第１の実施例
における画素クロック生成部１２０の他の構成を第６の
実施例として以下に説明する。図１１は、本実施例によ
る画素クロック生成部１２０ｅの構成を示すブロック図
である。

【０１０７】図１１を参照すると、画素クロック生成部
１２０ｅは、第１の実施例による画素クロック生成部１
２０の構成において、予め外部等から設定された複数の
位相データ（２）を記憶する位相データ記憶部１２６
と、位相データ記憶部１２６から出力された位相データ
（２）と外部から直接入力された位相データ（１）とが
合成された位相データ（３）を制御信号生成回路１２３
へ出力する位相データ合成回路１２７’と、位相データ
合成回路１２７’から出力された位相データ（３）を変
換して位相データ（３’）を出力する位相データデコー
ド回路１２５と、が更に具備されている。即ち、画素ク
ロック生成部１２０ｅは、第５の実施例による画素クロ
ック生成部１２０ｄにおいて、位相データ合成回路１２
７の出力に位相データデコード回路１２５を設けた構成
となっている。

【０１０８】本実施例による位相データ合成回路１２
７’は以下に示す（式２）のような計算を行うことで位
相データ（３）を作成する 位相データ（３）＝位相データ（１）＋位相データ（２） …（式２） また、本実施例による位相データデコード回路１２５
は、位相データ合成回路１２７からの位相データ（３）
を入力し、上記の表４に示したような対応で位相データ
を変換して位相データ（３’）を求め、これを制御信号
生成回路１２３へ出力する。

【０１０９】このように固定された補正を行うための位
相データ（２）と任意の補正を行うための位相データ
（１）とを合成する構成と合成で得られた位相データを
変換する構成とを有することで、本実施例では、走査レ
ンズの特性により生じる走査ムラ等のような固定された
走査ムラと、新たにドット位置ずれ検出・制御部１１０
から入力されたポリゴンミラーの回転ムラ等のようなラ
イン毎に変換する走査ムラとの双方に対応することが可
能となり、更に、外部において位相シフト量に対応する
位相データを任意に割り当てることができるため、外部
の制御装置等で処理し易い位相データを適用すること可
能となる。

【０１１０】〔第７の実施例〕また、上記した第１から
第６の実施例では、画像形成装置１００にシングルビー
ム光学系（シングルビーム走査装置）を適用した場合に
ついて説明したが、これをマルチビーム光学系（マルチ
ビーム走査装置）に置き換えることも可能である。以
下、マルチビーム光学系を適用した場合について、第７
の実施例として図面を用いて詳細に説明する。

【０１１１】・マルチビーム走査装置３００ 図１２に本実施例において画像形成装置に適用されるマ
ルチビーム走査装置３００の構成を示す。図１２に示す
マルチビーム走査装置３００では、図１３に示すよう
に、間隔ｄｓ＝２５μｍを隔て、且つ、コリメートレン
ズ３０３（図１２におけるコリメートレンズ３０３ａ，
３０３ｂに対応）の光軸Ｃを対称として副走査方向にモ
ノリシックに配列されている２個の発光源３０２ａ，３
０２ｂを有する半導体レーザアレイ３０１（図１２にお
いて半導体レーザアレイ３０１ａ，３０１ｂに対応）が
用いられている。また、副走査方向に配列された２つの
発光源３０２ａ，３０２ｂの光軸は、コリメートレンズ
３０３及びシリンダレンズ１０３を介することで、ポリ
ゴンミラー１０４の偏向面における反射点Ｒで交差す
る。

【０１１２】この半導体レーザアレイ３０１が用いられ
たマルチビーム走査装置３００では、半導体レーザアレ
イ３０１ａ，３０１ｂの射出軸（光軸）が、各々対応す
るコリメートレンズ３０３ａ，３０３ｂの光軸と一致さ
れている。また、コリメートレンズ３０３ａ，３０３ｂ
の光軸は、その対象軸Ｘに対して主走査方向に所定角
（図１２では１．５°）の射出角度を持っており、上述
のように、各々の光軸がポリゴンミラー１０４の反射点
Ｒで交差するようレイアウトされている。

【０１１３】各半導体レーザアレイ３０１ａ，３０１ｂ
より射出した複数のビームはシリンダレンズ１０３を介
してポリゴンミラー１０４で一括して走査され、ｆθレ
ンズ１０６、トロイダルレンズ１０７により感光体１０
５上に結像される。

【０１１４】従って、マルチビーム走査装置３００を第
１の実施例による画像形成装置１００に適用した場合、
バッファメモリ２１０には、１ライン分の印字データが
それぞれ２つずつ、計４つの発光源毎に蓄えられる。書
込制御部２２０は、ポリゴンミラー１０４の１つの側面
毎にバッファメモリ２１０より４つの１ライン分の印字
データを読み出し、これをレーザ駆動部２５０に与えて
半導体レーザアレイ３０１ａ，３１０ｂを駆動させる。
これにより、半導体レーザアレイ３０１ａ，３０１ｂの
計４つの発光源は同時に駆動され、一度に４ラインずつ
の静電潜像が感光体１０５上に形成される。

【０１１５】尚、画素クロック生成部１２０が上記実施
例における位相データ記憶回路１２６を具備していない
場合、位相データは図１におけるドット位置ずれ検出・
制御部１１０から画素クロック生成部１２０へ随時出力
されるが、位相データ記憶回路１２６を具備している場
合、画素クロック生成部１２０には予め求められた位相
データが設定されている。また、ドット位置ずれ検出・
制御部１１０が、走査レンズの特性により生じる走査ム
ラを補正するようなライン毎に常に同じ補正をするため
の位相データ（１）だけでなく、ポリゴンミラーの回転
ムラのようなライン毎に変化する補正にも対応するため
の位相データ（２）も生成するように構成すると良い。
この場合、画素クロック生成部１２０に位相データ合成
回路１２７が具備されていれば、双方の位相データを画
素クロック生成部１２０へ入力して、これらを合成する
ことで、両方の補正に対応できるように構成する。更に
又、本実施例のように、マルチビーム走査装置３００を
適用した場合には、センサ１０８ａ，１０８ｂをビーム
毎に設けることで、複数ライン分の位相データを同時に
生成することが可能となる。

【０１１６】・光源ユニット４００ 次に、図１４を用いてマルチビーム走査装置３００の光
源ユニット４００について詳細に説明する。図１４を参
照すると、光源ユニット４００における半導体レーザア
レイ４０３ａ，４０３ｂは、ベース部材４０４の裏側に
嵌合される。これは各半導体レーザアレイ４０３ａ，４
０３ｂの円筒状ヒートシンク部４０３ａ−１，４０３ｂ
−１が、各々主走査方向に所定角度（本実施例では約
１．５°）微小に傾斜するように形成された図示しない
嵌合穴に嵌合されることで実現される。また、嵌合され
た半導体レーザアレイ４０３ａ，４０３ｂは、押え部材
４０２ａ，４０２ｂによりベース部材４０４に抑え付け
られ、ネジ４０１で固定される。この際、押え部材４０
２ａ，４０２ｂの突起４０２ａ−１，４０２ｂ−１を円
筒状ヒートシンク部４０３ａ−１，４０３ｂ−１の切り
欠き部に合わせることで、半導体レーザアレイ４０３
ａ，４０３ｂの発光源の配列方向が整列される。

【０１１７】また、コリメートレンズ４０５ａ，４０５
ｂは、各々その外周をベース部材４０４の半円状の取付
ガイド面４０４ａ−２，４０４ｂ−２に沿わせて接着す
ることで、半導体レーザアレイ４０３ａ，４０３ｂの発
光源から射出した発散ビームが平行光束となるように、
光軸方向が調整されつつ位置決めされる。

【０１１８】尚、本実施例では、上記したように各々の
半導体レーザアレイ４０３ａ，４０３ｂからの光線を主
走査面内で交差させるため、光線に沿って形成される嵌
合穴（ベース部材４０４裏面の嵌合穴）および半円状の
取付ガイド面４０４ａ−２，４０４ｂ−２を、対称軸Ｘ
に対して対象に所定角度（図１２では１．５°）傾けて
形成する。

【０１１９】ベース部材４０４の円筒状係合部４０４−
１は、ホルダ部材４０６の裏面に係合される。この際、
ネジ４０７ａ，４０７ｂを貫通穴４０６ａ−４，４０６
ｂ−４を介してネジ穴４０４ａ−３，４０４ｂ−３に螺
合することで、ベース部材４０４とホルダ部材４０６と
が固定され、光源ユニット４００が構成される。

【０１２０】光源ユニット４００は、光学ハウジングの
取付壁４０８に設けた基準穴４０８−１にホルダ部材４
０６の円筒部４０６−１が嵌合され、表側よりスプリン
グ４０９を挿入してストッパ部材４１０が円筒部４０６
−２の先端４０６−２に係合される。これにより、ホル
ダ部材４０６は取付壁４０８の裏側に密着して保持され
る。この時、スプリング４０９の一端４０９−１を取付
壁４０８に設けられた突起４０８−２に引っかけること
で、円筒部４０６−１の中心を回転軸（対象軸Ｘに対
応）とした回転力が発生する。更に、回転力を係止する
ためにストッパ部材４０６−３ように設けた調節ネジ４
１２を調節することで、回転軸を中心としてユニット全
体が回転され、図１８（ａ）に示すように、各ビームス
ポット列を１ライン分ずらして交互に配列させることが
可能となる。

【０１２１】また、アパーチャ４１１には、各半導体レ
ーザアレイ４０３ａ，４０３ｂに対応したスリット４１
１−１が設けられ、光学ハウジングに取り付けられて光
ビームの射出径が規定されている。

【０１２２】次に、図１５を用いて、上記した光源ユニ
ット４００を光学ハウジング８０４に搭載することで構
成されたマルチビーム走査装置８００の構成を詳細に説
明する。

【０１２３】図１５を参照すると、光源ユニット４００
の背面には半導体レーザ４０３ａ，４０３ｂの制御を司
る駆動回路が形成されたプリント基板８０２が装着され
ており、これらが光軸と直交する光学ハウジング８０４
の壁面に上記したスプリング４０９により当接されてい
る。また、光源ユニット４００は、調節ネジ４１２によ
り傾きが併せられ姿勢が螺合される。

【０１２４】光学ハウジング８０４内部には、上記した
シリンダレンズ１０３、ポリゴンミラー１０４を回転す
るポリゴンモータ８０８、ｆθレンズ１０６、及びミラ
ー１０９が各々位置決めされて支持される。また、光源
ユニット４００から出力されたレーザ光がポリゴンミラ
ー１０４により偏向されて通過する領域の２点、例えば
ミラー１０９の両端には、それぞれレーザ光を検知する
ためのフォトディテクタ１０８，１０９が設けられてお
り、この構成によりレーザ光が検出されて、第１水平同
期信号，第２水平同期信号が出力される。また、同期検
知センサを実装するプリント基板８０９は、光学ハウジ
ング８０４の壁面に光源ユニット４００と同様、外側よ
り装着される。光学ハウジング８０４は、カバー８１１
により上部が封止され、壁面から突出した複数の取付部
８１０にて画像形成装置本体の所定のフレーム部材にネ
ジで固定される。

【０１２５】更に、上記のマルチビーム走査装置８００
を搭載した画像形成装置９００の構成を図１６に示す。
図１６を参照すると、画像形成装置９００には、被走査
面である感光体１０５（感光体ドラムともいう）の周囲
に、感光体１０５を高圧に帯電させる帯電チャージャ９
０２と，マルチビーム光走査装置８００により記録され
た静電潜像に、帯電したトナーを付着して顕像化する現
像ローラ９０３と，現像ローラ９０３にトナーを供給す
るトナーカートリッジ９０４と，感光体ドラム１０５に
残ったトナーを掻き取り、備蓄するクリーニングケース
９０５と，が配置される。

【０１２６】感光体ドラム１０５へは上記したように１
面毎に複数ライン同時に潜像記録が行われる。記録紙
は、供給トレイ９１１から供給コロ９０７により供給さ
れ、レジストローラ対９０８により副走査方向の記録開
始のタイミングに合わせて送り出される。その後、記録
紙には感光体ドラム１０５を通過する際に転写チャージ
ャ９０６によってトナーが転写され、定着ローラ９０９
で定着されて、排紙ローラ９１２より排紙トレイ９１０
に排出される。

【０１２７】〔第８の実施例〕また、上述した光源ユニ
ットの他の実施例について、以下に第８の実施例として
詳細に説明する。

【０１２８】図１７は、本実施例による光源ユニット５
００の構成を示す解体図である。図１７に示すように、
本実施例による光源ユニット５００では、２個の半導体
レーザアレイ５０１ａ，５０１ｂからの光ビームを合成
するために、光軸に対して所定角度の斜面５０５−１を
有するプリズム５０５を用いている。

【０１２９】この構成において、半導体レーザアレイ５
０１ａ，５０１ｂ、及びコリメートレンズ５０３ａ，５
０３ｂは、第７の実施例で示した光源ユニット４００と
同様、ベース部材５０２ａ，５０２ｂに各１つずつ支持
され、第１，第２の光源部を構成する。第１のベース部
材５０２ａ，第２のベース部材５０２ｂは、共通のフラ
ンジ部材５０４に設けた穴５０４−１，５０４−２に円
筒状係合部５０２ａ−１，５０２ｂ−１を係合し、光源
ユニット４００と同様、ネジ穴を介してネジで固定され
る。また、第２のベース部材５０２ｂには調節ネジ５０
２ｂ−４が螺合され、この突出量が裏側から調節され
る。従って、ベース部材５０２ａ，５０２ｂの両腕部５
０２ｂ−３が捩じられ、半導体レーザアレイ５０１ａ，
５０１ｂ、及びコリメートレンズ５０３ａ，５０３ｂの
保持部だけが副走査方向βに傾けられる。これにより、
各々のビームスポットの配列を１ライン分ずらし、図１
８（ｂ）における配列となるよう調節される。

【０１３０】また、平行四辺形柱部と三角柱部とからな
るプリズム５０５は、第２の光源部の各ビームを、斜面
５０５−１で反射し、更にビームスプリッタ面５０５−
２で反射させることで、直接通過してきた第１の光源部
の各ビームに近接させて射出する。このように近接され
た複数のビームは、例えば図１２に示すポリゴンミラー
１０４で一度に走査され、感光体１０５上に各々光スポ
ットを結像する。

【０１３１】また、アパーチャ５１１は、光源ユニット
４００と同様に、光学ハウジングに支持される。実施例
では、各半導体レーザアレイ５０１ａ，５０１ｂからの
光ビームが略重なっているため、アパーチャ５１１には
共通のスリット５１１−１が設けられている。更に、フ
ランジ部材５０４は、光源ユニット４００と同様な構成
で、ホルダ部材５０６に保持され、光学ハウジングの取
付壁６１０に設けられた基準穴６１０−１にホルダ部材
５０６の円筒部５０６−１が嵌合される。これにより、
光源ユニット４００と同様、光源ユニット５００全体を
回転することで、各々のビームスポットの配列の傾きが
補正できるように構成される。

【０１３２】〔第９の実施例〕また、光源ユニットのこ
の他の構成としては、例えば半導体レーザアレイに図２
０に示すような４チャンネル半導体レーザアレイ６０３
が適用されたものを例示することもできる。これを第９
の実施例として図１９、図２０に示す。但し、その構成
は、上記した光源ユニット４００，５００より容易に理
解できるため、ここでは説明を省略する。

【０１３３】〔他の実施例〕また、上記した各実施例
は、本発明を好適に実施した形態の一例に過ぎず、本発
明は、その主旨を逸脱しない限り、種々変形して実施す
ることが可能なものである。

【０１３４】更に、本発明による画素クロック生成装置
は、上記したマルチ／シングルビーム走査装置に限定さ
れず、被走査面上を画素クロックに基づいて走査する装
置であれば如何なるものにも適用することができる。

【０１３５】

【発明の効果】以上、説明したように、請求項１記載の
発明によれば、簡素な構成で高精度に画素クロックの位
相制御を可能とする画素クロック生成装置を提供でき
る。

【０１３６】更に、請求項２記載の発明によれば、簡素
な構成で高精度に画素クロックの位相制御が可能な画素
クロック生成装置において、検出信号を高周波クロック
基づいて容易に生成することが可能となる。

【０１３７】更に、請求項３記載の発明によれば、比較
的簡素で利便性の高いシフトレジスタとマルチプレクサ
とを用いて、簡素な構成で高精度に画素クロックの位相
制御を可能とする画素クロック生成装置を提供できる。

【０１３８】更に、請求項４記載の発明によれば、画素
クロックの状態遷移を２つの制御信号に基づいて行える
ため、簡素な構成で高精度に画素クロックの位相制御を
可能とする画素クロック生成装置を提供できる。

【０１３９】更に、請求項５記載の発明によれば、画素
クロックの状態遷移を制御するための２つの制御信号
を、比較的簡素で利便性の高いシフトレジスタとマルチ
プレクサとを用いて生成することが可能となるため、簡
素な構成で高精度に画素クロックの位相制御を可能とす
る画素クロック生成装置を提供できる。

【０１４０】更に、請求項６記載の発明によれば、画素
クロックの状態遷移を制御するための２つの制御信号を
生成する構成を単一のシフトレジスタで構成することが
可能となるため、簡素な構成で高精度に画素クロックの
位相制御を可能とする画素クロック生成装置の規模を縮
小することが可能となる。

【０１４１】更に、請求項７記載の発明によれば、比較
的簡素で利便性の高いＪＫ−ＦＦを用いて構成すること
が可能となるため、簡素な構成で高精度に画素クロック
の位相制御を可能とする画素クロック生成装置を提供で
きる。

【０１４２】更に、請求項８記載の発明によれば、比較
的簡素で利便性の高い同期リセットセット付きＤ−ＦＦ
を用いて構成することが可能となるため、簡素な構成で
高精度に画素クロックの位相制御を可能とする画素クロ
ック生成装置を提供できる。

【０１４３】更に、請求項９記載の発明によれば、画素
クロック生成装置外部での位相データを内部での位相デ
ータへ変換する構成を有することで、外部において位相
シフト量に対応する位相データを任意に割り当てること
ができるため、外部の制御装置等で処理し易い位相デー
タを適用すること可能となる。

【０１４４】更に、請求項１０記載の発明によれば、位
相データを予め記憶しておく構成を有することで、同一
のデータを複数回使用することが可能となるため、外部
における制御回路等にかける負荷を軽減することが可能
となる。

【０１４５】更に、請求項１１記載の発明によれば、位
相データを記憶しておく構成と画素クロック生成装置外
部での位相データを内部での位相データへ変換する構成
とを有することで、同一のデータを複数回使用すること
が可能となるため、外部における制御回路等にかける負
荷を軽減することが可能となり、更に、外部において位
相シフト量に対応する位相データを任意に割り当てるこ
とができるため、外部の制御装置等で処理し易い位相デ
ータを適用すること可能となる。

【０１４６】更に、請求項１２記載の発明によれば、固
定された補正を行うための位相データと任意の補正を行
うための位相データとを合成する構成を有することで、
固定された補正と任意の補正とに同時に対応することが
可能となる。

【０１４７】更に、請求項１３記載の発明によれば、固
定された補正を行うための位相データと任意の補正を行
うための位相データとを合成する構成と画素クロック生
成装置外部での位相データを内部での位相データへ変換
する構成とを有することで、固定された補正と任意の補
正とに同時に対応することが可能となり、更に、外部に
おいて位相シフト量に対応する位相データを任意に割り
当てることができるため、外部の制御装置等で処理し易
い位相データを適用すること可能となる。

【０１４８】更に、請求項１４記載の発明によれば、例
えば走査レンズの特性により生じる走査ムラを補正する
ような、ライン毎に常に同じ補正を行う場合の外部にお
ける制御回路等にかける負荷を軽減することが可能とな
る。

【０１４９】更に、請求項１５記載の発明によれば、例
えば走査レンズの特性により生じる走査ムラを補正する
ような、ライン毎に常に同じ補正を行う場合の外部にお
ける制御回路等にかける負荷を軽減する際に、同時に、
ポリゴンミラーの回転ムラのような、ライン毎に変化す
る補正にも同時に対応することが可能となる。

【０１５０】また、請求項１６記載の発明によれば、上
記のような効果を奏する画素クロック生成装置が組み込
まれたレーザ走査装置を提供することが可能となる。

【０１５１】また、請求項１７記載の発明によれば、上
記のような効果を奏する画素クロック生成装置が組み込
まれたマルチビーム光学系のレーザ走査装置を提供する
ことが可能となる。

【０１５２】更に、請求項１８記載の発明によれば、一
度に複数のラインを走査できるレーザ走査装置を提供す
ることが可能となる。

【０１５３】また、請求項１９記載の発明によれば、上
記のレーザ走査装置を搭載した画像形成装置を提供する
ことが可能となる。

【０１５４】更に、請求項２０記載の発明によれば、一
度に複数のラインを走査することで画像を形成する画像
形成装置を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例による画像形成装置１０
０の構成を示す図である。

【図２】図１における画素クロック生成部１２０の構成
を示すブロック図である。

【図３】図２における制御信号生成回路１２３の構成を
示す回路図である。

【図４】図２における画素クロック制御回路１２４の構
成を示す回路図である。

【図５】図２における画素クロック制御回路１２４の他
の構成を示す回路図である。

【図６】画素クロック生成部１２０の動作を示すタイミ
ングチャートである。

【図７】本発明の第２の実施例による画素クロック生成
部１２０ａの構成を示すブロック図である。

【図８】本発明の第３の実施例による画素クロック生成
部１２０ｂの構成を示すブロック図である。

【図９】本発明の第４の実施例による画素クロック生成
部１２０ｃの構成を示すブロック図である。

【図１０】本発明の第５の実施例による画素クロック生
成部１２０ｄの構成を示すブロック図である。

【図１１】本発明の第６の実施例による画素クロック生
成部１２０ｅの構成を示すブロック図である。

【図１２】本発明の第７の実施例によるマルチビーム走
査装置３００の構成を示す図である。

【図１３】マルチビーム走査装置３００における半導体
レーザアレイ３０１及びコリメートレンズ３０３との構
成を示す斜視図である。

【図１４】マルチビーム走査装置３００の光源ユニット
４００の構成を示す解体図である。

【図１５】光源ユニット４００を光学ハウジング８０４
に搭載することで構成されたマルチビーム走査装置８０
０の構成を示す斜視図である。

【図１６】マルチビーム走査装置８００を搭載した画像
形成装置９００構成を示す図である。

【図１７】本発明の第８の実施例による光源ユニット４
００の構成を示す解体図である。

【図１８】（ａ）は光源ユニット３００により感光体１
０５上に形成されるビームスポット列を示す図であり、
（ｂ）は光源ユニット４００により感光体１０５上に形
成されるビームスポット列を示す図である。

【図１９】本発明の第９の実施例による光源ユニット６
００の構成を示す解体図である。

【図２０】光源ユニット６００における４チャンネル半
導体レーザアレイ６０３とコリメータレンズ６０５との
構成を示す斜視図である。

【図２１】従来技術における一般的な画像形成装置の構
成を示す図である。

【符号の説明】

１０１ 半導体レーザ １０２ コリメートレンズ １０３ シリンダリカルレンズ １０４ ポリゴンミラー １０５ 感光体 １０６ ｆθレンズ １０７ トロイダルレンズ １０８ａ、１０８ｂ センサ １０９ ミラー １１０ ドット位置ずれ検出・制御部 １２０、１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ、１
２０ｅ 画素クロック生成部 １３０ 画像処理部 １４０ レーザ駆動データ生成部 １５０ レーザ駆動部 １２１ 高周波クロック生成回路 １２２ 遷移検出回路 １２３ 制御信号生成回路 １２４ 画素クロック制御回路 １２５ 位相データデコード回路 １２６ 位相データ記憶回路 １２７ 位相データ合成回路 ２１０ バッファメモリ ２２０ 書込制御装置 ２５０ レーザ駆動部 ３００ マルチビーム走査装置 ３０１、３０１ａ、３０１ｂ 半導体レーザアレイ ３０３、３０３ａ、３０３ｂ コリメートレンズ ３０２ａ、３０２ｂ 発光源 ４００、５００ 光源ユニット ４０１、４０７ａ、４０７ｂ ネジ ４０２ａ、４０２ｂ 押え部材 ４０２ａ−１、４０２ｂ−１ 突起 ４０３ａ、４０３ｂ、５０１ａ、５０１ｂ 半導体レー
ザアレイ ４０３ａ−１、４０３ｂ−１ 円筒状ヒートシンク部 ４０４、５０２ａ、５０２ｂ ベース部材 ４０４−１ 円筒状係合部 ４０４ａ−２、４０４ｂ−２ 取付ガイド面 ４０４ａ−３、４０４ｂ−３ ネジ穴 ４０５ａ、４０５ｂ、５０３ａ、５０３ｂ コリメート
レンズ ４０６、５０６ ホルダ部材 ４０６−１、５０６−１ 円筒部 ４０６−２ 先端 ４０６−３、４１０ ストッパ部材 ４０６ａ−４、４０６ｂ−４ 貫通穴 ４０８、６１０ 取付壁 ４０８−１、６１０−１ 基準穴 ４０８−２ 突起 ４０９ スプリング ４０９−１ 一端 ４１１、５１１ アパーチャ ４１１−１、５１１−１ スリット ４１２、５０２ｂ−４ 調節ネジ ５０２ａ−１、５０２ｂ−１ 円筒状係合部 ５０２ｂ−３ 両腕部 ５０４ フランジ部材 ５０４−１、５０４−２ 穴 ５０５−１ 斜面 ５０５ プリズム ５０５−２ ビームスプリッタ面 ６０３ ４チャンネル半導体レーザアレイ ８０２、８０９ プリント基板 ８０４ 光学ハウジング ８０８ ポリゴンモータ ８１０ 取付部 ８１１ カバー ９０２ 帯電チャージャ ９０３ 現像ローラ ９０４ トナーカートリッジ ９０５ クリーニングケース ９１１ 供給トレイ ９０７ 供給コロ ９０８ レジストローラ対 ９０６ 転写チャージャ ９０９ 定着ローラ ９１２ 排紙ローラ ９１０ 排紙トレイ １２３１ シフトレジスタ １２３２ マルチプレクサ １２４１ ＪＫ−ＦＦ １２４２ Ｄ−ＦＦ ＦＦ０〜ＦＦ９ フリップフロップ

Claims (20)

【特許請求の範囲】
1. 【請求項１】 高周波クロックを生成する高周波クロッ
   ク生成手段と、 画素クロックの状態遷移を検出し、検出したタイミング
   で検出信号を出力するする検出手段と、 前記検出信号と画素クロックの遷移タイミングを指示す
   る位相データとに基づいて制御信号を生成する制御信号
   生成手段と、 前記制御信号に基づいて画素クロックの状態を遷移させ
   る画素クロック制御手段と、 を有することを特徴とする画素クロック生成装置。
2. 【請求項２】 請求項１記載の前記画素クロック生成装
   置において、 前記検出信号は、前記高周波クロックの１クロック幅で
   あることを特徴とする画素クロック生成装置。
3. 【請求項３】 請求項１又は２に記載の前記画素クロッ
   ク生成装置において、 前記制御信号生成手段は、シフトレジスタとマルチプレ
   クサとより構成されることを特徴とする画素クロック生
   成装置。
4. 【請求項４】 請求項１又は２に記載の前記画素クロッ
   ク生成装置において、 前記制御信号生成手段は、 前記検出信号が前記高周波クロックに基づいて第１の所
   定数のクロック幅遅らされた第１の制御信号を出力する
   第１の制御信号出力手段と、 前記検出信号が前記高周波クロックに基づいて第２の所
   定数のクロック幅遅らされた第２の制御信号を前記位相
   データに基づいて出力する第２の制御信号出力手段と、 を含んで構成されることを特徴とする画素クロック生成
   装置。
5. 【請求項５】 請求項４記載の前記画素クロック生成装
   置において、 前記第１の制御信号生成手段は、前記第１の所定数段の
   第１のシフトレジスタより構成され、 前記第２の制御信号生成手段は、第２の所定数段の第２
   のシフトレジスタと、該第２のシフトレジスタの前記第
   ２の所定数段から出力された信号を前記位相データに基
   づいて選択して前記第２の制御信号として出力するマル
   チプレクサと、より構成されることを特徴とする画素ク
   ロック生成装置。
6. 【請求項６】 請求項５記載の前記画素クロック生成装
   置において、 前記第２のシフトレジスタは、前記第１のシフトレジス
   タを含んで成ることを特徴とする画素クロック生成装
   置。
7. 【請求項７】 請求項１乃至６の何れか１項に記載の前
   記画素クロック生成装置において、 前記画素クロック制御手段は、ＪＫ−ＦＦを含んで成る
   ことを特徴とする画素クロック生成装置。
8. 【請求項８】 請求項１乃至６の何れか１項に記載の前
   記画素クロック生成装置において、 前記画素クロック制御手段は、同期リセットセット付き
   Ｄ−ＦＦを含んで成ることを特徴とする画素クロック生
   成装置。
9. 【請求項９】 請求項１乃至８の何れか１項に記載の前
   記画素クロック生成装置において、 前記位相データをデコードする位相データデコード手段
   を有し、 前記制御信号生成手段は、前記位相データデコード手段
   でデコードされた位相データに基づいて前記画素クロッ
   クの状態を遷移させることを特徴とする画素クロック生
   成装置。
10. 【請求項１０】 請求項１乃至８の何れか１項に記載の
    前記画素クロック生成装置において、 １つ以上の位相データを記憶し、記憶している前記位相
    データを前記画素クロックに同期して順次出力する位相
    データ記憶手段を有し、 前記制御信号生成手段は、前記位相データ記憶手段から
    出力された位相データに基づいて前記画素クロックの状
    態を遷移させることを特徴とする画素クロック生成装
    置。
11. 【請求項１１】 請求項１乃至８の何れか１項に記載の
    前記画素クロック生成装置において、 １つ以上の位相データを記憶し、記憶している該位相デ
    ータを前記画素クロックに同期して順次出力する位相デ
    ータ記憶手段と、 該位相データ記憶手段から出力された位相データをデコ
    ードする位相データデコード手段と、を有し、 前記制御信号生成手段は、前記位相データデコード手段
    でデコードされた位相データに基づいて前記画素クロッ
    クの状態を遷移させることを特徴とする画素クロック生
    成装置。
12. 【請求項１２】 請求項１乃至８の何れか１項に記載の
    前記画素クロック生成装置において、 １つ以上の第１の位相データを記憶し、記憶している該
    第１の位相データを前記画素クロックに同期して順次出
    力する位相データ記憶手段と、 前記位相データ記憶手段から出力された第１の位相デー
    タと第２の位相データとを合成して第３の位相データを
    作成する位相データ合成手段と、を有し、 前記制御信号生成手段は、前記位相データ合成手段で作
    成された第３の位相データに基づいて前記画素クロック
    の状態を遷移させることを特徴とする画素クロック生成
    装置。
13. 【請求項１３】 請求項１２記載の前記画素クロック生
    成装置において、 前記位相データ合成手段から出力される前記第３の位相
    データをデコードする位相データデコード手段を有し、 前記制御信号生成手段は、前記位相データデコード手段
    でデコードされた第３の位相データに基づいて前記画素
    クロックの状態を遷移させることを特徴とする画素クロ
    ック生成装置。
14. 【請求項１４】 請求項１０又は１１に記載の前記画素
    クロック生成装置において、 前記位相データ記憶手段は、予め１ライン分の前記位相
    データを記憶し、ラインを走査する度に前記画素クロッ
    クに同期して前記位相データを順次出力することを特徴
    とする画素クロック生成装置。
15. 【請求項１５】 請求項１２又は１３に記載の前記画素
    クロック生成装置において、 前記位相データ記憶手段は、予め１ライン分の前記第１
    の位相データを記憶し、ラインを走査する度に前記画素
    クロックに同期して前記第１の位相データを順次出力
    し、 前記位相データ合成手段は、ライン毎に与えられる前記
    第２の位相データと、ラインを走査する度に前記位相デ
    ータ記憶手段から順次出力される前記第１の位相データ
    とを合成して前記第３の位相データを作成することを特
    徴とする画素クロック生成装置。
16. 【請求項１６】 画素クロックに基づいて光源を駆動す
    ることで被走査媒体を走査するための光束を出力するレ
    ーザ走査装置であって、 前記光束を出力する光源と、 該光源を駆動する駆動部と、 請求項１乃至１５の何れか１項に記載の前記画素クロッ
    ク生成装置と、を有し、 前記駆動部は、前記画素クロック生成装置から出力され
    た前記画素クロックに基づいて前記光源を駆動すること
    を特徴とするレーザ走査装置。
17. 【請求項１７】 画素クロックに基づいて複数の光源を
    駆動することで被走査媒体を走査するための複数の光束
    を出力するレーザ走査装置であって、 前記複数の光束を出力する複数の光源と、 該複数の光源を駆動する駆動部と、 請求項１乃至１５の何れか１項に記載の前記画素クロッ
    ク生成装置と、を有し、 前記駆動部は、前記画素クロック生成装置から出力され
    た前記画素クロックに基づいて前記複数の光源を駆動す
    ることを特徴とするレーザ走査装置。
18. 【請求項１８】 請求項１７記載の前記レーザ走査装置
    において、 前記複数の光源は、所定の回転軸を中心として対象且つ
    回転可能に設けられ、 前記各光軸は、前記偏向器の反射面において交差するよ
    うに、前記所定の回転軸に対して所定角度を有すること
    を特徴とするレーザ走査装置。
19. 【請求項１９】 画素クロックに基づいて１つ又は複数
    の光源を駆動して被走査媒体上に画像を形成する画像形
    成装置であって、 請求項１６乃至１８の何れか１項に記載の前記レーザ走
    査装置を具備することを特徴とする画像形成装置。
20. 【請求項２０】 請求項１９記載の前記画像形成装置に
    おいて、 前記複数の光源毎の位相データを保持する位相データ保
    持手段を有し、 前記画素クロック生成装置は、前記複数の光源毎の位相
    データに基づいて該複数の光源毎に画素クロックを生成
    し、 前記駆動部は、前記複数の光源毎に生成された前記画素
    クロックに基づいて前記複数の光源を駆動することを特
    徴とする画像形成装置。