JP2003332130A - 積層チップインダクタ - Google Patents

Abstract

(57)【要約】 【課題】 非磁性電気絶縁層と導体パターンがスクリー
ン印刷で交互に印刷積層されることによりコイルが形成
されるとともに、そのコイルを外部端子に接続する引き
出し導体が形成された積層チップインダクタにおいて、
上記コイルを形成する導体パターンの印刷精度を高め、
インダクタンス値等の特性誤差を小さくする。 【解決手段】 コイルの導体パターンに重なる領域に導
体マットを形成し、この導体マットの上に上記コイルの
導体パターンを印刷積層することにより、上記コイルを
形成する導体パターンの印刷精度を高める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は非磁性電気絶縁層
と導体パターンをスクリーン印刷で交互に微細印刷する
ことにより形成される積層チップインダクタに関し、と
くに、携帯機器等に使用される小形表面実装型チップイ
ンダクタに適用して有効なものである。

【０００２】

【従来の技術】積層チップインダクタは携帯機器等の電
子回路基板に表面実装されて使用されるが、機器の小形
化や高機能化にともなって、より小形のものが求められ
ている。この積層チップインダクタは、螺旋状に周回す
る導体によって形成されるコイル、回路基板表面にハン
ダ接続される外部端子、および上記コイルを上記外部端
子に接続する引き出し導体を有するが、これらをすべて
含めた全体が、たとえば０．６ｍｍ×０．３ｍｍ×０．
３ｍｍといった小サイズの矩形チップに作り込まれる。

【０００３】コイルは、非磁性電気絶縁層と導体パター
ンを交互に積層して形成される。このとき、各層の導体
パターン間に介在する絶縁層はそれぞれ、下側層の導体
パターンに上側層の導体パターンが部分的に接続するよ
うに形成される。これにより、導体パターンは絶縁層間
を螺旋状に周回して所定のインダクタ値を持つコイルを
形成する。絶縁層と導体パターンの積層はスクリーン印
刷によって行う。

【０００４】引き出し導体については、コイルと外部端
子の間をスルーホール配線で接続する方法と、コイルの
端部をチップ側方へ延長して外部端子に接続する方法が
あるが、スクリーン印刷ではスルーホール形成が難し
く、したがって、この場合は、図７に示すように、コイ
ル端部をチップ側方へ延長する構造が望ましい。

【０００５】図７は従来の積層チップインダクタの透視
斜視図を示す。同図に示すチップインダクタ５０'は、
非磁性電気絶縁層１ｘと導電パターン２ｘをスクリーン
印刷で交互に微細印刷することにより、螺旋状に周回す
るコイルＬが形成されている。コイルＬの一方の端部を
形成する導体パターン２１には引き出し導体部３１が延
長形成されていて、この引き出し導体部３１の先端が外
部端子５１に接続されている。コイルＬの他方の端部も
同様に外部端子５２に接続されている。

【０００６】図８は上記積層チップインダクタ５０'の
形成過程（ａ）〜（ｆ）を示す。上記積層チップインダ
クタ５０'の形成に際しては、まず、第１の絶縁層（非
磁性電気絶縁層）１１を印刷積層する。この絶縁層１１
はチップ断面の全体にわたって平坦な下地面を形成する
（ａ）。

【０００７】次に、上記絶縁層１１の上に第１の導体パ
ターン２１を印刷積層する（ｂ）。この導体パターン２
１はコイルの一端部をなすとともに、その一端部を外部
端子に接続するための引き出し導体部３１を有する。こ
の第１の導体パターン２１の上に第２の絶縁層１２を印
刷積層する（ｃ）。この絶縁層１２は上記導体パターン
２１の半面だけを覆うように積層される。

【０００８】このあと、第２の導体パターン２２を印刷
積層する（ｄ）。この第２の導体パターン２２は、上記
第２の絶縁層１２と上記第１の導体パターン２１の両方
に跨って形成される。これにより、第１の導体パターン
２１の他端側に第２の導体パターン２２の一端側が接続
される。

【０００９】次に、第３の絶縁層１３を印刷積層する
（ｅ）。この第３の絶縁層１３は上記第２の導体パター
ン２２の残り半面を覆う。この上から第３の導体パター
ン２３を印刷積層する（ｆ）。これにより、第２の導体
パターン２２の他端側に第３の導体パターン２３の一端
側が接続される。

【００１０】各導体パターン２１，２２，２３・・・は
それぞれ前記コイルＬの半周分に相当する周回パターン
を形成する。したがって、上述した印刷積層を繰り返す
ことにより、図７に示したように、絶縁層１ｘの間を螺
旋状に周回するコイルＬが形成される。このコイルＬの
端部は引き出し導体部３１により外部端子５１，５２に
接続される。

【００１１】

【発明が解決しようとする課題】上述した従来の積層チ
ップインダクタは、コイルとその引き出し導体をスクリ
ーン印刷で形成することにより、比較的低コストの設備
でもって効率良く生産することが可能である。しかしな
がら、そのためには、スクリーン印刷による微細印刷が
高精度かつ再現性良く行われる必要がある。前述したよ
うに、積層チップインダクタはミリ単位以下の小面積に
絶縁層と導体パターンを印刷積層して形成される。この
微細印刷（ファイン印刷）を高精度に行わせるために
は、その印刷が行われる下地面を平坦化する必要があ
る。下地面の平坦性が悪いと、印刷滲みなどが生じて、
導体パターンを精度良く印刷積層することができなくな
る。導体パターンの印刷精度が悪いと、その導体パター
ンによって形成されるコイルの特性精度とくにインダク
タンス値の精度再現性が悪くなる。

【００１２】ところが、上述した従来の積層チップイン
ダクタでは、第２の絶縁層１２の上に第２の導体パター
ン２２を印刷積層する際に、その印刷の下地面となる第
２の絶縁層１２の表面が平らにならず、これにより、第
２の導体パターン２２の印刷精度が大きく損なわれてし
まうという問題を生じることが判明した。さらに、この
問題は、その第２の絶縁層１２に形成された第１の導体
パターン２２によって生じることが、本発明者によって
知得された。

【００１３】すなわち、最初の導体層をなす第１の導体
パターン２１は、コイルの巻端を形成する必要上、非対
称パターンとなっているが、この非対称パターンの上に
第２の絶縁層２２を積層した場合、第２の導電パターン
２２が印刷される下地面の高さに不斉な変化が生じてし
まう。

【００１４】すなわち、図８において符号ＡとＢで示す
部分はいずれも第２の導体パターン２２の印刷下地面と
なるところであるが、その下に導体パターン２１が位置
するＡ部分と、導体パターン２１が位置しないＢ部分と
の間で高さに違いが生じる。この違いは僅かではある
が、スクリーン印刷をその分解能の限界に近いところで
行う微細印刷では、印刷の精度および再現性に非常に大
きく影響することが判明した。さらに、上記高さの違い
による影響は、その上に形成される第３の導体パターン
２３の印刷精度にも及ぶ。これらはインダクタ値などの
特性の再現精度を低下させる。

【００１５】一方、この種の積層チップインダクタは、
図７に示すように、矩形チップの両端部に外部端子５
１，５２を有する。各外部端子５１，５２はそれぞれ矩
形チップの外側面を環状に取り巻いている。これによ
り、外部端子５１，５２は、矩形チップのどの側面が回
路基板に接しても、チップ内のコイルＬを回路基板に接
続させることができる。

【００１６】しかし、コイルＬと外部端子５１，５２間
の接続は、そのコイルＬの端部から延長された引き出し
導体部３１により１個所で接続されている。コイルＬは
その引き出し導体部３１と外部端子５１，５２を介して
回路基板に接続される。したがって、その引き出し導体
部３１が回路基板側に位置した場合とその反対側に位置
した場合とでは、間に介在する外部端子５１，５２での
導体長が異なるため、コイルＬから回路基板までの導体
長に差が生じる。この導体長の差はインダクタンス値の
差となって現れる。つまり、上述した従来の積層チップ
インダクタでは、回路基板に接するチップ面によってイ
ンダクタンス値が変化してしまうという問題があった。
この問題を回避するためには、実装時にチップの上下を
区別して常に特定の１面だけが回路基板に接するように
すればよい。しかし、これは実装作業を著しく複雑かつ
非効率にするという別の問題を生じる。

【００１７】この発明は以上のような問題を鑑みてなさ
れたもので、第１の目的は、非磁性電気絶縁層と導体パ
ターンがスクリーン印刷で交互に印刷積層されることに
よりコイルが形成されるとともに、そのコイルを外部端
子に接続する引き出し導体が形成された積層チップイン
ダクタにおいて、上記コイルを形成する導体パターンの
印刷精度を高め、インダクタンス値等の特性誤差を小さ
くすることにある。

【００１８】第２の目的は、上記積層チップインダクタ
を回路基板に実装する際に、チップの上下区別を行わな
くても、回路基板への実装面方向によるインダクタンス
値の変化を小さくすることにある。

【００１９】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。

【００２０】

【課題を解決するための手段】本発明の手段は、非磁性
電気絶縁層と導体パターンがスクリーン印刷で交互に印
刷積層されることによりコイルが形成されるとともに、
そのコイルを外部端子に接続する引き出し導体が形成さ
れた積層チップインダクタにおいて、上記コイルの導体
パターンに重なる領域に導体マットが形成され、この導
体マットの上に上記コイルの導体パターンが印刷積層さ
れていることを特徴とする。この手段により、上記コイ
ルを形成する導体パターンの印刷精度を高めて、インダ
クタンス値等の特性誤差を小さくすることができる。

【００２１】上記手段では、たとえば次のような態様が
好適あるいは可能である。すなわち、上記コイルの端部
は上記導体マットを介して外部端子に接続することがで
きる。また、上記導体マットと上記外部端子の接続は、
その間に介在する引き出し導体部によって部分的に接続
することが、チップの強度を確保する上で望ましい。そ
の導体マットと引き出し導体部は同一層の導体パターン
で形成することができる。また、その引き出し導体部は
等角間隔で複数設けることが、チップの回路基板への実
装面方向によるインダクタンス値の変化を小さくする上
で望ましい。導体マットのパターンが矩形の場合、上記
引き出し導体部はその矩形の対角に位置させることがで
きる。また、その矩形の各辺の中心部に上記引き出し導
体部を設けようにしてもよい。

【００２２】上記導体マットの中央に透窓を形成するこ
とにより、コイルのＱ値を高める効果と、チップの機械
的強度を高める効果が得られる。さらに、その透窓を略
円形にすれば、気泡を入りにくくすることができる。

【００２３】上記導体マットを形成する導体パターンは
印刷積層体の最下層側だけに設けるようにしてもよい。
また、巻数の少ないコイルはチップの一端側に寄せて形
成することにより、機械的歪みによるコイル特性への影
響を小さくすることができる。この場合、チップの他端
側に位置するコイルの端部はスルーホール配線で外部端
子に接続するとよい。

【００２４】

【発明の実施の形態】図１〜図３は本発明の第１実施例
による積層チップインダクタの要部を示す。この場合、
図１は要部の構成を形成段階（ａ）〜（ｆ）別の平面図
で示す。図２は全体の概略構成を透視斜視図で示す。図
３は引き出し導体部と外部端子の横断パターンを示す。

【００２５】この実施例の積層チップインダクタ５０
は、図２に示すように、たとえば０．６ｍｍ×０．３ｍ
ｍ×０．３ｍｍといった小サイズの矩形チップ状であっ
て、螺旋状に周回する導体によって形成されるコイル
Ｌ、回路基板表面にハンダ接続される外部端子５１，５
２、および上記コイルＬを上記外部端子５１，５２に接
続する引き出し導体部３１などが作り込まれる。

【００２６】コイルＬは、非磁性電気絶縁層１ｘと導体
パターン２ｘを交互に積層して形成される。このとき、
各層の導体パターン２ｘの間に介在する絶縁層１ｘはそ
れぞれ、下側層の導体パターンに上側層の導体パターン
が部分的に接続するように形成される。これにより、導
体パターン２ｘは絶縁層１ｘ間を螺旋状に周回して所定
のインダクタ値を持つコイルＬを形成する。絶縁層と導
体パターンはスクリーン印刷により形成される。

【００２７】上記コイルＬの両端はそれぞれ、引き出し
導体部３１と導体マット３２を形成する導体パターン４
１，４２に接続されている。この導体パターン４１，４
２は、コイルＬの導体パターン２ｘと同様、スクリーン
印刷により形成される。導体マット３２はコイルＬと外
部端子５１の間に介在する引き出し導体の一部であっ
て、この実施例では矩形のパターン形状に形成される。
この矩形パターンは、コイルＬの導体パターン２ｘに重
なる領域をすべて包含する。上記コイルＬの導体パター
ン２２，２３，・・・はその導体マット３２の上に印刷
積層される。引き出し導体部３１は上記導体マット３２
の各辺の中心部から外方へ張り出す形で形成される。

【００２８】上述した積層チップインダクタ５０は、図
１に示す形成段階（ａ）〜（ｆ）を経て作製される。図
１において、まず、第１の絶縁層（非磁性電気絶縁層）
１１を印刷積層する。この絶縁層１１はチップ断面の全
体にわたって平坦な下地面を形成する（ａ）。

【００２９】次に、第１の導体パターン４１を印刷積層
する（ａ）。この導体パターン４１は上述したように、
導体マット３２と引き出し導体部３１を含む。この導体
パターン４１の上に第２の絶縁層１２を印刷積層する
（ｃ）。この絶縁層１２は第１の導体パターン４１の半
面だけを覆うように形成される。

【００３０】このあと、第２の導体パターン２２を印刷
積層する（ｄ）。この第２の導体パターン２２は前記コ
イルＬの半周分に相当する周回パターンを形成するもの
であって、上記第１の導体パターン４１と上記第２の絶
縁層１２の上に跨って形成される。これにより、第２の
導体パターン２２が一端側が第１の導体パターン４１に
接続される。

【００３１】次に、第３の絶縁層１３を印刷積層する
（ｅ）。この第３の絶縁層１３は上記第２の導体パター
ン２２の残り半面を覆う。このあと、その第３の絶縁層
１３と上記第２の導体パターン２２の上に跨って第３の
導体パターン２３を印刷積層する（ｆ）。これにより、
第２の導体パターン２２の他端側に第３の導体パターン
２３の一端側が接続される。

【００３２】第２以降の導体パターン２２，２３，・・
・はそれぞれ、前記コイルＬの半周分に相当する周回パ
ターンを形成する。したがって、上述した印刷積層を繰
り返すことにより、図２に示すように、絶縁層１ｘの間
を螺旋状に周回するコイルＬが形成される。このコイル
Ｌは引き出し導体部３１により外部端子５１，５２に接
続される。

【００３３】上述した実施例の積層チップインダクタ５
０では、コイルＬの導体パターン２２，２３，・・・が
第１の導体パターン４１の導体マット３２の上で形成さ
れる。少なくともコイルＬの導体パターン２２，２３，
・・・が印刷積層される下地面は上記導体マット３２の
上にある。これにより、少なくともその面部分では、導
体パターンの有無による高さの違いが発生せず、平坦な
印刷下地面が形成される。従来の場合は、符号ＡとＢの
部分で高さに違いが生じていたが、上記実施例では、両
部分（Ａ）（Ｂ）共に導体マット３２上にあって平らな
印刷下地面を形成する。したがって、スクリーン印刷の
分解能の限界に近い精度でコイルＬの導体パターン２
２，２３，・・・を再現性良く印刷積層することができ
る。これにより、インダクタンス値等の特性誤差を小さ
くすることができる。

【００３４】さらに、上述した実施例では、図３に示す
ように、導体マット３２の各辺の中心部からそれぞれに
引き出し導体部３１が延長して外部端子５１，５２に接
続する。これにより、コイルＬの端部は、チップのどの
面が回路基板に接していても、ほぼ同じ導体長でその回
路基板に接続されるようになる。したがって、積層チッ
プインダクタ５０を回路基板に実装する際に、チップの
上下区別を行わなくても、回路基板への実装面方向によ
るインダクタンス値の変化を小さくすることができる。

【００３５】図４は本発明の第２実施例をその要部の形
成段階（ａ）〜（ｆ）別に示す。上述した実施例との相
違点に着目して説明すると、この実施例では、上記導体
マット３２の中央に導体層の無い透窓３３を設けてい
る。導体マット３２の導体部分は、その上に形成される
導体パターン２２，２３，・・・の下で平坦な印刷下地
面を形成する。

【００３６】コイルＬはその軸方向に磁束を発生する
が、その磁束方向に導体の無い透窓３３が位置すること
により、渦電流損失によるＱ値の低下を回避することが
できる。また、透窓３３を設けたことにより、絶縁層間
の接着面積が大きくなってチップの強度が高められると
いう効果も得られる。透窓３３の形状はとくに限定され
るものではないが、この実施例では円形にしている。円
形にすることで気泡を入りにくくすることができるとい
う効果が得られる。

【００３７】引き出し導体部３１は、導体マット３２の
互いに対角となる２個所から延長されて外部端子５１，
５２に接続する。これにより、チップのどの面が回路基
板に接しても、ほぼ同じ導体長でコイルと回路基板を接
続することができる。

【００３８】図５は本発明の第３実施例を示す。上記引
き出し導体部３１は、同図に示すように、チップの側辺
の中央に設けてもよい。この場合、チップの角部が絶縁
層同士の接着で強化されるようになるため、その角部で
のカケ（折損）を防止する効果が得られる。

【００３９】図６は本発明の第４実施例を示す。上記導
体マット３２は、同図に示すように、コイルＬの一端側
に設けるだけでもよい。スクリーン印刷精度すなわちコ
イルＬの精度を高めるためには、そのコイルＬの最初の
周回パターンを印刷積層する際に、その印刷面の下に上
記導体マット３２が位置して平らな下地面を形成できれ
ばよい。この下地面はコイルの導体パターン下に形成さ
れればよい。

【００４０】さらに、同図に示す実施例では、巻数の少
ないコイルＬが形成されていて、そのコイルＬの一端は
上記導電マット３２と同じ層の引き出し導体部３１によ
り外部端子５１に引き出される一方、そのコイルＬの他
端はスルーホール配線６ｘを介して外部端子５２に引き
出されている。

【００４１】これにより、コイルＬはチップの一端側に
寄って形成され、その中心はチップ中心部から外れてい
る。チップ中心部は機械的歪みが集中することろである
が、実施例では、その歪みの集中個所からコイルＬの主
要部を退避させることにより、その歪みの影響がコイル
Ｌに及ぶのを軽減している。コイルＬの特性は機械的歪
みの影響も受けるが、この影響はとくに、巻数が少ない
コイルほど顕著になる。すなわち、この実施例では、チ
ップの機械的歪みによるコイルＬの特性誤差を小さくで
きるという効果が得られる。

【００４２】以上、本発明をその代表的な実施例に基づ
いて説明したが、本発明は上述した以外にも種々の態様
が可能である。たとえば、チップの強度が確保できるな
らば、そのチップの断面全体に広がる導体マット３２を
形成して、その導体マット３２の周辺を、引き出し導体
部３１を介さずに直接、外部端子５１に接続させるよう
にしてもよい。また、導体マット３２のパターン形状
は、コイルＬの導体パターン２２，２３，・・・と同
様、たとえば円形あるいは環状等の種々の形状が可能で
ある。また、導体マット３２と外部端子５１間を接続す
る引き出し導体部３１は互いに等角間隔の配置であれ
ば、上述した以外の配置でも、回路基板への実装面方向
によるインダクタンス値の変化を小さくする効果を得る
ことができる。

【００４３】

【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。すなわち、本発明によれば、非磁性電気絶縁層と
導体パターンがスクリーン印刷で交互に印刷積層される
ことによりコイルが形成されるとともに、そのコイルを
外部端子に接続する引き出し導体が形成された積層チッ
プインダクタにおいて、上記コイルを形成する導体パタ
ーンの印刷精度を高め、インダクタンス値等の特性誤差
を小さくすることができる。また、上記積層チップイン
ダクタを回路基板に実装する際に、チップの上下区別を
行わなくても、回路基板への実装面方向によるインダク
タンス値の変化を小さくすることができる。

【図面の簡単な説明】

【図１】本発明による積層チップインダクタの第１実施
例をその要部の形成段階別に示す平面図である。

【図２】本発明の第１実施例による積層チップインダク
タの全体構成を示す透視斜視図である。

【図３】本発明の第１実施例による積層チップインダク
タにて形成されている引き出し導体部を平面的に見る断
面図である。

【図４】本発明の第２実施例をその要部の形成段階別に
示す平面図である。

【図５】本発明の第３実施例の要部を平面的に見る断面
図である。

【図６】本発明の第４実施例の要部をチップの縦断面で
示す図である。

【図７】従来の積層チップインダクタの全体構成を示す
透視斜視図である。

【図８】従来の積層チップインダクタの主要部をその形
成段階別に示す平面図である。

【符号の説明】 １ｘ 非磁性電気絶縁層 １１ 第１の絶縁層 １２ 第２の絶縁層 １３ 第３の絶縁層 ２ｘ コイルＬを形成する導体パターン ２１ 第１の導体パターン ２２ 第１の導体パターン ２３ 第１の導体パターン ３１ 引き出し導体部 ３２ 導体マット ３３ 透窓 ４１，４２ 導体パターン ５１，５２ 外部端子 ６ｘ スルーホール配線 ５０ （本発明） ５０' 積層チップインダクタ（従来） Ｌ コイル

Claims (11)

【特許請求の範囲】
1. 【請求項１】 非磁性電気絶縁層と導体パターンがスク
   リーン印刷で交互に印刷積層されることによりコイルが
   形成されるとともに、そのコイルを外部端子に接続する
   引き出し導体が形成された積層チップインダクタにおい
   て、上記コイルの導体パターンに重なる領域に導体マッ
   トが形成され、この導体マットの上に上記コイルの導体
   パターンが印刷積層されていることを特徴とする積層チ
   ップインダクタ。
2. 【請求項２】 請求項１において、前記コイルの端部が
   前記導体マットを介して前記外部端子に接続されている
   ことを特徴とする積層チップインダクタ。
3. 【請求項３】 請求項１または２において、前記導体マ
   ットと前記外部端子の間に引き出し導体部を介在させる
   とともに、その導体マットと引き出し導体部を同一層の
   導体パターンで形成したことを特徴とする積層チップイ
   ンダクタ。
4. 【請求項４】 請求項３において、前記導体マットと前
   記外部端子の間に前記引き出し導体部を等角間隔で複数
   設けたことを特徴とする積層チップインダクタ。
5. 【請求項５】 請求項３または４において、前記導体マ
   ットのパターンを矩形状に形成するとともに、その矩形
   の対角位置に前記引き出し導体部を設けたことを特徴と
   する積層チップインダクタ。
6. 【請求項６】 請求項３〜５のいずれかにおいて、前記
   導体マットのパターンを矩形状に形成するとともに、そ
   の矩形の各辺の中心部に前記引き出し導体部を設けたこ
   とを特徴とする積層チップインダクタ。
7. 【請求項７】 請求項１〜６のいずれかにおいて、前記
   導体マットの中央に導体層の無い透窓が形成されている
   ことを特徴とする積層チップインダクタ。
8. 【請求項８】 請求項７において、前記透窓が略円形に
   形成されていることを特徴とする積層チップインダク
   タ。
9. 【請求項９】 請求項１〜８のいずれかにおいて、前記
   導体マットを形成する導体パターンは印刷積層体の最下
   層側だけに設けられていることを特徴とする積層チップ
   インダクタ。
10. 【請求項１０】 請求項１〜９のいずれかにおいて、前
    記コイルをチップの一端側に寄せて形成したことを特徴
    とする積層チップインダクタ。
11. 【請求項１１】 請求項１０において、チップの他端側
    に位置するコイルの端部をスルーホール配線で外部端子
    に接続したことを特徴とする積層チップインダクタ。