JP2003329725A - チップ型電子部品の高周波特性試験装置 - Google Patents

Abstract

(57)【要約】 【課題】 被測定対象となるチップ型電子部品の近くで
インピーダンス整合をとることができ、しかもプローブ
やチップ型電子部品を含む周辺温度の上昇を有効に抑え
ることができるようにして、高周波信号の伝送特性を向
上するとともに、チップ型電子部品の高周波特性を正確
に測定することができる高周波特性試験装置を提供す
る。 【解決手段】 ステージ２上に載置されたチップ型電子
部品１にプローブ３を接触し、このチップ型電子部品１
に対して高周波伝送路からプローブ３を介して高周波信
号を入力して当該チップ型電子部品１の高周波特性を試
験するものであって、ステージ２上のチップ型電子部品
１に隣接する位置には、プローブ３がチップ型電子部品
１と共に接触されるインピーダンス整合素子１４が配置
されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チップ型電子部品
の高周波特性を試験するための試験装置に関する。

【０００２】

【従来の技術】一般に、たとえば半導体レーザや半導体
集積回路などのチップ型電子部品においては、たとえば
１ＧＨｚ以上の高周波特性を試験するために、従来よ
り、たとえば図４および図５に示すような高周波特性試
験装置が使用されている。

【０００３】ここに、図４は従来の高周波特性試験装置
の要部の構成を示す断面図、図５は図４に示す部分の等
価回路図である。この従来の高周波特性試験装置は、被
測定対象となるチップ型電子部品（以下、ＤＵＴと称す
る）がたとえば半導体レーザのようなものであって、こ
のＤＵＴに高周波電力を供給してその高周波特性を試験
するために、ＤＵＴが載置されるステージ２と、このス
テージ２上に載置されたＤＵＴ１に接触するプローブ３
とを有する。

【０００４】そして、このプローブ３には、一対の信号
ピン４と接地ピン５とが設けられ、信号ピン４は導線６
を介して中心導体７に接続され、また、接地ピン５はイ
ンピーダンス整合用のマッチング抵抗８を介して外部導
体９に接続されている。そして、中心導体７と外部導線
９とは、同軸ケーブルなどの高周波伝送路を介して信号
発生器（いずれも図示省略）に接続されている。一方、
ステージ２は金属等の導電性のものでできており、ＤＵ
Ｔ１が位置決めされてプローブ３の接地ピン５が接触す
るための段差部２ａが形成されている。

【０００５】ＤＵＴ１の高周波特性を試験する際には、
ステージ２上にＤＵＴ１を載置した後、プローブ３を下
降してその信号ピン４をＤＵＴ１の表面側の入力電極１
ｉに接触させ、また、接地ピン５をステージ２の段差部
２ａの上部に接触させる。そして、図示しない信号発生
器から高周波伝送路を経由してプローブ３の中心導体
７、導線６、および信号ピン４を介してＤＵＴ１に高周
波電力を供給する。

【０００６】このとき、電流は、ＤＵＴ１の表面側の入
力電極１ｉから半導体基板１ｂを通して裏面側の接地電
極１ｇに流れ、さらにステージ２、接地ピン５、および
マッチング抵抗８を介して外部導体９に導かれる。その
際、ＤＵＴ１が半導体レーザのようなものではＤＵＴ１
が発光するので、その光を図示しない測定器で受光して
周波数特性を測定する。

【０００７】ところで、上記の試験装置において、接地
ピン５と外部導体９との間に直列にインピーダンス整合
用のマッチング抵抗８を設けているのは次の理由によ
る。

【０００８】一般的な高周波回路の高周波伝送路は、５
０Ωになるようにインピーダンス整合がとられている
が、ＤＵＴ１単体の特性インピーダンスは必ずしも５０
Ωではなく、これよりも小さい場合が多い。そして、Ｄ
ＵＴ１の高周波特性を試験する際に高周波伝送路に対す
るインピーダンスが整合していないと、反射等の影響に
より高周波信号の伝送特性が劣化してＤＵＴ１の高周波
特性を正しく評価できなくなる。このため、マッチング
抵抗８とＤＵＴ１の内部抵抗１０とのインピーダンスの
和が高周波伝送路のインピーダンスと一致するように整
合をとって上記のような不都合が生じるのを回避してい
る。

【０００９】

【発明が解決しようとする課題】しかしながら、従来の
ように、接地ピン５と外部導体９との間にマッチング抵
抗８を接続した構成とした場合には、このマッチング抵
抗８がプローブ３の内部に配置されることになるため、
次のような不具合が生じている。

【００１０】すなわち、プローブ３の先端の狭い箇所に
マッチング抵抗８を設けているために、マッチング抵抗
８が通電により発熱すると、この発熱を外部に有効に逃
すことができず、このためプローブ３の先端が高温にな
ってマッチング抵抗８や導線６を接続するための半田が
溶けるなどして断線し易くなる。

【００１１】また、プローブ３先端の熱が信号ピン４か
らＤＵＴ１に伝わってＤＵＴ１の温度が変化し、そのた
め、ＤＵＴ１の電気的特性も変化してしまい、正確な試
験を行えなくなる。

【００１２】これを改善するために、たとえば、プロー
ブ３から離れた高周波伝送路の途中にマッチング抵抗を
挿入することも考えられるが、そのようにすると、ＤＵ
Ｔ１から離れた位置にマッチング抵抗が存在するように
なるために、良好なインピーダンス整合がとれず、依然
として高周波信号の伝送特性が劣化する。

【００１３】本発明は、上記の課題を解決するためにな
されたもので、ＤＵＴの近くでインピーダンス整合をと
ることができ、しかもプローブやＤＵＴを含む周辺温度
の上昇を有効に抑えることができるようにして、高周波
信号の伝送特性を向上するとともに、ＤＵＴの高周波特
性を正確に測定することができる高周波特性試験装置を
提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明は、上記の目的を
達成するために、ステージ上に載置されたチップ型電子
部品にプローブを接触するとともに、このチップ型電子
部品に対して高周波伝送路から前記プローブを介して高
周波信号を入力して当該チップ型電子部品の高周波特性
を試験する高周波特性試験装置において、次の構成を採
用している。

【００１５】すなわち、請求項１記載の発明に係るチッ
プ型電子部品の高周波特性試験装置は、ステージ上に載
置されたチップ型電子部品に隣接する位置には、前記プ
ローブがチップ型電子部品と共に接触されるインピーダ
ンス整合素子が配置されていることを特徴としている。

【００１６】請求項２記載の発明に係るチップ型電子部
品の高周波特性試験装置は、請求項１記載の発明の構成
において、前記インピーダンス整合素子は、チップ状の
絶縁基板を有し、この絶縁基板上にインピーダンス整合
用の抵抗電極が形成されていることを特徴としている。

【００１７】請求項３記載の発明に係るチップ型電子部
品の高周波特性試験装置は、請求項１または請求項２に
記載の発明の構成において、前記インピーダンス整合素
子に隣接して前記チップ型電子部品との間に介在される
断熱材が配置されていることを特徴としている。

【００１８】請求項４記載の発明に係るチップ型電子部
品の高周波特性試験装置は、請求項１ないし請求項３の
いずれか１項に記載の発明の構成において、前記ステー
ジには、当該ステージの温度を制御する温度制御手段が
設けられていることを特徴としている。

【００１９】

【発明の実施の形態】実施の形態１．図１は本発明の実
施の形態１に係る高周波特性試験装置の要部の構成を示
す断面図、図２は図１に示す部分の等価回路図であり、
図４および図５に示した従来技術と対応する構成部分に
は同一の符号を付す。

【００２０】図１および図２において、２はステージ、
３はプローブである。ステージ２は金属等の導電性のも
ので、このステージ２上には、ＤＵＴ１が載置される位
置に隣接してインピーダンス整合素子１４が配置される
とともに、このインピーダンス整合素子１４に隣接して
ＤＵＴ１との間に介在されるセラミック等でできた断熱
材１５が配置されている。なお、インピーダンス整合素
子１４と断熱材１５とはたとえば導電性接着剤などを用
いてステージ２上に固定されている。

【００２１】また、ステージ２の下側には、当該ステー
ジ２の温度を制御するペルチェ素子等を備えた温度制御
手段１６が基台１７に支持されて設けられている。

【００２２】上記のインピーダンス整合素子１４は、セ
ラミックスなどでできたチップ状の絶縁基板１４ｂを有
し、この絶縁基板１４ｂの表面側と裏面側にはインピー
ダンス整合用の抵抗電極１４ｍ，１４ｎが形成され、両
抵抗電極１４ｍ，１４ｎ間が導線で接続されている。そ
して、ＤＵＴ１の内部抵抗１０とインピーダンス整合素
子１４の各抵抗電極１４ｍ，１４ｎの抵抗値の合計がプ
ローブ３に連なる高周波伝送路のインピーダンスに一致
するように、抵抗電極１４ｍ，１４ｎの抵抗値が設定さ
れている。たとえば高周波伝送路の特性インピーダンス
が５０Ω、ＤＵＴ１の特性インピーダンスが５Ωとすれ
ば、両抵抗電極１４ｍ，１４ｎの各抵抗値の合計は４５
Ωに設定されている。

【００２３】なお、上下の抵抗電極１４ｍ，１４ｎ間を
導線１８で接続する代わりに、絶縁基板１４ｂにスルー
ホールを形成することにより上下の抵抗電極１４ｍ，１
４ｎ間を接続することも可能である。

【００２４】一方、プローブ３には一対の信号ピン４と
接地ピン５とが設けられ、信号ピン４は導線６を介して
中心導体７に接続され、また、接地ピン５は導線１９を
介して外部導体９に接続されている。そして、各中心導
体７と外部導線９とは、同軸ケーブルなどの高周波伝送
路を介して信号発生器（いずれも図示省略）に接続され
ている。

【００２５】上記構成において、ＤＵＴ１の高周波特性
を試験する際には、ＤＵＴ１をステージ２上にインピー
ダンス整合素子１４に隣接させた状態で配置する。その
際、インピーダンス整合素子１４との間に断熱材１５が
介在されるようにする。

【００２６】次に、プローブ３を下降して信号ピン４を
ＤＵＴ１の表面側の入力電極１ｉに接触させ、また、接
地ピン５をインピーダンス整合素子１４の表面側の抵抗
電極１４ｍに接触させる。そして、図外の信号発生器か
ら高周波伝送路を経由してプローブ３の中心導体７、導
線６、および信号ピン４を介してＤＵＴ１に高周波電力
を供給する。

【００２７】このとき、電流は、ＤＵＴ１の表面側の入
力電極１ｉから半導体基板１ｂを通って裏面側の接地電
極１ｇに流れ、さらにステージ２、インピーダンス整合
素子１４の裏面側の抵抗電極１４ｎ、導線１８、表面側
の抵抗電極１４ｍ、接地ピン５、および導線１９を介し
て外部導体９に導かれる。その際、ＤＵＴ１がたとえば
半導体レーザのようなものではＤＵＴ１が発光するの
で、その光を図示しない測定器で受光して周波数特性を
測定する。

【００２８】このような試験を行う場合、ＤＵＴ１とイ
ンピーダンス整合素子１４の抵抗値の合計がプローブ３
に連なる高周波伝送路のインピーダンスに一致するよう
に予め設定されているので、高周波伝送路とのインピー
ダンス整合がとれていることになる。しかも、インピー
ダンス整合素子１４はＤＵＴ１に近接して配置されてい
るため、ＤＵＴ１との伝送距離が非常に短くなり、高周
波信号の伝送特性が向上する。

【００２９】また、ＤＵＴ１への通電に伴ってインピー
ダンス整合素子１４は発熱するが、その場合、インピー
ダンス整合素子１４は、チップ状の絶縁基板１４ｂ上に
抵抗電極１４ｍ，１４ｎが形成されているので、抵抗電
極１４ｍ，１４ｎの発熱が絶縁基板１４ｂを介して外部
に放熱し易くなり、インピーダンス整合素子１４の温度
上昇そのものが軽減される。

【００３０】さらに、インピーダンス整合素子１４が配
置されるステージ２は熱容量が大きくて放熱性も高いた
め、試験時にインピーダンス整合素子１４が発熱しても
ＤＵＴ１の温度変化が少なくなる。さらに、インピーダ
ンス整合素子１４とＤＵＴ１との間には断熱材１５が介
在されているので、インピーダンス整合素子１４の熱が
ＤＵＴ１に伝達し難くなる。

【００３１】これに加えて、ステージ１６には温度制御
手段１６が設けられているので、インピーダンス整合素
子１４の発熱によるステージ２およびＤＵＴ１の温度変
化が抑制される。したがって、プローブ３に流す電流量
に影響されることなくＤＵＴ１の温度変化を少なくする
ことができるため、ＤＵＴ１の高周波特性をさらに一層
正確に測定することが可能になる。

【００３２】さらにまた、この実施の形態１では、従来
のようにプローブ３内に発熱するマッチング抵抗８（図
４参照）を設ける必要がなくなるため、プローブ３の先
端の各導線６，１９を接続する半田が溶けるなどの不具
合がなくなり、プローブ３の寿命が向上する。しかも、
５０Ωの特性インピーダンスを有する市販のプローブ３
を改造することなくそのまま使用することができるた
め、安価に実施することができる。

【００３３】実施の形態２.図３は本発明の実施の形態
２に係る高周波特性試験装置の要部の構成を示す断面図
であり、図１に示した実施の形態１と対応する構成部分
には同一の符号を付す。

【００３４】上記の実施の形態１では、ＤＵＴ１がたと
えば半導体レーザのように半導体基板１ｂの表面と裏面
とに入力電極１ｉと接地電極１ｇとが形成されている場
合であるが、この実施の形態２では、ＤＵＴ１が半導体
集積回路のように半導体基板１ｂの表面側に入力電極１
ｉと出力電極１ｏとが形成され、裏面側に接地電極１ｇ
が形成されていて、このＤＵＴ１の高周波信号の入出力
特性を試験する場合に適用されるものである。

【００３５】すなわち、この実施の形態２では、ステー
ジ２上にＤＵＴ１を挟むようにして一対のインピーダン
ス整合用素子１４，１４が配置されるとともに、信号入
力用と信号出力用の２つのプローブ３ｉｎ，３ｏｕｔを
備えている。

【００３６】この構成において、ＤＵＴ１の高周波特性
を試験する際には、ＤＵＴ１をステージ２上に配置す
る。その際、ＤＵＴ１の裏面側の接地電極１ｇをステー
ジ２に接触させるとともに、ＤＵＴ１の両側に断熱材１
５を介してインピーダンス整合素子１４が位置するよう
にする。

【００３７】この状態で、各プローブ３ｉｎ，３ｏｕｔ
を下降して信号入力用のプローブ３ｉｎの信号ピン４を
ＤＵＴ１の入力電極１ｉに接触させ、また、信号出力用
のプローブ３ｏｕｔの信号ピン４をＤＵＴ１の出力電極
１ｏに接触させる。また、各々のプローブ３ｉｎ，３ｏ
ｕｔの接地ピン５をインピーダンス整合素子１４の表面
側の抵抗電極１４ｍに接触させる。

【００３８】そして、図外の信号発生器から高周波伝送
路を経由して信号入力用のプローブ３ｉｎの中心導体
７、導線６、および信号ピン４を介してＤＵＴ１の入力
電極１ｉから高周波信号を入力し、これに応じてＤＵＴ
１の出力電極１ｏから取り出される高周波信号を信号出
力用のプローブ３ｏｕｔの信号ピン４、導線６、中心導
体７、および高周波伝送路を介して図外の測定器で測定
する。

【００３９】その場合、信号入力用のプローブ３ｉｎに
連なる高周波伝送路については一方（左側）のインピー
ダンス整合素子１４により、信号出力用のプローブ３ｏ
ｕｔに連なる高周波伝送路については他方（右側）のイ
ンピーダンス整合素子１４によりそれぞれインピーダン
ス整合がとれており、しかも、各々のインピーダンス整
合素子１４，１４は共にＤＵＴ１に隣接して配置されて
いるため、高周波信号の伝送特性が向上する。その他の
構成および作用効果については実施の形態１の場合と同
様であるから、ここでは詳しい説明は省略する。

【００４０】なお、上記の実施の形態１，２では、イン
ピーダンス整合素子１４として、絶縁基板１４ｂにイン
ピーダンス整合用の抵抗電極１４ｍ，１４ｂを形成した
ものについて説明したが、このような抵抗電極１４ｍ，
１４ｎを形成した構成に限定されるものではなく、コイ
ル電極やコンデンサ電極などインピーダンス整合をとる
ことが可能な電極を形成すれば所期の効果を奏すること
が可能である。また、本発明は上記の実施の形態１，２
で示した構成に限定されるものではなく、本発明の趣旨
を逸脱しない範囲で適宜に変更して実施することができ
る。

【００４１】

【発明の効果】本発明のチップ型電子部品の高周波特性
試験装置は、次の効果を奏する。

【００４２】（１） 請求項１記載の発明によれば、ス
テージ上のＤＵＴに隣接してインピーダンス整合素子を
配置した構成としたので、従来のようにプローブ内に発
熱するマッチング抵抗を設ける必要がなくなる。このた
め、プローブの先端が高温になってマッチング抵抗や導
線を接続する半田が溶けるなどの不具合がなくなり、プ
ローブの寿命が向上する。しかも、５０Ωの特性インピ
ーダンスを有する市販のプローブを改造することなくそ
のまま使用することができるため、安価に実施すること
ができる。

【００４３】また、インピーダンス整合素子が配置され
るステージは熱容量が大きくて放熱性も高いため、試験
時にインピーダンス整合素子が発熱してもＤＵＴの温度
変化が少なくなる。しかも、インピーダンス整合素子は
ＤＵＴに隣接して配置されているため、ＤＵＴとの伝送
距離が非常に短くなり、高周波信号の伝送特性が向上す
る。このため、ＤＵＴの高周波特性を正確に測定するこ
とができ、その結果、チップ型電子部品の品質が向上す
る。

【００４４】（２） 請求項２記載の発明によれば、請
求項１記載の発明の効果に加えて、抵抗素子はチップ状
の絶縁基板上にインピーダンス整合用の抵抗電極が形成
されているので、抵抗電極の発熱が絶縁基板を介して外
部に放熱し易くなり、抵抗素子の温度上昇そのものが軽
減される。したがって、ＤＵＴの温度変化を抑える上で
一層有効となる。

【００４５】（３） 請求項３記載の発明によれば、請
求項１または請求項２に記載の発明の効果に加えて、抵
抗素子とＤＵＴとの間には断熱材が介在されるため、抵
抗素子の発熱がＤＵＴに伝達し難くなり、ＤＵＴの温度
変化を一層有効に低減することができる。

【００４６】（４） 請求項４記載の発明によれば、請
求項１ないし請求項３のいずれか１項に記載の発明の効
果に加えて、ステージには温度制御手段が設けられてい
るので、抵抗素子の発熱によるステージの温度変化が抑
制され、したがって、プローブに流す電流量に影響され
ることなくＤＵＴの温度変化を少なくすることができ
る。このため、ＤＵＴの高周波特性をさらに一層正確に
測定することが可能になる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１に係る高周波特性試験
装置の要部の構成を示す断面図である。

【図２】 図１に示す部分の等価回路図である。

【図３】 本発明の実施の形態２に係る高周波特性試験
装置の要部の構成を示す断面図である。

【図４】 従来の高周波特性試験装置の要部の構成を示
す断面図である。

【図５】 図４に示す部分の等価回路図である。

【符号の説明】

１ チップ型電子部品（ＤＵＴ）、２ ステージ、３，
３ｉｎ，３ｏｕｔ プローブ、４ 信号ピン、５ 接地
ピン、１４ インピーダンス整合素子、１４ｂ絶縁基
板、１４ｍ，１４ｎ 抵抗電極、１５ 断熱材、１６
温度制御手段。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G003 AA07 AB00 AD01 AG03 AG05 AH05 AH07 2G011 AA12 AC32 AE22 AF06 2G132 AF01 AL18 AL21

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ステージ上に載置されたチップ型電子部
   品にプローブを接触するとともに、このチップ型電子部
   品に対して高周波伝送路から前記プローブを介して高周
   波信号を入力して当該チップ型電子部品の高周波特性を
   試験するチップ型電子部品の試験装置において、 前記ステージ上のチップ型電子部品に隣接する位置に
   は、前記プローブがチップ型電子部品と共に接触される
   インピーダンス整合素子が配置されていることを特徴と
   するチップ型電子部品の試験装置。
2. 【請求項２】 前記インピーダンス整合素子は、チップ
   状の絶縁基板を有し、この絶縁基板上にインピーダンス
   整合用の抵抗電極が形成されていることを特徴とする請
   求項１記載のチップ型電子部品の高周波特性試験装置。
3. 【請求項３】 前記インピーダンス整合素子に隣接して
   前記チップ型電子部品との間に介在される断熱材が配置
   されていることを特徴とする請求項１または請求項２に
   記載のチップ型電子部品の高周波特性試験装置。
4. 【請求項４】 前記ステージには、当該ステージの温度
   を制御する温度制御手段が設けられていることを特徴と
   する請求項１ないし請求項３のいずれか１項に記載のチ
   ップ型電子部品の高周波特性試験装置。