JP2003324666A - データ伝送回路及び放送受信装置 - Google Patents
データ伝送回路及び放送受信装置Info
- Publication number
- JP2003324666A JP2003324666A JP2002132428A JP2002132428A JP2003324666A JP 2003324666 A JP2003324666 A JP 2003324666A JP 2002132428 A JP2002132428 A JP 2002132428A JP 2002132428 A JP2002132428 A JP 2002132428A JP 2003324666 A JP2003324666 A JP 2003324666A
- Authority
- JP
- Japan
- Prior art keywords
- sub cpu
- main cpu
- power
- power supply
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
- Television Receiver Circuits (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Communication Control (AREA)
Abstract
るデータ伝送回路を提供する。 【構成】 第1の電源回路11にサブCPU8が接続さ
れ、このサブCPU8によって第2の電源回路12のオ
ン/オフが制御され、この第2の電源回路12に接続さ
れたメインCPU3と前記サブCPU8との間でデータ
伝送を行う。サブCPU8は第1の電源回路11の瞬停
判定と前記メインCPU3からのパワーオン通知とに基
づいて第2の電源回路12側での瞬停判定を行い、瞬停
の場合にはサブCPU8はメインCPU3におけるパワ
ーオンの理由が瞬停であることをメインCPU3に通知
する。
Description
えた放送受信装置に関する。
受信する放送受信装置は、専用のアンテナや地上波用ア
ンテナを通して受け取った複数の放送波のなかから任意
の放送波をディジタルチューナによって選択し、この選
択した放送波に含まれる複数のチャンネルのなかから任
意のチャンネル(トランスポートストリーム)をデマル
チプレクス処理によって選択し、この選択したチャンネ
ルのディジタル信号を取り出し、これをデコードするこ
とによって映像・音声信号を出力する。
を受信するディジタルチューナと共に、従来からのアナ
ログ放送を受信するアナログチューナも備えたディジタ
ル・アナログ対応の放送受信装置を構成することができ
る。
送受信装置では、サブCPUへの給電を行う第1の電源
回路及びメインCPUを含む他の回路への給電を行う第
2の電源回路を備え、スタンバイ時には第2の電源回路
による各回路への給電は行わずにサブCPUがパワーオ
ンキーの入力監視を行い、このパワーオンキーの入力を
サブCPUが検出すると、前記第2の電源回路オン及び
メインCPUの起動を行い、その後(パワーオン後)に
はメインCPUによってサブCPUを含む各種回路が制
御され、この制御の下でサブCPUはアナログ放送受信
部の制御を行うようにしたものがある。
け仕様とされる場合、通常のパワーオン時には或る指定
のチャンネル(イニシャルチャンネル)を映し出すよう
に設定されるが、瞬停が生じたために今見ていたチャン
ネルが前記イニシャルチャンネルに変わってしまうので
は不都合である。すなわち、瞬停の場合には、いわゆる
ラストチャンネルが映し出されるべきであり、通常のパ
ワーオン時にはイニシャルチャンネルが映し出されなけ
ればならない。
CPUがそれぞれ瞬停の判定機能を持っていれば、第1
の電源回路に接続されているサブCPUは、第1の電源
回路に対して、その立ち上がりが通常のパワーオンによ
るものなのか、あるいは瞬停によるものなのかが分かる
し、第2の電源回路に接続されているメインCPUは、
第2の電源回路に対して、その立ち上がりが通常のパワ
ーオンによるものなのか、あるいは瞬停によるものなの
かが分かる。しかしながら、この場合でもサブCPU
は、第2の電源回路に瞬停があったかどうかは分からな
い。また、サブCPUが第2の電源回路のオン/オフを
制御する場合は、瞬停があると、第1の電源回路が立ち
上がって、サブCPUが瞬停と判定してから第2の電源
回路をオンするため、第2の電源回路がオンしてからメ
インCPUが瞬停かどうかを判定する迄に時間が経ち、
第2の電源回路側では瞬停を判定できずに通常のパワー
オンと判定することがある。すなわち、2つのCPUで
それぞれ瞬停を判定すると、一方は瞬停で他方は正常パ
ワーオンと判定してしまうことがある。
る不具合発生を防止することができるデータ伝送回路及
び放送受信装置を提供することを目的とする。
路は、上記の課題を解決するために、第1の電源回路に
サブCPUが接続され、このサブCPUによって第2の
電源回路のオン/オフが制御され、この第2の電源回路
に接続されたメインCPUと前記サブCPUとの間でデ
ータ伝送を行うデータ伝送回路であって、第1の電源回
路の瞬停を判定する手段を有し、瞬停の場合にはサブC
PUはメインCPUにおけるパワーオンの理由が瞬停で
あることをメインCPUに通知するように構成されたこ
とを特徴とする。
/オフを制御するサブCPUは第1の電源回路から給電
を受けており、第1の電源回路で瞬停が生じると第2の
電源回路でも瞬停が生じることになるが、瞬停の場合に
はサブCPUはメインCPUにおけるパワーオンの理由
が瞬停であることをメインCPUに通知するので、メイ
ンCPUにおいて通常のパワーオン時用の処理を行って
しまう事態を回避することができ、瞬停による不具合発
生が防止される。
CPUからのパワーオン通知とに基づいて第2の電源回
路側での瞬停を判定し、瞬停の場合にはサブCPUはメ
インCPUにおけるパワーオンの理由が瞬停であること
をメインCPUに通知するように構成されているのがよ
い。かかる構成であれば、第2の電源回路側でのみ瞬停
が生じたことをサブCPU側で知得し、サブCPUはメ
インCPUにおけるパワーオンの理由が瞬停であること
をメインCPUに通知するので、メインCPUにおいて
通常のパワーオン時に行う処理を行ってしまう事態が回
避され、瞬停による不具合発生が防止される。
たデータ伝送回路を備え、メインCPUは瞬停通知を受
けた場合にはラストチャンネル受信処理を実行し、通常
パワーオンを示す通知を受けた場合にはイニシャルチャ
ンネル受信処理を実行するように構成されたことを特徴
とする。また、かかる放送受信装置において、アナログ
放送波を受信するアナログ放送受信部と、ディジタル放
送波を受信するディジタル放送受信部とを備え、サブC
PUはユーザ操作による指令信号のメインCPUへの伝
送と前記アナログ放送受信部の制御とメインCPUを含
む他の回路への給電を行う電源回路のオン/オフ制御と
を行い、メインCPUは少なくとも前記ディジタル放送
受信部の制御を行うように構成されていてもよい。
及び図2に基づいて説明する。図1は地上波ディジタル
放送及び地上波アナログ放送の両方を視聴できるこの実
施形態の放送受信装置30を示したブロック図である。
の方向に向けて配置されており、地上波放送局から送ら
れてくる地上放送波を受信する。
ータを含む高周波ディジタル変調信号のうちから特定周
波数の信号を取り出す。また、ディジタルモジュール2
は、逆インタリーブ回路、誤り訂正回路などを備えるこ
とにより、選択したディジタル変調信号を復調してトラ
ンスポートストリームを出力する。また、ディジタルモ
ジュール2のデマルチプレクサは、前記トランスポート
ストリームを、MPEG2(Moving Pictu
re Experts Group2)のビデオストリ
ーム、オーディオストリーム、およびPSI/SI(P
rogramSpecific Informatio
n/Service Information)に分離
復号する。デマルチプレクサは、ビデオストリームとオ
ーディオストリームをデコーダに供給し、PSI/SI
に含まれるサービス情報(番組名、番組詳細等)をメイ
ンCPU3に供給する。デコーダは、ビデオストリーム
のデコードを行うビデオデコーダ、及びオーディオスト
リームのデコードを行うオーディオデコーダを備える。
ビデオデコーダは、入力された可変長符号を復号して量
子化係数や動きベクトルを求め、逆DCT変換や動きベ
クトルに基づく動き補償制御等を行う。オーディオデコ
ーダは、入力された符号化信号を復号して音声データを
生成する。デコードにより生成された映像信号(コンポ
ジット信号、Y/C信号、コンポーネント信号等)は信
号切替スイッチ4に供給される。ディジタルモジュール
2のOSD(オンスクリーンディスプレイ)回路は、メ
インCPU3から出力指示された文字情報に基づくビッ
トマップデータを受信映像データに組み込む回路であ
り、このOSD回路により、サービス情報に基づくEP
G(Electronic Program Guid
e)画面表示が実現される他、メニュー画面や操作ガイ
ド画面などの表示も行えることになる。
ール2から出力される映像/音声信号と、アナログモジ
ュール6から出力される映像/音声信号とを受け取り、
メインCPU3の切替指示に従って、いずれか一方の信
号をモニタ5に出力する。
したチャンネルに対応する周波数の信号を選択する選局
処理、及び選択した周波数の信号を復調する処理等を行
ってアナログ映像信号(コンポジット信号、Y/C信
号、コンポーネント信号等)及びアナログ音声信号を生
成する。
2に対する選局指令や有局チャンネルサーチ等の制御、
メモリ(EEPROM等)7への有局チャンネル情報や
OSD表示用データの書込/読出の制御、デマルチプレ
クサに対する制御、デコーダに対する制御、OSD回路
に対する制御、信号切替スイッチ4に対する切換指令、
後述するサブCPU8との間での通信などを行うように
なっている。
0に指令を送出するための送信機である。このリモコン
送信機9に設けられた図示しないキーを操作すると、そ
のキーに対応した指令を意味する信号光(リモコン信
号)が図示しない発光部から送出される。図示しないリ
モコン受光器は、前記信号光を受光し、これを電気信号
に変換してサブCPU8に与える。
よるリモートコントロール信号や図示しない本体操作部
のキー操作による信号を入力してメインCPU3に通知
する処理や、アナログモジュール6に対する制御を行
う。
力供給を受ける。メインCPU3などの他の回路は、第
2の電源回路12から電力供給を受ける。第1の電源回
路11は受信装置30のプラグ(図示せず)が商用電源
のコンセントに挿入されるとサブCPU8への電力供給
を開始し、これによって受信装置30はスタンバイ状態
になる。このスタンバイ状態では、サブCPU8はリモ
コン送信機9等のパワーキーが押されるのを待つ。そし
て、このスタンバイ状態でパワーキーが押されたとき、
サブCPU8は第2の電源回路12に対して電源オンの
操作(指令)を行う。第2の電源回路12は、これに接
続されている各回路に電力を供給し、受信装置30はパ
ワーオン状態(テレビON状態)になる。このとき、メ
インCPU3も第2の電源回路12から電力供給を受け
ることになる。そして、サブCPU8はメインCPU3
に対して、パワーオンしたことを知らせるため、メイン
CPUのリセットを解除する。
本体キーの入力操作を監視し、入力操作が行われたとき
には、その情報をメインCPU3に伝送する。そして、
この情報(内容)がディジタル放送に関するものなら
ば、メインCPU3自身において処理し、その情報(内
容)がアナログ放送に関するものであれば、メインCP
U3がサブCPU8に対して、アナログ放送選局などの
指示を伝送する。また、チャンネル情報のメモリ保存
や、アナログ放送を映すのかディジタル放送を映すのか
の判断やOSD表示等はメインCPU3が行う。
送経路は、シリアルクロックとシリアルI/Oラインの
2本の通信ラインでもよいし、シリアルクロックライン
とシリアルI/Oラインが2本の計3本の通信ラインで
もよく、具体的構成は問わないものである。
ル向け仕様とされ、パワーオン時には或る指定のチャン
ネル(イニシャルチャンネル)を映し出すように設定さ
れ、瞬停の場合には、いわゆるラストチャンネルが映し
出すように構成されている。サブCPU8(第1の電源
回路11)側では、それ自身の瞬停を判定する手段を備
えており、メインCPU3(第2の電源回路12)側で
は、それ自身の瞬停を判定する手段は備えず、後述する
手法によってサブCPU8側で第2の電源回路側で瞬停
が生じたか否かを判断する。サブCPU8(第1の電源
回路11)側で備える瞬停判定手段としては、一般的な
瞬停検出回路を用いることとしてもよいし、或いは追加
の周辺回路なしで実現するならば、実用新案登録第2,
545,767号に示された構成等を用いることができ
る。
送信機9のキーや本体キーの入力を待ち、パワーキーが
押されたときには第2の電源回路12をオンする。これ
により、メインCPU3は動作を開始し、サブCPU8
にパワーオンしたことを通知し、この通知に対応してサ
ブCPU8はパワーオンした理由をメインCPU3に知
らせる。このように瞬停かどうかの判定はサブCPU8
側で行い、メインCPU3は瞬停かどうかの判定を行わ
なくて、パワーオンしたことを通知するだけでよい。
第1の電源回路11がオンすると、第1の電源回路11
から電圧の供給を受けたサブCPU8は、このオンが瞬
停によるものであるかどうかを判断する(ステップS
1)。サブCPU8が瞬停であると判断した場合にはス
テップS4に進む。一方、サブCPU8が通常のオンに
よるものであると判断した場合には、受信装置30はス
タンバイ状態となり(ステップS2)、サブCPU8は
リモコン送信機9や本体キーのパワーキーが押下された
かどうかを判断する(ステップS3)。サブCPU8は
パワーキーが押下されるまでスタンバイ状態を維持し、
パワーキーが押された場合には第2の電源回路12に対
しオン操作を行う(ステップS4)。オン操作された第
2の電源回路12によってメインCPU3などの各回路
に電力が供給される。
えていたリセット状態を解除する(ステップS5)。こ
のリセット解除が行われると、メインCPU3はサブC
PU8にパワーオンしたことを通知する(ステップS
6)。そして、サブCPU8はメインCPU3に対して
パワーオンした理由を通知する(ステップS7)。
た場合にはサブCPU8が瞬停になるのでサブCPU8
に制御される第2の電源回路12も瞬停となる。勿論、
第1の電源回路11と第2の電源回路12とが共に同時
的に瞬停となる場合もある。一方、第2の電源回路12
だけに瞬停が起こることがある(ステップS11,S1
2)。この場合、第1の電源回路11及びサブCPU8
は瞬停せずに正常に動作していたわけであり、サブCP
U8は前述したリセット解除の処理を行ったときのメイ
ンCPU3からのパワーオン通知と、このようなリセッ
ト解除の処理を行っていないのにメインCPU3から受
け取るパワーオン通知とを区別することができる。瞬停
による第2の電源回路12のオン(ステップS12)の
後にメインCPU3はサブCPU8にパワーオンしたこ
とを通知してくるため(ステップS12を経たステップ
S6)、この通知によりサブCPU8は第2の電源回路
12で瞬停が生じたことを判断できる。この場合におけ
るメインCPU3へのパワーオンの理由通知(ステップ
S7)は、瞬停となる。勿論、ステップS1でYESと
判定された場合も、メインCPU3へのパワーオンの理
由通知(ステップS7)は、瞬停となる。
ワーオンが瞬停によるものであるのかどうかを知り(ス
テップS8)、瞬停である場合にはラストCHを選択す
る処理を行い(ステップS9)、パワーオンが通常のパ
ワーオンによるものである場合には(ステップS8でN
O)、メインCPUはイニシャルCHを選択する処理を
行う(ステップS10)。なお、ステップS9及びステ
ップS10において、ラストCH又はイニシャルCHが
ディジタル放送であるならばメインCPU3が選局処理
を行い、サブCPU8にディジタル放送受信中であるこ
とを通知する。アナログ放送である場合には、メインC
PU3はサブCPU8に対して選局指示を送出すること
になる。
はメインCPU3におけるパワーオンの理由が瞬停であ
ることをメインCPU3に通知するので、メインCPU
3において通常のパワーオン時用の処理を行ってしまう
事態を回避することができ、瞬停による不具合発生が防
止されることになる。なお、上述した例では、瞬停等に
起因するチャンネル選択の不具合を防止できる放送受信
装置を示したが、このような放送受信装置に限らず、他
の装置においてこの発明のデータ伝送回路を利用するこ
とが可能である。
ば、瞬停の場合にはサブCPUはメインCPUにおける
パワーオンの理由が瞬停であることをメインCPUに通
知するので、メインCPUにおいて通常のパワーオン時
用の処理を行ってしまう事態を回避することができ、瞬
停による不具合発生が防止される。
ック図である。
Claims (4)
- 【請求項1】 第1の電源回路にサブCPUが接続さ
れ、このサブCPUによって第2の電源回路のオン/オ
フが制御され、この第2の電源回路に接続されたメイン
CPUと前記サブCPUとの間でデータ伝送を行うデー
タ伝送回路であって、第1の電源回路の瞬停を判定する
手段を有し、瞬停の場合にはサブCPUはメインCPU
におけるパワーオンの理由が瞬停であることをメインC
PUに通知するように構成されたことを特徴とするデー
タ伝送回路。 - 【請求項2】 請求項1に記載のデータ伝送回路におい
て、前記サブCPUは自身の状態と前記メインCPUか
らのパワーオン通知とに基づいて第2の電源回路側での
瞬停を判定し、瞬停の場合にはサブCPUはメインCP
Uにおけるパワーオンの理由が瞬停であることをメイン
CPUに通知するように構成されたことを特徴とするデ
ータ伝送回路。 - 【請求項3】 請求項1又は請求項2に記載のデータ伝
送回路を備える放送受信装置であって、メインCPUは
瞬停通知を受けた場合にはラストチャンネル受信処理を
実行し、通常パワーオンを示す通知を受けた場合にはイ
ニシャルチャンネル受信処理を実行するように構成され
たことを特徴とする放送受信装置。 - 【請求項4】 請求項3に記載の放送受信装置であっ
て、アナログ放送波を受信するアナログ放送受信部と、
ディジタル放送波を受信するディジタル放送受信部とを
備え、サブCPUはユーザ操作による指令信号のメイン
CPUへの伝送と前記アナログ放送受信部の制御とメイ
ンCPUを含む他の回路への給電を行う電源回路のオン
/オフ制御とを行い、メインCPUは少なくとも前記デ
ィジタル放送受信部の制御を行うように構成されたこと
を特徴とする放送受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002132428A JP4082927B2 (ja) | 2002-05-08 | 2002-05-08 | 放送受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002132428A JP4082927B2 (ja) | 2002-05-08 | 2002-05-08 | 放送受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003324666A true JP2003324666A (ja) | 2003-11-14 |
JP4082927B2 JP4082927B2 (ja) | 2008-04-30 |
Family
ID=29544501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002132428A Expired - Fee Related JP4082927B2 (ja) | 2002-05-08 | 2002-05-08 | 放送受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4082927B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8040059B2 (en) | 2003-08-29 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising a conductive barrier body in direct contact with a sealing material |
JP2016207074A (ja) * | 2015-04-27 | 2016-12-08 | シャープ株式会社 | システム起動回路、電気機器およびテレビジョン装置 |
-
2002
- 2002-05-08 JP JP2002132428A patent/JP4082927B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8040059B2 (en) | 2003-08-29 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising a conductive barrier body in direct contact with a sealing material |
JP2016207074A (ja) * | 2015-04-27 | 2016-12-08 | シャープ株式会社 | システム起動回路、電気機器およびテレビジョン装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4082927B2 (ja) | 2008-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100382596C (zh) | 通信系统、通信装置、图像接收系统和通信方法 | |
US6795130B2 (en) | Signal receiving apparatus, remote controller, signal receiving system, and apparatus to be controlled | |
JP4212415B2 (ja) | 放送受信システム | |
JP2000138878A (ja) | 多数チャンネルを同時に受信し、ディスプレ―制御方法を有するデジタル受信器 | |
US7934246B2 (en) | Broadcast receiver | |
JP2004015486A (ja) | 放送受信装置 | |
JP4082927B2 (ja) | 放送受信装置 | |
JP2005229495A (ja) | 浴室テレビ等の制御装置 | |
JP4175830B2 (ja) | データ伝送回路及び放送受信装置 | |
KR101264155B1 (ko) | 다중 대기모드를 갖는 방송수신장치 및 그의 전원 제어 방법 | |
JP4410053B2 (ja) | 放送受信装置 | |
KR20070121316A (ko) | 디지털 방송 수신기에서 대기모드시 소비전력 저감 방법 | |
JP2002142163A (ja) | ディジタルテレビ放送受信機 | |
JP2004221732A (ja) | テレビジョン放送受信装置 | |
JP3530464B2 (ja) | ディジタル・アナログ放送受信装置 | |
JP2005191937A (ja) | 多方式対応受信装置 | |
JP3594535B2 (ja) | デジタルテレビ放送受信機およびデジタルテレビ放送システムにおける視聴者管理センタ | |
JP2009232363A (ja) | テレビジョン受像機および放送送信機 | |
KR20050080845A (ko) | 다기능 셋톱박스에서 전원 관리 시스템 및 방법 | |
KR19990086447A (ko) | 위성 방송 수신기의 초기 상태 표시 방법 | |
JP2006033461A (ja) | ディジタル放送受信装置 | |
KR20000028231A (ko) | 복합 위성방송수신기의 채널정보 업데이트 방법 | |
KR20060037175A (ko) | 다채널 방송 수신기 및 그의 절전모드 구현 방법 | |
JP2007081985A (ja) | 緊急警報受信機能付きの電子機器 | |
JP2005286424A (ja) | ディジタル放送受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |