JP2003324117A - 半導体装置製造方法及び半導体装置 - Google Patents
半導体装置製造方法及び半導体装置Info
- Publication number
- JP2003324117A JP2003324117A JP2002129108A JP2002129108A JP2003324117A JP 2003324117 A JP2003324117 A JP 2003324117A JP 2002129108 A JP2002129108 A JP 2002129108A JP 2002129108 A JP2002129108 A JP 2002129108A JP 2003324117 A JP2003324117 A JP 2003324117A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- semiconductor device
- partition wall
- electronic components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
質な半導体装置を生産性よく製造することができる半導
体装置製造方法を提供する。 【解決手段】 予め配線パターンの形成された基板の所
定の位置に複数の電子部品を載置するマウントステップ
と、前記複数の電子部品の間の前記基板上に隔壁を形成
する隔壁形成ステップと、前記隔壁が形成された前記基
板上に樹脂を注入して封止を行う樹脂封止ステップとを
有する半導体装置製造方法を提供する。
Description
装置製造方法及び半導体装置に係り、特に、複数の電子
部品が搭載された基板に樹脂封止を行う半導体装置製造
方法及び半導体装置に関わる。
要請から、電子機器に搭載される半導体装置の高性能化
が望まれている。それに伴い、半導体産業では、1つの
基板に1つの電子部品(例えば、半導体チップ)を搭載
した半導体装置から、1つの基板に複数の電子部品を搭
載した半導体装置(「マルチチップパッケージ」と呼ば
れることもある)に生産をシフトしてきている。
品を接着し、基板に設けられたリードと電子部品の電極
を金線などで電気的に接続した後、型締めされた金型内
に熱硬化性樹脂を圧入して(即ち、トランスファー形成
により)樹脂封止を行って製造する。ここで、基板21
00の外周に対して整列した複数の電子部品2200a
乃至2200cを有する半導体装置2000の樹脂封止
について説明する。図7は、半導体装置2000の樹脂
封止の一例を示す概略平面図である。なお、図7におい
て、便宜上、金型は省略している。
よく示されるように、基板2100の一角2100aに
設けられたゲート2300から樹脂を注入(充填)する
と共に、他の角2100b乃至2100dに設けられた
エアーベント2400b乃至2400dから金型内の空
気を抜きながら行われる。ゲート2300から注入され
た樹脂は、放射線状に広がり、図7に示す矢印Aのよう
に流れる。この時、電子部品2200a乃至2200c
が存在しない(即ち、金型空間が大きい)箇所は樹脂が
早く回り込み、一方、電子部品2200a乃至2200
cが存在する(即ち、金型空間が狭い)箇所は樹脂の注
入が遅れ、早く回り込んだ樹脂との間のエアが逃げ場を
失い、例えば、領域Xに未充填やボイドを発生して半導
体装置の品質の低下をもたらしていた。そして、著しく
品質の低下した半導体装置は廃棄しなければならず、生
産性(例えば、歩留まりやコスト増加など)の悪化を招
いていた。
ンバー」と呼ばれることもある)3300に収容した樹
脂をランナー3400を通して一括基板3100に設け
られたゲート3500から注入(充填)して樹脂封止を
行った後、切断線L(図中破線)に沿って一括基板31
00を切断して1つの基板3100aに1つの電子部品
3200を搭載した半導体装置3000を得る場合にお
いても、上述したように、領域Yにエアの巻き込みを生
じ、未充填やボイドを発生させてしまう。ここで、図8
は、樹脂封止を行った一括基板3100から半導体装置
の個片を得る場合の一例を示す概略平面図である。
ボイドの発生を抑制する半導体装置が、例えば、公開特
許平成6年244309号公報、公開特許平成7年13
5277号公報に提案されている。
4309号公報において提案されている半導体装置によ
れば、基板に搭載される電子部品を樹脂の流れやすい配
置にすることで樹脂の流れを調節している。しかしなが
ら、基板上の電子部品の配置位置を変更するためには基
板の配線パターンも変更する必要があり、基板の設計段
階から考慮しなければならず非常に面倒である。また、
図7及び図8に示したように、基板上の電子部品の配置
位置が制約されており、思い通りに電子部品を配置する
ことができない場合もある。
報において提案されている半導体装置によれば、基板に
透孔を設けることで樹脂の流れを調節しているが、公開
特許平成6年244309号公報と同様に、基板の配線
パターンを避けて透孔を配置する必要があり、基板の設
計段階から考慮しなければならず非常に面倒である。ま
た、基板に透孔を設けるために、基板の片面(即ち、電
子部品を搭載する面)のみを樹脂封止することができな
い。
ような従来の課題を解決する新規且つ有用な半導体装置
製造方法及び半導体装置を提供することを概括的な目的
とする。
未充填やボイドを低減し、高品質な半導体装置を生産性
よく製造することができる半導体装置製造方法を提供す
ることを例示的目的とする。
面としての半導体装置製造方法は、予め配線パターンの
形成された基板の所定の位置に複数の電子部品を載置す
るマウントステップと、前記複数の電子部品の間の前記
基板上に隔壁を形成する隔壁形成ステップと、前記隔壁
が形成された前記基板上に樹脂を注入して封止を行う樹
脂封止ステップとを有する。かかる製造方法によれば、
隔壁により樹脂封止の際の樹脂の流れを均一にすること
ができるので、電子部品周辺における樹脂流速の違いか
ら生じるエアの巻き込みを低減し、未充填やボイドの発
生を防止することができる。なお、隔壁形成ステップ
は、樹脂封止ステップに先駆けて行えばよく、例えば、
マウントステップや、電子部品と基板の配線パターンを
電気的に接続するボンディングステップより前に行って
もよい。
は、配線パターンの形成された基板と、前記基板上に載
置され、前記配線パターンと電気的に接続される複数の
電子部品と、前記複数の電子部品の間に形成され、当該
複数の電子部品を封止する樹脂の流れを変更する隔壁と
を有する。かかる半導体装置によれば、適当に隔壁を形
成することによって樹脂の流れを均一にすることがで
き、上述の製造方法の作用と同様の作用を奏する。前記
隔壁は、柔軟性のある絶縁物から形成される。これによ
り、耐熱性の熱可塑性の材料を用いることができる。前
記隔壁は、前記封止樹脂から形成される。これにより、
隔壁を樹脂封止の一部に含めることができる。
付図面を参照して説明される好ましい実施例において明
らかにされるであろう。
の例示的一態様である半導体装置製造方法及び半導体装
置について説明する。但し、本発明はこれらの実施例に
限定するものではなく、本発明の目的が達成される範囲
において、各構成要素が代替的に置換されてもよい。
100の概略構成図であって、図1(a)は、半導体装
置100の概略平面図、図1(b)は、図1(a)に示
す半導体装置100のA−A断面図である。半導体装置
100は、例えば、コンピューター、オーディオ機器、
通信機器などの電子機器、自動車や電車の制御機器な
ど、あらゆるエレクトロ機器に組み込まれる。半導体装
置100は、図1によく示されるように、基板110
と、電子部品120(電子部品120は、電子部品12
0a乃至120cを総括するものとする)と、隔壁13
0とを有する。
CB:Print CircuitBoard)で、所
定の位置110a乃至110cに電子部品120を載置
して、電子部品120間の配線を行う。但し、所定の位
置110a乃至110cは、後述する隔壁130によ
り、基板110上に任意に設定することができる。な
お、本実施形態において、基板110は、3つの電子部
品120a乃至cを図7に示した半導体装置2000の
基板2100が搭載する電子部品2200a乃至220
0cと同一位置に載置しているが、その配置や数を限定
するものではない。
の絶縁板(例えば、ベークライト、エポキシ樹脂など)
に配線パターンが形成された(即ち、配線が張り付けら
れた)構造を有する。配線パターンは、電子部品120
を電気的に接続し、一般には、エッチングによって、厚
さ30μm乃至40μm程度の鉄系又は銅系の合金で形
成される。
置110a乃至110cに載置され、基板110の配線
パターンと電気的に接続される。電子部品120は、半
導体チップ(LSIやVLSIなど)、抵抗器、コンデ
ンサ、トランジスタ等を含む。電子部品120の基板1
10(所定の位置110a乃至110c)への載置
(「マウント」と呼ばれる)は、例えば、導電性エポキ
シ樹脂による接着や半田付けによって行われ、電子部品
120と基板110の配線パターンとの電気的な接続
(「ボンディング」と呼ばれる)は、例えば、30μm
程度の金線などによって行われる。
され、電子部品120を封止する樹脂の流れを変更す
る。隔壁130は、図1(b)に示すように、上型51
0と下型520によって型締めされた金型500内に熱
硬化性樹脂を圧入して(即ち、トランスファー形成によ
り)樹脂封止を行う際に、圧入した熱硬化性樹脂の流れ
を調節して基板110上を放射線状に広がらせる。
0cが存在しない(即ち、金型500空間が大きい)箇
所に樹脂が早く回りこむことを防止するように樹脂の流
れを変更する箇所に配置する。即ち、隔壁130は、電
子部品120a乃至120cが存在しない箇所における
樹脂の流れと電子部品120a乃至120cが存在する
(即ち、金型500空間が小さい)箇所における樹脂の
流れを均一にして、樹脂が基板110上を放射状に広が
るように配置する。
に、略四角柱(即ち、板状)の形状を有する。但し、図
2に示す隔壁130の形状は、例示的であり、上述した
機能を有するならばどのような形状であってもかまわな
い。ここで、図2は、図1に示す隔壁130の概略斜視
図である。図2を参照するに、隔壁130は、樹脂の流
れを変更するため、且つ、樹脂の流圧に耐える十分な強
度を有するように、縦径a及び横径bを設定する。従っ
て、隔壁130の縦径a及び横径bは、基板110上に
載置される電子部品130の載置位置や大きさに基づい
て設定される。しかし、隔壁130の縦径a及び横径b
を大きく設定してしまうと、電子部品120と同様に、
隔壁130の周りにエアの巻き込みを生じてしまうので
好ましくない。隔壁130の高さcは、電子部品120
と同じ高さに設定することが好ましい。なお、隔壁13
0の配置位置、縦径a、横径b及び高さcは、例えば、
コンピューターシミュレーションにより求めることがで
きる。
シミュレーションにより隔壁130の配置位置、縦径
a、横径b及び高さcを求める方法を説明する。図6
は、隔壁130の配置位置及び寸法(縦径a、横径b及
び高さc)を求める方法を説明するためのフローチャー
トである。まず、所定の位置110a乃至110cに複
数の電子部品120a乃至120cを載置した基板11
0に樹脂を流し、基板上110の樹脂の流れが不均一な
領域、即ち、エアの巻き込みが発生する領域を確認する
(ステップ2002)。次に、基板110上の適当な位
置に適当な縦径a、横径b及び高さcで隔壁130を形
成する(ステップ2004)。そして、隔壁130が形
成された基板110に樹脂を流し、かかる樹脂の流れが
均一となり基板110上にエアの巻き込みが発生しない
かどうか判断する(ステップ2006)。エアの巻き込
みが発生しない場合は、ステップ2004で設定した隔
壁130の配置位置及び寸法(縦径a、横径b及び高さ
c)が最適となる。エアの巻き込みが発生する場合は、
エアの巻き込みが発生しなくなるまで隔壁130の配置
位置及び縦径a、横径b及び高さcを変更してステップ
2004以下を繰り返し行う。但し、本実施形態では、
ステップ2006の判断基準を基板110上にエアの巻
き込みが発生しなくなるまでとしたが、半導体装置10
0を劣化させない程度のエアの巻き込み以下になるまで
としてもよい。
性のある絶縁物(例えば、耐熱性の熱可塑性の材料な
ど)から形成され、例えば、エポキシ樹脂などの接着剤
を用いて基板110に固定される。隔壁130は、液材
吐出装置を用いて樹脂封止に使われる樹脂(熱硬化性樹
脂)を基板110に塗布して形成することも可能であ
る。これにより、隔壁130を樹脂封止の一部に含める
ことができる。
0に載置される電子部品120a乃至120cの位置及
び大きさに基づいて、図1に示すように、基板110上
の2箇所に配置されている。かかる構成において、図3
に示すように、基板110の一角110dに設けられた
ゲート112から樹脂を注入(充填)すると共に、他の
角110e乃至110gに設けられたエアーベント11
4e乃至114gから金型500内の空気を抜きながら
樹脂封止を行うと、ゲート112から注入された樹脂
は、放射線状に広がり、隔壁130によって流れが変更
されて矢印Bのように流れる。即ち、電子部品120a
乃至120cが存在しない箇所と電子部品120a乃至
120cが存在する箇所の樹脂の流れが均一となり、樹
脂が基板110全面に充填されるまで放射線状の広がり
を維持する。従って、樹脂の流れの不均一によるエアの
巻き込みが起こらず、例えば、図7に示したように従
来、領域Xに発生していた未充填やボイドを抑制するこ
とができる。ここで、図3は、半導体装置100を樹脂
封止する際の樹脂の流れを示す概略平面図である。
の製造方法の実施例について説明する。図4は、半導体
装置100の製造を説明するためのフローチャートであ
る。まず、予め配線パターンの形成された基板110の
所定の位置110a乃至110cに複数の電子部品12
0a乃至120cを載置する(ステップ1002)。こ
こで、基板110の所定の位置110a乃至110c
は、基板110の設計段階で任意に定めることができる
ため、載置位置の制約はなく思い通りに電子部品120
a乃至120cを配置することができる。
至110cに載置した電子部品120a乃至120cと
基板110の配線パターンを電気的に接続する(ステッ
プ1004)。
0cの間の基板110上に隔壁130を形成する(ステ
ップ1006)。この際、例えば、上述したコンピュー
ター種ミュレーションにより基板110上の最適な配置
位置に最適な寸法(縦径a、横径b及び高さc)で隔壁
130を形成することによって、樹脂の流れやすい箇所
(即ち、複数の電子部品120a乃至120cが存在し
ない箇所)の樹脂の流れを、樹脂の流れにくい箇所(即
ち、複数の電子部品120a乃至120cが存在する箇
所)に変更することが可能となり、樹脂封止をする際の
樹脂の流れを均一にすることができる。
0上に樹脂を注入して封止を行う(ステップ100
8)。注入された樹脂は、隔壁130によって流れを変
更され、放射線状に広がり均一に基板110を充填す
る。従って、複数の電子部品120a乃至120c周辺
部(例えば、領域X)における樹脂流速の違いから生じ
るエアの巻き込みを低減し、未充填やボイドの発生を防
止することができる。
位の半導体装置100を生産性よく製造することができ
る。なお、隔壁130を形成するステップ1006は、
基板110を樹脂で封止するステップ1008に先駆け
て行えばよく、例えば、電子部品120a乃至120c
を基板110に載置するステップ1002や電子部品1
20a乃至120cと基板110の配線パターンと電気
的に接続するステップ1004より前に行ってもよい。
但し、隔壁130を形成する位置が後の工程(ステップ
1002及びステップ1004)に影響を与えない場合
に限ることは言うまでもない。
に、ポットに収容した樹脂をランナーを通して一括基板
180に設けられたゲートから注入(充填)して樹脂封
止を行った後、切断線L(図中破線)に沿って一括基板
180を切断して1つの基板180aに1つの電子部品
120aを載置した半導体装置100aを得る場合にも
適用することができる。即ち、一括基板180上の適当
な位置に適当な大きさで隔壁130を形成することによ
って樹脂の流れが変更されて矢印Cのように流す(一括
基板180上を樹脂が均一に流れる)ことが可能とな
る。従って、図8に示したように、領域Yにエアの巻き
込みを生じることなく、未充填やボイドの発生が抑制さ
れた高品位な半導体装置100aを得ることができる。
ここで、図5は、隔壁130を形成した一括基板180
に樹脂封止を行う際の樹脂の流れを示す概略平面図であ
る。但し、図5においては、領域Yのみに注目して説明
しているため隔壁130は2つしか形成されていないこ
とに理解されたい。
が、本発明はその要旨の範囲内で様々な変形や変更が可
能である。
な構成で樹脂封止の際の樹脂の流れを均一にすることが
可能となり、未充填やボイドを低減し、高品質な半導体
装置を生産性よく製造することができる。
て、図1(a)は、半導体装置の概略平面図、図1
(b)は、図1(a)に示す半導体装置のA−A断面図
である。
脂の流れを示す概略平面図である。
のフローチャートである。
の樹脂の流れを示す概略平面図である。
するためのフローチャートである。
図である。
個片を得る場合の一例を示す概略平面図である。
Claims (4)
- 【請求項1】 予め配線パターンの形成された基板の所
定の位置に複数の電子部品を載置するマウントステップ
と、 前記複数の電子部品の間の前記基板上に隔壁を形成する
隔壁形成ステップと、 前記隔壁が形成された前記基板上に樹脂を注入して封止
を行う樹脂封止ステップとを有する半導体装置製造方
法。 - 【請求項2】 配線パターンの形成された基板と、 前記基板上に載置され、前記配線パターンと電気的に接
続される複数の電子部品と、 前記複数の電子部品の間に形成され、当該複数の電子部
品を封止する樹脂の流れを変更する隔壁とを有する半導
体装置。 - 【請求項3】 前記隔壁は、柔軟性のある絶縁物から形
成される請求項2記載の半導体装置。 - 【請求項4】 前記隔壁は、前記封止樹脂から形成され
る請求項2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002129108A JP3936234B2 (ja) | 2002-04-30 | 2002-04-30 | 半導体装置製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002129108A JP3936234B2 (ja) | 2002-04-30 | 2002-04-30 | 半導体装置製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003324117A true JP2003324117A (ja) | 2003-11-14 |
JP3936234B2 JP3936234B2 (ja) | 2007-06-27 |
Family
ID=29542647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002129108A Expired - Fee Related JP3936234B2 (ja) | 2002-04-30 | 2002-04-30 | 半導体装置製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3936234B2 (ja) |
-
2002
- 2002-04-30 JP JP2002129108A patent/JP3936234B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3936234B2 (ja) | 2007-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6486562B1 (en) | Circuit device with bonding strength improved and method of manufacturing the same | |
US5409865A (en) | Process for assembling a TAB grid array package for an integrated circuit | |
US6331453B1 (en) | Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities | |
US7681779B2 (en) | Method for manufacturing electric connections in wafer | |
US20080054443A1 (en) | Carrier board structure with semiconductor chip embedded therein | |
JP2002057241A (ja) | 移植性導電パターンを含む半導体パッケージ及びその製造方法 | |
JP2002270638A (ja) | 半導体装置および樹脂封止方法および樹脂封止装置 | |
US7402459B2 (en) | Quad flat no-lead (QFN) chip package assembly apparatus and method | |
JP2008135688A (ja) | 半導体装置および半導体装置の製造方法 | |
US6716675B2 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
JP2000236060A (ja) | 半導体装置 | |
EP3428962B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2003324117A (ja) | 半導体装置製造方法及び半導体装置 | |
JP3428591B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2002270627A (ja) | 半導体装置の製造方法 | |
KR101239117B1 (ko) | 전력 반도체 패키지 및 그 제조방법 | |
JP2015018934A (ja) | プリント基板およびその製造方法 | |
WO2020079743A1 (ja) | 電力用半導体装置及びその製造方法 | |
JP2003243433A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2003007924A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2002237551A (ja) | 半導体装置 | |
JP2004031561A (ja) | 半導体装置およびその製造方法 | |
KR20020031610A (ko) | 반도체 패키지 및 그 제조방법 | |
JP2006351607A (ja) | 回路基板及びその製造方法、並びに半導体パッケージの製造方法 | |
JPH1197586A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070322 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |