JP2003309002A - 厚膜型チップ抵抗器 - Google Patents
厚膜型チップ抵抗器Info
- Publication number
- JP2003309002A JP2003309002A JP2002113597A JP2002113597A JP2003309002A JP 2003309002 A JP2003309002 A JP 2003309002A JP 2002113597 A JP2002113597 A JP 2002113597A JP 2002113597 A JP2002113597 A JP 2002113597A JP 2003309002 A JP2003309002 A JP 2003309002A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resistance
- module
- pair
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【課題】 製造が比較的容易で高精度で低抵抗値を得る
殊が可能な厚膜型チップ抵抗器及びその製造方法の提
供。 【解決手段】 方形状の絶縁基板１上に、当該絶縁基板
１の両端部に至る抵抗膜２と、当該抵抗膜２の両端部と
重合する一対の内部電極膜３と、前記抵抗膜２の露出部
全体及び前記両内部電極膜３の一部を覆う一連の保護膜
４と、当該保護膜４の端部及び前記一対の内部電極膜３
の露出部をそれぞれ覆う一対の外部電極膜５とを具備し
た同サイズの抵抗モジュール２０を、位置及び向きを揃
えて複層に重ね合わせて成り、各抵抗モジュール２０の
同じ側の端部に形成された外部電極膜５，５間を導通せ
しめる連結電極膜２１を形成した厚膜型チップ抵抗器
と、その製造方法。
殊が可能な厚膜型チップ抵抗器及びその製造方法の提
供。 【解決手段】 方形状の絶縁基板１上に、当該絶縁基板
１の両端部に至る抵抗膜２と、当該抵抗膜２の両端部と
重合する一対の内部電極膜３と、前記抵抗膜２の露出部
全体及び前記両内部電極膜３の一部を覆う一連の保護膜
４と、当該保護膜４の端部及び前記一対の内部電極膜３
の露出部をそれぞれ覆う一対の外部電極膜５とを具備し
た同サイズの抵抗モジュール２０を、位置及び向きを揃
えて複層に重ね合わせて成り、各抵抗モジュール２０の
同じ側の端部に形成された外部電極膜５，５間を導通せ
しめる連結電極膜２１を形成した厚膜型チップ抵抗器
と、その製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、厚膜型のチップ抵
抗器の構造に関する。
抗器の構造に関する。
【０００２】
【従来の技術】従来より抵抗値が低く、且つ温度係数の
小さい厚膜型チップ抵抗器の市場要求は増大しており、
絶縁基板の片面に対を成す電極間に跨る二層の抵抗膜を
形成して低抵抗値を得る厚膜型チップ抵抗器（図５
（イ）参照）や、絶縁基板の片面に対を成す電極間に跨
る絶縁膜を挟んで二層の抵抗膜を形成し両抵抗膜を並列
接続することによって低抵抗値を得る厚膜型チップ抵抗
器（図５（ロ）参照）や、絶縁基板の両面に抵抗体を形
成し両抵抗体を導電膜を介して並列接続することによっ
て低抵抗値を得る厚膜型チップ抵抗器（図５（ハ）参
照）や、複数の抵抗体が縦横に形成されている絶縁性の
集合基板の抵抗体側の面を正確な位置合わせを以てはり
合わせて二層構造とした後に、抵抗体が形成されたブロ
ック毎に分割して複層構造の低抵抗値を持つように形成
された厚膜型チップ抵抗器（図５（ニ）参照）が紹介さ
れている。
小さい厚膜型チップ抵抗器の市場要求は増大しており、
絶縁基板の片面に対を成す電極間に跨る二層の抵抗膜を
形成して低抵抗値を得る厚膜型チップ抵抗器（図５
（イ）参照）や、絶縁基板の片面に対を成す電極間に跨
る絶縁膜を挟んで二層の抵抗膜を形成し両抵抗膜を並列
接続することによって低抵抗値を得る厚膜型チップ抵抗
器（図５（ロ）参照）や、絶縁基板の両面に抵抗体を形
成し両抵抗体を導電膜を介して並列接続することによっ
て低抵抗値を得る厚膜型チップ抵抗器（図５（ハ）参
照）や、複数の抵抗体が縦横に形成されている絶縁性の
集合基板の抵抗体側の面を正確な位置合わせを以てはり
合わせて二層構造とした後に、抵抗体が形成されたブロ
ック毎に分割して複層構造の低抵抗値を持つように形成
された厚膜型チップ抵抗器（図５（ニ）参照）が紹介さ
れている。
【０００３】しかしながら、上記従来の厚膜型チップ抵
抗器は、いずれも製造方法が複雑で製造コストが嵩むと
いう問題や、製造過程に難があるといった問題によっ
て、製品化が困難とされている。
抗器は、いずれも製造方法が複雑で製造コストが嵩むと
いう問題や、製造過程に難があるといった問題によっ
て、製品化が困難とされている。
【０００４】
【発明が解決しようとする課題】本発明は、上記実情に
鑑みて成されたものであって、製造が比較的容易で高精
度で低抵抗値を得ることが可能な厚膜型チップ抵抗器及
びその製造方法の提供を目的とする。
鑑みて成されたものであって、製造が比較的容易で高精
度で低抵抗値を得ることが可能な厚膜型チップ抵抗器及
びその製造方法の提供を目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に成された本発明による厚膜型チップ抵抗器は、方形状
の絶縁基板上に、当該絶縁基板の両端部に至る抵抗膜
と、当該抵抗体の両端部と重合する一対の内部電極膜
と、前記抵抗膜の露出部全体及び前記両内部電極膜の一
部を覆う一連の保護膜と、前記一対の内部電極膜の露出
部をそれぞれ覆う一対の外部電極膜とを具備する抵抗モ
ジュールを、複層に重ね合わせて成り、各抵抗モジュー
ルの同じ側の端部に形成された外部電極間を導通せしめ
る連結電極膜を形成したことを特徴とする。
に成された本発明による厚膜型チップ抵抗器は、方形状
の絶縁基板上に、当該絶縁基板の両端部に至る抵抗膜
と、当該抵抗体の両端部と重合する一対の内部電極膜
と、前記抵抗膜の露出部全体及び前記両内部電極膜の一
部を覆う一連の保護膜と、前記一対の内部電極膜の露出
部をそれぞれ覆う一対の外部電極膜とを具備する抵抗モ
ジュールを、複層に重ね合わせて成り、各抵抗モジュー
ルの同じ側の端部に形成された外部電極間を導通せしめ
る連結電極膜を形成したことを特徴とする。
【０００６】尚、上記構造において前記抵抗膜と一対の
内部電極膜との関係で、いずれが上に位置するか下に位
置するかは、その都度適宜選択すればよい。又、上記各
種の膜は、単層であるか複層であるかを問わない。例え
ば前記外部電極膜にあっては、導電ペーストの印刷焼成
による内層と、金、銀、半田メッキ等のメッキ層とを重
合した複層膜とする場合が多く、保護膜にあっても前記
の如く内部保護膜と外部保護膜との複層構造の保護膜と
することが可能である。
内部電極膜との関係で、いずれが上に位置するか下に位
置するかは、その都度適宜選択すればよい。又、上記各
種の膜は、単層であるか複層であるかを問わない。例え
ば前記外部電極膜にあっては、導電ペーストの印刷焼成
による内層と、金、銀、半田メッキ等のメッキ層とを重
合した複層膜とする場合が多く、保護膜にあっても前記
の如く内部保護膜と外部保護膜との複層構造の保護膜と
することが可能である。
【０００７】そして、上記課題を解決するために成され
た本発明による厚膜型チップ抵抗器の製造方法は、方形
状の絶縁基板上に、当該絶縁基板の両端部に至る抵抗膜
と、当該抵抗膜の両端部と重合する一対の内部電極膜
と、前記抵抗膜の露出部全体及び前記両内部電極膜の一
部を覆う一連の保護膜と、前記一対の内部電極膜の露出
部をそれぞれ覆う一対の外部電極膜とを具備した抵抗モ
ジュールを形成するモジュール形成工程と、トレーの表
面に仮固定剤を塗布する基台準備工程と、当該トレーに
塗布した仮固定剤上に複数の抵抗モジュールを整列状態
で載置するモジュール保持工程と、当該トレー上に保持
された抵抗モジュールの中央部に接着剤を塗布する接合
準備工程と、当該接着剤が塗布された各抵抗モジュール
上に同サイズの抵抗モジュールを位置及び向きを揃えて
搭載する接合工程と、相接合された抵抗モジュールの同
じ側の端部に形成された外部電極間を導通せしめる連結
電極膜を形成するモジュール接続工程とを経ることを特
徴とする。
た本発明による厚膜型チップ抵抗器の製造方法は、方形
状の絶縁基板上に、当該絶縁基板の両端部に至る抵抗膜
と、当該抵抗膜の両端部と重合する一対の内部電極膜
と、前記抵抗膜の露出部全体及び前記両内部電極膜の一
部を覆う一連の保護膜と、前記一対の内部電極膜の露出
部をそれぞれ覆う一対の外部電極膜とを具備した抵抗モ
ジュールを形成するモジュール形成工程と、トレーの表
面に仮固定剤を塗布する基台準備工程と、当該トレーに
塗布した仮固定剤上に複数の抵抗モジュールを整列状態
で載置するモジュール保持工程と、当該トレー上に保持
された抵抗モジュールの中央部に接着剤を塗布する接合
準備工程と、当該接着剤が塗布された各抵抗モジュール
上に同サイズの抵抗モジュールを位置及び向きを揃えて
搭載する接合工程と、相接合された抵抗モジュールの同
じ側の端部に形成された外部電極間を導通せしめる連結
電極膜を形成するモジュール接続工程とを経ることを特
徴とする。
【０００８】前記連結電極膜は、積層された抵抗モジュ
ールの同じ側で整合している外部電極膜の部分をハンダ
槽に浸けて一連に形成されたものでも良いし、前記接合
準備工程において予め外部電極膜の表面にクリームハン
ダを塗布しておき、前記モジュール接続工程においてリ
フロー炉に入れてハンダ付けを行っても良い。勿論、通
常の厚膜型チップ抵抗器の製造方法の様に、積層された
抵抗モジュールの同じ側で整合している外部電極膜の部
分に導電ペーストを印刷して焼成し、更にメッキ処理を
施す手法により連結電極膜を形成することを妨げるもの
ではない。
ールの同じ側で整合している外部電極膜の部分をハンダ
槽に浸けて一連に形成されたものでも良いし、前記接合
準備工程において予め外部電極膜の表面にクリームハン
ダを塗布しておき、前記モジュール接続工程においてリ
フロー炉に入れてハンダ付けを行っても良い。勿論、通
常の厚膜型チップ抵抗器の製造方法の様に、積層された
抵抗モジュールの同じ側で整合している外部電極膜の部
分に導電ペーストを印刷して焼成し、更にメッキ処理を
施す手法により連結電極膜を形成することを妨げるもの
ではない。
【０００９】
【発明の実施の形態】以下、本発明による厚膜型チップ
抵抗器の実施の形態を、製造方法の一例と共に図面に基
づき説明する。此処で示す厚膜型チップ抵抗器の製造方
法は、モジュール形成工程と、基台準備工程と、モジュ
ール保持工程と、接合準備工程と、接合工程と、モジュ
ール接続工程とから成る。
抵抗器の実施の形態を、製造方法の一例と共に図面に基
づき説明する。此処で示す厚膜型チップ抵抗器の製造方
法は、モジュール形成工程と、基台準備工程と、モジュ
ール保持工程と、接合準備工程と、接合工程と、モジュ
ール接続工程とから成る。
【００１０】図３及び図４に示すモジュール形成工程
は、アルミナ製の絶縁基板（以下、絶縁基板１と記
す。）上に、予めＶ字状の分割溝を碁盤目状に刻設する
ことによって等面積等形状の区画された単位領域を複数
形成し、各単位領域に一つの抵抗器本体を、導電ペース
トや抵抗ペースト、或いはガラス等の絶縁ペーストを印
刷し焼成することによって形成し、適宜、分割工程を経
ながら外部電極形成及び仕上げのメッキ処理を施すとい
う多数一括製造方法を採用している。
は、アルミナ製の絶縁基板（以下、絶縁基板１と記
す。）上に、予めＶ字状の分割溝を碁盤目状に刻設する
ことによって等面積等形状の区画された単位領域を複数
形成し、各単位領域に一つの抵抗器本体を、導電ペース
トや抵抗ペースト、或いはガラス等の絶縁ペーストを印
刷し焼成することによって形成し、適宜、分割工程を経
ながら外部電極形成及び仕上げのメッキ処理を施すとい
う多数一括製造方法を採用している。
【００１１】先ず、絶縁基板１上の両端部にそれぞれ内
部電極膜３，３となる導電ペーストを図３（イ）の如く
それぞれほぼ等しい方形状に印刷し、乾燥処理の後、抵
抗器本体の抵抗膜２となる抵抗ペーストを、図３（ロ）
の如く、当該印刷した一対の導電ペーストの表面内側が
一部かかる状態で均一幅な一連の帯状に印刷し、乾燥処
理の後、当該印刷した抵抗ペーストの乾燥処理を経た後
に所定の温度で焼成を行う。この作業を行うことによっ
て抵抗器本体の抵抗膜２と内部電極膜３，３が形成され
る。
部電極膜３，３となる導電ペーストを図３（イ）の如く
それぞれほぼ等しい方形状に印刷し、乾燥処理の後、抵
抗器本体の抵抗膜２となる抵抗ペーストを、図３（ロ）
の如く、当該印刷した一対の導電ペーストの表面内側が
一部かかる状態で均一幅な一連の帯状に印刷し、乾燥処
理の後、当該印刷した抵抗ペーストの乾燥処理を経た後
に所定の温度で焼成を行う。この作業を行うことによっ
て抵抗器本体の抵抗膜２と内部電極膜３，３が形成され
る。
【００１２】尚、前記抵抗膜２となる抵抗ペーストの印
刷と、内部電極３となる導電ペーストの印刷とを逆に行
っても良い。その場合は、先ず、絶縁基板１上に、抵抗
器本体の抵抗膜２となる抵抗ペーストを図４（イ）の如
く、当該絶縁基板１の長手方向の全域に亘って均一幅の
一連の帯状に印刷し、乾燥処理の後、当該印刷した抵抗
ペーストの両端部にそれぞれ内部電極膜３，３となる導
電ペーストを図４（ロ）の如く、重合印刷する。当該導
電ペーストの乾燥処理を経た後に所定の温度で焼成を行
うことによって抵抗器本体の抵抗膜２と内部電極膜３，
３が形成される。
刷と、内部電極３となる導電ペーストの印刷とを逆に行
っても良い。その場合は、先ず、絶縁基板１上に、抵抗
器本体の抵抗膜２となる抵抗ペーストを図４（イ）の如
く、当該絶縁基板１の長手方向の全域に亘って均一幅の
一連の帯状に印刷し、乾燥処理の後、当該印刷した抵抗
ペーストの両端部にそれぞれ内部電極膜３，３となる導
電ペーストを図４（ロ）の如く、重合印刷する。当該導
電ペーストの乾燥処理を経た後に所定の温度で焼成を行
うことによって抵抗器本体の抵抗膜２と内部電極膜３，
３が形成される。
【００１３】次に、当該抵抗器本体における抵抗領域
（抵抗膜２の内部電極膜３，３と重合していない領域）
のレーザートリミングに先駆けて、抵抗調整の便宜と共
に当該抵抗体の特性の安定化を図る為、内部保護膜（絶
縁性が不可欠）６となるガラスペーストを、図３（ハ）
及び図４（ハ）の如く抵抗膜２の全面を覆う形で印刷
し、乾燥処理を経て焼成する。
（抵抗膜２の内部電極膜３，３と重合していない領域）
のレーザートリミングに先駆けて、抵抗調整の便宜と共
に当該抵抗体の特性の安定化を図る為、内部保護膜（絶
縁性が不可欠）６となるガラスペーストを、図３（ハ）
及び図４（ハ）の如く抵抗膜２の全面を覆う形で印刷
し、乾燥処理を経て焼成する。
【００１４】更に、レーザートリミング後、外部保護膜
（絶縁性が不可欠）７となるガラスペーストを、図３
（ニ）及び図４（ニ）の如く、前記抵抗膜２を中央にし
て当該抵抗膜２及び内部保護膜６の全面を覆い、且つ当
該ガラスペーストと内部電極膜３とが一部重合する状態
に渡しかけて一連の帯状に印刷し、乾燥処理を経て当該
ガラスペーストを焼成することによって前記内部保護膜
６と外部保護膜７とから成る複層の保護膜４が形成され
る（場合によっては当該外部保護膜７のみの単層でも良
い）。
（絶縁性が不可欠）７となるガラスペーストを、図３
（ニ）及び図４（ニ）の如く、前記抵抗膜２を中央にし
て当該抵抗膜２及び内部保護膜６の全面を覆い、且つ当
該ガラスペーストと内部電極膜３とが一部重合する状態
に渡しかけて一連の帯状に印刷し、乾燥処理を経て当該
ガラスペーストを焼成することによって前記内部保護膜
６と外部保護膜７とから成る複層の保護膜４が形成され
る（場合によっては当該外部保護膜７のみの単層でも良
い）。
【００１５】続いて、裏面内部電極膜１５となる導電ペ
ーストを、前記内部電極３，３と同様に絶縁基板１の長
手方向の両端部裏面に形成し、更に、単数又は複数の抵
抗器を一単位とする分割工程を適宜行いつつ、図３
（ホ）及び図４（ホ）の如く、前記保護膜４の端部及び
各内部電極膜３の表面の露出部全面を覆い、且つ分割さ
れた絶縁基板１に搭載された抵抗体の電極部を絶縁基板
１の端面を経て表裏に亘って覆う一連の外部電極膜５，
５となる導電ペーストをそれぞれ印刷し、乾燥処理を経
て焼成する。最後に、当該外部電極膜５，５に対しメッ
キ層を形成するメッキ工程（ニッケル、金、銀、半田メ
ッキ等。以下同じ。）を経て抵抗モジュール２０が複数
完成する。
ーストを、前記内部電極３，３と同様に絶縁基板１の長
手方向の両端部裏面に形成し、更に、単数又は複数の抵
抗器を一単位とする分割工程を適宜行いつつ、図３
（ホ）及び図４（ホ）の如く、前記保護膜４の端部及び
各内部電極膜３の表面の露出部全面を覆い、且つ分割さ
れた絶縁基板１に搭載された抵抗体の電極部を絶縁基板
１の端面を経て表裏に亘って覆う一連の外部電極膜５，
５となる導電ペーストをそれぞれ印刷し、乾燥処理を経
て焼成する。最後に、当該外部電極膜５，５に対しメッ
キ層を形成するメッキ工程（ニッケル、金、銀、半田メ
ッキ等。以下同じ。）を経て抵抗モジュール２０が複数
完成する。
【００１６】次に、基台準備工程としてトレー２２の表
面に設けられた複数の保持面２５に仮固定剤２３を塗布
する（図２（イ）参照）。当該仮固定剤２３としては、
既存の非付着性粘着剤であればよい。更に、モジュール
保持工程として当該トレー２２に塗布した仮固定剤２３
上に複数の抵抗モジュール２０を等間隔で一列に載置し
（図２（ロ）参照）、接合準備工程として当該トレー２
２上に保持された抵抗モジュール２０の上面中央部に、
スクリーン印刷、又はデスペンサ等でエポキシ系或いは
シリコン樹脂系等の接着剤を塗布する（図２（ハ）参
照）。
面に設けられた複数の保持面２５に仮固定剤２３を塗布
する（図２（イ）参照）。当該仮固定剤２３としては、
既存の非付着性粘着剤であればよい。更に、モジュール
保持工程として当該トレー２２に塗布した仮固定剤２３
上に複数の抵抗モジュール２０を等間隔で一列に載置し
（図２（ロ）参照）、接合準備工程として当該トレー２
２上に保持された抵抗モジュール２０の上面中央部に、
スクリーン印刷、又はデスペンサ等でエポキシ系或いは
シリコン樹脂系等の接着剤を塗布する（図２（ハ）参
照）。
【００１７】こうして接着剤が塗布された各抵抗モジュ
ール２０上に、接合工程として同サイズの抵抗モジュー
ル２０を実装機等により位置及び向きを揃えて搭載する
（図２（ニ）参照）。最後に、モジュール接続工程とし
て、前記トレー２２から相接合された二つの抵抗モジュ
ール２０を外し、当該抵抗モジュール２０にハンダ付け
用のフラックスを塗布し、ハンダ槽にディップする等の
手法によって相接合された抵抗モジュールの同じ側の端
部に形成されている外部電極膜５，５間を導通せしめる
連結電極膜２１を形成すれば抵抗モジュール２０が二層
に積層されそれぞれの抵抗体が並列に接続された厚膜型
チップ抵抗器（図１、図３（ヘ）又は図４（ヘ）参照）
が完成する。尚、抵抗モジュールの定数は、目的とする
仕様に合わせて適宜設定すればよく、積層する抵抗モジ
ュールの数も、目的とする定格電力等に応じて三層若し
くはそれ以上に増やしてもよい。
ール２０上に、接合工程として同サイズの抵抗モジュー
ル２０を実装機等により位置及び向きを揃えて搭載する
（図２（ニ）参照）。最後に、モジュール接続工程とし
て、前記トレー２２から相接合された二つの抵抗モジュ
ール２０を外し、当該抵抗モジュール２０にハンダ付け
用のフラックスを塗布し、ハンダ槽にディップする等の
手法によって相接合された抵抗モジュールの同じ側の端
部に形成されている外部電極膜５，５間を導通せしめる
連結電極膜２１を形成すれば抵抗モジュール２０が二層
に積層されそれぞれの抵抗体が並列に接続された厚膜型
チップ抵抗器（図１、図３（ヘ）又は図４（ヘ）参照）
が完成する。尚、抵抗モジュールの定数は、目的とする
仕様に合わせて適宜設定すればよく、積層する抵抗モジ
ュールの数も、目的とする定格電力等に応じて三層若し
くはそれ以上に増やしてもよい。
【００１８】
【発明の効果】以上の如く、本発明による厚膜型チップ
抵抗器によれば、抵抗モジュールの形成過程にあって
は、高密度・高精度化が成されているＳＭＴ（Ｓｕｒｆ
ａｃｅＭｏｕｎｔｅｄ Ｔｉｐ）部品の製造技術が用い
られ、抵抗モジュールの連結過程にあっては、自動実装
作業用実装機の真空チャック等によるピックアップ技術
等、ＳＭＴ部品の実装技術を用いることが出来るので、
既存の設備が有効利用できると共に、製造工程も比較的
容易なものとなる。
抵抗器によれば、抵抗モジュールの形成過程にあって
は、高密度・高精度化が成されているＳＭＴ（Ｓｕｒｆ
ａｃｅＭｏｕｎｔｅｄ Ｔｉｐ）部品の製造技術が用い
られ、抵抗モジュールの連結過程にあっては、自動実装
作業用実装機の真空チャック等によるピックアップ技術
等、ＳＭＴ部品の実装技術を用いることが出来るので、
既存の設備が有効利用できると共に、製造工程も比較的
容易なものとなる。
【００１９】また、絶縁基板を含めた抵抗器を複数重合
した構造となっているために、良好な熱放散効率によっ
て大電力に対する耐久性が高く、大電力のパルス回路な
どの大電力化に適している。製造の面においては、予
め、抵抗値が高精度に調整された抵抗器を選択的に組み
合わせる事ができるので、定数や温度係数等の電気特性
の調整が容易であり、歩留まりも大幅に改善できる、ま
た、既存の設備が有効利用できると共に、製造工程も比
較的容易なものとなるので、設備コストが削減され低価
格で高品質な厚膜型チップ抵抗器の提供が可能となる。
した構造となっているために、良好な熱放散効率によっ
て大電力に対する耐久性が高く、大電力のパルス回路な
どの大電力化に適している。製造の面においては、予
め、抵抗値が高精度に調整された抵抗器を選択的に組み
合わせる事ができるので、定数や温度係数等の電気特性
の調整が容易であり、歩留まりも大幅に改善できる、ま
た、既存の設備が有効利用できると共に、製造工程も比
較的容易なものとなるので、設備コストが削減され低価
格で高品質な厚膜型チップ抵抗器の提供が可能となる。
【図１】本発明による厚膜型チップ抵抗器の一例を示す
長手方向に沿った縦断面図である。
長手方向に沿った縦断面図である。
【図２】（イ）（ロ）（ハ）（ニ）
本発明による厚膜型チップ抵抗器の製造過程における構
造の推移を長手方向に沿った縦断面図により示した工程
図である。
造の推移を長手方向に沿った縦断面図により示した工程
図である。
【図３】（イ）（ロ）（ハ）（ニ）（ホ）（ヘ）
本発明による厚膜型チップ抵抗器の製造過程における構
造の推移を平面図により示した工程図である。
造の推移を平面図により示した工程図である。
【図４】（イ）（ロ）（ハ）（ニ）（ホ）（ヘ）
本発明による厚膜型チップ抵抗器の製造過程における構
造の推移を平面図により示した工程図である。
造の推移を平面図により示した工程図である。
【図５】（イ）（ロ）（ハ）（ニ）
従来の厚膜型チップ抵抗器の一例を示す長手方向に沿っ
た縦断面図である。
た縦断面図である。
１ 絶縁基板，２ 抵抗膜，３ 内部電極膜，４ 保護
膜，５ 外部電極膜，６ 内部保護膜，７ 外部保護
膜，１５ 裏面内部電極膜，２０ 抵抗モジュール，２
１ 連結電極膜，２２ トレー，２３ 仮固定剤，２４
接着剤，２５ 保持面，
膜，５ 外部電極膜，６ 内部保護膜，７ 外部保護
膜，１５ 裏面内部電極膜，２０ 抵抗モジュール，２
１ 連結電極膜，２２ トレー，２３ 仮固定剤，２４
接着剤，２５ 保持面，
フロントページの続き
Ｆターム(参考） 5E032 BA04 BB13 CA02 CB01 CC04
CC14 CC16 CC18
5E033 AA12 BC01 BD12 BE01 BG02
BH02 BH06
Claims (2)
- 【請求項１】 方形状の絶縁基板（１）上に、当該絶縁
基板（１）の両端部に至る抵抗膜（２）と、当該抵抗膜
（２）の両端部と重合する一対の内部電極膜（３）と、
前記抵抗膜（２）の露出部全体及び前記両内部電極膜
（３）の一部を覆う一連の保護膜（４）と、前記一対の
内部電極膜（３）の露出部をそれぞれ覆う一対の外部電
極膜（５）とを具備した同サイズの抵抗モジュール（２
０）を、位置及び向きを揃えて複層に重ね合わせて成
り、各抵抗モジュール（２０）の同じ側の端部に形成さ
れた外部電極膜（５，５）間を導通せしめる連結電極膜
（２１）を形成した厚膜型チップ抵抗器。 - 【請求項２】 方形状の絶縁基板（１）上に、当該絶縁
基板（１）の両端部に至る抵抗膜（２）と、当該抵抗膜
（２）の両端部と重合する一対の内部電極膜（３）と、
前記抵抗膜（２）の露出部全体及び前記両内部電極膜
（３）の一部を覆う一連の保護膜（４）と、前記一対の
内部電極膜（３）の露出部をそれぞれ覆う一対の外部電
極膜（５）とを具備した抵抗モジュール（２０）を形成
するモジュール形成工程と、トレー（２２）の表面に仮
固定剤（２３）を塗布する基台準備工程と、当該トレー
（２２）に塗布した仮固定剤（２３）上に複数の抵抗モ
ジュール（２０）を整列状態で載置するモジュール保持
工程と、当該トレー（２２）上に保持された抵抗モジュ
ール（２０）の中央部に接着剤（２４）を塗布する接合
準備工程と、当該接着剤（２４）が塗布された各抵抗モ
ジュール（２０）上に同サイズの抵抗モジュール（２
０）を位置及び向きを揃えて搭載する接合工程と、相接
合された抵抗モジュール（２０）の同じ側の端部に形成
された外部電極膜（５，５）間を導通せしめる連結電極
膜（２１）を形成するモジュール接続工程とを経る厚膜
型チップ抵抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002113597A JP2003309002A (ja) | 2002-04-16 | 2002-04-16 | 厚膜型チップ抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002113597A JP2003309002A (ja) | 2002-04-16 | 2002-04-16 | 厚膜型チップ抵抗器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003309002A true JP2003309002A (ja) | 2003-10-31 |
Family
ID=29395735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002113597A Pending JP2003309002A (ja) | 2002-04-16 | 2002-04-16 | 厚膜型チップ抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003309002A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116487135A (zh) * | 2023-06-01 | 2023-07-25 | 中山敏瓷科技有限公司 | 一种片式ntc热敏电阻及其制备用装置 |
-
2002
- 2002-04-16 JP JP2002113597A patent/JP2003309002A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116487135A (zh) * | 2023-06-01 | 2023-07-25 | 中山敏瓷科技有限公司 | 一种片式ntc热敏电阻及其制备用装置 |
| CN116487135B (zh) * | 2023-06-01 | 2023-11-10 | 中山敏瓷科技有限公司 | 一种片式ntc热敏电阻及其制备用装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09190902A (ja) | チップ型抵抗器の構造及びその製造方法 | |
| JPH11288839A (ja) | 積層チップ型電子部品及びその製造方法 | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP2003309002A (ja) | 厚膜型チップ抵抗器 | |
| JP6688025B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| JP3118509B2 (ja) | チップ抵抗器 | |
| JP3567144B2 (ja) | チップ形抵抗器およびその製造方法 | |
| JPH04372101A (ja) | 角形チップ抵抗器及びその製造方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JP2000030902A (ja) | チップ型抵抗器とその製造方法 | |
| JPH08236325A (ja) | チップ抵抗器の製造方法 | |
| US12027291B2 (en) | Chip component | |
| JP7349317B2 (ja) | チップ部品およびチップ部品の製造方法 | |
| WO2021075221A1 (ja) | チップ部品 | |
| JP2010161401A (ja) | チップ抵抗器およびその製造方法 | |
| JP2000133546A (ja) | 積層セラミックチップ部品及びその製造方法 | |
| JP3767084B2 (ja) | 抵抗器の製造方法 | |
| JP2017050455A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| JPH08222478A (ja) | チップ型電子部品 | |
| JP2003338401A (ja) | 厚膜型チップ抵抗器及びその製造方法 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JP3435419B2 (ja) | チップ抵抗器 | |
| JP3323140B2 (ja) | チップ抵抗器 | |
| KR100576848B1 (ko) | 칩 저항기의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071030 |