JP2003307749A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JP2003307749A JP2003307749A JP2002115417A JP2002115417A JP2003307749A JP 2003307749 A JP2003307749 A JP 2003307749A JP 2002115417 A JP2002115417 A JP 2002115417A JP 2002115417 A JP2002115417 A JP 2002115417A JP 2003307749 A JP2003307749 A JP 2003307749A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
よって発生する不均一性を改善し、画質の低下を抑えた
液晶表示装置を提供する。 【解決手段】 石英ガラス基板10上に導電性遮光膜1
1、層間絶縁膜12、多結晶Si膜13、ゲート絶縁膜
14およびゲート配線15からなる薄膜トランジスタが
設けられ、上記薄膜トランジスタと画素電極24との間
に、信号配線17、引き出し電極18および導電性遮光
層20がマトリクス状に配置された領域を有する中間層
が設けられている。この中間層には、マトリクス状に配
置された上記信号配線17の間を埋め込む第1の層間絶
縁膜19と、第1の層間絶縁膜および信号配線17と画
素電極24との間に第2の層間絶縁膜23とが設けられ
ている。
Description
びその製造方法に関するものであり、特に、画素電極駆
動用の薄膜トランジスタと、画素電極との間に信号配線
などがマトリクス状に配置された領域を有する液晶表示
装置に適用されるものである。
して現在広く用いられている。この液晶表示装置におけ
る画素電極駆動用の薄膜トランジスタ(TFT)とし
て、アモルファスシリコン(a−Si)TFTや多結晶
SiTFTなどが多く用いられている。
FTとその上層に配置されている画素電極との間の位置
に、各種配線が設けられている。即ち、画素電極は、上
記各種配線の上層に配置されている。従って、画素電極
表面の平坦性は、TFTや各種配線などの影響によって
悪くなっている。
なっていると、単一のパネル内の液晶層中において、液
晶の厚みが異なってしまう。そのため、画素電極間の電
圧と透過率との関係を示すVT特性が均一でなくなり、
透過率が単一の画素内で不均一になってしまう。すなわ
ち、画素電極の下地の影響によって画素電極の表面が十
分に平坦でないことから、単一のパネルにおいてその位
置によって液晶の厚みが異なってしまう。これによっ
て、単一パネル内で上記VT特性に差が生じ、同一電圧
での透過率が厚みの異なる箇所で異なるため、表示画質
に悪影響を及ぼしてしまう。
ばプロジェクタのように大光量下での使用が増加してい
る。そして、光を透過する領域の比率をより高くした、
より明るい液晶表示装置への要望が高まっている。ま
た、液晶表示装置の超小型化あるいは超高精細化につい
ても望まれている。このような液晶表示装置の改良に
は、上記VT特性の均一化がより必要となる。そのた
め、液晶表示装置においては、一般に化学機械研磨(C
MP)法によって、画素電極下の層(中間層)の平坦化
がなされている。
学機械研磨法によって画素電極下の層(中間層)の平坦
化を行うと、画素電極下に配されたTFTや各種の重な
る配線の影響で上記中間層の表面には段差が生じている
ため、化学機械研磨を均一に行うことができないという
問題が発生する。
号配線などがマトリクス状に配置されている画素領域
(マトリクス領域)と周辺回路領域との間の領域である
画素外周領域では、TFTや各種の重なる配線が少なく
なるため、他の領域と段差が生ずる。この段差によっ
て、化学機械研磨時に用いる研磨パッドの弾力による研
磨面の圧力や塗布される研磨剤の量が不均一になり、上
記画素外周領域に近接した上記画素領域の一部の研磨は
他の画素領域よりも大きくなる。これによって、上記画
素外周領域および上記画素外周領域に近接した画素領域
内の周辺領域では、他の領域と比較して残留層厚が薄く
なってしまう。さらに、各々の画素電極についても、画
素電極の周辺部と中央部とで段差が生じているため、同
様に研磨が不均一に行われる。そのため、良好な研磨が
実施できず、上記中間層の平坦化を行うことができな
い。
するための一例として、研磨布の硬質化が挙げられる。
しかしながら、研磨布を硬質化すると段差間の平坦化を
行うことは可能であるものの、ウエハ内に研磨バラツキ
が生じてしまう。
ための他の例として、研磨ヘッド、研磨プレート等の回
転スピード、研磨時の圧力などの研磨条件をパターン形
状や段差に応じて個々に最適化する方法がある。しかし
ながら、この方法は精密な技術を要し、手間もかかると
いう問題点を有している。
れたものであり、その目的は、化学機械研磨時に研磨表
面のパターン依存によって発生する不均一性、特に、上
記画素外周領域の内側に向けて発生する不均一性を改善
し、画質低下を抑えることのできる液晶表示装置及びそ
の製造方法を提供することにある。
めに、本発明の液晶表示装置は、基板表面に形成されて
いる画素電極駆動用の薄膜トランジスタと画素電極との
間に、マトリクス状に配置されている信号配線を含んで
なる中間層が設けられている液晶表示装置において、上
記中間層は、マトリクス状に配置された上記信号配線間
を埋め込む第1の層間絶縁膜と、上記画素電極と上記第
1の層間絶縁膜および上記信号配線との間に設けられて
いる第2の層間絶縁膜とを有していることを特徴として
いる。
電極と薄膜トランジスタの間に位置する中間層におい
て、上記中間層内にマトリクス状に形成された信号配線
同士の間を埋め込むように第1の層間絶縁膜が設けられ
ている。そして、上記中間層には、さらに、上記信号配
線およびその間を埋め込む上記第1の層間絶縁膜と、上
記画素電極との間に、第2の層間絶縁膜が設けられてい
る。
られた層は、上記第1の層間絶縁膜で間を埋め込まれる
ことによって、表面の段差を減少させているため、その
表面に設けられる上記第2の層間絶縁膜の平坦化を容易
かつ確実に行うことができる。従って、上記第2の層間
絶縁膜上に形成される画素電極を平坦な面に設けること
ができるため、液晶層の厚みを一定に保つことができ、
VT特性を均一にして表示画質の向上を図ることができ
る。
層間絶縁膜に化学機械研磨を施して平坦化する場合に、
上記段差によって発生する研磨の不均一性を改善するこ
とができ、良好な化学機械研磨を施すことが可能であ
る。
間絶縁膜は段差の減じられた表面に形成されているた
め、化学機械研磨を行うことによって、より平坦性を増
加させることができる。具体的には、TFTや各種の重
なる配線が少ない画素外周領域および画素領域内の周辺
領域においても、他の領域と同じ研磨条件で化学機械研
磨を行っても不均一に研磨されることなく、残留膜厚に
差が発生しない。さらに、各々の画素電極についても、
画素電極の周辺部と中央部との間の段差が減少している
ため、均一な研磨を行うことができる。従って、液晶表
示装置全体において、液晶層の層厚を一定に保つことに
貢献でき、より表示画質の向上を図ることができる。
層間絶縁膜は、フォトリソグラフィー及びエッチングに
よって形成されていることが好ましい。
膜を形成過程において、上記信号配線上に一時的に配さ
れた上記第1の層間絶縁膜を確実に除去できるととも
に、上記信号配線間に設けられた上記第1の層間絶縁膜
は確実に残すことができる。従って、上記第1の層間絶
縁膜と上記信号配線とによって形成された層の表面の段
差を減少させることができる。
層間絶縁膜と上記第1の層間絶縁膜および上記信号配線
との間には、もう一つの層間絶縁膜が設けられており、
上記もう一つの層間絶縁膜の前記信号配線を覆う領域に
は導電性遮光層が設けられていることが好ましい。
配線と上記画素電極との間には導電性遮光層が設けられ
ている。上記の構成によれば、段差が減じられた第1の
層間絶縁膜上に形成された上記もう一つの層間絶縁膜上
に、導電性遮光層を配することができる。従って、上記
導電性遮光層の遮光性能を向上させることができる。
5μm以下の残留段差レベルに平坦化されていることが
好ましい。これによれば、上記もう一つの層間絶縁膜を
より確実に平坦化させることが可能となり、導電性遮光
層の遮光性能を向上させることができる。
層間絶縁膜、上記第2の層間絶縁膜、および上記もう一
つの層間絶縁膜は、SiO2を主成分とすることが好ま
しい。
SiNのように色が付かないという性質を有している。
さらに、SiO2は比較的誘電率が低いため、配線間の
容量が小さく、信号処理ノイズの影響を少なくすること
ができる。
主成分とすることによって、良好な画像表示を行うこと
ができる。また、SiO2を主成分とすれば、層間絶縁
膜に対して化学機械研磨を行う場合に、好適なスラリー
を容易に入手することができる。
層間絶縁膜および上記第2の層間絶縁膜は、プラズマC
VD法によって形成されていることが好ましい。
は、段差のある表面に対して優れた埋め込み性を有する
成膜方法であるため、例えば、第1の層間絶縁膜を信号
配線間がマトリクス状に配された表面に対しても、表面
の全ての部分に渡って同じ厚さの膜を形成することがで
きる。
は、基板表面に形成されている画素電極駆動用の薄膜ト
ランジスタと画素電極との間に、マトリクス状に配置さ
れている信号配線を含んでなる中間層が設けられている
液晶表示装置の製造方法において、マトリクス状に配置
されている上記信号配線上に第1の層間絶縁膜を形成
し、続いて上記第1の層間絶縁膜の表面に形成された凸
部を除去した後、第2の層間絶縁膜を形成するステップ
を含むことを特徴としている。
ては、第1の層間絶縁膜を形成したときに、その下層の
表面の凹凸を反映して生ずる凸部を除去することによっ
て、段差を減少させている。そして、段差が減少した表
面の上層に第2の層間絶縁膜を形成する。なお、上記凸
部は、具体的に言うと、上記第1の層間絶縁膜におい
て、上記信号配線の上層に配された部分のことである。
従って、ここで「凸部を除去する」とは、上記第1の層間
絶縁膜のうち、上記信号配線の上層に配された部分を除
去することを意味する。なお、上記凸部の除去は、表面
の凹凸を反映した段差を減少させるものであればよく、
上記第1の層間絶縁膜のうち上記信号配線上に配された
部分の一部が残るものであってもよい。
膜をマトリクス状に配された上記信号配線同士の間にの
み埋め込むような状態で設けることができ、段差を減少
させることができる。従って、上記第2の層間絶縁膜を
平坦に形成することができるため、画素電極を平坦な表
面上に形成して液晶層の厚みを一定に保ち、画質の低下
を防止することができる。
上記第2の層間絶縁膜は化学機械研磨によって平坦化さ
れることを特徴としている。
膜は、予め段差が減じられた上記第1の層間絶縁膜上に
成膜されるため、化学機械研磨によってより良好に平坦
化することができる。そして、画素外周領域および上記
画素外周領域に近接した画素領域内の周辺領域につい
て、オーバー研磨を防止することができる。
上記凸部の除去は、フォトリソグラフィー及びエッチン
グによって行われることが好ましい。
膜を形成する過程において、上記凸部(即ち、上記信号
配線上に一時的に配された上記第1の層間絶縁膜)を確
実に除去できるとともに、上記信号配線間を埋め込むよ
うに設けられた上記第1の層間絶縁膜は確実に残すこと
ができる。
上記凸部を除去した後、上記第2の層間絶縁膜を形成す
る前に、もう一つの層間絶縁膜を形成し、上記もう一つ
の層間絶縁膜上に導電性遮光層を形成するステップをさ
らに含むことが好ましい。
1の層間絶縁膜上に形成された上記もう一つの層間絶縁
膜上に、導電性遮光層を配することができる。従って、
上記導電性遮光層の遮光性能を向上させることができ
る。そして、上記導電性遮光層の上層には、上記第2の
層間絶縁膜が形成された後、各領域全体に渡って均一に
化学機械研磨を施すことができる。従って、局部的なオ
ーバー研磨を防止することができるため、画素電極とそ
の下層の導電性遮光層とのショートを効果的に防止する
ことができる。
し図10に基づいて以下に説明する。なお、本発明は以
下の記載に限定されるものではない。
1に示すように、石英ガラス基板10(基板)上にゲー
ト配線15(薄膜トランジスタ)などにより構成される
画素電極駆動用の多結晶SiTFT(薄膜トランジス
タ)が設けられている。そして、上記多結晶SiTFT
の上層には、信号配線17(信号配線・中間層)および
導電性遮光層20(導電性遮光層・中間層)などがマト
リクス状に配置された中間層が設けられ、さらに上記中
間層の上層に画素電極24がマトリクス状に配置されて
いる。上記画素電極24の上層には、2つの配向膜25
・27に挟まれるかたちで液晶層26が設けられてい
る。なお、上記液晶層26は、シール材28によって周
囲を塞がれ、封入されている。上記液晶層29の上層に
は、透明電極29およびガラス基板30が設けられてい
る。
図に示すように、中央部に画素電極、信号配線がマトリ
クス状に配置された画素領域を有し、最外周には各回路
が設けられた周辺回路領域を有している。そして、上記
画素領域と上記周辺回路領域との間(図2において格子
柄を付した領域)には、画素外周領域が設けられてい
る。
図1を参照して以下に説明する。なお、図1は、図2に
示す液晶表示装置の断面の一部を示したものであり、上
記画素領域、画素外周領域、及び周辺回路領域の全てを
含む部分の断面図である。
いては、遮光領域における石英基板10上に導電性遮光
膜11(薄膜トランジスタ)が設けられている。上記導
電性遮光膜11は、例えば膜厚が50nmの多結晶Si
膜と、例えば膜厚が100nmのWSi膜が順次積層さ
れた積層膜からなる。上記導電性遮光膜11を覆うよう
に、例えばSiO2を主成分とした層間絶縁膜12(薄
膜トランジスタ)が設けられている。上記層間絶縁膜1
2上には、所定形状の多結晶Si膜13(薄膜トランジ
スタ)が設けられ、上記多結晶Si膜13を覆うよう
に、例えばSiO 2膜からなるゲート絶縁膜14(薄膜
トランジスタ)が設けられている。上記ゲート絶縁膜1
4上には、ゲート配線15(薄膜トランジスタ)が設け
られている。上記多結晶Si膜13中には、ゲート配線
15に対して自己整合的に、図示されていないソース領
域およびドレイン領域が形成されている。また、上記ゲ
ート配線15の一部は、図示しないゲート電極を形成し
ている。上記ゲート電極、上記ソース領域および上記ド
レイン領域によって、画素電極駆動用の多結晶SiTF
Tが構成されている。上記ドレイン領域の上方の部分に
おけるゲート絶縁膜14上には電極(図示せず)が設け
られている。上記電極と上記ドレイン領域との間にゲー
ト絶縁膜14を挟んだ構造によって、保持容量素子が構
成されている。
えば膜厚が150nmのリン(P)がドープされた多結
晶Si膜、及び例えば膜厚が150nmのWSi膜が順
次積層された積層膜からなる。上記ゲート配線15を覆
うように層間絶縁膜16(中間層)が設けられている。
上記層間絶縁膜16およびゲート絶縁膜14の所定部分
には、図示はしていないがコンタクトホールが設けられ
ている。
る上記層間絶縁膜16上には、引き出し電極18(信号
配線・中間層)が設けられ、上記コンタクトホールを通
じて上記多結晶SiTFTのドレイン領域に接続されて
いる。同様に、上記層間絶縁膜16上には、信号配線1
7(信号配線・中間層)が設けられ、上記コンタクトホ
ールを通じて上記多結晶SiTFTのソース領域に接続
されている。上記引き出し電極18および上記信号配線
17は、例えば膜厚が80nmのWSi膜、例えば膜厚
が400nmのAl膜、例えば膜厚が150nmのWS
i膜が順次積層された積層膜からなる。なお、上記信号
配線17は、上記多結晶SiTFT基板上の画素領域
(マトリクス領域)において、マトリクス状に配されて
いる。
17を覆うように、テトラエトキシシラン(TEOS)
を原料ガスとして用い、所定部分にプラズマCVD法に
よって成膜された、例えば膜厚が100nmのSiN膜
(図示せず)が設けられている。上記SiN膜は、主と
して多結晶Si膜13中に存在するダングリングボンド
を、水素で不活性化して多結晶SiTFTの特性向上を
図るための水素供給源となるものである。
1の層間絶縁膜19(第1の層間絶縁膜・中間層)が設
けられている。上記第1の層間絶縁膜19は、例えばT
EOSを原料ガスとして用いたプラズマCVD法によっ
て成膜され、SiO2を主成分とする。上記第1の層間
絶縁膜19を成膜後、フォトリソグラフィー及びエッチ
ング技術によって上記信号配線17上に成膜された上記
第1の層間絶縁膜19の除去を行う。これにより、基板
面上にマトリクス状に配された上記信号配線17の間の
凹部を埋め込むように、上記第1の層間絶縁膜19は配
される。すなわち、画素領域における画素電極24の下
層に相当する領域と、画素外周領域とに上記第1の層間
絶縁膜19は形成される。従って、上記信号配線17が
配される基板表面の段差が減少する。
上記第1の層間絶縁膜19の上層には、さらに層間絶縁
膜21(もう一つの層間絶縁膜・中間層)が設けられて
いる。上記層間絶縁膜21は、例えば1500nmの層
厚になるように形成され、例えば化学機械研磨などによ
って段差が0.5μm以下に平坦化されている。これに
よれば、上記層間絶縁膜21上に配される導電性遮光層
20(導電性遮光層・中間層)を平坦化された表面に形
成することができ、遮光性の向上に貢献する。
ーニングによって設けられている上記導電性遮光層20
は、コンタクトホール22(中間層)を通じて引き出し
電極18と接続されている。上記導電性遮光層20は、
例えば膜厚が125nmのTiW膜からなる。上記導電
性遮光層20と上記引き出し電極18との、また、上記
導電性遮光層20と上記信号配線17との組み合わせに
よって、上方からの入射光に対して、画素開口領域以外
の全ての領域の遮光がなされている。上記導電性遮光層
20は上記引き出し電極18と接続されて所定の共通電
位に接続される。
の層間絶縁膜23(第2の層間絶縁膜・中間層)が設け
られている。上記第2の層間絶縁膜23は、例えば、T
EOSを原料ガスとして用いたプラズマCVD法によっ
て、SiO2主成分として1000nmの厚さに成膜さ
れる。そして、化学機械研磨によって300nmの膜厚
になるように平坦化される。また、上記引き出し電極1
8上の所定部分における上記第2の層間絶縁膜23上に
は図示しないコンタクトホールが設けられている。
絶縁膜14上にゲート配線15が設けられた多結晶Si
TFT基板の上層であり、かつ画素電極24の下層に位
置する層を中間層と称する。即ち、上記中間層は、具体
的には第1の層間絶縁膜19、層間絶縁膜21および第
2の層間絶縁膜23によって構成され、また、上記中間
層内には、信号配線17、引き出し電極18および導電
性遮光層20などがマトリクス状に配されている。そし
て、上記3つの層間絶縁膜19・21・23の材質は、
絶縁素材であれば特に限定されるものではないが、本実
施の形態においては、SiO2を主成分としている。
ンタクトホールを通じて上記引き出し電極18と透明の
画素電極24が設けられている。上記画素電極24は、
例えば膜厚が120nmのITOからなる。上記画素電
極24を覆うように液晶の配向膜25が設けられてい
る。
基板と、ガラス基板30の上に対向電極として設けられ
た透明電極29および液晶の配向膜27を順次積層した
ものとの間に液晶26が封入されている。なお、上記液
晶26は、シール材28によって周囲を塞がれることに
よって、封入されている。
装置の製造方法について、その製造工程順に以下に説明
する。図3から図10は、上記液晶表示装置の各製造工
程における液晶表示装置の構成を示す断面図である。
10上に多結晶Si膜およびWSi膜を順次積層して成
膜した後、上記2つの膜をパターニングして導電性遮光
膜11を形成する。次に、例えばCVD法によって基板
全面にSiO2膜からなる層間絶縁膜12を成膜する。
続いて、例えばCVD法によって基板全面に多結晶Si
膜13を成膜した後、上記多結晶Si膜13をパターニ
ングする。その後、例えばCVD法によって基板全面に
SiO2を主成分とするゲート絶縁膜14を成膜した
後、上記ゲート絶縁膜14を所定形状にパターニングす
る。続いて、基板全面にリン(P)がドープされた多結
晶Si膜およびWSi膜を順次成膜した後、上記2つの
膜をパターニングしてゲート配線15および容量素子用
の電極を形成する。次に、例えばCVD法によって基板
全面にSiO2を主成分とする層間絶縁膜16を成膜す
る。そして、上記層間絶縁膜16およびゲート絶縁膜1
4の所定部分をエッチング除去して、コンタクトホール
(図示せず)を形成する。その後、基板全面にTiW
膜、Al膜およびTiW膜を順次積層して成膜した後、
上記3つの膜をパターニングして信号配線17を形成す
る。上述の製造方法によって、図3に示す構成を有する
多結晶SiTFT基板およびその上に位置する信号配線
17が作成される。
基板全面に図示しないSiN膜を形成する。その後、図
4に示すように、例えばTEOSを原料ガスとして用い
たプラズマCVD法によって基板全面にSiO2を主成
分とする第1の層間絶縁膜19を上記信号配線17が覆
われるように成膜する。この時基板表面は、プラズマC
VD法によって、一様に同じ厚さになるようにSiO2
が成膜されるため、図4に示すように信号配線17上に
段差が生じている。
第1の層間絶縁膜19の信号配線17上に配された部分
(即ち、凸部)のみを、例えばフォトリソグラフィーお
よびエッチングによって除去する。これによって、上記
第1の層間絶縁膜19は、上記信号配線17間に成膜さ
れた部分、即ち、上記画素領域おける開口領域および上
記画素外周領域を残してパターニングされ、図5に示す
ように段差が減じられる。上記の方法により、確実に凸
部である信号配線上部の層間絶縁膜19のみを除去する
ことができ、効果的に段差を減少させることができる。
領域の所定部分をパターニングし、引き出し電極18を
形成する。その後、例えばTEOSを原料ガスとして用
いたプラズマCVD法によって基板全面にSiO2を主
成分とする層間絶縁膜(もう一つの層間絶縁膜)21を
1500nmの厚さになるように成膜する。そして、上
記層間絶縁膜21の所定部分をエッチングすることによ
ってコンタクトホール22を形成する。
すように、画素開口領域以外の領域全ての遮光が成され
るようにパターニングを行う。なお、上記導電性遮光層
20は、コンタクトホール22を通じて引き出し電極1
8と接続されている。続いて、図8に示すように、上記
導電性遮光層20を覆うように第2の層間絶縁膜23を
成膜する。
学機械研磨によって平坦化される。上記化学機械研磨
は、例えばIPEC社472を用いて、以下に示す研磨
布、CMP研磨クロス、スラリーを使用する。研磨布:
IC-1400-050A2(ロデールニッタ製)、CM
P研磨クロス:supremeRN-H24PJ、スラリー:セ
ミスパース12(キャボット製セミスパース25の1/
2希釈品)。
ば以下のように設定することが好ましい。 研磨液流量:Pompl=150sccm、研磨ヘッド圧力:pre
ss =8.0psi,Backpress=2.5psi、回転数:Car
r =32rpm,Platen =28rpm、遥動幅:osc star
t=170mm、osc end=165mm、標準研磨レー
ト:フラットモニター;300nm/分、実試料;50
0nm/分 また、研磨時間は上記第2の層間絶縁膜23を300n
mの厚さにする場合、1分20秒とすることが好まし
い。なお、上記化学機械研磨に使用する研磨布IC-1
400は、弾力性を有するクロス2枚を貼り合わせた二
層構造をしている。これによれば、例えば単層の研磨布
であるIC-1000を使用した場合と比較して、均一
な研磨を施すことができる。
膜の化学機械研磨を実施すれば、基板全面に対して均一
な研磨を実施することができるとともに、上記画素外周
領域および上記画素外周領域に近接した領域のオーバー
研磨を防止することができる。そのため、上記液晶表示
装置の基板全面において液晶層26の厚みを一定にし、
表示画質の向上を図ることができる。また、画素電極2
4とその下層に位置する導電性遮光層20とのショート
を防止することも可能である。
絶縁膜23は、図9に示すように例えば300nmの厚
さに平坦化される。そして続いて、上記第2の層間絶縁
膜23の所定部分をエッチングによって除去して、コン
タクトホール(図示せず)を形成する。その後、基板全
面にITO膜を成膜した後、上記ITO膜をエッチング
によりパターニングして、画素電極24を形成する(図
9参照)。
製造方法に基づいて実施され、配向膜25・27および
液晶層26などの積層が行われ、図1に示すような液晶
表示装置が得られる。
24は導電性遮光層20を介して引き出し電極18に接
続されているが、良好なコンタクトを得ることができれ
ば、上記導電性遮光層20を形成せず、上記画素電極2
4を引き出し電極18に直接接続するような構成にして
もよい。上記の構成によれば、層間絶縁膜21を設ける
必要がなく、製造工程の簡略化を図ることができる。
の層間絶縁膜19は、TEOSを用いたプラズマCVD
法によって成膜を行い、その後フォトリソグラフィーお
よびエッチングを行うことによって形成しているが、本
発明はこれに限定されるものではなく、これ以外にも種
々の方法を用いることができる。
ートガラス(PSG)又はホウ素リンシリケートガラス
(BPSG)などを成膜してからリフローさせる方法、
スピオンガラス(SOG)を用いた流動法、絶縁膜を成
膜してからエッチバックする方法、あるいは、絶縁膜を
成膜してから化学機械研磨法により研磨する方法等が挙
げられる。また、絶縁膜の成膜方法としては、TEOS
を用いたプラズマCVD法以外の方法として、TEOS
を用いた常圧CVD法、高密度プラズマCVD法、上記
の方法を組み合わせて積層膜を成膜する方法などを用い
ることもできる。
駆動用の薄膜トランジスタとして多結晶SiTFTを用
いたが、本発明はこれに限定されることなく、例えば、
a−SiTFTなどを使用してもよい。
は、基板表面に形成されている画素電極駆動用の薄膜ト
ランジスタと画素電極との間に、マトリクス状に配置さ
れている信号配線を含んでなる中間層が設けられている
液晶表示装置において、上記中間層は、マトリクス状に
配置された上記信号配線間を埋め込む第1の層間絶縁膜
と、上記画素電極と上記第1の層間絶縁膜および上記信
号配線との間に設けられている第2の層間絶縁膜とを有
している構成である。
膜は、上記第2の層間絶縁膜によって段差の減じられた
層の上層に形成されているため、例えば、化学機械研磨
を行うことによって、より平坦性を増加させることがで
きる。具体的には、TFTや各種の重なる配線が少ない
画素外周領域および画素領域内の周辺領域においても、
他の領域と同じ研磨条件で化学機械研磨を行っても、不
均一に研磨されることなく、残留膜厚に差が発生しな
い。さらに、各々の画素電極についても、画素電極の周
辺部と中央部との間の段差が減少しているため、均一な
研磨を行うことができる。従って、液晶表示装置全体に
おいて、液晶層の層厚を一定に保つことに貢献でき、よ
り表示画質の向上を図ることができるという効果を奏す
る。
層間絶縁膜は、フォトリソグラフィー及びエッチングに
よって形成されていることが好ましい。
膜を形成過程において、上記信号配線上に一時的に配さ
れた上記第1の層間絶縁膜を確実に除去できるととも
に、上記信号配線間に設けられた上記第1の層間絶縁膜
は確実に残すことができる。従って、上記第1の層間絶
縁膜と上記信号配線とによって形成された層の表面の段
差を減少させることができるという効果を奏する。
層間絶縁膜と前記第1の層間絶縁膜および前記信号配線
との間には、もう一つの層間絶縁膜が設けられており、
上記もう一つの層間絶縁膜の前記信号配線を覆う領域に
は導電性遮光層が設けられている構成としてもよい。
配線の上層であり、かつ上記画素電極の下層の位置に導
電性遮光層が設けられている。上記の構成によれば、段
差が減じられた第1の層間絶縁膜上に形成された上記も
う一つの層間絶縁膜上に、導電性遮光層を配することが
できる。従って、上記導電性遮光層の遮光性能を向上さ
せることができるという効果を奏する。
層間絶縁膜、上記第2の層間絶縁膜、および上記もう一
つの層間絶縁膜は、SiO2を主成分とする構成として
もよい。
することによって良好な画像表示ができるとともに、比
較的誘電率が低いため、配線間の容量が小さく信号処理
ノイズの影響を少なくすることができるという効果を奏
する。
層間絶縁膜および上記第2の層間絶縁膜は、プラズマC
VD法によって形成されている構成としてもよい。
は、段差のある表面に対して優れた埋め込み性を有する
成膜方法であるため、例えば、第1の層間絶縁膜を信号
配線間がマトリクス状に配された表面に対しても、表面
の全ての部分に渡って同じ厚さの膜を形成することがで
きるという効果を奏する。
は、基板表面に形成されている画素電極駆動用の薄膜ト
ランジスタと画素電極との間に、マトリクス状に配置さ
れている信号配線を含んでなる中間層が設けられている
液晶表示装置の製造方法において、マトリクス状に配置
されている上記信号配線上に第1の層間絶縁膜を形成
し、続いて上記第1の層間絶縁膜の表面に形成された凸
部を除去した後、第2の層間絶縁膜を形成するステップ
を含むという構成である。
膜をマトリクス状に配された上記信号配線同士の間にの
み埋め込むような状態で設けることができ、段差を減少
させることができる。従って、上記第2の層間絶縁膜を
平坦に形成することができるため、画素電極を平坦な表
面上に形成して液晶層の厚みを一定に保ち、画質の低下
を防止することができるという効果を奏する。
上記第2の層間絶縁膜は化学機械研磨によって平坦化さ
れる構成としてもよい。
膜は、予め段差が減じられた上記第1の層間絶縁膜上に
成膜されるため、化学機械研磨によってより良好に平坦
化することができる。そして、画素外周領域および上記
画素外周領域に近接した画素領域内の周辺領域につい
て、オーバー研磨を防止することができるという効果を
奏する。
上記凸部の除去は、フォトリソグラフィー及びエッチン
グによって行われる構成としてもよい。
膜を形成する過程において、上記凸部である上記信号配
線上に一時的に配された上記第1の層間絶縁膜を確実に
除去できるとともに、上記信号配線間に設けられた上記
第1の層間絶縁膜は確実に残すことができる。
上記凸部を除去した後、かつ上記第2の層間絶縁膜を形
成する前に、もう一つの層間絶縁膜を形成し、上記もう
一つの層間絶縁膜上に導電性遮光層を形成するステップ
をさらに含む構成としてもよい。
1の層間絶縁膜上に形成された上記もう一つの層間絶縁
膜上に、導電性遮光層を配することができる。従って、
上記導電性遮光層の遮光性能を向上させることができ
る。そして、上記導電性遮光層の上層には、上記第2の
層間絶縁膜が形成された後、各領域全体に渡って均一に
化学機械研磨を施すことができる。従って、局部的なオ
ーバー研磨を防止することができるため、画素電極とそ
の下層の導電性遮光層とのショートを効果的に防止する
ことができるという効果を奏する。
一部の構成を示す断面図である。
概要を示す平面透視図であり、画素電極、各種信号配線
などがマトリクス状に配置された様子を示すものであ
る。
製造工程を示す液晶表示装置の断面図である。
製造工程を示す液晶表示装置の断面図であり、図3に示
す工程に続いて行われる工程を示すものである。
製造工程を示す液晶表示装置の断面図であり、図4に示
す工程に続いて行われる工程を示すものである。
製造工程を示す液晶表示装置の断面図であり、図5に示
す工程に続いて行われる工程を示すものである。
製造工程を示す液晶表示装置の断面図であり、図6に示
す工程に続いて行われる工程を示すものである。
製造工程を示す液晶表示装置の断面図であり、図7に示
す工程に続いて行われる工程を示すものである。
製造工程を示す液晶表示装置の断面図であり、図8に示
す工程に続いて行われる工程を示すものである。
の製造工程を示す液晶表示装置の断面図であり、図9に
示す工程に続いて行われる工程を示すものである。
層) 20 導電性遮光層(導電性遮光層・中間層) 21 層間絶縁膜(もう一つの層間絶縁膜・中間層) 23 第2の層間絶縁膜(第2の層間絶縁膜・中間
層) 24 画素電極 25・27 配向膜 26 液晶
Claims (9)
- 【請求項1】基板表面に形成されている画素電極駆動用
の薄膜トランジスタと画素電極との間に、マトリクス状
に配置されている信号配線を含んでなる中間層が設けら
れている液晶表示装置において、 前記中間層は、マトリクス状に配置された前記信号配線
間を埋め込む第1の層間絶縁膜と、 前記画素電極と前記第1の層間絶縁膜および前記信号配
線との間に設けられている第2の層間絶縁膜とを有して
いることを特徴とする液晶表示装置。 - 【請求項2】前記第1の層間絶縁膜は、フォトリソグラ
フィー及びエッチングによって形成されていることを特
徴とする請求項1に記載の液晶表示装置。 - 【請求項3】前記第2の層間絶縁膜と前記第1の層間絶
縁膜および前記信号配線との間には、もう一つの層間絶
縁膜が設けられており、前記もう一つの層間絶縁膜の前
記信号配線を覆う領域には導電性遮光層が設けられてい
ることを特徴とする請求項1または2に記載の液晶表示
装置。 - 【請求項4】前記第1の層間絶縁膜、前記第2の層間絶
縁膜、および前記もう一つの層間絶縁膜は、SiO2を
主成分とすることを特徴とする請求項1ないし3の何れ
か1項に記載の液晶表示装置。 - 【請求項5】前記第1の層間絶縁膜および前記第2の層
間絶縁膜は、プラズマCVD法によって形成されている
ことを特徴とする請求項1ないし4の何れか1項に記載
の液晶表示装置。 - 【請求項6】基板表面に形成されている画素電極駆動用
の薄膜トランジスタと画素電極との間に、マトリクス状
に配置されている信号配線を含んでなる中間層が設けら
れている液晶表示装置の製造方法において、 マトリクス状に配置されている前記信号配線上に第1の
層間絶縁膜を形成し、続いて前記第1の層間絶縁膜の表
面に形成された凸部を除去した後、第2の層間絶縁膜を
形成するステップを含むことを特徴とする液晶表示装置
の製造方法。 - 【請求項7】前記第2の層間絶縁膜は化学機械研磨によ
って平坦化されることを特徴とする請求項6に記載の液
晶表示装置の製造方法。 - 【請求項8】前記凸部の除去は、フォトリソグラフィー
及びエッチングによって行われることを特徴とする請求
項6または7に記載の液晶表示装置の製造方法。 - 【請求項9】前記凸部を除去した後、前記第2の層間絶
縁膜を形成する前に、 もう一つの層間絶縁膜を形成し、前記もう一つの層間絶
縁膜上に導電性遮光層を形成するステップをさらに含む
ことを特徴とする請求項6ないし8の何れか1項に記載
の液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002115417A JP4064145B2 (ja) | 2002-04-17 | 2002-04-17 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002115417A JP4064145B2 (ja) | 2002-04-17 | 2002-04-17 | 液晶表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003307749A true JP2003307749A (ja) | 2003-10-31 |
JP4064145B2 JP4064145B2 (ja) | 2008-03-19 |
Family
ID=29396753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002115417A Expired - Fee Related JP4064145B2 (ja) | 2002-04-17 | 2002-04-17 | 液晶表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4064145B2 (ja) |
-
2002
- 2002-04-17 JP JP2002115417A patent/JP4064145B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4064145B2 (ja) | 2008-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2860226B2 (ja) | 液晶表示装置およびその製造方法 | |
JP3767305B2 (ja) | 表示装置およびその製造方法 | |
JPH0973103A (ja) | 表示装置及びその製造方法 | |
JPH08179377A (ja) | 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法 | |
JP4643786B2 (ja) | 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置 | |
US6894754B2 (en) | Substrate with a flattening film, display substrate, and method of manufacturing the substrates | |
JP2000330129A (ja) | 液晶表示装置およびその製造方法 | |
JP2010282240A (ja) | 反射型ディスプレイ | |
JP4064145B2 (ja) | 液晶表示装置の製造方法 | |
JP3663978B2 (ja) | 半導体装置の製造方法 | |
JP2008225514A (ja) | 液晶表示装置及びその製造方法 | |
JP3988799B2 (ja) | 液晶表示装置およびその製造方法 | |
US20050127810A1 (en) | Method of manufacturing electro-optical device, electro-optical device, and electronic apparatus comprising the same | |
JP3960353B2 (ja) | 液晶表示装置 | |
JP3918864B2 (ja) | 液晶表示装置およびその製造方法 | |
JP3988782B2 (ja) | 液晶表示装置およびその製造方法 | |
US6252999B1 (en) | Planar reflective light valve backplane | |
JP4706674B2 (ja) | 液晶表示装置およびその製造方法 | |
JP4202091B2 (ja) | アクティブマトリクス型液晶表示装置の作製方法 | |
JPH02211428A (ja) | 液晶表示装置用アクティブマトリクス基板 | |
US7278897B2 (en) | Method of manufacturing display device having columnar spacers | |
JP3918867B2 (ja) | 液晶表示装置 | |
JP2007233409A (ja) | 表示装置およびその製造方法 | |
JP2004134668A (ja) | 素子基板およびこれを用いた表示装置 | |
JP2013073037A (ja) | 電気光学装置およびその製造方法、並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071226 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |