JP2003303913A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2003303913A
JP2003303913A JP2002109654A JP2002109654A JP2003303913A JP 2003303913 A JP2003303913 A JP 2003303913A JP 2002109654 A JP2002109654 A JP 2002109654A JP 2002109654 A JP2002109654 A JP 2002109654A JP 2003303913 A JP2003303913 A JP 2003303913A
Authority
JP
Japan
Prior art keywords
conductor layer
power supply
grounding
wiring board
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002109654A
Other languages
English (en)
Other versions
JP3878878B2 (ja
Inventor
Hideki Fukunaga
英樹 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002109654A priority Critical patent/JP3878878B2/ja
Publication of JP2003303913A publication Critical patent/JP2003303913A/ja
Application granted granted Critical
Publication of JP3878878B2 publication Critical patent/JP3878878B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 複数の貫通導体が接続された接続ランド間に
接地または電源用導体層を大きな幅で設けることにより
接地または電源用導体層の実効インダクタンスを小さな
ものとして、搭載する半導体集積回路素子を正常に作動
させることが可能な配線基板を提供すること。 【解決手段】 接続ランド6は、略三角形であるととも
に、その隣接するもの同士の角部が互いに正面で向かい
合わないように配置されており、かつその各角部に貫通
導体5がそれぞれ接続されている。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体集積回路素
子等の半導体素子を搭載するための半導体素子搭載用基
板に用いられる配線基板に関するものである。 【0002】 【従来の技術】従来、半導体集積回路素子を搭載するた
めの半導体素子搭載用基板に用いられる配線基板は、例
えば酸化アルミニウム質焼結体等の無機系絶縁物やエポ
キシ樹脂等の有機系絶縁物から成る複数の絶縁層を上下
に積層一体化して成る絶縁基体の各絶縁層間に、半導体
集積回路素子に接地電位を供給するための接地用導体層
と半導体集積回路素子に電源電位を供給するための電源
用導体層と半導体集積回路素子に信号の出し入れをする
ための信号用導体層とが配設されているとともに、絶縁
基体の上面および下面に前記接地用導体層、電源用導体
層、信号用導体層にそれぞれ電気的に接続された略円形
の多数の電極パッドが被着形成されている。また、これ
らの接地用導体層、電源用導体層、信号用導体層と電極
パッドとは、接地用導体層、電源用導体層、信号用導体
層からそれぞれ絶縁層を貫通して絶縁基体の表面にかけ
て導出する多数の貫通導体により互いに電気的に接続さ
れている。そして、この配線基板は、絶縁基体の上面に
半導体集積回路素子を、その電極が絶縁基体の上面の電
極パッドに半田バンプ等の導電性接合部材を介して電気
的に接続されるようにして搭載するとともに、その絶縁
基体の上面に例えばエポキシ樹脂等の熱硬化性樹脂から
成る封止樹脂を半導体集積回路素子を覆うように固着さ
せることにより製品としての半導体装置となり、この半
導体装置は絶縁基体の下面の電極パッドを外部電気回路
基板の配線導体に半田等の導電性接合部材を介して接続
することにより外部電気回路基板に実装される。 【0003】ところで、このような配線基板において
は、近時の半導体集積回路素子の高集積化に伴い、半導
体集積回路素子に接地電位や電源電位を供給するための
接地用導体層や電源用導体層は、それぞれ絶縁基体の絶
縁層間の一つあるいはいくつかの略全面にわたる広面積
のパターンとして設けられる場合が多くなっている。こ
のような広面積の接地用導体層や電源用導体層から半導
体集積回路素子に接地電位や電源電位を供給することに
よって安定した接地電位や電源電位の供給が可能となる
とともに接地用導体層や電源用導体層が電磁シールドの
役目を果たし、信号用導体層に外部から電磁ノイズが入
り込んだり、外部に不要な電磁ノイズの放射が行われた
りすることを防止するようにしている。 【0004】なお、このように接地用導体層や電源用導
体層が、ある絶縁層間の略全面にわたり広面積のパター
ンに設けられた配線基板では、接地用導体層や電源用導
体層や信号用導体層と絶縁基体の表面の電極パッドとを
電気的に接続するための貫通導体を接地用導体層や電源
用導体層を貫通して複数の絶縁層にわたって設ける必要
があり、そのような場合、接地用導体層や電源用導体層
を貫通導体が貫通する部位には、それらの貫通導体と接
地用導体層や電源用導体層との電気的短絡を防止するた
めに貫通導体を取り囲む開口部が設けられており、さら
にその開口部内には、貫通導体よりも大きな径を有する
円形の接続ランドと呼ばれる導体パターンが接地用導体
層や電源用導体層から一定の間隔で離間して形成されて
おり、この接続ランドに貫通導体を接続させることによ
り接地用導体層や電源用導体層を貫通する上下の貫通導
体同士の電気的な接続を良好なものとしている。また、
接地用導体層や電源用導体層と電極パッドとを接続する
貫通導体は、半導体集積回路素子に接地電位や電源電位
を安定して供給するために、一つの電極パッドに対して
例えば3本ずつ接続されることがあり、そのような場
合、それらの貫通導体を一つの円形の接続ランドに3本
ずつ接続するようにしていた。 【0005】 【発明が解決しようとする課題】しかしながら、近時の
半導体集積回路素子の超高集積化に伴い、配線基板もそ
の電極パッドの高密度配列が要求されてきており、この
ため、電極パッドの配列ピッチが1mm以下の狭いもの
が製造されるようになってきている。そして、このよう
な高密度配列された電極パッドに例えば3本ずつの貫通
導体を接続させた場合、この3本の貫通導体が接続され
た円形の接続ランド同士の間隔も極めて狭いものとな
り、それらの接続ランド間に接地または電源用導体層を
十分な幅で設けることができなくなる。そうすると、半
導体集積回路素子に接地または電源電位を供給するため
の接地または電源用導体層の実効インダクタンスが大き
なものとなり、その結果、この接地または電源用導体層
からの半導体集積回路素子への均一、かつ効率の良い接
地または電源電位の供給ができなくなるため、半導体集
積回路素子に誤動作を発生させてしまうという問題点を
有していた。 【0006】本発明は、かかる従来の問題点に鑑み案出
されたものであり、その目的は、複数の貫通導体が接続
された接続ランド間に接地または電源用導体層を大きな
幅で設けることができ、その結果、接地または電源用導
体層の実効インダクタンスを小さなものとして、搭載す
る半導体集積回路素子を正常に作動させることが可能な
配線基板を提供することにある。 【0007】 【課題を解決するための手段】本発明の配線基板は、複
数の絶縁層を積層して成る絶縁基体と、前記絶縁層間の
一つに配設されており、複数の開口部を有する接地また
は電源層と、前記各開口部内に前記接地または電源層か
ら一定の間隔で離間してそれぞれ配設された複数の接続
ランドと、前記絶縁層を貫通して前記接続ランドに接続
するように配設された複数の貫通導体とを具備して成る
配線基板であって、前記接続ランドは、略正三角形をし
ているとともに、その隣接するもの同士の角部が互いに
正面で向かい合わないように配置されており、かつその
各角部に前記貫通導体がそれぞれ接続されていることを
特徴とするものである。 【0008】本発明の配線基板によれば、接地または電
源用導体層の開口部内に接地または電源用導体層から一
定の間隔で離間して設けられた接続ランドは、略正三角
形をしているとともに、その隣接するもの同士の角部が
互いに正面で向かい合わないように配置されており、か
つその各角部に前記貫通導体がそれぞれ接続されている
ことから、各接続ランドに3本ずつの貫通導体を接続す
ることが可能であるとともに、各接続ランド間に大きな
間隔を形成することができ、その間に接地または電源用
導体層を大きな幅で形成することができる。 【0009】 【発明の実施の形態】次に、本発明の配線基板を添付の
図面に基づいて詳細に説明する。 【0010】図1は、本発明の配線基板を半導体素子集
積回路素子を搭載するための半導体素子搭載用基板に用
いられる配線基板に適用した場合の実施の形態の一例を
示す断面図であり、1は絶縁基体、3は接地または電源
用導体層、5は貫通導体、6は接続ランドである。 【0011】絶縁基体1は例えば酸化アルミニウム質焼
結体や窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、窒化珪素質焼結体、ガラス−セラミ
ックス等の無機系絶縁物やエポキシ樹脂やポリイミド樹
脂、変性ポリフェニレンエーテル樹脂、ビスマレイミド
トリアジン樹脂等の有機系絶縁物から成る4層の絶縁層
1a、1b、1c、1dを積層一体化して成り、その上
面中央部には、半導体集積回路素子が搭載される搭載部
を有し、その下面は外部電気回路基板に接続される接続
面を形成している。 【0012】このような絶縁基体1は、例えば各絶縁層
1a、1b、1c、1dが酸化アルミニウム質焼結体等
の無機系絶縁物から成る場合であれば、酸化アルミニウ
ム等のセラミック原料粉末に適当な有機バインダーおよ
び溶剤を添加混合して泥漿状となすとともに、これを従
来周知のドクターブレード法を採用してシート状に形成
して各絶縁層1a、1b、1c、1dとなるセラミック
グリーンシートをそれぞれ準備し、しかる後、これらの
セラミックグリーンシートに適当な打ち抜き加工を施す
とともに所定の順に積層して絶縁基体1用のセラミック
グリーンシート積層体となし、最後にこのセラミックグ
リーンシート積層体を高温で焼成することによって製作
され、他方、各絶縁層1a、1b、1c、1dがエポキ
シ樹脂等の有機系絶縁物から成る場合であれば、各絶縁
層1a、1b、1c、1d用の未硬化の熱硬化性樹脂シ
ートを準備するとともにそれらを所定の順に積層して熱
硬化させることによって製作される。なお、この熱硬化
性樹脂シート中にはガラス繊維や無機絶縁物フィラーを
含有させてもよい。 【0013】また、絶縁基体1の絶縁層1aと1bとの
間には半導体集積回路素子に信号の出し入れをするため
の信号用導体層2が所定の配線パターンに被着されてお
り、絶縁層1bと1cとの間および1cと1dとの間に
は半導体集積回路素子に接地または電源電位を供給する
ための接地または電源用導体層3が略全面にわたり被着
されている。さらに絶縁基体1の上面には半導体集積回
路素子の各電極が接続される素子接続用の電極パッド4
aが、絶縁基体1の下面には外部電気回路基板の配線導
体に接続される外部接続用の電極パッド4bが被着され
ている。そして、これらの電極パッド4a、4bと信号
用導体層2および接地または電源用導体層3とが絶縁層
1a、1b、1c、1dを貫通する貫通導体5により電
気的に接続されている。なお、絶縁層1bと1cとの間
および1cと1dとの間に被着された接地または電源用
導体層3は、それぞれ互いに異なる接地電位または電源
電位を半導体集積回路素子に供給するための導体層であ
る。そして、これらの接地または電源用導体層3には、
他の接地または電源用導体層3や信号導体層2に接続さ
れた貫通導体5との電気的な短絡を防止するために、そ
れらの貫通導体5を取り囲む開口部3aが形成されてお
り、この開口部3a内には上下の貫通導体5同士の電気
的接続を良好とするための接続ランド6が接地または電
源用導体層3から一定の間隔で離間して形成されてい
る。なお、接地または電源用導体層3とこれに対応する
電極パッド4bとの間は例えば3本ずつの貫通導体5に
より接続されており、それにより接地または電源電位を
より効率よく供給できるようにしている。 【0014】このような信号用導体層2および接地また
は電源用導体層3、電極パッド4a、4b、貫通導体
5、接続ランド6は、絶縁層1a、1b、1c、1dが
酸化アルミニウム質焼結体等の無機系絶縁物から成る場
合であれば、例えばタングステンやモリブデン、銅、銀
等の金属粉末メタライズから成り、タングステン等の金
属粉末に適当な有機バインダー、溶剤を添加混合して得
た金属ペーストを絶縁層1a、1b、1c、1d用のセ
ラミックグリーンシートに従来周知のスクリーン印刷法
を採用して印刷塗布しておくとともにそれを絶縁基体1
用のセラミックグリーンシート積層体とともに焼成する
ことによって形成され、他方、絶縁層1a、1b、1
c、1dがエポキシ樹脂等の有機系絶縁物から成る場合
であれば、例えば、銅箔や銅めっきや銅ペースト硬化物
から成り、絶縁層1a、1b、1c、1d用のシートに
銅箔や銅めっき層を被着させるとともに、それをフォト
リソグラフィー技術を採用して所定のパターンにエッチ
ングすることによって、あるいは銅ペーストを所定のパ
ターンに印刷や充填してそれを熱硬化させることによっ
て形成される。 【0015】さらに、本発明の配線基板においては、図
2に要部平面図で示すように、接地または電源用導体層
3とこれに対応する電極パッド4bとを接続する3本の
貫通導体5が接続される接続ランド6の形状を略正三角
形とするとともに、隣接する接続ランド6同士の角部が
互いに正面で向かい合わないように配置し、かつ貫通導
体5を接続ランド6の各角部にそれぞれ接続している。
そして、そのことが重要である。このように、接地また
は電源用導体層3とこれに対応する電極パッド4bとを
接続する3本の貫通導体5が接続される接続ランド6の
形状を略正三角形とするとともに、隣接する接続ランド
6同士の角部が正面で向かい合わないように配置し、か
つ貫通導体5を接続ランド6の各角部にそれぞれ接続し
たことから、隣接する接続ランド6の間に大きな間隔が
形成され、その間に接地または電源用導体層3を大きな
幅で配置することができる。したがって、本発明の配線
基板によれば、接地または電源用導体層3の実効インダ
クタンスを小さなものとして、搭載する半導体集積回路
素子を正常に作動させることが可能となる。 【0016】なお、接続ランド6の各角部に接続された
貫通導体5は、接続ランド6の外周から20〜50μm
内側の位置に接続されていることが好ましい。貫通導体
5が接続ランド6の外周から20μm未満内側に位置し
ている場合、貫通導体5と接続ランド6との接続信頼性
が低いものとなってしまう危険性があり、他方、50μ
mを超えると、接続ランド6の面積をその分大きくする
必要があるので、接続ランド6を高密度で配置すること
が困難となる傾向にある。 【0017】また、接続ランド6同士の間隔は、30〜
100μmの範囲であることが好ましい。接続ランド6
同士の間隔が30μm未満であると、接続ランド6同士
の電気的な絶縁信頼性が低いものとなる傾向にあり、他
方、100μmを超えると、接続ランド6を高密度で配
置することが困難となる傾向にある。 【0018】なお、本発明は上述の実施の形態例に限定
されるものではなく、本発明の要旨を逸脱しない範囲で
あれば、種々の変更が可能であることはいうまでもな
い。 【0019】 【発明の効果】本発明の配線基板によれば、接地または
電源用導体層の開口部内に接地または電源用導体層から
一定の間隔で離間して設けられた接続ランドは、略正三
角形をしているとともに、その隣接するもの同士の角部
が互いに正面で向かい合わないように配置されており、
かつその各角部に前記貫通導体がそれぞれ接続されてい
ることから、各接続ランドに3本ずつの貫通導体を接続
することが可能であるとともに、各接続ランド間に大き
な間隔を形成することができ、その間に接地または電源
用導体層を大きな幅で形成することができる。したがっ
て、接地または電源用導体層の実効インダクタンスを小
さいものとして、搭載する半導体集積回路素子を正常に
作動させることが可能な配線基板を提供することができ
る。
【図面の簡単な説明】 【図1】本発明の配線基板の実施の形態の一例を示す断
面図である。 【図2】本発明の配線基板の要部平面図である。 【符号の説明】 1・・・・・・絶縁基板 1a〜1d・・・・絶縁層 3・・・・・・接地または電源用導体層 3a・・・・・接地または電源用導体層3の開口部 5・・・・・・貫通導体 6・・・・・・接続ランド

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 複数の絶縁層を積層して成る絶縁基体
    と、前記絶縁層間の一つに配設されており、複数の開口
    部を有する接地または電源層と、前記各開口部内に前記
    接地または電源層から一定の間隔で離間してそれぞれ配
    設された複数の接続ランドと、前記絶縁層を貫通して前
    記接続ランドに接続するように配設された複数の貫通導
    体とを具備して成る配線基板であって、前記接続ランド
    は、略正三角形をしているとともに、その隣接するもの
    同士の角部が互いに正面で向かい合わないように配置さ
    れており、かつその各角部に前記貫通導体がそれぞれ接
    続されていることを特徴とする配線基板。
JP2002109654A 2002-04-11 2002-04-11 配線基板 Expired - Fee Related JP3878878B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002109654A JP3878878B2 (ja) 2002-04-11 2002-04-11 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002109654A JP3878878B2 (ja) 2002-04-11 2002-04-11 配線基板

Publications (2)

Publication Number Publication Date
JP2003303913A true JP2003303913A (ja) 2003-10-24
JP3878878B2 JP3878878B2 (ja) 2007-02-07

Family

ID=29393059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002109654A Expired - Fee Related JP3878878B2 (ja) 2002-04-11 2002-04-11 配線基板

Country Status (1)

Country Link
JP (1) JP3878878B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989707B2 (en) 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181389A (ja) * 1992-12-11 1994-06-28 Nec Corp 多層印刷配線板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181389A (ja) * 1992-12-11 1994-06-28 Nec Corp 多層印刷配線板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989707B2 (en) 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
US8793868B2 (en) 2005-12-14 2014-08-05 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
US9451702B2 (en) 2005-12-14 2016-09-20 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
US9768122B2 (en) 2005-12-14 2017-09-19 Shinko Electric Industries Co., Ltd. Electronic part embedded substrate and method of producing an electronic part embedded substrate
US10134680B2 (en) 2005-12-14 2018-11-20 Shinko Electric Industries Co., Ltd. Electronic part embedded substrate and method of producing an electronic part embedded substrate

Also Published As

Publication number Publication date
JP3878878B2 (ja) 2007-02-07

Similar Documents

Publication Publication Date Title
EP1761119B1 (en) Ceramic capacitor
JP6626697B2 (ja) 配線基板およびその製造方法
CN102474992B (zh) 电容内置布线基板及配件内置布线基板
WO1998047331A1 (fr) Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JP5729186B2 (ja) 半導体装置及びその製造方法
KR20150053579A (ko) 전자 소자 모듈 및 그 제조 방법
EP1085594B1 (en) High frequency circuit apparatus
JP2005026263A (ja) 混成集積回路
JP3878795B2 (ja) 多層配線基板
JP3847190B2 (ja) 配線基板
JP2005019730A (ja) 配線基板およびそれを用いた電子装置
JP2005072503A (ja) 配線基板およびそれを用いた電子装置
JP2003303913A (ja) 配線基板
JP4235092B2 (ja) 配線基板およびこれを用いた半導体装置
JP3792472B2 (ja) 多層配線基板
JP3796104B2 (ja) 多層配線基板
JP2002043762A (ja) 多層配線基板
JP2005136235A (ja) 配線基板
JPS6370442A (ja) 多層配線基板
JP2000223614A (ja) セラミック多層配線基板
JP4349891B2 (ja) 配線基板および電子装置
JP2006093325A (ja) 配線基板
JP3754866B2 (ja) 多層配線基板
JP4508620B2 (ja) 配線基板
JP4227502B2 (ja) 配線基板およびこれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees