JP2003297874A - Connection structure and connection method for electronic component - Google Patents

Connection structure and connection method for electronic component

Info

Publication number
JP2003297874A
JP2003297874A JP2002095456A JP2002095456A JP2003297874A JP 2003297874 A JP2003297874 A JP 2003297874A JP 2002095456 A JP2002095456 A JP 2002095456A JP 2002095456 A JP2002095456 A JP 2002095456A JP 2003297874 A JP2003297874 A JP 2003297874A
Authority
JP
Japan
Prior art keywords
electronic component
bump
electrode portion
connection structure
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002095456A
Other languages
Japanese (ja)
Inventor
Yoichiro Kurita
洋一郎 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002095456A priority Critical patent/JP2003297874A/en
Publication of JP2003297874A publication Critical patent/JP2003297874A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a means for connecting electronic components with each other having low stress and high reliability. <P>SOLUTION: In the connection structure of the electronic component composed by connecting an electrode provided on one electronic component and an electrode provided on the other electronic component via an Au bump, by a process of forming the Au bump on the electrode of the electronic component, pressurizing a supply body containing at least Sn, for which a metal layer of a melting point lower than the one of Au is formed on a surface, at the top of the Au bump, transferring a metal of the metal layer to the top of the Au bump and thus forming a thin film, and a process of pressurizing the electrode of the other electronic component to the top of the Au bump in a state that the thin film is formed and heating the electrode, the electrode of the electronic component and the electrode of the other electronic component are connected via the thin film and the Au bump. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する分野】本発明は、バンプ接続技術を用い
た電子部品の接続構造及び接続方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a connecting structure and a connecting method for electronic parts using a bump connecting technique.

【0002】[0002]

【従来の技術】従来より、SIP(System In Package)
を支える重要な技術として、半導体チップの高密度な実
装が可能となるフリップチップ接合技術や、半導体チッ
プ同士を直接接合するCOC(Chip On Chip)といったバ
ンプを用いた接合技術が採用されている。特に、バンプ
接合技術としては、GGI(Gold-to―Gold Interconnec
t)とよばれるAu(金)同士の熱圧着や超音波接合を用
いたものが検討されている。
2. Description of the Related Art Conventionally, SIP (System In Package)
As an important technology for supporting the above, a flip chip bonding technology that enables high-density mounting of semiconductor chips and a bonding technology using bumps such as COC (Chip On Chip) for directly bonding the semiconductor chips are adopted. In particular, as a bump bonding technology, GGI (Gold-to-Gold Interconnec
A method using thermocompression bonding of Au (gold) or ultrasonic bonding called t) is being studied.

【0003】以下に、バンプ接合技術として、GGI技
術を用いた従来の電子部品の接続構造及び接続方法につ
いて図面を用いて説明する。図5は、従来の電子部品の
接続構造及び接続方法を示す断面図である。従来の電子
部品の接続方法は、まず図5(a)に示すように、第一
の電子部品1の電極部11上にAuバンプ12を形成す
る。このとき、Auバンプ12はスタッドバンプ形状で
あることが望ましい。次に、図5(b)に示すように、
前記第一の電子部品1と同様、電極部21にAuバンプ
22が形成された第二の電子部品2を、そのAuバンプ
22と前記Auバンプ12とが対向するように設置す
る。次に、図5(c)に示すように、Auバンプ12を
Auバンプ22に対して押圧させる。最後に、図5
(d)に示すように、第一の電子部品1及び第二の電子
部品2を加熱させてAuバンプ12とAuバンプ22と
を接合させて、電極部11及び電極部21、すなわち第
一の電子部品1及び第二の電子部品2の接続を完成させ
る。ここで、前記Auバンプ22は必須要件でなくても
よく、Auバンプ22の代わりに前記電極部21がAu
バンプ12と接合されてもよい。また、前記第一の電子
部品1及び第二の電子部品2は、たとえば半導体チップ
及び実装基板としてみてよい。
A conventional electronic component connection structure and connection method using GGI technology as bump bonding technology will be described below with reference to the drawings. FIG. 5 is a cross-sectional view showing a conventional connection structure and connection method for electronic components. In the conventional method for connecting electronic components, first, as shown in FIG. 5A, Au bumps 12 are formed on the electrode portions 11 of the first electronic component 1. At this time, it is desirable that the Au bump 12 has a stud bump shape. Next, as shown in FIG.
Similar to the first electronic component 1, the second electronic component 2 having the Au bump 22 formed on the electrode portion 21 is installed so that the Au bump 22 and the Au bump 12 face each other. Next, as shown in FIG. 5C, the Au bump 12 is pressed against the Au bump 22. Finally, Figure 5
As shown in (d), the first electronic component 1 and the second electronic component 2 are heated to bond the Au bumps 12 and the Au bumps 22, and the electrode portion 11 and the electrode portion 21, that is, the first electronic component 1 The connection between the electronic component 1 and the second electronic component 2 is completed. Here, the Au bump 22 does not have to be an essential requirement, and instead of the Au bump 22, the electrode portion 21 is made of Au.
It may be bonded to the bump 12. Further, the first electronic component 1 and the second electronic component 2 may be regarded as, for example, a semiconductor chip and a mounting substrate.

【発明が解決しようとする課題】[Problems to be Solved by the Invention]

【0004】この従来の電子部品の接続構造及び接続方
法の製造プロセスにおいては、高い圧力や超音波のスト
レスによりバンプ下部、すなわち前記電極部周辺に存在
する半導体素子へのダメージが問題になっていた。従っ
て、半導体チップにダメージを与えることなく低ストレ
スで金属接合を得る技術として、Sn(スズ)やはんだ
といったいわゆる低融点金属(合金)を用いた接合プロ
セスが検討されている。しかしながら、はんだを用いる
場合、UBM(Under Bump Metal)と呼ばれる金属層を半
導体チップのパッド上に形成する必要がありコスト的な
負担が大きい。また、接合プロセスにおいてはんだの表
面酸化膜を除去するためにフラックスを用いることが必
要で、このフラックスの残渣が信頼性に悪影響を与え
る、などの問題があった。さらに、Snを用いる場合、
ウィスカと呼ばれる結晶の異常析出やSnと異種金属の
拡散、酸化といった問題から、材料の保管に特別な配慮
が必要であった。
In the manufacturing process of this conventional connection structure and connection method for electronic parts, damage to the semiconductor element existing under the bump, that is, around the electrode part, has been a problem due to high pressure and ultrasonic stress. . Therefore, a bonding process using a so-called low melting point metal (alloy) such as Sn (tin) or solder has been studied as a technique for obtaining a metal bond with low stress without damaging a semiconductor chip. However, when solder is used, it is necessary to form a metal layer called UBM (Under Bump Metal) on the pad of the semiconductor chip, which imposes a heavy cost burden. Further, it is necessary to use a flux in order to remove the surface oxide film of the solder in the joining process, and there is a problem that the residue of this flux adversely affects the reliability. Furthermore, when Sn is used,
Due to problems such as abnormal precipitation of crystals called whiskers, diffusion of Sn and dissimilar metals, and oxidation, special consideration was required for the storage of the material.

【0005】このような問題点を解決する手段が特開平
11−154689号公報に開示されている。その開示
された技術内容は、一の電子部品に設けられたAuバン
プに上にはんだ箔等の供給体を押圧し、前記Auバンプ
を転写する工程と、一の電子部品を加熱し、前記はんだ
を溶融固化させ、前記Auバンプ上にはんだバンプを形
成する工程と、そのはんだバンプを介して一の電子部品
と他の電子部品とを加熱・接合させるというものであ
る。しかしながら、この技術を用いる場合、Auバンプ
上にはんだバンプを形成するためにはんだを溶融固化さ
せる工程において、はんだ中へのAuの急速な拡散に伴
うはんだ融点の上昇により、一の電子部品と前記他の電
子部品とのはんだの融着による接合が困難になるという
問題が生じるおそれがあった。
A means for solving such a problem is disclosed in JP-A-11-154689. The disclosed technical contents are a step of pressing a supply body such as a solder foil onto an Au bump provided on one electronic component to transfer the Au bump, and heating the one electronic component to perform the soldering. Is melted and solidified to form solder bumps on the Au bumps, and one electronic component and another electronic component are heated and joined via the solder bumps. However, when this technique is used, in the step of melting and solidifying the solder in order to form the solder bumps on the Au bumps, the melting point of the solder is increased due to the rapid diffusion of Au into the solder, so There is a possibility that a problem may occur in that joining by fusion of solder with another electronic component becomes difficult.

【0006】本発明は、以上の従来技術における問題に
鑑みてなされたものであり、低ストレスで信頼性の高い
電子部品の接続構造及び接続方法を提供することを目的
とする。
The present invention has been made in view of the above problems in the prior art, and it is an object of the present invention to provide a connection structure and a connection method for electronic components which have low stress and high reliability.

【課題を解決するための手段】[Means for Solving the Problems]

【0007】前記課題を解決するために提供する本願第
一の発明に係る電子部品の接続構造は、一の電子部品に
設けられた電極部と他の電子部品に設けられた電極部と
がAuバンプを介して接続されてなる電子部品の接続構
造において、前記一の電子部品の電極部上にAuバンプ
を形成し、そのAuバンプの頂部に少なくともSnを含
有し、Auよりも低い融点の金属層が表面に形成された
供給体を押圧して、前記Auバンプの頂部に前記金属層
の金属が転写されることにより薄膜を形成する工程と、
その薄膜が形成された状態のAuバンプの頂部に前記他
の電子部品の電極部を押圧し、加熱する工程とにより、
前記薄膜及びAuバンプを介して一の電子部品の電極部
と他の電子部品の電極部とが接続されてなることを特徴
とする。
In the connection structure for an electronic component according to the first invention of the present application, which is provided to solve the above-mentioned problems, an electrode portion provided on one electronic component and an electrode portion provided on another electronic component are Au. In a connection structure of electronic components connected via bumps, an Au bump is formed on an electrode portion of the one electronic component, and a metal having a melting point lower than that of Au containing at least Sn at the top of the Au bump. Forming a thin film by pressing the supply member having a layer formed on the surface thereof, and transferring the metal of the metal layer to the top of the Au bump;
By a step of pressing the electrode portion of the other electronic component on the top of the Au bump in the state where the thin film is formed and heating,
It is characterized in that the electrode portion of one electronic component and the electrode portion of another electronic component are connected via the thin film and the Au bump.

【0008】係る構成とすることにより、低ストレスで
の電子部品間接合が可能である。また、供給工程を接合
プロセスの直前に行うことにより、従来のSnを用いた
接合で問題になっていたウィスカや酸化・拡散の防止と
いった材料の保管条件に関する制限が無くなり、Snの
新生面を接合に用いることが可能になる。すなわち本願
発明は、供給体をAuバンプ頂部に押圧することによる
転写工程の後に供給体を溶融させるのではなく、Auバ
ンプ/供給体(Sn含有金属)/電極部(Au)といっ
た構造を形成した状態で加熱及び相互拡散を促し接合を
得るものである。
With such a structure, it is possible to join electronic components with low stress. In addition, by performing the supply step immediately before the joining process, there are no restrictions on the storage conditions of the material such as prevention of whiskers and oxidation / diffusion, which were problems in the conventional joining using Sn, and the new surface of Sn can be joined. Can be used. That is, according to the present invention, the structure of Au bump / supplying body (Sn-containing metal) / electrode part (Au) is formed instead of melting the supplying body after the transfer process by pressing the supplying body to the top of the Au bump. In this state, heating and mutual diffusion are promoted to obtain a bond.

【0009】前記課題を解決するために提供する本願第
二の発明に係る電子部品の接続構造は、請求項1に記載
の電子部品の接続構造において、前記Auバンプがスタ
ッドバンプ形状をなすことを特徴とする。
According to a second aspect of the invention, there is provided an electronic component connection structure according to the second aspect of the present invention, wherein the Au bump has a stud bump shape. Characterize.

【0010】前記課題を解決するために提供する本願第
三の発明に係る電子部品の接続構造は、請求項1に記載
の電子部品の接続構造において、前記Auバンプがメッ
キバンプであることを特徴とする。
According to a third aspect of the invention, there is provided an electronic component connection structure according to the third aspect of the present invention, wherein the Au bump is a plated bump. And

【0011】前記課題を解決するために提供する本願第
四の発明に係る電子部品の接続構造は、請求項1に記載
の電子部品の接続構造において、前記他の電子部品の電
極部の表面にAu層が形成されたことを特徴とする。
According to a fourth aspect of the invention, there is provided an electronic component connecting structure according to the first aspect of the invention, wherein the electronic component connecting structure is provided on the surface of the electrode part of the other electronic component. An Au layer is formed.

【0012】係る構成とすることにより、供給体を転写
して形成された薄膜(Sn含有金属)を介し、一の電子
部品の電極部のAuバンプと他の電子部品の電極部に形
成されたAu層とが電気的にも強度的にも良好に接合さ
れる。なお、ここで言うAu層は、Auバンプであって
もよい。
With this configuration, the Au bumps of the electrode portion of one electronic component and the electrode portions of the other electronic component are formed through the thin film (Sn-containing metal) formed by transferring the supply member. The Au layer is joined to the Au layer in good electrical and strength. The Au layer mentioned here may be an Au bump.

【0013】前記課題を解決するために提供する本願第
五の発明に係る電子部品の接続構造は、請求項4に記載
の電子部品の接続構造において、前記Au層がスタッド
バンプ形状をなすことを特徴とする。
According to a fifth aspect of the invention, there is provided a connection structure for an electronic component according to the fifth aspect of the present invention, wherein the Au layer has a stud bump shape. Characterize.

【0014】係る構成とすることにより、スタッドバン
プ形状のように先端部が尖った形状であることが供給体
に一の電子部品のAuバンプを押圧した際の変形量が大
きくなるため、供給体のSn含有金属を効率的に前記A
uバンプに転写することができる。すなわち、良好な薄
膜を得ることができ、結果として一の電子部品と他の電
子部品との良好な接続を実現することができる。
With such a structure, the tip end portion having a sharp shape such as a stud bump shape causes a large deformation amount when the Au bump of one electronic component is pressed against the supply member, so that the supply member is formed. The Sn-containing metal of the above A
It can be transferred to u bump. That is, a good thin film can be obtained, and as a result, a good connection between one electronic component and another electronic component can be realized.

【0015】前記課題を解決するために提供する本願第
六の発明に係る電子部品の接続構造は、請求項4に記載
の電子部品の接続構造において、前記Au層がメッキバ
ンプであることを特徴とする。
According to a sixth aspect of the present invention, there is provided an electronic component connection structure according to the sixth aspect, wherein the Au layer is a plated bump. And

【0016】前記課題を解決するために提供する本願第
七の発明に係る電子部品の接続構造は、請求項1乃至請
求項6のいずれか一に記載の電子部品の接続構造におい
て、前記供給体は、表面にSnメッキ層又ははんだメッ
キ層が形成された金属板であることを特徴とする。
An electronic component connection structure according to a seventh invention of the present application, which is provided for solving the above-mentioned problems, is the electronic component connection structure according to any one of claims 1 to 6, wherein: Is a metal plate having a Sn plating layer or a solder plating layer formed on its surface.

【0017】前記課題を解決するために提供する本願第
八の発明に係る電子部品の接続構造は、請求項1乃至請
求項6のいずれか一に記載の電子部品の接続構造におい
て、前記供給体が、はんだ箔又は少なくともSnを含有
する金属の薄膜であることを特徴とする。
According to an eighth aspect of the invention, there is provided an electronic component connection structure according to the eighth aspect of the invention, wherein the supply member is the electronic component connection structure according to any one of claims 1 to 6. Is a solder foil or a metal thin film containing at least Sn.

【0018】前記課題を解決するために提供する本願第
九の発明に係る電子部品の接続構造は、請求項1乃至請
求項8のいずれか一に記載の電子部品の接続構造におい
て、前記一の電子部品及び他の電子部品が半導体チップ
又は配線基板であることを特徴とする。
An electronic component connection structure according to a ninth invention of the present application, which is provided for solving the above-mentioned problems, is the electronic component connection structure according to any one of claims 1 to 8. The electronic component and the other electronic component are semiconductor chips or wiring boards.

【0019】前記課題を解決するために提供する本願第
十の発明に係る電子部品の接続方法は、一の電子部品に
設けられた電極部上にAuバンプを形成し、そのAuバ
ンプの頂部に、少なくともSnを含有し、少なくとも表
面がAuよりも低い融点の金属層により形成された供給
体を押圧して、前記Auバンプの頂部に前記金属層の金
属が転写されることにより薄膜を形成する工程と、前記
薄膜が形成された状態のAuバンプの頂部に前記他の電
子部品に設けられた電極部を押圧し、前記一の電子部品
と他の電子部品とを加熱する工程と、前記薄膜及びAu
バンプを介して一の電子部品の電極部と他の電子部品の
電極部とを接続する工程とを有することを特徴とする。
The electronic component connecting method according to the tenth invention of the present application, which is provided to solve the above-mentioned problems, is to form an Au bump on an electrode portion provided on one electronic component, and to form a top portion of the Au bump. , A film containing at least Sn and having at least the surface formed of a metal layer having a melting point lower than that of Au is pressed to transfer the metal of the metal layer to the top of the Au bump to form a thin film. A step of pressing an electrode portion provided on the other electronic component on the top of the Au bump in a state where the thin film is formed, and heating the one electronic component and the other electronic component; And Au
And a step of connecting the electrode portion of one electronic component and the electrode portion of another electronic component via the bump.

【0020】係る方法を採用することにより、低ストレ
スでの電子部品間接合が可能である。また、供給工程を
接合プロセスの直前に行うことにより、従来のSnを用
いた接合で問題になっていたウィスカや酸化・拡散の防
止といった材料の保管条件に関する制限が無くなり、S
nの新生面を接合に用いることが可能になる。すなわち
本願発明は、供給体をAuバンプ頂部に押圧することに
よる転写工程の後に供給体を溶融させるのではなく、A
uバンプ/供給体(Sn含有金属)/電極部(Au)と
いった構造を形成した状態で加熱及び相互拡散を促し接
合を得るものである。
By adopting such a method, it is possible to join electronic components with low stress. In addition, by performing the supply step immediately before the bonding process, there is no limitation on the storage conditions of the material such as prevention of whiskers and oxidation / diffusion, which has been a problem in the conventional bonding using Sn.
The new surface of n can be used for joining. That is, the present invention does not melt the supply body after the transfer process by pressing the supply body against the Au bump tops, but
In the state where the structure of u bump / supplying body (Sn-containing metal) / electrode part (Au) is formed, heating and mutual diffusion are promoted to obtain a bond.

【0021】前記課題を解決するために提供する本願第
十一の発明に係る電子部品の接続方法は、請求項10に
記載の電子部品の接続方法において、前記Auバンプが
スタッドバンプ形状をなすことを特徴とする。
According to an eleventh aspect of the invention, there is provided an electronic component connecting method according to the eleventh aspect of the present invention, wherein the Au bump has a stud bump shape. Is characterized by.

【0022】前記課題を解決するために提供する本願第
十二の発明に係る電子部品の接続方法は、請求項10に
記載の電子部品の接続方法において、前記Auバンプが
メッキバンプであることを特徴とする。
According to a twelfth aspect of the invention, there is provided a method for connecting electronic components according to the twelfth aspect of the present invention, wherein the Au bumps are plated bumps. Characterize.

【0023】前記課題を解決するために提供する本願第
十三の発明に係る電子部品の接続方法は、請求項10に
記載の電子部品の接続方法において、前記他の電子部品
の電極部の表面にAu層が形成されたことを特徴とす
る。
The electronic component connecting method according to the thirteenth invention of the present application, which is provided for solving the above-mentioned problems, is the electronic component connecting method according to claim 10, wherein the surface of the electrode portion of the other electronic component is Is characterized in that an Au layer is formed.

【0024】係る方法を採用することにより、供給体を
転写して形成された薄膜(Sn含有金属)を介し、一の
電子部品の電極部のAuバンプと他の電子部品の電極部
に形成されたAu層とが電気的にも強度的にも良好に接
合される。なお、ここで言うAu層は、Auバンプであ
ってもよい。
By adopting such a method, it is formed on the Au bump of the electrode portion of one electronic component and the electrode portion of another electronic component via the thin film (Sn-containing metal) formed by transferring the supply member. The Au layer and the Au layer are well joined in terms of electrical strength. The Au layer mentioned here may be an Au bump.

【0025】前記課題を解決するために提供する本願第
十四の発明に係る電子部品の接続方法は、請求項13に
記載の電子部品の接続方法において、前記Au層がスタ
ッドバンプ形状をなすことを特徴とする。
According to a fourteenth aspect of the invention, there is provided an electronic component connecting method according to the fourteenth aspect of the present invention, wherein the Au layer has a stud bump shape. Is characterized by.

【0026】係る方法を採用することにより、スタッド
バンプ形状のように先端部が尖った形状であることが供
給体に一の電子部品のAuバンプを押圧した際の変形量
が大きくなるため、供給体のSn含有金属を効率的に前
記Auバンプに転写することができる。すなわち、良好
な薄膜を得ることができ、結果として一の電子部品と他
の電子部品との良好な接続を実現することができる。
By adopting such a method, it is possible to increase the amount of deformation when the Au bump of one electronic component is pressed against the supply body by the pointed end shape such as the stud bump shape. The Sn-containing metal of the body can be efficiently transferred to the Au bump. That is, a good thin film can be obtained, and as a result, a good connection between one electronic component and another electronic component can be realized.

【0027】前記課題を解決するために提供する本願第
十五の発明に係る電子部品の接続方法は、請求項13に
記載の電子部品の接続方法において、前記Au層がメッ
キバンプであることを特徴とする。
According to a fifteenth aspect of the invention, there is provided an electronic component connecting method according to the thirteenth aspect, wherein the Au layer is a plated bump. Characterize.

【0028】前記課題を解決するために提供する本願第
十六の発明に係る電子部品の接続方法は、請求項10乃
至請求項15のいずれか一に記載の電子部品の接続方法
において、前記供給体は、表面にSnメッキ層又ははん
だメッキ層が形成された金属板であることを特徴とす
る。
An electronic component connecting method according to the sixteenth invention of the present application, which is provided for solving the above-mentioned problems, is the electronic component connecting method according to any one of claims 10 to 15. The body is a metal plate having an Sn plating layer or a solder plating layer formed on its surface.

【0029】前記課題を解決するために提供する本願第
十七の発明に係る電子部品の接続方法は、請求項10乃
至請求項15のいずれか一に記載の電子部品の接続方法
において、前記供給体が、はんだ箔又は少なくともSn
を含有する金属の薄膜であることを特徴とする。
An electronic component connecting method according to a seventeenth invention of the present application, which is provided for solving the above-mentioned problems, is the electronic component connecting method according to any one of claims 10 to 15. The body is solder foil or at least Sn
It is a thin film of a metal containing.

【0030】前記課題を解決するために提供する本願第
十八の発明に係る電子部品の接続方法は、請求項10乃
至請求項17のいずれか一に記載の電子部品の接続方法
において、前記一の電子部品及び他の電子部品が半導体
チップ又は配線基板であることを特徴とする。
An electronic component connecting method according to an eighteenth invention of the present application, which is provided for solving the above-mentioned problems, is the electronic component connecting method according to any one of claims 10 to 17. The electronic parts and other electronic parts are semiconductor chips or wiring boards.

【発明の実施の形態】DETAILED DESCRIPTION OF THE INVENTION

【0031】以下に、本発明に係る電子部品の接続構造
及び接続方法の一実施の形態について図面を参照して説
明する。ここで、本発明に係る電子部品の接続構造及び
接続方法の一実施の形態を説明にするにあたり、第一の
電子部品1及び第二の電子部品2は、たとえば半導体チ
ップ及び実装基板としてみてよい。図1〜図2は、本発
明に係る電子部品の接続構造及び接続方法の一実施の形
態を示す図である。図1(a)に示すように、第一の電
子部品1の表面上は、電極部11が形成されており、こ
の電極部11上にワイヤボンディング法によりAuバン
プ12をスタッドバンプ形状で形成する。次に、表面が
Snを主成分とする低融点金属で形成された供給体3を
前記Auバンプ12に対向させ(図1(b))、このA
uバンプ12の頂部に対して前記供給体3を押圧する
(図1(c))。このようにすることで、Snを主成分
とする低融点金属の薄膜31をAuバンプ12の頂部に
転写する(図2(a))と共に、第一の電子部品1上に
形成された複数のAuバンプ12の高さをそろえるコイ
ニングという作業もなされることになる。
An embodiment of a connecting structure and a connecting method for electronic parts according to the present invention will be described below with reference to the drawings. Here, in describing an embodiment of a connection structure and a connection method for an electronic component according to the present invention, the first electronic component 1 and the second electronic component 2 may be regarded as, for example, a semiconductor chip and a mounting substrate. . 1 and 2 are diagrams showing an embodiment of a connection structure and a connection method for an electronic component according to the present invention. As shown in FIG. 1A, an electrode portion 11 is formed on the surface of the first electronic component 1, and an Au bump 12 is formed in a stud bump shape on the electrode portion 11 by a wire bonding method. . Next, the supply body 3 whose surface is formed of a low melting point metal containing Sn as a main component is made to face the Au bump 12 (FIG. 1 (b)).
The supply body 3 is pressed against the top of the u bump 12 (FIG. 1C). By doing so, the thin film 31 of a low melting point metal containing Sn as a main component is transferred to the top of the Au bump 12 (FIG. 2A), and at the same time, a plurality of thin films formed on the first electronic component 1 are formed. A work called coining for adjusting the height of the Au bumps 12 is also performed.

【0032】このコイニングは、Auバンプ12の各々
の高さをほぼ一定にし、フリップチップなどの接合時、
Auバンプ12を電極部21側に押しつける際、Auバ
ンプ12の各々にかかる圧力をほぼ一定にすることを目
的としている。すなわち、このようにすることによっ
て、Auバンプ12を電極部21側に押しつける際、特
定の電極部12に大きな圧力がかかり電極部12下部に
形成された半導体素子などへのダメージを軽減させるこ
とができる。また、このとき、Auバンプ12を100
〜200℃程度に加熱することにより、良好に低融点金
属を転写させることが可能となる。
This coining keeps the heights of the Au bumps 12 substantially constant, and when bonding flip chips or the like,
The purpose is to make the pressure applied to each of the Au bumps 12 substantially constant when the Au bumps 12 are pressed against the electrode portion 21 side. That is, by doing so, when the Au bump 12 is pressed against the electrode portion 21 side, a large pressure is applied to the specific electrode portion 12 and damage to a semiconductor element or the like formed under the electrode portion 12 can be reduced. it can. At this time, the Au bumps 12 are set to 100
By heating to about 200 ° C., the low melting point metal can be satisfactorily transferred.

【0033】前記供給体3はシート状であることが望ま
しく、フラットなステージ上に設置されたはんだ箔、又
は表面にSnメッキ層が形成された金属板であればさら
に望ましい。また、量産性を向上させるために、リール
に収納された長尺のテープ状のはんだ箔であってもよ
い。ここで、供給体3の表面に形成される少なくともS
nを含有し、Auよりも低い融点の金属層とは、具体的
には、接合されるべき両電極を構成する素材よりも低い
融点を持ち、かつ溶融状態でそれらとなじみやすい金属
を指す。例えば、電極がAuである場合、Sn、Sn−
Pb共晶はんだ、あるいはPbフリーのはんだ等がこれ
らが含まれる。また、前記Auバンプの頂部とは、Au
バンプ12が前述の押圧で変形しても供給体3(はんだ
又はSn)と電極部11とが接触しない程度にAuバン
プ12の高さが設計された上で、実質的に接合領域とさ
れる領域を指す。なお、前述したようにAuバンプ12
の形状はスタッド形状が望ましい。これは、先端部が尖
った形状であることが供給体3にAuバンプ12を押圧
した際の変形量が大きくなるため、供給体3のはんだ又
はSnを効率的にAuバンプ12に転写することができ
るからである。
The supply member 3 is preferably in the form of a sheet, and more preferably a solder foil placed on a flat stage or a metal plate having an Sn plating layer formed on the surface thereof. Further, in order to improve mass productivity, a long tape-shaped solder foil housed in a reel may be used. Here, at least S formed on the surface of the supply body 3
The metal layer containing n and having a lower melting point than Au specifically refers to a metal having a lower melting point than the materials forming the electrodes to be joined and easily compatible with them in a molten state. For example, when the electrode is Au, Sn, Sn-
These include Pb eutectic solder, Pb-free solder, and the like. Further, the top of the Au bump means Au.
Even if the bump 12 is deformed by the above-mentioned pressing, the height of the Au bump 12 is designed to such an extent that the supply body 3 (solder or Sn) and the electrode portion 11 do not come into contact with each other. Refers to the area. As described above, the Au bump 12
The stud shape is desirable. This is because when the Au bump 12 is pressed against the supply body 3, the amount of deformation is large when the tip has a sharp shape, so that the solder or Sn of the supply body 3 can be efficiently transferred to the Au bump 12. Because you can

【0034】次に、コイニングされ、平坦とされた端面
121に薄膜31が形成されたAuバンプ12に第二の
電子部品2のAuバンプ22を対向させ(図2
(b))、そのAuバンプ22に対してAuバンプ12
を押圧させる(図2(c))。
Next, the Au bump 22 of the second electronic component 2 is opposed to the Au bump 12 having the thin film 31 formed on the end surface 121 which is coined and made flat (see FIG. 2).
(B)), the Au bump 12 with respect to the Au bump 22
Is pressed (FIG. 2 (c)).

【0035】次に前記第一の電子部品1及び第二の電子
部品2を加熱することにより、Auバンプ12の端面1
21の薄膜31を構成するはんだ又はSnはAuバンプ
22中に拡散し、Auバンプ12及びAuバンプ22
は、溶融・固化された薄膜31を介して金属的に接合さ
れる。以上のような接続方法によって、図2(d)に示
されるような、第一の電子部品1と第二の電子部品2と
の接続構造が得られる。すなわち、このプロセスでは、
低融点金属の転写工程と接合工程を連続的に行うことに
より、はんだ又はSnの表面を自然酸化が進行しない段
階で接合せしめることが可能である。さらに、接合時に
液状又はシート状の樹脂をICチップ上又は配線基板上
にあらかじめ供給しておくことにより、金属接合と同時
に樹脂封止を行うことも可能である。
Next, by heating the first electronic component 1 and the second electronic component 2, the end face 1 of the Au bump 12 is heated.
The solder or Sn forming the thin film 31 of 21 diffuses into the Au bumps 22, and the Au bumps 12 and the Au bumps 22
Are metallically joined via the melted and solidified thin film 31. By the connection method as described above, the connection structure of the first electronic component 1 and the second electronic component 2 as shown in FIG. 2D is obtained. That is, in this process,
By continuously performing the step of transferring the low melting point metal and the step of joining, it is possible to join the surface of the solder or Sn at a stage where natural oxidation does not proceed. Furthermore, by supplying a liquid or sheet-like resin on the IC chip or the wiring substrate in advance at the time of joining, it is possible to perform resin sealing simultaneously with metal joining.

【0036】(他の実施の形態)以下に、本発明に係る
電子部品の接続構造及び接続方法の他の実施について図
面を参照して説明する。図3〜図4は、本発明に係る電
子部品の接続構造及び接続方法の他の実施の形態を示す
図である。本発明の他の実施の形態が前述の本発明の一
実施の形態と異なる部分は、第二の電子部品2の電極部
21上にAuバンプ等が形成されておらず、第一の電子
部品1と第二の電子部品2との接続構造がAuバンプ1
2と電極部21との接続構造である点である。
(Other Embodiments) Other embodiments of the connection structure and connection method for electronic parts according to the present invention will be described below with reference to the drawings. 3 to 4 are views showing another embodiment of a connection structure and a connection method for an electronic component according to the present invention. The other embodiment of the present invention is different from the above-described one embodiment of the present invention in that the Au bumps or the like are not formed on the electrode portion 21 of the second electronic component 2 and the first electronic component The connection structure between the first electronic component 2 and the second electronic component 2 is the Au bump 1.
2 is a connection structure between the electrode portion 21 and the electrode 2.

【0037】図3(a)に示すように、第一の電子部品
1の表面上は、電極部11が形成されており、この電極
部11上にワイヤボンディング法によりAuバンプ12
をスタッドバンプ形状で形成する。次に、表面がはんだ
又はSnを主成分とする低融点金属で形成された供給体
3を前記Auバンプ12に対向させ(図3(b))、こ
のAuバンプ12の頂部に対して前記供給体3を押圧す
る(図3(c))。
As shown in FIG. 3A, an electrode portion 11 is formed on the surface of the first electronic component 1, and the Au bump 12 is formed on the electrode portion 11 by a wire bonding method.
Are formed in a stud bump shape. Next, the supply body 3 whose surface is made of solder or a low melting point metal containing Sn as a main component is opposed to the Au bump 12 (FIG. 3B), and the supply is applied to the top of the Au bump 12. The body 3 is pressed (FIG. 3 (c)).

【0038】次に、供給体3に押圧することでコイニン
グされ、平坦とされた端面121に薄膜31が形成され
たAuバンプ12に第二の電子部品2の電極部21を対
向させ(図4(b))、その電極部21に対してAuバ
ンプ12を押圧させる(図4(c))。
Next, the electrode portion 21 of the second electronic component 2 is opposed to the Au bump 12 that is coined by pressing the supply member 3 and has the thin film 31 formed on the flattened end surface 121 (see FIG. 4). (B)), The Au bump 12 is pressed against the electrode part 21 (FIG.4 (c)).

【0039】次に前記第一の電子部品1及び第二の電子
部品2を加熱することにより、Auバンプ12の端面1
21の薄膜31を構成するはんだ又はSnは電極部21
中に拡散し、Auバンプ12及び電極部21は、溶融・
固化された薄膜31を介して金属的に接合される。以上
のような接続方法によって、図4(d)に示されるよう
な、第一の電子部品1と第二の電子部品2との接続構造
が得られる。
Next, by heating the first electronic component 1 and the second electronic component 2, the end face 1 of the Au bump 12 is heated.
The solder or Sn forming the thin film 31 of 21 is the electrode portion 21.
The Au bump 12 and the electrode portion 21 are melted and
It is metallically bonded via the solidified thin film 31. By the connection method as described above, the connection structure of the first electronic component 1 and the second electronic component 2 as shown in FIG. 4D is obtained.

【0040】また、本発明のように金錫共晶接合法を用
いる場合、第二の電子部品2の電極部21及びそこに形
成されるバンプはAuである必要があるが、フラックス
や還元作用のある媒質を用いる場合には、第二の電子部
品2の電極部21及びバンプをCuとしてもよい。
When the gold-tin eutectic bonding method is used as in the present invention, the electrode portion 21 of the second electronic component 2 and the bumps formed on the electrode portion 21 need to be Au, but the flux and the reducing action In the case of using such a medium, the electrode portion 21 and the bump of the second electronic component 2 may be made of Cu.

【発明の効果】【The invention's effect】

【0041】以上説明したように、本発明に係る電子部
品の接続構造及び接続方法によれば、バンプ(Au)
と、供給体(はんだ又はSn)との間における拡散現象
を利用し、低ストレスでの電子部品間接合が可能であ
る。また、供給工程を接合プロセスの直前に行うことに
より、従来のはんだ又はSnを用いた接合で問題になっ
ていたウィスカや酸化・拡散の防止といった材料の保管
条件に関する制限が無くなり、はんだ又はSnの新生面
を接合に用いることが可能になる。
As described above, according to the connection structure and the connection method of the electronic component of the present invention, the bump (Au)
It is possible to bond electronic components with low stress by utilizing the diffusion phenomenon between the semiconductor and the supply body (solder or Sn). Further, by performing the supply step immediately before the joining process, there are no restrictions on the storage conditions of the material such as the prevention of whiskers and oxidation / diffusion, which have been a problem in the conventional joining using solder or Sn. The new surface can be used for joining.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る電子部品の接続構造及び接続方法
の一実施の形態を示す図である。
FIG. 1 is a diagram showing an embodiment of a connection structure and a connection method for an electronic component according to the present invention.

【図2】本発明に係る電子部品の接続構造及び接続方法
の一実施の形態を示す図である。
FIG. 2 is a diagram showing an embodiment of a connection structure and a connection method for an electronic component according to the present invention.

【図3】本発明に係る電子部品の接続構造及び接続方法
の他の実施の形態を示す図である。
FIG. 3 is a diagram showing another embodiment of a connection structure and a connection method for an electronic component according to the present invention.

【図4】本発明に係る電子部品の接続構造及び接続方法
の他の実施の形態を示す図である。
FIG. 4 is a diagram showing another embodiment of a connection structure and a connection method for an electronic component according to the present invention.

【図5】従来における電子部品の接続構造及び接続方法
を示す図である。
FIG. 5 is a diagram showing a conventional electronic component connection structure and connection method.

【符号の説明】[Explanation of symbols]

1.第一の電子部品 2.第二の電子部品 3.供給体 11.電極部 12.Auバンプ 21.電極部 22.Auバンプ 31.薄膜 121.端面 1. First electronic component 2. Second electronic component 3. Supplier 11. Electrode part 12. Au bump 21. Electrode part 22. Au bump 31. Thin film 121. End face

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】一の電子部品に設けられた電極部と他の電
子部品に設けられた電極部とがAuバンプを介して接続
されてなる電子部品の接続構造において、前記一の電子
部品の電極部上にAuバンプを形成し、そのAuバンプ
の頂部に、少なくともSnを含有し、少なくとも表面が
Auよりも低い融点の金属層により形成された供給体を
押圧して、前記Auバンプの頂部に前記金属層の金属が
転写されることにより薄膜を形成する工程と、その薄膜
が形成された状態のAuバンプの頂部に前記他の電子部
品の電極部を押圧し、加熱する工程とにより、前記薄膜
及びAuバンプを介して一の電子部品の電極部と他の電
子部品の電極部とが接続されてなることを特徴とする電
子部品の接続構造。
1. A connection structure of an electronic component, wherein an electrode portion provided on one electronic component and an electrode portion provided on another electronic component are connected via Au bumps. An Au bump is formed on the electrode portion, and a top of the Au bump is pressed by pressing a supply body containing at least Sn and at least a surface of which is formed of a metal layer having a melting point lower than that of Au. A step of forming a thin film by transferring the metal of the metal layer to, and a step of pressing the electrode portion of the other electronic component to the top of the Au bump in the state where the thin film is formed, and heating. An electronic component connection structure, characterized in that an electrode portion of one electronic component and an electrode portion of another electronic component are connected via the thin film and the Au bump.
【請求項2】前記Auバンプがスタッドバンプ形状をな
すことを特徴とする請求項1に記載の電子部品の接続構
造。
2. The connection structure for electronic parts according to claim 1, wherein the Au bump has a stud bump shape.
【請求項3】前記Auバンプがメッキバンプであること
を特徴とする請求項1に記載の電子部品の接続構造。
3. The connection structure for an electronic component according to claim 1, wherein the Au bump is a plated bump.
【請求項4】前記他の電子部品の電極部の表面にAu層
が形成されたことを特徴とする請求項1に記載の電子部
品の接続構造。
4. The connection structure for an electronic component according to claim 1, wherein an Au layer is formed on a surface of an electrode portion of the other electronic component.
【請求項5】前記Au層がスタッドバンプ形状をなすこ
とを特徴とする請求項4に記載の電子部品の接続構造。
5. The connection structure for electronic components according to claim 4, wherein the Au layer has a stud bump shape.
【請求項6】前記Au層がメッキバンプであることを特
徴とする請求項4に記載の電子部品の接続構造。
6. The connection structure for an electronic component according to claim 4, wherein the Au layer is a plated bump.
【請求項7】前記供給体は、表面にSnメッキ層又はは
んだメッキ層が形成された金属板であることを特徴とす
る請求項1乃至請求項6のいずれか一に記載の電子部品
の接続構造。
7. The connection of an electronic component according to claim 1, wherein the supply member is a metal plate having a Sn plating layer or a solder plating layer formed on a surface thereof. Construction.
【請求項8】前記供給体が、はんだ箔又は少なくともS
nを含有する金属の薄膜であることを特徴とする請求項
1乃至請求項6のいずれか一に記載の電子部品の接続構
造。
8. The supply body is a solder foil or at least S
7. The connection structure for electronic parts according to claim 1, wherein the connection structure is a metal thin film containing n.
【請求項9】前記一の電子部品及び他の電子部品が半導
体チップ又は配線基板であることを特徴とする請求項1
乃至請求項8のいずれか一に記載の電子部品の接続構
造。
9. The electronic component and the other electronic component are semiconductor chips or wiring boards.
9. A connection structure for an electronic component according to claim 8.
【請求項10】一の電子部品に設けられた電極部上にA
uバンプを形成し、そのAuバンプの頂部に、少なくと
もSnを含有し、少なくとも表面がAuよりも低い融点
の金属層により形成された供給体を押圧して、前記Au
バンプの頂部に前記金属層の金属が転写されることによ
り薄膜を形成する工程と、前記薄膜が形成された状態の
Auバンプの頂部に前記他の電子部品に設けられた電極
部を押圧し、前記一の電子部品と他の電子部品とを加熱
する工程と、前記薄膜及びAuバンプを介して一の電子
部品の電極部と他の電子部品の電極部とを接続する工程
とを有することを特徴とする電子部品の接続方法。
10. An A is provided on an electrode portion provided on one electronic component.
A u-bump is formed, and a supply body formed of a metal layer containing at least Sn and having at least a surface having a melting point lower than that of Au is pressed on the top of the Au bump to press the Au bump.
A step of forming a thin film by transferring the metal of the metal layer to the top of the bump, and pressing an electrode portion provided on the other electronic component on the top of the Au bump in the state where the thin film is formed, And a step of heating the one electronic component and the other electronic component, and a step of connecting the electrode portion of the one electronic component and the electrode portion of the other electronic component through the thin film and the Au bump. A characteristic method for connecting electronic components.
【請求項11】前記Auバンプがスタッドバンプ形状を
なすことを特徴とする請求項10に記載の電子部品の接
続方法。
11. The method according to claim 10, wherein the Au bump has a stud bump shape.
【請求項12】前記Auバンプがメッキバンプであるこ
とを特徴とする請求項10に記載の電子部品の接続方
法。
12. The method for connecting electronic components according to claim 10, wherein the Au bump is a plated bump.
【請求項13】前記他の電子部品の電極部の表面にAu
層が形成されたことを特徴とする請求項10に記載の電
子部品の接続方法。
13. Au on the surface of the electrode portion of the other electronic component.
The method for connecting electronic components according to claim 10, wherein a layer is formed.
【請求項14】前記Au層がスタッドバンプ形状をなす
ことを特徴とする請求項13に記載の電子部品の接続方
法。
14. The method for connecting electronic components according to claim 13, wherein the Au layer has a stud bump shape.
【請求項15】前記Au層がメッキバンプであることを
特徴とする請求項13に記載の電子部品の接続方法。
15. The method of connecting electronic components according to claim 13, wherein the Au layer is a plated bump.
【請求項16】前記供給体は、表面にSnメッキ層又は
はんだメッキ層が形成された金属板であることを特徴と
する請求項10乃至請求項15のいずれか一に記載の電
子部品の接続方法。
16. The connection of an electronic component according to claim 10, wherein the supply body is a metal plate having a Sn plating layer or a solder plating layer formed on a surface thereof. Method.
【請求項17】前記供給体が、はんだ箔又は少なくとも
Snを含有する金属の薄膜であることを特徴とする請求
項10乃至請求項15のいずれか一に記載の電子部品の
接続方法。
17. The method of connecting electronic components according to claim 10, wherein the supply body is a solder foil or a metal thin film containing at least Sn.
【請求項18】前記一の電子部品及び他の電子部品が半
導体チップ又は配線基板であることを特徴とする請求項
10乃至請求項17のいずれか一に記載の電子部品の接
続方法。
18. The method of connecting an electronic component according to claim 10, wherein the one electronic component and the other electronic component are semiconductor chips or wiring boards.
JP2002095456A 2002-03-29 2002-03-29 Connection structure and connection method for electronic component Pending JP2003297874A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002095456A JP2003297874A (en) 2002-03-29 2002-03-29 Connection structure and connection method for electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002095456A JP2003297874A (en) 2002-03-29 2002-03-29 Connection structure and connection method for electronic component

Publications (1)

Publication Number Publication Date
JP2003297874A true JP2003297874A (en) 2003-10-17

Family

ID=29387224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002095456A Pending JP2003297874A (en) 2002-03-29 2002-03-29 Connection structure and connection method for electronic component

Country Status (1)

Country Link
JP (1) JP2003297874A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286666A (en) * 2005-03-31 2006-10-19 Toshiba Corp Method of manufacturing semiconductor device
JP2008039519A (en) * 2006-08-03 2008-02-21 Rohm Co Ltd Acceleration sensor
JP2008045908A (en) * 2006-08-11 2008-02-28 Rohm Co Ltd Acceleration sensor, sensor chip, and its manufacturing method
JP2009099905A (en) * 2007-10-19 2009-05-07 Rohm Co Ltd Semiconductor device
JP2009183008A (en) * 2009-05-21 2009-08-13 Murata Mfg Co Ltd Method of manufacturing piezoelectric component
US8776602B2 (en) 2006-08-11 2014-07-15 Rohm Co., Ltd. Acceleration sensor, semiconductor device and method of manufacturing semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286666A (en) * 2005-03-31 2006-10-19 Toshiba Corp Method of manufacturing semiconductor device
JP4709563B2 (en) * 2005-03-31 2011-06-22 株式会社東芝 Manufacturing method of semiconductor device
JP2008039519A (en) * 2006-08-03 2008-02-21 Rohm Co Ltd Acceleration sensor
JP2008045908A (en) * 2006-08-11 2008-02-28 Rohm Co Ltd Acceleration sensor, sensor chip, and its manufacturing method
US8776602B2 (en) 2006-08-11 2014-07-15 Rohm Co., Ltd. Acceleration sensor, semiconductor device and method of manufacturing semiconductor device
JP2009099905A (en) * 2007-10-19 2009-05-07 Rohm Co Ltd Semiconductor device
JP2009183008A (en) * 2009-05-21 2009-08-13 Murata Mfg Co Ltd Method of manufacturing piezoelectric component

Similar Documents

Publication Publication Date Title
US6337522B1 (en) Structure employing electrically conductive adhesives
US6796025B2 (en) Method for mounting electronic part and paste material
TWI431701B (en) Fusible i/o interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
TWI395313B (en) Stud bump structure and method for forming the same
JP5066935B2 (en) Method for manufacturing electronic component and electronic device
JP2002289768A (en) Semiconductor device and its manufacturing method
KR20100128275A (en) Thermal mechanical flip chip die bonding
JPS63119552A (en) Lsi chip
JP2001230360A (en) Semiconductor integrated circuit device and method of manufacturing the same
JP3558449B2 (en) Electronic component structure
JPH08213425A (en) Semiconductor device and manufacture thereof
JP2003297874A (en) Connection structure and connection method for electronic component
JPH08236578A (en) Flip chip mounting method of semiconductor element and bonding agent used for this method
JPH09213702A (en) Semiconductor device and method for mounting the same
JP3827442B2 (en) Manufacturing method of semiconductor package
JP2848373B2 (en) Semiconductor device
JP2004253598A (en) Method for packaging electronic component
JP2002368038A (en) Flip-chip mounting method
JPH05166881A (en) Method for mounting flip chip
JPH098046A (en) Formation of projected electrode of semiconductor chip
JP2013089886A (en) Semiconductor device, semiconductor device packaging structure, semiconductor device manufacturing method, and semiconductor device packaging structure manufacturing method
JP2000260927A (en) Semiconductor element structure and semiconductor device
JP2009081382A (en) Manufacturing method for semiconductor device
JPH05144872A (en) Joining method of bump electrode
JPH03167835A (en) Package of semiconductor chip