JP2003297754A - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法

Info

Publication number
JP2003297754A
JP2003297754A JP2002097230A JP2002097230A JP2003297754A JP 2003297754 A JP2003297754 A JP 2003297754A JP 2002097230 A JP2002097230 A JP 2002097230A JP 2002097230 A JP2002097230 A JP 2002097230A JP 2003297754 A JP2003297754 A JP 2003297754A
Authority
JP
Japan
Prior art keywords
silicon
resistivity
flow rate
silicon epitaxial
phase growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002097230A
Other languages
English (en)
Inventor
Norimichi Tanaka
紀通 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2002097230A priority Critical patent/JP2003297754A/ja
Publication of JP2003297754A publication Critical patent/JP2003297754A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 オートドープを抑制しながら、シリコン単結
晶基板の主表面上に、該シリコン単結晶基板よりも高抵
抗率のシリコンエピタキシャル層を好適に気相成長する
ことを可能とするシリコンエピタキシャルウェーハの製
造方法を提供する。 【解決手段】 シリコンエピタキシャルウェーハを製造
するシリコンエピタキシャルウェーハの製造方法であ
る。常圧気相成長および減圧気相成長が可能な気相成長
装置10の反応容器1内に配置したシリコン単結晶基板
3の主表面上にシリコンエピタキシャル層を減圧気相成
長する。この際の反応容器1内へのキャリアガスの導入
流量を、常圧気相成長の際の導入流量よりも大流量に設
定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリコンエピタキ
シャルウェーハの製造方法に関する。
【0002】
【従来の技術】従来より、シリコン単結晶基板(以下、
シリコン基板と略称することがある。)の主表面上にシ
リコンエピタキシャル層(以下、エピタキシャル層と略
称することがある。)を気相成長してシリコンエピタキ
シャルウェーハ(以下、エピタキシャルウェーハと略称
することがある。)を製造する方法が知られている。ま
た、このようなシリコンエピタキシャルウェーハの製造
方法の1つに、高濃度にAs(ヒ素)をドープしたシリ
コン基板(以下、ヒ素基板と称することがある。)を用
いる方法が知られている。
【0003】
【発明が解決しようとする課題】ところで、エピタキシ
ャルウェーハの製造方法において、例えば、シリコン基
板よりも高抵抗率のエピタキシャル層を気相成長させる
場合には、気相成長の際にシリコン基板からドーパント
が放出されることによってオートドープが発生し、エピ
タキシャル層の抵抗率が所望の値よりも低下することが
ある。ヒ素基板は、加熱により、ドーパントであるヒ素
を放出しやすいため、ヒ素基板の主表面上に、該ヒ素基
板よりも高抵抗率のエピタキシャル層を気相成長させる
場合には、オートドープの影響によるエピタキシャル層
の抵抗率の低下が、特に顕著となる。
【0004】シリコン基板からのオートドープの影響
は、一度に気相成長する基板枚数の増加に伴い(つま
り、同一バッチにおける反応容器内への基板仕込み枚数
が多いほど)大きくなる。これは、基板枚数が多くなる
と、基板から放出されるドーパントの量も多くなるため
である。このため、従来、例えば、ヒ素基板上に該ヒ素
基板よりも1万倍以上高抵抗率のエピタキシャル層を気
相成長する場合には、一度に気相成長する基板枚数を減
らす(場合によっては、1枚にする)ことで、オートド
ープの影響を抑制している。
【0005】また、オートドープを抑制する他の方法と
しては、低ドープ層あるいはノンドープ層を予め成長さ
せる方法(以下、キャップデポ法という。)が知られて
いる。このキャップデポ法では、例えばヒ素基板上に
0.5μm〜1μm程度のノンドープエピタキシャル層
(以下、キャップ層ともいう。)を気相成長してから、
該キャップ層上に、所望の抵抗率のエピタキシャル層を
成長させる。このキャップデポ法によれば、キャップ層
が、高ドープのヒ素基板主表面を被覆することにより、
気相成長の初期にヒ素基板から放出されるドーパントを
吸収するとともに、オートドープの影響を抑制すること
ができる。
【0006】さらに、オートドープを抑制する他の方法
に、気相成長を行う反応容器内を減圧環境にすることに
より単位体積あたりのドーパント量を抑制して、オート
ドープを抑制する方法がある。
【0007】しかしながら、上記の方法では、ヒ素基板
の主表面上に、該ヒ素基板よりも例えば1万倍以上高抵
抗率のエピタキシャル層を気相成長させることは困難な
ことであった。
【0008】この発明は、上記のような問題点を解決す
るためになされたもので、オートドープを抑制しなが
ら、シリコン単結晶基板の主表面上に、該シリコン単結
晶基板よりも高抵抗率のシリコンエピタキシャル層を好
適に気相成長することを可能とするシリコンエピタキシ
ャルウェーハの製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明のシリコンエピタ
キシャルウェーハの製造方法は、常圧気相成長および減
圧気相成長が可能な気相成長装置の反応容器内に配置し
たシリコン単結晶基板の主表面上にシリコンエピタキシ
ャル層を減圧気相成長してシリコンエピタキシャルウェ
ーハを製造するシリコンエピタキシャルウェーハの製造
方法において、反応容器内へのキャリアガスの導入流量
を、常圧気相成長の際の導入流量よりも大流量に設定す
ることを特徴としている。
【0010】また、本発明は、ヒ素がドープされたシリ
コン単結晶基板(ヒ素基板)の主表面上に、該シリコン
単結晶基板よりも高抵抗率のシリコンエピタキシャル層
を減圧気相成長する場合に適用することが好ましい一例
である。この場合、例えば、抵抗率が0.001Ω・c
m以上、0.003Ω・cm以下のシリコン単結晶基板
を用いる。
【0011】また、本発明は、シリコンエピタキシャル
層を2層に形成するに際し、このうちシリコン単結晶基
板の直上の1層目は、ドーパントガスを供給しないで成
長することが好ましい一例である。この場合、例えば、
2層目のシリコンエピタキシャル層を、抵抗率が前記シ
リコン単結晶基板の1万倍以上となるように成長する。
【0012】なお、反応容器内へのキャリアガスの導入
流量は、抵抗率が0.1Ω・cm以上のシリコン単結晶
基板の主表面上に抵抗率が20Ω・cm以下のn型シリ
コンエピタキシャル層を常圧気相成長する際の導入流量
よりも大流量に設定することが好ましい。
【0013】本発明によれば、減圧気相成長の際に反応
容器内に導入するキャリアガスの流量を、常圧気相成長
の際の導入流量よりも大流量に設定することにより、オ
ートドープの影響を大幅に抑制することができる。その
結果、シリコン単結晶基板の主表面上に、該シリコン単
結晶基板よりも高抵抗率のシリコンエピタキシャル層を
好適に気相成長することが可能となる。より具体的に
は、例えば、抵抗率が0.001Ω・cm以上、0.0
03Ω・cm以下のヒ素基板の主表面上に、該ヒ素基板
よりも1万倍以上高抵抗率のシリコンエピタキシャル層
を気相成長して、シリコンエピタキシャルウェーハをバ
ッチ式で製造する場合に、一度に気相成長する基板枚数
を減らしたりする必要がなくなるので生産性が向上す
る。或いは、ヒ素基板上に気相成長可能なエピタキシャ
ル層の抵抗率範囲が広がるので、従来製造不可能であっ
た半導体デバイスの製造も可能となる。
【0014】
【発明の実施の形態】以下、図面を参照して、本発明に
係る実施の形態について説明する。
【0015】先ず、図1を参照して、本実施の形態のシ
リコンエピタキシャルウェーハの製造方法に用いる気相
成長装置10について説明する。気相成長装置10は、
図1に示すように、例えば、いわゆるバレル型の気相成
長装置である。この気相成長装置10は、気相成長を行
うための反応容器1と、この反応容器1内に配設されて
シリコン基板3を支持するサセプタ2と、反応容器1内
に原料ガスおよびキャリアガスを含む気相成長用ガスを
導入するための気相成長用ガス導入管6と、サセプタ2
内空にパージガスを導入するためのパージガス導入管9
と、反応容器1を加熱する加熱装置(例えばハロゲンラ
ンプ)7と、反応容器1からの排気を行う排気管8と、
該排気管8を介して反応容器1内の雰囲気を吸引するこ
とにより該反応容器1内を減圧状態にすることが可能な
ポンプ(図示略)とを備えて概略構成されている。この
うち、サセプタ2は、例えば、平断面形状が略正六角形
となるとともに、該平断面が下部に向かうにつれて大寸
法となるようなテーパー状に構成された筒状のものであ
る。このサセプタ2は、軸周りに回動可能な状態で反応
容器1内に吊下げ支持されている。このサセプタ2の六
つの外周面の各々には、例えば、上段、中段、下段の3
つずつの座ぐり4(つまり本実施の形態の場合、座ぐり
4の数は、6×3=18)が形成されている。この座ぐ
り4には、気相成長の際にシリコン基板3が立てかけ状
態で配される。なお、このような気相成長装置10とし
ては、具体的には、例えば、アプライド マテリアルズ
インコーポレイテッド製モデルNo.7810のバレ
ル型気相成長装置等が適当である。
【0016】このような気相成長装置10を用いて気相
成長を行うには、サセプタ2の座ぐり4にシリコン基板
3を主表面が外向きとなるように立てかけて配置する。
さらに、加熱装置7によりシリコン基板3を加熱すると
ともに、サセプタ2を軸周りに回転させながら、該サセ
プタ2の内空にパージガス導入管9を介してパージガス
(水素等)を導入する一方で、反応容器1の上部のガス
導入管6等より反応容器1内に気相成長用ガスを導入す
る。これにより、該気相成長用ガスに含まれる原料ガス
(例えばトリクロロシラン等)をシリコン基板3の主表
面上に供給して、該主表面上にエピタキシャル層を気相
成長することができる。
【0017】なお、この気相成長装置10は、常圧気相
成長および減圧気相成長が可能であり、このうち減圧気
相成長を行う場合には、上記ポンプにより排気管8を介
して反応容器1内の雰囲気を吸引することにより該反応
容器1内を減圧状態にする。
【0018】ここで、常圧気相成長を行う際に気相成長
用ガス導入管6を介して反応容器1内に導入するキャリ
アガス(気相成長用ガスの大部分を占める)の流量は、
例えば140リットル/分に設定する(例えば、抵抗率
が0.1Ω・cm以上のシリコン単結晶基板の主表面上
に抵抗率が20Ω・cm以下のn型シリコンエピタキシ
ャル層を常圧気相成長する場合)。なお、この際にパー
ジガス導入管9を介してサセプタ2内空に導入するパー
ジガス流量は、例えば50リットル/分に設定する。し
かしながら、反応容器1内へのキャリアガス導入流量を
常圧気相成長の際と同程度に設定して減圧気相成長を行
う場合には、高濃度にヒ素がドープされたシリコン基板
(ヒ素基板)の主表面上に、該シリコン基板よりも1万
倍以上高抵抗率のエピタキシャル層を気相成長させるこ
とが困難である。
【0019】これに対し、本実施の形態では、減圧気相
成長を行う際の反応容器1内へのキャリアガスの導入流
量を、常圧気相成長の際の導入流量よりも大流量(例え
ば180リットル/分)に設定する。これにより、減圧
気相成長の際における反応容器1内の雰囲気の置換効率
を高めることができ、オートドープの影響を大幅に低減
することができる。この結果、例えば、抵抗率が0.0
01Ω・cm以上、0.003Ω・cm以下のヒ素基板
の主表面上に、該ヒ素基板よりも1万倍以上高抵抗率の
エピタキシャル層を気相成長して、エピタキシャルウェ
ーハをバッチ式で製造する場合に、一度に気相成長する
基板枚数を減らしたりする必要がなくなるので生産性が
向上する。
【0020】<第1実施例>ここで、本発明に係る好適
な実施例について説明する。この実施例では、気相成長
装置10のサセプタ2の全ての座ぐり4に、抵抗率0.
001Ω・cm以上0.003Ω・cm以下のヒ素ドー
プの直径125mmのシリコン基板を1枚ずつ配置して
(つまり、3×6=18枚のシリコン基板を同一バッチ
にして)、反応容器1内へのキャリアガスの導入流量を
180リットル/分、反応容器1内の圧力を70Tor
r(約93hPa)に、それぞれ設定して、減圧条件下
でキャップデポ法によりエピタキシャルウェーハを製造
した場合を示す。なお、サセプタ2内空に導入するパー
ジガス流量は、常圧気相成長の場合と同様に50リット
ル/分とした。また、1層目にはノンドープで膜厚1μ
mのエピタキシャル層を形成し、2層目には燐(P)ド
ープのエピタキシャル層を、1層目と2層目とを合わせ
て約6.5μmの膜厚となるように形成した。この実施
例により、図2に示すように、表面からの深さ1μmの
抵抗率が30Ω・cm(シリコン基板の1万倍)を優に
越える33Ω・cm程度のエピタキシャル層を有するエ
ピタキシャルウェーハを、サセプタ2の全ての座ぐり4
にシリコン基板を配置して(同一バッチにおける仕込み
枚数を減らすことなく)製造することができた。
【0021】<第2実施例>また、図3に、1層目と2
層目とを合わせた膜厚を約7μmに変更した他は、上記
の第1実施例と同様の条件で減圧気相成長を行うことに
より製造したエピタキシャルウェーハにおける、エピタ
キシャル層の深さ方向に沿った抵抗率プロファイルを示
す。この場合も、エピタキシャル層の表層部における抵
抗率が、約42Ω・cm程度と良好である。
【0022】なお、これらの実施例1、2では、上記の
ように、ヒ素がドープされたシリコン基板の主表面上
に、該シリコン基板よりも高抵抗率のエピタキシャル層
を減圧気相成長している。しかも、抵抗率が0.001
Ω・cm以上、0.003Ω・cm以下のシリコン基板
を用いている。加えて、2層からなるエピタキシャル層
を、シリコン基板の直上に1層目を成長する際にはドー
パントガスを供給しないで減圧気相成長している(つま
り、1層目をノンドープにしてキャップデポ法により減
圧気相成長している)。また、2層目のエピタキシャル
層を、抵抗率がシリコン基板の1万倍以上となるように
成長している。
【0023】<比較例>また、図4は、同一バッチにお
けるサセプタ2への仕込み枚数と、製造されたエピタキ
シャルウェーハにおけるエピタキシャル層の深さ方向に
沿った抵抗率との対応を示す図である。すなわち、図4
には、サセプタ2の全ての座ぐり4にシリコン基板(計
18枚)を配置し、反応容器1内の圧力を常圧(760
Torr(約1013hPa))、反応容器1内へのキ
ャリアガス導入流量を140リットル/分に、それぞれ
設定した場合(比較例1;常圧気相成長)、サセプタ2
の全ての座ぐり4にシリコン基板を配置し、反応容器1
内の圧力を90Torr、反応容器1内へのキャリアガ
ス導入流量を140リットル/分に、それぞれ設定した
場合(比較例2)、サセプタ2の下段と中段(計2段)
にシリコン基板(計12枚)を配置し、その他は比較例
2と同様の場合(比較例3)、サセプタ2の下段のみに
シリコン基板(計6枚)を配置し、その他は比較例2、
3と同様の場合(比較例4)の、各々のエピタキシャル
層の抵抗率プロファイルを示す。なお、比較例1〜4の
何れの場合も、抵抗率0.001Ω・cm以上、0.0
03Ω・cm以下のヒ素ドープのシリコン基板を用い、
1層目にはノンドープで膜厚1μmのエピタキシャル層
を形成し、2層目には燐ドープのエピタキシャル層を、
1層目と2層目とを合わせて約6μmの膜厚となるよう
に形成した。この図4に示すうちで、比較例1(常圧気
相成長)の場合のエピタキシャル層の抵抗率(表層部)
は、15.9Ω・cmと、その他(減圧気相成長の比較
例2〜4)の場合よりも低い。つまり、常圧気相成長の
場合(比較例1)よりは減圧気相成長の場合(比較例2
〜4)の場合の方が、抵抗率の高いエピタキシャル層を
有するエピタキシャルウェーハを製造することができ
る。また、比較例2の場合は、比較例1よりは抵抗率
(表層部)が上昇するものの27.8Ω・cmと低い。
さらに、比較例3、4の場合は、それぞれ抵抗率(表層
部)が41Ω・cm、64.9Ω・cmと高い(シリコ
ン基板の抵抗率の1万倍を越える)が、何れもサセプタ
2に配置するシリコン基板の枚数(同一バッチにおける
仕込み枚数)を減らしているため生産性が悪い。
【0024】また、図2は、反応容器内の圧力および反
応容器内へのキャリアガス導入流量とエピタキシャル層
の抵抗率(表面から深さ1μmの抵抗率)との対応を示
す図である。なお、図2に示す比較例5、6、7のエピ
タキシャルウェーハは、反応容器1内の圧力および反応
容器内へのキャリアガス導入流量以外の条件は、上記の
第1実施例と同様にして製造した。図2に示すように、
反応容器1内の圧力を90Torr(約120hP
a)、キャリアガス導入流量を100リットル/分に設
定して減圧気相成長を行った場合(比較例5)には、エ
ピタキシャル層の抵抗率が僅か24Ω・cm程度であ
る。また、比較例5の場合よりもキャリアガス導入流量
のみを(140リットル/分に)増加させた場合(比較
例6)には、比較例5よりは上昇するが、こちらもエピ
タキシャル層の抵抗率が27Ω・cm程度である。ま
た、比較例6の場合よりも反応容器1内の圧力のみを
(70Torrに)低下させた場合(比較例7)には、
比較例6よりはエピタキシャル層の抵抗率が上昇する
が、こちらも30Ω・cmに満たない29Ω・cm程度
である。このように、サセプタ2の全ての座ぐり4にヒ
素ドープ低抵抗率シリコン基板を配置して減圧気相成長
を行う場合、反応容器1内へのキャリアガス導入流量
が、常圧気相成長の際の導入流量と等しい140リット
ル/分以下(比較例5、6、7、2)では、何れの場合
にも(圧力を70Torrに設定した比較例7でも)、
エピタキシャル層の抵抗率(表層部)が30Ω・cmに
達するエピタキシャルウェーハを製造することができな
かった。つまり、反応容器1内へのキャリアガス導入流
量が、常圧気相成長の際の導入流量と等しい140リッ
トル/分以下では、サセプタ2の全ての座ぐり4にシリ
コン基板を配置した場合には、抵抗率が0.001Ω・
cm以上、0.003Ω・cm以下のヒ素基板の主表面
上に、該ヒ素基板よりも1万倍以上高抵抗率のエピタキ
シャル層を気相成長することができなかった。
【0025】以上のように、本実施の形態によれば、減
圧気相成長の際に反応容器内に導入するキャリアガスの
流量を、常圧気相成長の際の導入流量よりも大流量に設
定することにより、オートドープの影響を大幅に抑制す
ることができる。その結果、シリコン単結晶基板の主表
面上に、該シリコン単結晶基板よりも高抵抗率のシリコ
ンエピタキシャル層を好適に気相成長することが可能と
なる。より具体的には、例えば、抵抗率が0.001Ω
・cm以上、0.003Ω・cm以下のヒ素基板の主表
面上に、該ヒ素基板よりも1万倍以上の高抵抗率のエピ
タキシャル層を気相成長して、エピタキシャルウェーハ
をバッチ式で製造する場合に、一度に気相成長する基板
枚数を減らしたりする必要がなくなるので生産性が向上
する。或いは、ヒ素基板上に気相成長可能なエピタキシ
ャル層の抵抗率範囲が広がるので、従来製造不可能であ
った半導体デバイスの製造も可能となる。
【0026】なお、上記の実施の形態では、キャップデ
ポ法を適用する場合のみについて説明したが、本発明
は、反応容器1内へのキャリアガスの導入流量を、常圧
気相成長の際の導入流量よりも大流量に設定すれば良い
ため、キャップデポ法は適用しなくてもオートドープの
抑制効果を奏する。また、低抵抗率のn+型のシリコン
単結晶基板上に高抵抗率のn-型のシリコンエピタキシ
ャル層を気相成長させる例についてのみ説明したが、本
発明はこれに限らず、例えば、p+型のシリコン単結晶
基板上にp-型のシリコンエピタキシャル層を気相成長
させる場合、n+型のシリコン単結晶基板上にp-型のシ
リコンエピタキシャル層を気相成長させる場合およびp
+型のシリコン単結晶基板上にn-型のシリコンエピタキ
シャル層を気相成長させる場合等に、本発明のシリコン
エピタキシャルウェーハの製造方法を適用しても良く、
この場合にも、オートドープを好適に抑制できる。さら
に、バレル型の気相成長装置を用いる場合について説明
したが、これに限らず、例えば、横型の多数枚式の気相
成長装置を用いる場合に適用しても良い。
【0027】
【発明の効果】本発明によれば、減圧気相成長の際に反
応容器内に導入するキャリアガスの流量を、常圧気相成
長の際の導入流量よりも大流量に設定することにより、
オートドープの影響を大幅に抑制することができる。そ
の結果、シリコン単結晶基板の主表面上に、該シリコン
単結晶基板よりも高抵抗率のシリコンエピタキシャル層
を好適に気相成長することが可能となる。
【図面の簡単な説明】
【図1】気相成長装置を示す模式図である。
【図2】反応容器内の圧力および反応容器内へのキャリ
アガス導入流量とエピタキシャル層の抵抗率との対応を
示す図である。
【図3】エピタキシャル層の抵抗率プロファイルを示す
図である。
【図4】同一バッチにおける仕込み枚数とエピタキシャ
ル層の抵抗率プロファイルとの対応を示す図である。
【符号の説明】
1 反応容器 3 シリコン単結晶基板 10 気相成長装置

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 常圧気相成長および減圧気相成長が可能
    な気相成長装置の反応容器内に配置したシリコン単結晶
    基板の主表面上にシリコンエピタキシャル層を減圧気相
    成長してシリコンエピタキシャルウェーハを製造するシ
    リコンエピタキシャルウェーハの製造方法において、 前記反応容器内へのキャリアガスの導入流量を、常圧気
    相成長の際の導入流量よりも大流量に設定することを特
    徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 【請求項2】 ヒ素がドープされたシリコン単結晶基板
    の主表面上に、該シリコン単結晶基板よりも高抵抗率の
    シリコンエピタキシャル層を減圧気相成長することを特
    徴とする請求項1に記載のシリコンエピタキシャルウェ
    ーハの製造方法。
  3. 【請求項3】 抵抗率が0.001Ω・cm以上、0.
    003Ω・cm以下のシリコン単結晶基板を用いること
    を特徴とする請求項2に記載のシリコンエピタキシャル
    ウェーハの製造方法。
  4. 【請求項4】 前記シリコンエピタキシャル層を2層に
    形成するに際し、このうち前記シリコン単結晶基板の直
    上の1層目は、ドーパントガスを供給しないで成長する
    ことを特徴とする請求項2または3に記載のシリコンエ
    ピタキシャルウェーハの製造方法。
  5. 【請求項5】 2層目のシリコンエピタキシャル層を、
    抵抗率が前記シリコン単結晶基板の1万倍以上となるよ
    うに成長することを特徴とする請求項4記載のシリコン
    エピタキシャルウェーハの製造方法。
  6. 【請求項6】 前記反応容器内へのキャリアガスの導入
    流量を、抵抗率が0.1Ω・cm以上のシリコン単結晶
    基板の主表面上に抵抗率が20Ω・cm以下のn型シリ
    コンエピタキシャル層を常圧気相成長する際の導入流量
    よりも大流量に設定することを特徴とする請求項1〜5
    のいずれかに記載のシリコンエピタキシャルウェーハの
    製造方法。
JP2002097230A 2002-03-29 2002-03-29 シリコンエピタキシャルウェーハの製造方法 Pending JP2003297754A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002097230A JP2003297754A (ja) 2002-03-29 2002-03-29 シリコンエピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002097230A JP2003297754A (ja) 2002-03-29 2002-03-29 シリコンエピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2003297754A true JP2003297754A (ja) 2003-10-17

Family

ID=29387646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002097230A Pending JP2003297754A (ja) 2002-03-29 2002-03-29 シリコンエピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2003297754A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009139116A1 (ja) * 2008-05-12 2009-11-19 信越半導体株式会社 気相成長装置および薄膜の気相成長方法
JP2009302230A (ja) * 2008-06-12 2009-12-24 Sumco Techxiv株式会社 エピタキシャルウェーハの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009139116A1 (ja) * 2008-05-12 2009-11-19 信越半導体株式会社 気相成長装置および薄膜の気相成長方法
JP2009277723A (ja) * 2008-05-12 2009-11-26 Shin Etsu Handotai Co Ltd 気相成長装置および薄膜の気相成長方法
JP2009302230A (ja) * 2008-06-12 2009-12-24 Sumco Techxiv株式会社 エピタキシャルウェーハの製造方法

Similar Documents

Publication Publication Date Title
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
JP2018522412A (ja) 単結晶シリコン上でのエピタキシャル3C−SiCの成長
JPH06216050A (ja) 単結晶炭化ケイ素層を有するウエーハの製造方法
US20090304994A1 (en) Epitaxially coated silicon wafer with 110 orientation and method for producing it
JP5910430B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
US20070054468A1 (en) Method for producing silicon epitaxial wafer
KR101559977B1 (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP7163756B2 (ja) 積層体、積層体の製造方法および炭化珪素多結晶基板の製造方法
CN117153671B (zh) 碳化硅衬底的外延生长方法以及碳化硅外延片
JP4215447B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN116259534A (zh) 碳化硅外延方法
EP3112504B1 (en) Method for producing epitaxial silicon carbide wafer
JP2003297754A (ja) シリコンエピタキシャルウェーハの製造方法
JP7255473B2 (ja) 炭化ケイ素多結晶基板の製造方法
JP7322408B2 (ja) 炭化珪素多結晶基板、炭化珪素多結晶膜の製造方法および炭化珪素多結晶基板の製造方法
JP7294021B2 (ja) 黒鉛製支持基板の表面処理方法、炭化珪素多結晶膜の成膜方法および炭化珪素多結晶基板の製造方法
JP7247819B2 (ja) 炭化ケイ素多結晶基板の製造方法
JP2000315656A (ja) エピタキシャルシリコン基板の製造方法
JP7392526B2 (ja) 炭化ケイ素単結晶基板の製造方法
JP7567210B2 (ja) 炭化珪素単結晶基板の製造方法
US9269572B2 (en) Method for manufacturing silicon carbide semiconductor substrate
US20240222116A1 (en) Method, system and apparatus for forming epitaxial template layer
JP3763630B2 (ja) 薄膜エピタキシャルウェーハおよびその製造方法
JP2010021441A (ja) エピタキシャル基板ウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041206

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304