JP2003273370A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003273370A5 JP2003273370A5 JP2002073961A JP2002073961A JP2003273370A5 JP 2003273370 A5 JP2003273370 A5 JP 2003273370A5 JP 2002073961 A JP2002073961 A JP 2002073961A JP 2002073961 A JP2002073961 A JP 2002073961A JP 2003273370 A5 JP2003273370 A5 JP 2003273370A5
- Authority
- JP
- Japan
- Prior art keywords
- etching
- trench
- insulating layer
- charged
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
【0022】
請求項3に記載の半導体装置の製造方法は、絶縁層の表面が帯電しないエッチング条件は、トレンチ工程におけるエッチングを行う際に印加する周波数を5MHz以下に設定したことを特徴している。
請求項3に記載の半導体装置の製造方法は、絶縁層の表面が帯電しないエッチング条件は、トレンチ工程におけるエッチングを行う際に印加する周波数を5MHz以下に設定したことを特徴している。
【0023】
請求項3に記載の発明によれば、トレンチ工程におけるエッチングを行う際に印加する周波数を5MHz以下に設定したことにより、絶縁層の表面を帯電させずにエッチングを行うことができるため、請求項1に記載の製造方法を実現することができる。
請求項3に記載の発明によれば、トレンチ工程におけるエッチングを行う際に印加する周波数を5MHz以下に設定したことにより、絶縁層の表面を帯電させずにエッチングを行うことができるため、請求項1に記載の製造方法を実現することができる。
【0025】
請求項4に記載の発明によれば、可動部工程におけるエッチングを行う際に印加する周波数を5MHz以上、望ましくは10MHz以上に設定したことにより、絶縁層の表面を帯電させてエッチングを行うことができるため、請求項1に記載の製造方法を実現することができる。
請求項4に記載の発明によれば、可動部工程におけるエッチングを行う際に印加する周波数を5MHz以上、望ましくは10MHz以上に設定したことにより、絶縁層の表面を帯電させてエッチングを行うことができるため、請求項1に記載の製造方法を実現することができる。
【0074】
まず、エッチング時に印加される周波数を5MHz以上、望ましくは10MHz以上に設定した場合、ドライエッチングの際に供給されるエッチングイオンと電子のうち、帯電を中和させる電子は電界方向に追従して進行方向が変化するが、エッチングイオンの進行方向は変化しないため、トレンチ底部には電子よりもエッチングイオンが多量に供給され、酸化膜の表面を帯電させることができる。
まず、エッチング時に印加される周波数を5MHz以上、望ましくは10MHz以上に設定した場合、ドライエッチングの際に供給されるエッチングイオンと電子のうち、帯電を中和させる電子は電界方向に追従して進行方向が変化するが、エッチングイオンの進行方向は変化しないため、トレンチ底部には電子よりもエッチングイオンが多量に供給され、酸化膜の表面を帯電させることができる。
【0075】
そして、エッチング時に印加される周波数を5MHz以下に設定した場合、電子の進行方向だけでなく、エッチングイオンの進行方向も電界方向に追従して変化するため、トレンチ底部にはエッチングイオンと電子がほぼ同量供給され、この供給された電子により酸化膜の表面の帯電を緩和することができる。尚、この酸化膜の表面の帯電を緩和するエッチングは、低周波RF電源を用いたパルス発振によって実現している。
そして、エッチング時に印加される周波数を5MHz以下に設定した場合、電子の進行方向だけでなく、エッチングイオンの進行方向も電界方向に追従して変化するため、トレンチ底部にはエッチングイオンと電子がほぼ同量供給され、この供給された電子により酸化膜の表面の帯電を緩和することができる。尚、この酸化膜の表面の帯電を緩和するエッチングは、低周波RF電源を用いたパルス発振によって実現している。
【0076】
よって、図3(b)及び図3(c)に示すトレンチ形成工程においては、エッチング時に印加される周波数を5MHz以下に設定すると、酸化膜13の表面が帯電しないエッチングを実現することができ、図3(d)に示す可動部形成工程においては、エッチング時に印加される周波数を5MHz以上、望ましくは10Hz以上に設定すると、酸化膜13の表面が帯電するエッチングを実現することができる。
よって、図3(b)及び図3(c)に示すトレンチ形成工程においては、エッチング時に印加される周波数を5MHz以下に設定すると、酸化膜13の表面が帯電しないエッチングを実現することができ、図3(d)に示す可動部形成工程においては、エッチング時に印加される周波数を5MHz以上、望ましくは10Hz以上に設定すると、酸化膜13の表面が帯電するエッチングを実現することができる。
Claims (6)
- 第1の半導体層上に絶縁層を介して第2の半導体層を積層してなる積層体と、前記第2の半導体層に形成され力学量の印加に応じて変位可能な可動部とを備えた半導体装置の製造方法において、前記積層体を用意し、前記絶縁層の表面が帯電しないエッチング条件でエッチングを行い、前記可動部を画定するためのトレンチを、前記第2の半導体層の表面から前記絶縁層に達するように形成するトレンチ形成工程と、前記トレンチ形成工程を実行した後に、前記トレンチの底部の前記絶縁層の表面が帯電するエッチング条件でエッチングを行い、前記エッチングのイオンを前記トレンチの底部の横方向に位置する前記第2の半導体層へ当てて当該横方向に位置する前記第2の半導体層を除去することにより、前記可動部を形成する可動部形成工程とを備えたことを特徴とする半導体装置の製造方法。
- 前記トレンチは、開口幅が広い第1のトレンチと前記第1のトレンチに比して開口幅が狭い第2のトレンチを備えたことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記絶縁層の表面が帯電しないエッチング条件は、前記トレンチ工程におけるエッチングを行う際に印加する周波数を5MHz以下に設定したことを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記絶縁層の表面が帯電するエッチング条件は、前記可動部形成工程におけるエッチングを行う際に印加する周波数を5MHz以上、望ましくは10MHz以上に設定したことを特徴とする請求項1乃至3の何れか1つに記載の半導装置の製造方法。
- 前記絶縁層の表面が帯電しない条件で行うエッチングは、低周波RF電源を用いたパルス発振で行うことを特徴とする請求項1乃至4の何れか1つに記載の半導体装置の製造方法。
- 前記絶縁層の表面が帯電する条件で行うエッチングは、高周波RF電源を用いた連続発振で行うことを特徴とする請求項1乃至5の何れか1つに記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002073961A JP4117450B2 (ja) | 2002-03-18 | 2002-03-18 | 半導体装置の製造方法 |
US10/373,964 US6953753B2 (en) | 2002-03-18 | 2003-02-27 | Method for manufacturing semiconductor device |
DE10310339.2A DE10310339B4 (de) | 2002-03-18 | 2003-03-10 | Verfahren zum Herstellen einer Halbleitervorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002073961A JP4117450B2 (ja) | 2002-03-18 | 2002-03-18 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003273370A JP2003273370A (ja) | 2003-09-26 |
JP2003273370A5 true JP2003273370A5 (ja) | 2005-03-17 |
JP4117450B2 JP4117450B2 (ja) | 2008-07-16 |
Family
ID=27800365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002073961A Expired - Fee Related JP4117450B2 (ja) | 2002-03-18 | 2002-03-18 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6953753B2 (ja) |
JP (1) | JP4117450B2 (ja) |
DE (1) | DE10310339B4 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4556454B2 (ja) * | 2004-03-15 | 2010-10-06 | パナソニック電工株式会社 | 半導体装置の製造方法 |
US7178400B2 (en) * | 2004-04-14 | 2007-02-20 | Denso Corporation | Physical quantity sensor having multiple through holes |
JP2006084327A (ja) * | 2004-09-16 | 2006-03-30 | Denso Corp | 容量式力学量センサ装置 |
JP2006153482A (ja) * | 2004-11-25 | 2006-06-15 | Denso Corp | 半導体力学量センサ |
JP4453587B2 (ja) * | 2005-03-24 | 2010-04-21 | 株式会社デンソー | 加速度センサ |
JP4952346B2 (ja) * | 2007-04-06 | 2012-06-13 | 株式会社デンソー | 半導体力学量センサ |
DE102008035738B4 (de) * | 2007-07-31 | 2020-06-18 | Danieli Germany GmbH | Walzvorrichtung |
JP2009216693A (ja) * | 2008-02-13 | 2009-09-24 | Denso Corp | 物理量センサ |
JP5724342B2 (ja) | 2009-12-10 | 2015-05-27 | 大日本印刷株式会社 | パターン配置方法並びにシリコンウェハ及び半導体デバイスの製造方法 |
JP5696686B2 (ja) * | 2011-08-30 | 2015-04-08 | 株式会社豊田中央研究所 | 半導体装置 |
DE102012200740B4 (de) * | 2011-10-27 | 2024-03-21 | Robert Bosch Gmbh | Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements |
US9460963B2 (en) * | 2014-03-26 | 2016-10-04 | Globalfoundries Inc. | Self-aligned contacts and methods of fabrication |
DE102017213644A1 (de) * | 2017-08-07 | 2019-02-07 | Robert Bosch Gmbh | Drehratensensor, Verfahren zur Herstellung eines Drehratensensors |
JP2020122740A (ja) * | 2019-01-31 | 2020-08-13 | セイコーエプソン株式会社 | 構造体形成方法およびデバイス |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2700065B1 (fr) * | 1992-12-28 | 1995-02-10 | Commissariat Energie Atomique | Procédé de fabrication d'accéléromètres utilisant la technologie silicium sur isolant. |
JP3896158B2 (ja) * | 1993-02-04 | 2007-03-22 | コーネル・リサーチ・ファウンデーション・インコーポレイテッド | マイクロ構造及びその製造のためのシングルマスク、単結晶プロセス |
US5563343A (en) * | 1993-05-26 | 1996-10-08 | Cornell Research Foundation, Inc. | Microelectromechanical lateral accelerometer |
DE4341271B4 (de) * | 1993-12-03 | 2005-11-03 | Robert Bosch Gmbh | Beschleunigungssensor aus kristallinem Material und Verfahren zur Herstellung dieses Beschleunigungssensors |
US5747353A (en) * | 1996-04-16 | 1998-05-05 | National Semiconductor Corporation | Method of making surface micro-machined accelerometer using silicon-on-insulator technology |
FR2757941B1 (fr) * | 1996-12-30 | 1999-01-22 | Commissariat Energie Atomique | Procede de realisation d'un element suspendu dans une structure micro-usinee |
US6187685B1 (en) * | 1997-08-01 | 2001-02-13 | Surface Technology Systems Limited | Method and apparatus for etching a substrate |
JPH11274142A (ja) | 1998-03-20 | 1999-10-08 | Nissan Motor Co Ltd | エッチング深さ検知方法、この検知方法を利用した半導体デバイスの製造方法及びこの検知方法を利用した力学量センサの製造方法 |
JP3307328B2 (ja) * | 1998-05-11 | 2002-07-24 | 株式会社デンソー | 半導体力学量センサ |
US6071822A (en) * | 1998-06-08 | 2000-06-06 | Plasma-Therm, Inc. | Etching process for producing substantially undercut free silicon on insulator structures |
DE19847455A1 (de) * | 1998-10-15 | 2000-04-27 | Bosch Gmbh Robert | Verfahren zur Bearbeitung von Silizium mittels Ätzprozessen |
US6399516B1 (en) * | 1998-10-30 | 2002-06-04 | Massachusetts Institute Of Technology | Plasma etch techniques for fabricating silicon structures from a substrate |
JP4306149B2 (ja) * | 2001-05-28 | 2009-07-29 | 株式会社デンソー | 半導体装置の製造方法 |
JP2003273369A (ja) * | 2002-03-18 | 2003-09-26 | Denso Corp | 半導体装置の製造方法 |
-
2002
- 2002-03-18 JP JP2002073961A patent/JP4117450B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-27 US US10/373,964 patent/US6953753B2/en not_active Expired - Lifetime
- 2003-03-10 DE DE10310339.2A patent/DE10310339B4/de not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003273370A5 (ja) | ||
CN103137542B (zh) | 均匀浅沟槽隔离区域及其形成方法 | |
CN105280498B (zh) | 半导体结构的形成方法 | |
TW201603108A (zh) | 電漿裝置 | |
TWI416609B (zh) | 電漿處理系統之用於將遮罩底切及凹口減至最少的方法 | |
JP2002334973A5 (ja) | ||
JP6697372B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
JPS63502313A (ja) | 半導体基板に分離領域を形成する方法 | |
WO2000072372A8 (en) | Trench semiconductor device having gate oxide layer with multiple thicknesses and processes of fabricating the same | |
TW200415751A (en) | Method of manufacturing semiconductor device | |
EP1211716A3 (en) | Semiconductor device and fabrication process therefor using a dummy gate | |
CN105448984B (zh) | 一种FinFET及其制备方法 | |
US9929147B2 (en) | High density capacitors formed from thin vertical semiconductor structures such as FinFETs | |
CN104124201A (zh) | 导电结构的形成方法 | |
TWI276200B (en) | Embedded semiconductor product with dual depth isolation regions | |
TW201338225A (zh) | 製造元件之方法 | |
CN104425279B (zh) | 鳍式场效应晶体管及其形成方法、半导体器件 | |
EP2321847A1 (en) | Shallow trench isolation | |
TWI466161B (zh) | 用以製備高寬深比結構之電漿蝕刻方法及堆疊式電容器之製備方法 | |
JP2003273368A5 (ja) | ||
JP2003273369A5 (ja) | ||
CN111029407A (zh) | 场效应晶体管及其制造方法 | |
JP3520831B2 (ja) | 半導体力学量センサの製造方法 | |
TW201532278A (zh) | 含鍺半導體器件中之接點形成 | |
TWI312573B (en) | Vertical transistor structure and manufacture thereof |