JP2003271203A - 通信装置及びノード - Google Patents

Abstract

(57)【要約】 【課題】 共有メモリを介して受信データをＣＰＵに伝
送するに際し、読み出す際に、そのＣＰＵの負荷を低減
させることのできる通信装置を提供すること 【解決手段】 受信した各サーボモータに関する情報で
ある軸データを、受信データ用メモリ１２ａを介してノ
ード内のＣＰＵ２０へデータ伝送するに際し、受信デー
タ用メモリには、予め各軸データ毎に記憶する領域を設
定するとともに、その各軸データ用の領域（指定ａｄｄ
ｒ）を軸データ受信制御レジスタ１２ｅに登録する。各
軸データは、複数のフェーズに分けて送受信するととも
に、異なるフェーズで送受信する軸データ同士は、同一
の領域に割り当てる。制御部１１は、ネットワークを介
して送られてくる受信データを受け取ると、受信データ
内の軸データを識別するとともに、レジスタ１２ｅを参
照し識別された軸データの登録すべきアドレスを取得
し、該当するアドレスに格納する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ネットワークに
接続される通信装置及びノードに関するものである。

【０００２】

【従来の技術】サーボモータをネットワークを介してコ
ントロールしようとした場合、例えば、図１に示すよう
に、サーボモータ１に対して通電したり、サーボモータ
１の状態（回転角等）を取得するサーボドライバ２と、
そのサーボドライバ２とデータ伝送を行うサーボコント
ローラ３をネットワーク４に接続し、上記データ伝送
は、係るネットワーク４を介して行うようなシステムが
想定できる。

【０００３】ここで、サーボコントローラ３からサーボ
ドライバ２に向けて伝送するデータは、制御指令データ
である。サーボドライバ２は、受け取った制御指令デー
タに従い、サーボモータ１に対する通電量その他を制御
し、サーボモータ１が制御指令に即した動作をするよう
に制御する。

【０００４】また、サーボドライバ２は、サーボモータ
１の所定位置に設けたセンサの出力から、サーボモータ
１の回転角などの状態を取得するので、係るサーボモー
タ１の状態を、制御フィードバックデータとしてサーボ
コントローラ３にデータ伝送する。そして、その制御フ
ィードバックデータを受け取ったサーボコントローラ３
は、その受け取ったデータに基づいて次の制御指令デー
タを生成し出力する。以後、上記処理を繰り返し実行す
ることにより、サーボコントローラ３がサーボモータ１
の動作をネットワーク４を介して制御することができ
る。

【０００５】ところで、それらサーボドライバ２，サー
ボコントローラ３の各ノードは、いずれもネットワーク
４に接続されて通信を行うことから、その内部構造は、
通信ＬＳＩ５と、ＣＰＵ６を有している。

【０００６】そして、通信ＬＳＩ５では、自己宛に送ら
れてきた受信データを取得するとともに、本来のデータ
部分をＣＰＵ６に渡したり、ＣＰＵ６から渡された送信
用のデータに対し、送信先その他のヘッダ情報を付加し
て送信データを生成するとともに、所定のタイミングで
ネットワーク４上に送信したりする機能を有する。ＣＰ
Ｕ６は、受信したデータに基づき各ノードの本体の処理
を実行し、必要に応じて送信データを生成し、通信ＬＳ
Ｉ５に渡す機能を有する。

【０００７】ところで、ノード内における通信ＬＳＩ５
からＣＰＵ６へ受信したデータを転送する場合、実際に
は、図２に示すように、共有メモリである受信データ用
メモリ７を介して行われる。つまり、通信ＬＳＩ５は、
受信データを受信データ用メモリ７に転送し、ＣＰＵ６
は、その受信データ用メモリ７に格納されたデータを取
得する処理を行う。これにより、通信ＬＳＩ５とＣＰＵ
６は、それぞれ所定のタイミングで受信データ用メモリ
７にアクセスし、データの送受を行うことができる。

【０００８】また、本システムのネットワーク４では、
通信可能な時期が決まっており、通信ＬＳＩ５は、割り
当てられた所定のタイミングでデータの送受を行うよう
になっている。従って、受信データ用メモリ７内の「受
信データ１」，「受信データ２」，…「受信データｎ」
は、今回の受信処理で受信できた各ノード毎の受信デー
タである。つまり、例えばノードがサーボコントローラ
３であり、サーボドライバ２の２つのサーボモータ１か
らのデータは、１つの受信データ内に格納される。よっ
て、各回毎にｎの値は異なることはある。

【０００９】一方、受信データのデータフォーマットの
一例を示すと、図３に示すように、ヘッダ部とデータ部
に分かれている。ヘッダ部には送信先ノードアドレスや
送信元ノードアドレス並びにそれに続くデータ部がどこ
までかを特定するためのデータ長などが格納される。そ
して、データ部に、実際のサーボモータの状態などの伝
送すべきデータが格納される。なお、係るフォーマット
自体は一般的なものである。

【００１０】さらに、１つの受信データは、ノード単位
となっているので、１つのノードに複数のサーボモータ
１が接続されている場合には、その複数のサーボモータ
１についてのデータが一緒に格納される。なお、各サー
ボモータに関するデータを軸データと称する。なお、サ
ーボモータに関するデータとしては、例えば、速度デー
タや位置データがある。つまり、サーボドライバがサー
ボモータの速度制御をする場合には、軸データとして速
度データを用いる。また、位置制御をする場合には、軸
データとして位置データを用いる。

【００１１】また、サーボコントローラ３からのデータ
は、軸データである。従って、図１に示すサーボドライ
バ２から送られてきた受信データは、図３（ｂ）の表現
形式をとると、軸データヘッダ部と軸データの組が３組
格納されることになる。

【００１２】一方、受信データ用メモリ７に格納された
データをＣＰＵ６が読み出すための処理アルゴリズム
は、図４に示すようになっている。すなわち、まず、デ
ータが受信されるのを待ち（ＳＴ１）、受信完了（たと
えば、所定の通信時間終了）された場合には、受信デー
タ処理を行う（ＳＴ２）。つまり、ヘッダ部のデータ長
を参照し、その受信データのデータ部分を抽出する処理
等を行う。

【００１３】次いで、データ部分の各受信データのデー
タ部に含まれる軸データの処理を行う。つまり、軸デー
タヘッダ部を解釈し、どの軸データについてのデータで
そのデータ長がいくつであるかなどを判断する（ＳＴ
３）。そして、順番に１つの軸データを取得し、その軸
データの処理を行う（ＳＴ４）。係る軸データ処理を、
処理対象の受信データに含まれる軸データについて順次
実行する。そして、全ての軸データの処理を実行したな
らば（ＳＴ５の分岐判断でＹｅｓ）、ステップ６に進
み、今回受信した全ての受信データ、つまり、受信デー
タ用メモリ７に格納された全てのデータに対する処理を
行ったか否かを判断する（ＳＴ６）。そして、未処理の
受信データがあると、それに対してステップ２からの処
理を実行する。このようにして全ての受信データについ
ての処理を実行すると、今回の受信処理を終了する。

【００１４】なお、実際には、上記したフローチャート
に示す処理は、受信データ用メモリ７に対して逐次アク
セスして行うのではなく、最初にデータ転送を行い受信
データ用メモリ７に格納されたデータをＣＰＵ６内の作
業メモリ内に格納し、その作業メモリに対してアクセス
することにより実行する。また、ドライバソフト６ａが
受信データ内の軸データを識別している。

【００１５】

【発明が解決しようとする課題】しかしながら、上記し
た従来の装置では、ドライバソフト６ａが受信データ内
の軸データを識別するため、データ受信から最終的な軸
データの識別までに、非常に時間がかかってしまう。そ
のため、ＣＰＵ６上のプログラムの処理が増えてしま
い、プログラムが複雑化するばかりでなく、ＣＰＵ６の
負荷が増大してしまい、高速な処理に対応しきれなくな
る。しかも、上記したように、受信データ用メモリ７か
らＣＰＵ６にデータ転送を行うため、ＣＰＵ６に負荷が
更にかかり上記した問題はより顕著となる。

【００１６】さらに、１回の受信処理で受信する軸デー
タ数は不定であるが、最大は全てのサーボドライバ（軸
データ）を受信することがあるので、使用する受信デー
タ用メモリ７のメモリ容量は、制御対象の軸の数分だけ
用意する必要があり、係る軸数の増加に伴いメモリ資源
も増大してしまうという問題も生じる。

【００１７】この発明は、共有メモリに格納された軸デ
ータをコントローラに読み出す際に、そのコントローラ
（ＣＰＵ）の負荷を低減するとともに、使用するメモリ
容量の削減を図ることができ、ノードひいてはネットワ
ーク全体のスムーズなデータ伝送を可能にする通信装置
及びノードを提供することを目的とする。

【００１８】

【課題を解決するための手段】この発明による通信装置
は、ネットワークに接続されたノード間でデータ伝送を
行い、所定のノードに接続されたサーボモータの動作を
制御するシステムにおける前記ノード用の通信装置であ
って、受信した各サーボモータに関する情報である軸デ
ータを、共有メモリを介して前記ノード内のコントロー
ラへデータ伝送するものである。そして、前記共有メモ
リには、予め各軸データ毎に記憶する領域を設定すると
ともに、その各軸データ用の領域を特定するための領域
情報を記憶保持させる。そして、前記ネットワークを介
して送られてくる受信データを受け取る手段と、前記受
信データ内の軸データを識別する識別手段と、その識別
手段により識別された軸データを、前記領域情報により
指定された前記共有メモリ内の領域に格納するデータ格
納手段とを備える。さらに、前記ネットワークに接続さ
れる各軸データは、複数のフェーズに分けて送受信する
とともに、前記各軸データごとに記憶する領域は、同一
のフェーズで送受信される軸データに対しては前記共有
メモリ上の異なる領域に割り当てるとともに、異なるフ
ェーズで送受信する軸データ同士は、同一の領域に割り
当てるようにした。これは、第１の実施の形態で実現さ
れている。

【００１９】ここで、識別手段とデータ格納手段は、実
施の形態では、軸データ指定領域転送部１１ｂにより実
現されているが、機能毎に分けて構成してももちろん良
い。また、コントローラは、実施の形態ではＣＰＵ２０
に対応する。更に、「各軸データ毎に記憶する領域」が
受信データ用メモリ１２ａに対応する。また、領域情報
は、実施の形態では、コントローラが登録するようにし
ているが、本発明はこれに限ることはなく、ツール装置
その他を用いて予め別途登録しておいても良い。さら
に、「サーボモータに関する情報」とは、実施の形態で
は、サーボモータから得られた情報、つまり、フィード
バックデータに対応する。

【００２０】また、別の解決手段としては、ネットワー
クに接続されたノード間でデータ伝送を行い、所定のノ
ードに接続されたサーボモータの動作を制御するシステ
ムにおける前記ノード用の通信装置であって、受信した
各サーボモータに関する情報である軸データを、共有メ
モリを介して前記ノード内のコントローラへデータ伝送
するものであり、前記ネットワークを介して送られてく
る受信データを受け取る手段と、前記受信データ内の軸
データを識別する識別手段と、その識別手段により識別
された軸データを、軸データ毎に前記共有メモリの所定
領域に格納するデータ格納手段と、その格納した領域を
特定するための領域情報を前記共有メモリに書き込む領
域情報書込手段を備え、さらに、前記ネットワークに接
続される各軸データは、複数のフェーズに分けて送受信
するとともに、前記各軸データごとに記憶する領域は、
同一のフェーズで送受信される軸データに対しては前記
共有メモリ上の異なる領域に割り当てるとともに、異な
るフェーズで送受信する軸データ同士は、同一の領域に
割り当てるように構成することもできる。これは、第２
の実施の形態で実現されている。

【００２１】ここで、識別手段とデータ格納手段と領域
情報書込手段は、実施の形態では、軸データ転送領域書
込部１１ｄにより実現されているが、機能毎に分けて構
成してももちろん良い。また、領域情報書込手段におけ
る領域情報の書込タイミングは、動作の開始前に予め行
っても良いし、軸データを書き込む都度行っても良い。

【００２２】この発明によれば、通信装置が、軸データ
毎に共有メモリの所定領域に格納するので、コントロー
ラ側で軸データヘッダ部を解釈する必要がなくなり、デ
ータ受信から軸データ抽出までを高速に行え、プログラ
ムを単純化でき、コントローラ（ＣＰＵ）の負荷を削減
できる。なお、通信装置側はその分負荷が増えるもの
の、コントローラに比べると、処理する全体量が少ない
ので、十分対処できる。

【００２３】しかも、本発明では、前記ネットワークに
接続される各軸データは、複数のフェーズに分けて送受
信するとともに、前記各軸データごとに記憶する領域
は、同一のフェーズで送受信される軸データに対しては
前記共有メモリ上の異なる領域に割り当てるとともに、
異なるフェーズで送受信する軸データ同士は、同一の領
域に割り当てるようにしているので、共有メモリの一つ
の領域が複数の軸データで共有される。その結果、軸デ
ータの総数に比べて、使用するメモリ容量が少なくな
る。

【００２４】さらに、軸データを転送，格納する領域を
特定し、専用領域とすることにより、共有メモリに格納
された受信データを、一旦コントローラ側へ転送する必
要もなくなり、軸データを受信データ用の記憶部からコ
ントローラ側のメモリエリアへ転送する処理の必要がな
くなり、その点でも処理を高速化できる。

【００２５】一方、各軸データ毎に、データ格納済みか
否かのステータス情報を記憶する受信データステータス
記憶手段を設け、前記データ格納手段が前記共有メモリ
に格納した際に、前記ステータス情報をデータ格納済み
にするようにするとよい。

【００２６】ステータス情報を確認することにより、軸
データの内容が更新されたもののみをコントローラが読
み出すことができる。よって、更新されていない軸デー
タの無駄な読み出しをしなくて済むので、コントローラ
の負荷が更に軽減される。

【００２７】さらにまた、各軸データ毎に、データ転送
先のコントローラが使用するか否かの情報を記憶する受
信制御記憶部を設け、前記データ格納手段は、前記受信
制御記憶部をアクセスし、使用する軸データのみを前記
共有メモリに格納するようにすると好ましい。

【００２８】係る構成によると、コントローラが必要と
する軸データのみが共有メモリに登録されるので、通信
装置は不要な軸データを受け取ったとしても、共有メモ
リに書き込む必要が無く、負荷が軽減される。

【００２９】本発明に係るノードでは、上記した各種の
通信装置と、前記共有メモリと、その共有メモリに書き
込まれた軸データを読み出す機能を持つコントローラと
を備えて構成することができる。

【００３０】この発明の以上説明した構成要素は可能な
限り組み合わせることができる。この発明による通信装
置及びノードを構成する各手段を専用のハードウェア回
路によって実現することができるし、プログラムされた
コンピュータによって実現することもできる。

【００３１】

【発明の実施の形態】図５は、本発明が適用されるネッ
トワークの一例を示している。図１と比較すると明らか
なように、基本的なハードウェア構成は、従来と同様で
ある。すなわち、サーボモータ１に対して通電したり、
サーボモータ１の状態（回転角等）を取得するサーボド
ライバ２と、そのサーボドライバ２とデータ伝送を行う
サーボコントローラ３をネットワーク４に接続し、上記
データ伝送は、係るネットワーク４を介して行う。

【００３２】そして、サーボコントローラ３からサーボ
ドライバ２に向けて制御指令データを送り、サーボドラ
イバ２は、受け取った制御指令データに従い、サーボモ
ータ１に対する通電量その他を制御し、サーボモータ１
が制御指令に即した動作をするように制御する。

【００３３】また、サーボドライバ２は、サーボモータ
１の所定位置に設けたセンサの出力から、サーボモータ
１の回転角などの状態を取得するので、係るサーボモー
タ１の状態を、前記制御指令データに対するレスポンス
として、制御フィードバックデータをサーボコントロー
ラ３にデータ伝送する。そして、その制御フィードバッ
クデータを受け取ったサーボコントローラ３は、その受
け取ったデータに基づいて次の制御指令データを生成し
出力する。以後、上記処理を繰り返し実行することによ
り、サーボコントローラ３がサーボモータ１の動作をネ
ットワーク４を介して制御することができる。

【００３４】ここで、本実施の形態では、各サーボドラ
イバ２が１つのサーボモータを制御するようにしてい
る。さらに、フェーズ管理を行い、制御指令データ，制
御フィードバックデータの送受信を複数のフェーズに分
けて実行するようにしている。すなわち、図５に示すよ
うに制御対象の軸（サーボドライバ２）が４軸有り、そ
れを２つのフェーズに分けて送受信する場合を想定する
と、例えば図６に示すように、まず第１のフェーズでは
サーボコントローラ３から、軸１，軸２のサーボドライ
バに対して制御指令データを送り、そのレスポンスとし
て軸１と軸２のサーボドライバ２から制御フィードバッ
クデータがサーボコントローラ３に向けて送られる。こ
の第１フェーズでは、軸３，軸４のサーボドライバ２と
サーボコントローラ３との間ではデータの送受信は行わ
れない。そして、次の第２フェーズでは、サーボコント
ローラ３から、軸３，軸４のサーボドライバ２に対して
制御指令データを送り、そのレスポンスとして軸３と軸
４のサーボドライバ２から制御フィードバックデータが
サーボコントローラ３に向けて送られる。この第２フェ
ーズでは、軸１，軸２のサーボドライバ２とサーボコン
トローラ３との間ではデータの送受信は行われない。

【００３５】以後、上記処理を繰り返し行うことによ
り、２回のフェーズで全ての軸データの送受が行える。
もちろん、各フェーズで送受対称となる軸データは、任
意の組み合わせを取ることができ、また、フェーズの分
割数も任意である（送受信対象の軸の総数等から決定す
る）。

【００３６】図７は、本発明の好適な一実施の形態を示
している。同図に示すように、本実施の形態のノード
は、サーボコントローラ３であって、通信ＬＳＩ１０
と、ＣＰＵ２０を備えている。

【００３７】そして、通信ＬＳＩ１０は、各種のデータ
処理を行う制御部１１と、記憶部１２を有している。つ
まり、本形態では、受信データを一時的に記憶する共有
メモリも、通信ＬＳＩ１０内に設けている。また、本発
明では、通信ＬＳＩ１０の通信処理にＩＥＥＥ１３９４
を利用している。良く知られているように、ＩＥＥＥ１
３９４には、定期的に優先に送信されるＩｓｏｃｈｒｏ
ｎｏｕｓ Ｐａｃｋｅｔ、と非同期メッセージとしてＡ
ｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔがある。Ｉｓｏ
ｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔは、同期パケットで各
局が定期的（送信サイクルが１２５μｓｅｃ毎）に送信
できる。本発明では、軸データをＩｓｏｃｈｒｏｎｏｕ
ｓ Ｐａｃｋｅｔで送信する。したがって、１２５μｓ
ｅｃの周期での軸データの送受信が可能となり、換言す
ると、１２５μｓｅｃの周期でのサーボの制御が可能と
なる。

【００３８】次に各部について詳述する。制御部１１
は、ネットワーク４に接続可能で、そのネットワーク４
に接続された他のノードとの間でデータ通信可能な通信
処理部１１ａと、受け取った受信データを記憶部１２に
格納する軸データ指定領域転送部１１ｂを有している。

【００３９】記憶部１２には、受信系として、受信デー
タ用メモリ１２ａと、指定受信領域用メモリ１２ｂ並び
に軸受信データステータスレジスタ１２ｃを有してい
る。受信データ用メモリ１２ａは、従来と同様に受信デ
ータを記憶するためのメモリ領域であるが、従来と相違
するのは軸データ毎に割り当てたアドレスに格納するよ
うにしている。しかも、１つのアドレスに異なるフェー
ズで送受信する複数の軸を割り当てるようにしている。
そして、その軸データの割り当てを特定する情報を指定
受信領域用メモリ１２ｂに格納する。更に、送信系とし
て、送信データを記憶する送信データ用メモリ１２ｇが
設けられている。

【００４０】受信系について更に説明する。指定受信領
域用メモリ１２ｂに、ｍ個分の軸データを登録する受信
データ用メモリ１２ａ内のアドレスを特定する。すなわ
ち、指定受信領域用メモリ１２ｂの「第１指定ａｄｄ
ｒ」には、「軸１データ」を格納する受信データ用メモ
リ１２ａ内のアドレスを記録する。同様に、「第２指定
ａｄｄｒ」には、「軸２データ」用のアドレスを記録
し、…、「第ｍ指定ａｄｄｒ」には、「軸ｍデータ」用
のアドレスを記録する。

【００４１】本実施の形態では、ｍ個分の軸データをＮ
回の複数のフェーズで送受信するようにしたため、各フ
ェーズで送受信する軸数を均等に配置すると、１回のフ
ェーズで送信する軸数の最大値Ｘは、（ｍ／Ｎ）個（小
数点以下切り上げ）となる。そこで、受信データ用メモ
リ１２ａ内に、Ｘ個分の軸データの格納エリアを確保
し、同一のフェーズで送受信する軸を格納する領域（ア
ドレス）を、上記Ｘ個分の何れかの格納エリアに割り付
ける。従って、受信データ用メモリ１２ａ内の同一のア
ドレスには、同一のフェーズで送受信する軸データが重
複して割り当てられることはないが、異なるフェーズで
送信される軸データは、同一のアドレスに割り当てら
れ、共有することになる。

【００４２】そして、具体例を挙げて説明すると、軸数
が６個（ｍ＝６）で、３回のフェーズ（Ｎ＝３）に分け
て軸データを送受信することを想定すると、１回のフェ
ーズで送信する軸データ数は、２個となるので、受信デ
ータ用メモリ１２ａと指定受信領域用メモリ１２ｂのデ
ータ構造は、図８に示すようになる。ここでは、受信デ
ータ用メモリ１２ａ中の２つのアドレス（「ａｄｄｒ
Ａ」と「ａｄｄｅｒＢ」）を軸データを格納するための
エリアに確保し、「ａｄｄｒＡ」には軸１データ，軸３
データ，軸５データの各データを割り付け、「ａｄｄｒ
Ｂ」には軸２データ，軸４データ，軸６データの各デー
タを割り付ける。そして、実際に各「ａｄｄｒＡ」と
「ａｄｄｅｒＢ」にどの軸データが格納されているか
は、現在のフェーズを確認することにより認識できる。

【００４３】そして、この記録するアドレスの指定は、
ＣＰＵ２０が行う。つまり、初期設定として、ＣＰＵ２
０（ドライバソフト２１）によって事前に指定受信領域
用メモリ１２ｂ内の各領域に、ｍ個分の軸データのアド
レスを登録する。具体的には、図９に示すフローチャー
トを実施することにより行う。

【００４４】すなわち、まず、制御対象軸数（ｍ）と通
信フェーズ数（Ｎ）を確定する（ＳＴ１１，ＳＴ１
２）。制御対称軸の数は、システム構成から一義的に決
定される情報であるので、ユーザが入力した情報を取得
する。また、通信フェーズ数は、１回の通信に割り当て
られる時間や、１つのデータを操守するために要する時
間並びに制御対象軸数などから適正な値が決定される。
そして、最適な通信フェーズ数を算出するようにしても
良いが、本実施の形態では、このフェーズ数もユーザか
らの入力により確定する。つまり、ステップ１１，１２
の処理は、いずれもユーザが入力した値を取得し、確定
する。

【００４５】次に、１フェーズ値に通信する制御軸数を
算出する（ＳＴ１３）。これは、制御対象軸数（ｍ）を
通信フェーズ数（Ｎ）で除算し、得られた「商」と「あ
まり」から簡単に求めることができる。すなわち、１回
のフェーズ当りに送受信する軸数は、算出した「商」或
いは「商＋１」となり、「あまり」の数分だけ「商＋
１」となる。よって、最大送受信数Ｘは、「商＋１」と
なるので、受信データ用メモリ１２ａには、係るＸ個分
の記憶エリアを確保すれば良いことになる。

【００４６】次いで、全軸指定ａｄｄｒを算出する（Ｓ
Ｔ４）。これは、例えば軸番号順に対象となるフェーズ
番号と、指定ａｄｄｒを設定する。つまり、先頭からＸ
個分が第１フェーズでの送受信対象とし、Ｘ＋１番目か
ら２Ｘ番目までが第２フェーズでの送受信対象とする。
以下、上記「あまり」の回数分だけＸ個ずつを１つのグ
ループとしてフェーズ番号を設定し、それ以降は、（Ｘ
−１）個ずつを１つのグループとしてフェーズ番号を設
定する。さらに、各フェーズ毎に、最初の軸から順番
に、割り当てられた指定ａｄｄｒを割り付ける。これに
より、例えば図１０に示すようなテーブルが作成され
る。

【００４７】このようにして全ての軸に対して、フェー
ズ番号と指定ａｄｄｒを割り振ったならば、実際に指定
受信領域用メモリ１２ｂに格納し、前処理としての設定
を終了する。また、図１０に示したテーブルは、例えば
ＣＰＵ２０側で保持したり、各種の記憶部に格納する。

【００４８】そして、実際の稼働時には、軸データ指定
領域転送部１１ｂは、通信処理部１１ａを介して受信し
た受信データの内容を解析し、軸データ毎に分離する。
つまり、本形態における受信データは、図３（ｃ）に示
すように、軸データヘッダ部には送信元軸番号と送信先
軸番号があり、この軸番号に基づき指定受信領域用メモ
リ１２ｂをアクセスし、軸データの登録アドレス（指定
ａｄｄｒ）を読み出し、その読み出したアドレスで特定
される受信データ用メモリ１２ａに、軸データを記憶す
る。なお、この記憶する軸データは、ヘッダの軸データ
長を参照して受信データから対応する部分のデータを読
み出すことにより取得できる。

【００４９】一方、ＣＰＵ２０は、各軸データの登録ア
ドレスはわかっている（自己が指定している）ととも
に、フェーズ管理部２２によって、現在のフェーズ番号
が制御されるので、図１０に示したテーブルにより、現
在のフェーズ番号において制御対象となっている軸番号
もＣＰＵ２０側でわかっている。従って、現在受信デー
タ用メモリ１２ａ内の所定アドレスに記録されたデータ
が、どの軸データのものかがわかるので、係るデータを
読み出し、取り込むことができる。

【００５０】ところで、通信ＬＳＩ（軸データ指定領域
転送部１１ｂ）側は、現在のフェーズが何番であるかは
分からないので、受信した軸データは、そのまま軸番号
をキーにして指定受信領域用メモリ１２ｂを参照し、所
定の受信データ用メモリ１２ａの記憶エリアに格納す
る。このとき、通常であれば、図６にも示したとおり、
サーボコントローラ３から、現在のフェーズにおける対
象の軸のサーボドライバに対して制御指令データが送ら
れ、そのレスポンスとしてその軸のサーボドライバ２か
ら制御フィードバックデータが返信されてくるので、受
信した軸データ指定領域転送部１１ｂは、現在のフェー
ズが何番であるかを知らなくても、正規の軸データのみ
を受信し、所望の記憶エリアに格納することができる。

【００５１】しかし、何らかの原因によって、現在のフ
ェーズの対象外の軸データを受信した場合には、受信デ
ータ用メモリ１２ａの同一の記憶エリア（アドレス）を
指定ａｄｄｒとする軸データを複数受信することにな
り、係る場合には、受信した複数のデータをその都度受
信データ用メモリ１２ａに格納する。従って、正規の軸
データを先に受信してしまうと、係る記憶エリアに保持
されるデータは、その後に受信した正規でない軸データ
の内容に書きかえられてしまうという問題がある。

【００５２】さらに、正規の軸データが受信できなかっ
た場合には、本来その正規の軸データが格納されるべき
記憶エリアには、前回のフェーズの際に受信した軸デー
タが格納されているため、そのままでは、ＣＰＵ２０は
誤ったデータを取り込んでしまう。

【００５３】そこで、本実施の形態では、軸受信データ
ステータスレジスタ１２ｃを設け、ＣＰＵ２０は、受信
データ用メモリ１２ａからデータを取り込むに先立ち、
このレジスタ内容を参照することにより、正規の軸デー
タのみを取得するようにしている。

【００５４】すなわち、この軸受信データステータスレ
ジスタ１２ｃは、図１１に示すように、該当する軸デー
タに最新のデータがあるか否かのステータス情報を格納
するものである。ステータスが「１」の場合には、新た
に書き込まれたデータがあることを意味し、ステータス
が「０」の場合には新たに書き込まれたデータがないこ
とを意味する。

【００５５】従って、ＣＰＵ２０は、読み出すサイクル
毎に、軸受信データステータスレジスタ１２ｃを参照
し、受信すべき軸データ（ステータスが「１」）を認識
し、当該軸データのみを受信データ用メモリ１２ａから
読み出すことになる。係る処理を行うには、軸データ指
定領域転送部１１ｂが、軸データを受信データ用メモリ
１２ａに格納した場合に、該当する受信軸のステータス
を「１」に設定する。一方、ＣＰＵ２０は、今回のフェ
ーズに伴うデータの読み出しを行ったならば、該当する
各受信軸のステータスを「０」に設定（クリア）する。

【００５６】これにより、各フェーズのデータを読み出
す前に、軸受信データステータスレジスタ１２ｃを参照
し、正常な軸データのみを受信するようにしている。す
なわち、今回のフェーズで受信すべきでない受信軸のス
テータスが「１」になっている場合には、その「１」と
なった受信軸が格納される指定ａｄｄｒに格納された軸
データは、正規のものか否かが確定できない。そこで、
係る不定のものは受信しないようにすることにより、誤
ったデータに基づく誤動作を防止する。

【００５７】また、今回のフェーズで受信すべき正規の
受信軸のステータスが「０」になっている場合には、そ
の「０」である受信軸に割り振られた指定ａｄｄｒに
は、それ以前のフェーズで受信した他の軸データのもの
が格納されているので、受信しないようにすることによ
り、誤ったデータに基づく誤動作を防止する。

【００５８】そして、上記処理を行うためのＣＰＵ２０
の具体的な受信データ取得処理は、図１２のフローチャ
ートに示すようになっている。すなわち、ＣＰＵ２０が
フェーズの管理をしているので、現フェーズを認識する
（ＳＴ２１）。つまり、現在のフェーズ番号から、今回
のフェーズで送受信される軸データの番号を認識する。

【００５９】次に、制御対象外の軸データの受信の有無
を判断する（ＳＴ２２）。具体的には、軸受信データス
テータスレジスタ１２ｃをアクセスし、今回のフェーズ
における制御対象外の軸データのステータスが、「１」
になっているか否かを判断する。そして、「１」になっ
ているものがあると、制御対象外軸受信ありと判断し、
異常軸処理を行う（ＳＴ２３）。この異常軸処理として
は、例えば、データログを取ったり、異常を通知するこ
となどがある。さらに、現フェーズでの制御対象外の軸
データのステータスと、その軸データと同一の記憶エリ
ア（指定ａｄｄｒ）に割り付けられた正規の軸データの
ステータスを共に「０」にリセットする。

【００６０】ステップ２２の分岐判断で「なし」或いは
ステップ２３の処理を実行後、ステップ２４に進み、現
フェーズの制御対象軸に対する処理を実行する。実際に
は、ステップ２３の異常処理により、制御対象外の軸
と、それに関連する正規の軸のステータスが「０」にな
っているので、軸受信データステータスレジスタ１２ｃ
でステータスが「１」になっている全ての軸データを読
み出す。そして、次のフェーズにおける受信に備え、ス
テータスを全て「０」にリセットする。

【００６１】その後、現フェーズの番号を１加算した値
を次フェーズの番号にセットし（ＳＴ２５）、その次フ
ェーズが最大フェーズ（Ｘ）を越えたか否かを判断する
（ＳＴ２６）。そして、越えた場合には、次フェーズを
１にセットし、越えない場合には、ステップ２５で求め
た番号が、次フェーズに確定する。係る処理を繰り返し
実行することになる。そして、ステップ２５から２７に
よって決定された次フェーズが、次回の処理における現
フェーズとなる。

【００６２】この図１２と図４を比較すると明らかなよ
うに、本形態によれば、ＣＰＵ２０は軸データを直接読
み出すことができ、受信データ処理や軸データヘッダ解
析処理などが不要となるので、処理が簡単に行え、負荷
が削減される。

【００６３】一方、軸データの送信系であるが、図７に
示したように通信ＬＳＩ１０内の共有メモリたる記憶部
１２内に送信データ用メモリ１２ｇを設けたことは上述
したとおりである。そして、送信データ用メモリ１２ｇ
には、そのノード（サーボコントローラ３）が今回のフ
ェーズで送受信する相手に対して送信する制御指令デー
タが格納される。そして、ＣＰＵ２０は、送信すべきサ
ーボドライバ２に対する制御指令データを、任意のタイ
ミングで送信データ用メモリ１２ｇに格納する。このと
き、ＣＰＵ２０は、フェーズ管理部２２により、今回の
フェーズで送受信すべき制御指令データ及びそのデータ
を格納する送信データ用メモリ１２ｇ内のアドレスを知
っており、軸データ単位（サーボドライバ２単位）で格
納することができるようになっている。

【００６４】一方、通信処理部１１ａは、ＩＥＥＥ１３
９４に従い、１２５μｓｅｃ間隔で、軸データを含む送
信データ（図３に示すデータ構造）を送信する。つま
り、所定のタイミングで送信データ用メモリ１２ｇに格
納された全ての軸データを含むデータ（図３（ａ）の
「データ」部分）を、通信処理部１１ａ内のＦＩＦＯに
書き込み、更に図３（ａ）に示す「ヘッダ部」を付加し
て送信データを作成した後、送出する。このＦＩＦＯに
データを格納後、送信データを作成・送出する処理は従
来と同様である。もちろん、データの書込領域は、ＦＩ
ＦＯに限るものではなく、他の形式（メモリエリア等）
もある。

【００６５】本形態によれば、通信ＬＳＩ１０内に共有
メモリである記憶部１２を用意し、送信すべき軸データ
を一旦送信データ用メモリ１２ｇに格納するようにした
ため、ＣＰＵ２０は、変更のあった軸データのみを記憶
させるだけで、通信ＬＳＩ１０が最終的な送信データを
作成し、送出するので処理が軽減される。

【００６６】図１３は、本発明の第２の実施の形態を示
している。本実施の形態では、軸データ指定領域転送部
１１ｂに替えて、軸データ転送領域書込部１１ｄを設け
ている。また、これに併せて、記憶部１２内には、指定
受信領域用メモリ１２ｂに替えてインデックスメモリ領
域用メモリ１２ｄを設けている。

【００６７】つまり、第１の実施の形態では、受信デー
タ用メモリ１２ａに格納する軸データのアドレスの指定
を、ＣＰＵ２０側から設定するようにしたが、本実施の
形態では、通信ＬＳＩ１０（軸データ転送領域書込部１
１ｄ）側が係るアドレスの指定を行うようにした。

【００６８】具体的には、図１４に示すように、初期設
定として軸データ転送領域書込部１１ｄがインデックス
メモリ領域用メモリ１２ｄ内の各領域に、ｍ個分の軸デ
ータのアドレスを登録する。このとき、図９に示した処
理を行い、フェーズ数と各フェーズでの制御対象（送受
信対象）となる軸数を確定し、転送ａｄｄｒの割り付け
を行う。

【００６９】そして、実際の稼働時には、軸データ転送
領域書込部１１ｄは、通信処理部１１ａを介して受信し
た受信データの内容を解析し、軸データ毎に分離し、検
出した軸番号に対応する受信データ用メモリ１２ａ内の
所定アドレスに軸データを格納する。また、この格納に
伴い、軸受信データステータスレジスタ１２ｃのステー
タスを「１」にセットする。

【００７０】一方、ＣＰＵ２０（ドライバソフト２１）
は、図１２に示すフローチャートを実行し、現在のフェ
ーズ番号に基づき、インデックスメモリ領域用メモリ１
２ｄを参照し、現フェーズの対象となっている軸データ
の転送ａｄｄｒを読み出し、その読み出したアドレスで
特定される受信データ用メモリ１２ａを読み出すことに
より、正規の軸データを取得できる。そして、その読み
出し等に伴い、該当する受信軸のステータスを「０」に
設定（クリア）する。なお、その他の構成並びに作用効
果は、上記した第１の実施の形態と同様であるので、対
応する部材に同一符号を付し、その詳細な説明を省略す
る。

【００７１】図１５は、本発明の第３の実施の形態を示
している。本実施の形態では、記憶部１２内の軸受信デ
ータステータスレジスタ１２ｃに替えて、軸データ受信
制御レジスタ１２ｅを設けている。この軸データ受信制
御レジスタ１２ｅは、図１６に示すように、ＣＰＵ２０
側が必要とする軸番号に該当する軸受信制御レジスタ領
域に「１」をセットする。そして、軸データ転送領域書
込部１１ｄは、受信データのうち、軸受信制御レジスタ
領域に「１」がセットされた軸データのみを書き込む。

【００７２】このようにすると、ＣＰＵ２０が、現フェ
ーズで対象となっている軸データのみを「１」にセット
し、他を「０」にセットすることにより、仮に、現フェ
ーズで対象となっていない軸データを受信したとして
も、この軸データ受信制御レジスタ１２ｅの値が「０」
になっているので、受信データ用メモリ１２ａには格納
されない。よって、図１２に示すフローチャートにおけ
る異常判定処理（ＳＴ２２）は設けなくても良くなり、
処理が簡単になり迅速に実行できる。但し、この場合で
も、正規の軸データが受信できずに、前回のデータがそ
のまま残っていることによる対処はできないので、第１
の実施の形態のように受信の有無（ステータス）に関す
る情報を取得しておくと好ましい。

【００７３】なお、その他の構成並びに作用効果は、上
記した第１の実施の形態と同様であるので、対応する部
材に同一符号を付し、その詳細な説明を省略する。ま
た、本実施の形態では、第１の実施の形態を基本として
説明したが、第２の実施の形態を基本として構成するこ
とももちろんできる。

【００７４】図１７は、本発明の第４の実施の形態を示
している。本実施の形態では、上記した第１から第３の
実施の形態の機能を組み合わせたものである。そして、
本実施の形態では、モード設定部１１ｆを更に設け、軸
データ指定領域転送部１１ｂと軸データ転送領域書込部
１１ｄを択一的に切り替えるようにしている。また、択
一的に使用することにより、指定受信領域・インデック
スメモリ領域用メモリ１２ｆを指定受信領域メモリ１２
ｂとインデックスメモリ領域用メモリ１２ｄのいずれか
の領域として使用することができる。さらに、モード設
定部１１ｆは、軸データ受信ステータスレジスタと軸デ
ータ受信制御レジスタの使用の有無も設定できるように
している。

【００７５】更に、上記した各実施の形態では、いずれ
も受信データを格納する受信データ用メモリ１２ａを１
つ設けた例を示しているが、実際には２個設け、適宜切
り替えて使用する。つまり、ＣＰＵ２０がデータを読み
出している場合には、通信ＬＳＩ１０（制御部１１）が
他の受信データ用メモリに対してデータの書き込みを行
うようにする。これにより、ＣＰＵ２０と通信ＬＳＩ１
０が、ともに任意のタイミングで読み出し或いは書き込
み中を行うことができる。この切替は、フラグ管理をす
ることにより行える。

【００７６】さらにまた、上記した各実施の形態では、
記憶部１２を通信ＬＳＩ１０内に設けたが、ＣＰＵ２０
側に設けても良いし、別途独立した記憶部として設置し
ても良い。

【００７７】

【発明の効果】以上のように、この発明では、通信装置
側で受信データの中から軸データを抽出し、共有メモリ
には軸データ単位で格納するようにしたため、コントロ
ーラは、共有メモリから必要な軸データをそのまま直接
読み出すことができるので、コントローラ（ＣＰＵ）の
負荷が軽減され、その軽減された分、他の処理を実行す
ることができ、効率よく高速処理ができる。しかも、複
数のフェーズに分けて軸データを送受信するようにした
ため、異なるフェーズで送る軸データ同士を同一の記憶
エリアに割り当てることができるので、メモリ容量を削
減することができる。

【図面の簡単な説明】

【図１】従来のネットワークシステムの一例を示す図で
ある。

【図２】従来のノードの内部構造を示す図である。

【図３】受信データのデータフォーマットの一例を示す
図である。

【図４】従来のＣＰＵの機能を示すフローチャートであ
る。

【図５】本発明が適用されるネットワークシステムの一
例を示す図である。

【図６】図５に示すネットワークシステムにおけるデー
タ通信制御の一例を示す図である。

【図７】本発明の第１の実施の形態を示すブロック図で
ある。

【図８】受信データ用メモリと、指定受信領域用メモリ
のデータ構造の一例並びにそれを使用してデータ伝送を
する機能を説明する図である。

【図９】前処理機能を説明するフローチャートである。

【図１０】図９に示す前処理機能を実施して得られた各
軸データに対して設定されたデータの一例を示すテーブ
ルである。

【図１１】軸受信データステータスレジスタのデータ構
造の一例並びにそれを使用してデータ伝送をする機能を
説明する図である。

【図１２】本発明のＣＰＵの機能を示すフローチャート
である。

【図１３】本発明の第２の実施の形態を示すブロック図
である。

【図１４】受信データ用メモリと、インデックスメモリ
領域用メモリのデータ構造の一例並びにそれを使用して
データ伝送をする機能を説明する図である。

【図１５】本発明の第３の実施の形態を示すブロック図
である。

【図１６】軸データ受信制御レジスタのデータ構造の一
例並びにそれを使用してデータ伝送をする機能を説明す
る図である。

【図１７】本発明の第４の実施の形態を示すブロック図
である。

【符号の説明】

１ サーボモータ ２ サーボドライバ ３ サーボコントローラ(ノード) ４ ネットワーク ５ 通信ＬＳＩ ６ ＣＰＵ ７ 受信データ用メモリ １１ 制御部 １１ａ 通信処理部（受け取る手段） １１ｂ 軸データ指定領域転送部（軸データ識別手段，
データ格納手段） １１ｄ 軸データ転送領域書込部（軸データ識別手段，
データ格納手段） １１ｆ モード設定部 １２ 記憶部（共有メモリ） １２ａ 受信データ用メモリ １２ｂ 指定受信領域用メモリ １２ｃ 軸受信データステータスレジスタ（受信データ
ステータス記憶手段） １２ｄ インデックスメモリ領域用メモリ １２ｅ 軸データ受信制御レジスタ（受信制御記憶部） １２ｆ 指定受信領域・インデックスメモリ領域用メモ
リ ２０ ＣＰＵ（コントローラ） ２１ ドライバソフト（軸データを読み出す機能） ２２ フェーズ管理部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 本杉 匡史 京都府京都市下京区塩小路通堀川東入南不 動堂町801番地 オムロン株式会社内 (72)発明者 水谷 征爾 京都府京都市下京区塩小路通堀川東入南不 動堂町801番地 オムロン株式会社内 (72)発明者 森 康浩 京都府京都市下京区塩小路通堀川東入南不 動堂町801番地 オムロン株式会社内 (72)発明者 鈴木 健司 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 牛尾 裕介 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 水上 博文 福岡県北九州市八幡西区黒崎城石２番１号 株式会社安川電機内 (72)発明者 小林 和敏 福岡県北九州市八幡西区黒崎城石２番１号 株式会社安川電機内 (72)発明者 小川 邦彦 福岡県北九州市八幡西区黒崎城石２番１号 株式会社安川電機内 Ｆターム(参考） 5B077 NN02 5B089 GA23 GB02 HA06 JA35 JB22 5H215 AA06 BB03 CC06 CX04 CX05 CX08 DD04 GG02 GG03 HH01 KK01 KK06

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ネットワークに接続されたノード間でデ
   ータ伝送を行い、所定のノードに接続されたサーボモー
   タの動作を制御するシステムにおける前記ノード用の通
   信装置であって、 受信した各サーボモータに関する情報である軸データ
   を、共有メモリを介して前記ノード内のコントローラへ
   データ伝送するものであり、 前記共有メモリには、予め各軸データ毎に記憶する領域
   を設定するとともに、その各軸データ用の領域を特定す
   るための領域情報を記憶保持させ、 前記ネットワークを介して送られてくる受信データを受
   け取る手段と、 前記受信データ内の軸データを識別する識別手段と、 その識別手段により識別された軸データを、前記領域情
   報により指定された前記共有メモリ内の領域に格納する
   データ格納手段とを備え、 前記ネットワークに接続される各軸データは、複数のフ
   ェーズに分けて送受信するとともに、前記各軸データご
   とに記憶する領域は、同一のフェーズで送受信される軸
   データに対しては前記共有メモリ上の異なる領域に割り
   当てるとともに、異なるフェーズで送受信する軸データ
   同士は、同一の領域に割り当てるようにしたことを特徴
   とする通信装置。
2. 【請求項２】 ネットワークに接続されたノード間でデ
   ータ伝送を行い、所定のノードに接続されたサーボモー
   タの動作を制御するシステムにおける前記ノード用の通
   信装置であって、 受信した各サーボモータに関する情報である軸データ
   を、共有メモリを介して前記ノード内のコントローラへ
   データ伝送するものであり、 前記ネットワークを介して送られてくる受信データを受
   け取る手段と、 前記受信データ内の軸データを識別する識別手段と、 その識別手段により識別された軸データを、軸データ毎
   に前記共有メモリの所定領域に格納するデータ格納手段
   と、 その格納した領域を特定するための領域情報を前記共有
   メモリに書き込む領域情報書込手段を備え、 前記ネットワークに接続される各軸データは、複数のフ
   ェーズに分けて送受信するとともに、前記各軸データが
   格納される前記所定領域は、同一のフェーズで送受信さ
   れる軸データに対しては前記共有メモリ上の異なる領域
   に割り当てるとともに、異なるフェーズで送受信する軸
   データ同士は、同一の領域に割り当てるようにしたこと
   を特徴とする通信装置。
3. 【請求項３】 各軸データ毎に、データ格納済みか否か
   のステータス情報を記憶する受信データステータス記憶
   手段を設け、 前記データ格納手段が前記共有メモリに格納した際に、
   前記ステータス情報をデータ格納済みにするようにした
   ことを特徴とする請求項１または２に記載の通信装置。
4. 【請求項４】 各軸データ毎に、データ転送先のコント
   ローラが使用するか否かの情報を記憶する受信制御記憶
   部を設け、 前記データ格納手段は、前記受信制御記憶部をアクセス
   し、使用する軸データのみを前記共有メモリに格納する
   ようにしたことを特徴とする請求項１〜３のいずれか１
   項に記載の通信装置。
5. 【請求項５】 請求項１〜４のいずれか１項に記載の通
   信装置と、 前記共有メモリと、 その共有メモリに書き込まれた軸データを読み出す機能
   を持つコントローラとを備えたことを特徴とするノー
   ド。