CN104247354A - 接口装置以及总线系统 - Google Patents

接口装置以及总线系统 Download PDF

Info

Publication number
CN104247354A
CN104247354A CN201380020517.0A CN201380020517A CN104247354A CN 104247354 A CN104247354 A CN 104247354A CN 201380020517 A CN201380020517 A CN 201380020517A CN 104247354 A CN104247354 A CN 104247354A
Authority
CN
China
Prior art keywords
moment
starter
deadline
complete
deadline moment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380020517.0A
Other languages
English (en)
Other versions
CN104247354B (zh
Inventor
石井友规
山口孝雄
吉田笃
得津觉
市口诚道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN104247354A publication Critical patent/CN104247354A/zh
Application granted granted Critical
Publication of CN104247354B publication Critical patent/CN104247354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1621—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by maintaining request order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Abstract

本发明提供一种接口装置以及总线系统，是在设置于集成电路上的总线网络中启动器将自身发出的访问请求和与之对应的访问响应可靠地建立关联对应的技术。接口装置对启动器和形成在集成电路上的分组交换方式的总线网络进行连接。在总线网络中，在启动器发出了已指定截止期限时刻的请求数据时，启动器在截止期限时刻之前接收响应于请求数据的节点所发出的响应数据。接口装置具备：修正部，基于请求数据的发出定时来修正请求数据的截止期限时刻，生成修正完毕截止期限时刻的信息；报头生成部，生成对修正完毕截止期限时刻的信息进行了保存的分组报头；和分组化处理部，利用请求数据及分组报头来生成请求分组。

Description

接口装置以及总线系统
技术领域
本申请涉及在具备被网络化的通信总线的半导体芯片中用于进行通信总线的控制的装置、方法及程序。
背景技术
近年来，在利用了SoC(System on Chip；片上系统)的嵌入式设备领域、通用处理器领域中，对于半导体芯片的高功能化的要求不断提高。伴随着半导体芯片的高功能化，经由芯片上的通信总线而被转发的数据的请求频带也增加，通信总线的宽频带化变得必要。为了在低的总线工作频率下使通信总线宽频带化，在处理器间共用总线布线从而可提高资源利用效率的片上网络(Network-on-Chip；NoC)受到关注。
在NoC中，例如连接着多个启动器和存储器控制器。各启动器与存储器控制器之间的通信是利用分组而进行的。分组通过配置于NoC上的NoC路由器被中继。
图1表示一般性的NoC路由器的构成。NoC路由器具有多个输入输出端口，在输入端口侧设有缓冲器。该缓冲器针对每一个输入端口配有两个虚拟信道(Virtual Channel；VC)。
在各虚拟信道(Virtual Channel；VC)保存有被输入的一个分组。VC内的分组基于保存在分组的报头中的分组的目标地址信息，通过纵横开关而开关转换到适当的输出端口来进行转发。当在不同的VC内存在要向相同的输出端口输出的多个分组的情况下，按照调停器的调停规则，分组被逐个选择并依次输出。未被选择而残留于VC内的分组在下一次的发送时机被再次调停。
专利文献1涉及分组的调停技术。在分组报头内保存了自生成分组起经过的经过时刻的信息。当存在要开关转换到同一输出端口来输出的多个分组的情况下，在其调停时，路由器比较各分组报头内的经过时刻，选择经过时刻最大的分组，分配给输出端口。由此，可以抑制分组在路由器网的等待时间，从而实现高速的总线访问。
在先技术文献
专利文献
专利文献1：美国专利第6674720号说明书
发明内容
发明要解决的课题
对于启动器所发出的请求，谋求能按该请求可靠地执行处理的技术。
用于解决课题的手段
为了解决上述课题，本发明的一形态为一种接口装置，用于对设置在集成电路上的启动器、和形成在所述集成电路上的总线网络进行连接，所述总线网络为分组交换方式网络，被设计成：当从所述启动器向所述总线网络上的节点发出了已指定截止期限时刻的请求数据时，由响应于所述请求数据的所述节点发出的响应数据在所述截止期限时刻之前被所述启动器接收，所述接口装置具备：修正部，基于从所述启动器发出的所述请求数据的发出定时来修正所述请求数据的截止期限时刻，生成修正完毕截止期限时刻的信息；报头生成部，生成对所述修正完毕截止期限时刻的信息进行了保存的分组报头；和分组化处理部，利用所述请求数据及所述分组报头来生成请求分组。
上述的一般性或特定的形态可以使用系统、方法及计算机程序来安装，或使用系统、方法及计算机程序的组合来实现。
发明效果
根据本发明的一形态所涉及的接口装置，基于从启动器发出的请求数据的发出定时来修正请求数据的截止期限时刻。在请求数据中设定修正完毕截止期限时刻而在总线网络上传输。由此，可以保证对各启动器要求的顺应性，并且可以使请求数据的发送顺序和响应数据的接收顺序一致。
由于能够按照顺序来确定与请求数据对应的响应数据，因此无需将分组ID保存在分组报头中。由此，可以削减分组报头的大小，可以降低数据转发的开销。
附图说明
图1是表示一般性的NoC路由器的构成的图。
图2(a)～(e)是表示来自多个启动器侧NIC的请求分组的发送定时、路由器中的转发定时及各启动器侧NIC所进行的响应分组的接收定时的图。
图3是表示用于说明等待时间L的定义的例子的图。
图4是表示通过NoC连接了多个启动器和多个存储器的SoC200的结构的图。
图5(a)～(d)是表示在NoC上被收发的分组的种类和其构成例的图。
图6是表示分组的报头51的构成例的图。
图7是表示NIC203的构成的图。
图8是表示路由器205的构成的图。
图9(a)～(e)是表示本实施方式的、来自多个启动器侧NIC的请求分组的发送定时、路由器中的转发定时及各启动器侧NIC所进行的响应分组的接收定时的图。
图10(a)是表示启动器201a发出了发往存储器206b的4个访问请求分组A1、A2、A3、A4的样态的图，图10(b)是表示路由器205c中的、向NIC204b转发分组A1、A2、A3、A4的转发定时的图。
图11(a)是表示启动器201a在时刻Ta1、Ta2、Ta3、Ta4发送具有同一截止期限时刻Td的4个请求分组A1、A2、A3、A4的样态的图，图11(b)是表示作为上述的处理的结果而从路由器205c发送的4个分组的顺序的图。
图12(a)～(d)是表示时刻Tb1、Tb2、Tb3、Tb4下的路由器205c的各虚拟信道VC的样态的图。
图13(a)是表示从启动器201a侧NIC发送的分组群的顺序的图，图13(b)是表示在总线网络250上被转发的分组群的顺序的图。
图14(a)～(d)是表示本实施方式所涉及的修正完毕截止期限时刻被设定时的时刻Tb1、Tb2、Tb3、Tb4下的路由器205c的各虚拟信道VC的样态的图。
图15是表示修正部102的处理流程的图。
图16(a)是表示按照时间顺序从总线主控器请求了n个存储器访问请求C(0)、C(1)、……、C(n-1)，针对这n个请求分组的截止期限时刻全部为d的情况的图，图16(b)是表示修正完毕截止期限时刻D(0)、D(1)、……、D(n-1)的图。
图17是表示报头生成部103的处理流程的图。
图18是表示不使用分组ID的请求分组报头的构成例的图。
具体实施方式
本申请发明者们研究了上述的现有构成中所存在的课题。
为了将以AXI、OCP、AHB等的片上总线协议被实施接口的启动器、目标物与作为分组交换网络的NoC相互连接，进行分组化、去分组化处理的接口装置是必要的。这种接口装置一般被称作NIC(Network InterfaceController；网络接口控制器)。即，NIC是为了连接启动器或目标物等节点和NoC而设置的。
图2(a)～(e)表示来自多个启动器侧NIC的请求分组的发送定时、路由器中的转发定时及各启动器侧NIC所进行的响应分组的接收定时。
图2(a)及(b)表示两个启动器(启动器a和启动器b)侧的NIC向存储器发送访问请求分组的定时。图2(c)表示转发路径上的路由器转发启动器a侧NIC及启动器b侧NIC的请求分组的定时。假设所有的分组从该路由器的同一输出端口转发。图2(d)及(e)表示启动器a侧NIC及启动器b侧NIC从存储器接收访问响应分组的定时。横轴表征时间的经过，表示越向右行进则时间越前进。
启动器b侧NIC在时刻T0、T1发送两个分组。各个分组的截止期限时刻为时刻T8、T9。启动器a侧NIC在时刻T2发送一个分组。其截止期限时刻为时刻T7。
所谓分组的“截止期限时刻”，是指对于直至针对该分组的请求的响应到达启动器所需的时间(等待时间)而言的最大容许极限的值。截止期限时刻由启动器指定。
分组A1、B1、B2保存在转发路径上的路由器的虚拟信道中，在下一调停定时被转发。在按照分组A1、B1、B2转发给同一输出端口的方式设定了路径的情况下，分组的转发顺序由从分组生成时间点起的经过时刻决定。即，如图2(c)所示，按照分组B1、B2、A1的顺序转发。这意味着截止期限时刻最早的来自启动器a侧NIC的分组被最后处理。
由于这样的转发路径上的分组A1的延迟，启动器a侧NIC在时刻T8接收针对请求分组A1的响应分组a1。也就是说，启动器a不能在截止期限时刻T7之前接收响应分组a1。
在超过截止期限时刻后响应送达启动器的情况下，无法保证启动器中的处理结果。作为一例，现在考虑对帧频为每秒60帧的影像的帧数据进行接收的处理。进行影像的滤波处理等的启动器需要在1/60秒以内完成各帧数据从存储器的读出。为此，针对从存储器读出帧数据的请求分组的截止期限时刻，被设定为从请求分组发出时间点起的1/60秒以内。然而，如果在超过截止期限时刻后响应分组到达启动器侧NIC，则启动器无法在帧频以内进行各帧的影像处理。其结果，会发生再生画面冻结、或者再生画面的一部分缺失这样的异常。
这样，在各启动器指定不同的截止期限时刻这样的情况下，在根据经过时刻来决定转发顺序的方法中，有时在截止期限时刻早的分组中无法遵守存储器访问的等待时间限制。
在此，参照图3来说明等待时间。图3表示用于说明等待时间L的定义的例子。在本例中，说明启动器进行存储器访问之际的等待时间。所谓“等待时间”，是指以启动器针对总线发出了存储器访问的请求的时刻作为起点，包含存储器访问的执行时间在内，直至作为存储器访问的结果的响应数据到达启动器为止所需的整个时间。在等待时间变大而超过了截止期限时刻的情况下，该存储器访问无法满足启动器侧的处理所要求的实时性。其结果，如根据上述的例子可明确的那样，不能保证应使用该存储器访问结果的数据来进行的启动器侧的处理的结果。
另外，由于截止期限时刻依赖于启动器所执行的处理的内容来决定，因此截止期限时刻也根据每个请求(每个分组)的不同而不同，这是较为普遍的。例如，处理影像的启动器、和处理声音的启动器针对存储器访问的截止期限时刻不同。由此，当然要设想如图2所示的启动器a及b那样发送截止期限时刻不同的分组。
本发明的一形态的概要如下所述。
作为本发明的一形态的接口装置，用于对设置在集成电路上的启动器和形成在所述集成电路上的总线网络进行连接，所述总线网络为分组交换方式网络，被设计成：当从所述启动器向所述总线网络上的节点发出了已指定截止期限时刻的请求数据时，由响应于所述请求数据的所述节点发出的响应数据在所述截止期限时刻之前被所述启动器接收，所述接口装置具备：修正部，基于从所述启动器发出的所述请求数据的发出定时来修正所述请求数据的截止期限时刻，生成修正完毕截止期限时刻的信息；报头生成部，生成对所述修正完毕截止期限时刻的信息进行了保存的分组报头；和分组化处理部，利用所述请求数据及所述分组报头来生成请求分组。
在某实施方式中，当所述启动器指定相同的截止期限时刻而发出了多个请求数据时，所述修正部修正各请求数据的截止期限时刻以维持所述多个请求数据的发出定时的先后关系。
在某实施方式中，当所述启动器指定相同的截止期限时刻而依次发出了第1请求数据及第2请求数据时，所述修正部修正所述第1请求数据的截止期限时刻来生成比由所述启动器指定的所述截止期限早的第1修正完毕截止期限时刻，并且修正所述第2请求数据的截止期限时刻来生成比所述第1修正完毕截止期限时刻晚、且比由所述启动器指定的所述截止期限早或者与由所述启动器指定的所述截止期限相同的第2修正完毕截止期限时刻。
在某实施方式中，所述修正部采用比所述第1修正完毕截止期限时刻晚且与由所述启动器指定的所述截止期限时刻相同的时刻，作为所述修正完毕第2截止期限时刻。
在某实施方式中，当所述启动器在所述第2请求数据之后指定相同的所述截止期限时刻而进一步发出了第3请求数据时，所述修正部采用与由所述启动器指定的所述截止期限时刻相同的时刻，作为最后被发出的所述第3请求数据的修正后的截止期限时刻即第3修正完毕截止期限时刻。
在某实施方式中，所述修正部按照所述第1修正完毕截止期限时刻与所述第2修正完毕截止期限时刻的间隔、和所述第2修正完毕截止期限时刻与所述第3修正完毕截止期限时刻的间隔成为恒定值的方式，生成所述第1修正完毕截止期限时刻、所述第2修正完毕截止期限时刻及所述第3修正完毕截止期限时刻。
在某实施方式中，所述修正部按照所述间隔与在所述总线网络中预先规定的值一致的方式，采用所述第1修正完毕截止期限时刻、所述第2修正完毕截止期限时刻及所述第3修正完毕截止期限时刻。
在某实施方式中，所述修正部按照所述第1修正完毕截止期限时刻与所述第2修正完毕截止期限时刻的间隔、和所述第2修正完毕截止期限时刻与所述第3修正完毕截止期限时刻的间隔成为不同的值的方式，生成所述第1修正完毕截止期限时刻、所述第2修正完毕截止期限时刻及所述第3修正完毕截止期限时刻。
在某实施方式中，在所述启动器中，预先规定了能够赋予相同的截止期限时刻而发出的请求数据的最大数量，所述修正部基于所述最大数量来决定多个修正完毕截止期限时刻间的间隔。
在某实施方式中，所述启动器输出表示赋予相同的截止期限时刻而发出的请求数据的数据数量的信息，所述修正部基于所述数据数量来决定多个修正完毕截止期限时刻间的间隔。
在某实施方式中，所述总线网络在从所述启动器至所述节点之间具有对分组进行中继的至少一个路由器，并且在所述总线网络上连接有包含所述启动器在内的多个启动器，在发出由所述至少一个路由器中继的分组的请求数据的2个以上的启动器的每一个中，预先规定了能够赋予相同的截止期限时刻而发出的请求数据的最大数量，所述修正部基于在所述2个以上的启动器中规定的各最大数量之中的最大值来决定多个修正完毕截止期限时刻间的间隔。
在某实施方式中，所述报头生成部还将在所述总线网络上唯一地确定所述启动器的标识符保存在所述分组报头中。
在某实施方式中，所述报头生成部将所述修正完毕截止期限时刻的信息保存在所述分组报头中，但不对在所述总线网络上唯一地确定所述启动器的标识符进行保存。
在某实施方式中，所述报头生成部将所述修正完毕截止期限时刻的信息保存在所述分组报头中，还将对作为所述请求数据的发送源的所述启动器进行确定的信息保存在所述分组报头中。
在某实施方式中，所述节点是对所述总线网络和存储器进行连接的存储器控制器，所述报头生成部将所述修正完毕截止期限时刻和所述存储器控制器的目标地址的信息保存在所述分组报头中。
作为本发明的另一形态的总线系统具备：形成在集成电路上的总线网络；与所述总线网络连接的启动器；和上述任一项的接口装置，该接口装置对所述启动器和所述总线网络进行连接。
作为本发明的另一形态的总线系统具备：形成在集成电路上的总线网络；与所述总线网络连接的多个启动器；和多个接口装置，分别是上述任一项所述的接口装置，对所述多个启动器的每一个和所述总线网络进行连接，所述路由器具备：缓冲器，保存从与所述多个启动器的每一个连接的各接口装置发送的请求分组；多个输出端口，分别与不同的传输路径连接；和调停器，在从特定的输出端口输出的请求分组存在多个的情况下，以按照预先规定的调停规则所规定的顺序，调停从所述特定的输出端口的各请求分组的发送。
在某实施方式中，所述路由器的调停器具有被规定为从截止期限时刻早到来的请求分组起进行输出的调停规则，并按照在从所述特定的输出端口输出的多个请求分组中分别保存的多个修正完毕截止期限时刻、和所述调停规则，调停从所述特定的输出端口的各请求分组的发送。
在某实施方式中，所述节点是对所述总线网络和存储器进行连接的存储器控制器，各接口装置的报头生成部将所述修正完毕截止期限时刻和所述存储器控制器的目标地址的信息保存在所述分组报头中。
以下，参照附图来说明本实施方式。
(实施方式1)
图4表示通过NoC连接了多个启动器和多个存储器的SoC200的结构。SoC200是具备分组交换方式的总线网络(分布型总线网络)250的半导体的集成电路(芯片)。在SoC200中，通过构筑在芯片上的网络250而连接了多个启动器201a～201e和多个存储器206a、206b。对应于存储器206a、206b，还设有存储器控制器202a及202b。
启动器201a～201e是处理器、DSP(Digital Signal Processor；数字信号处理器)、GP(Graphic Processor；图形处理器)、IO(Input/Output)器件等。
图示的NIC及存储器控制器既可以分别是构筑在芯片(SoC200)上的电子电路，也可以是与SoC200一起布线来动作的配套芯片那样的形态。NIC能够使用特定的物理层及/或数据链路层来进行通信。
存储器206a、206b是可由启动器201a～201e的每一个访问的存储装置。存储器包含例如DRAM、SRAM、EEPROM等。在各启动器、存储器混合存在的SoC200上，AXI、AHB、APB、OCP、PIF等任意的总线协议接口的混合存在被允许。各启动器、存储器经由启动器侧NIC203a～203e、存储器侧NIC204a、204b及存储器控制器202a及202b而与由路由器构成的分组交换网络250连接。各NIC进行向分组交换网络250的总线协议变换处理，使在启动器-存储器间被收发的存储器访问的数据分组化/去分组化而与NoC总线实现接口。
存储器控制器侧NIC204a、204b将从路由器网接收到的数据去分组化后送给存储器控制器202a、202b，并且将从存储器读出且从存储器控制器202a、202b获取到的访问结果分组化后转发给路由器网。
在本实施方式中，作为SoC的总线网络，举出设置在SoC上的存储器访问用总线的例子来进行说明。
图5(a)～(d)表示在NoC上收发的分组的种类和其构成例。
图5(a)及(b)表示写入及读取的各请求分组的构成例。写入的请求分组包含报头51a及请求数据52a。读取的请求分组包含报头51b及请求数据52b。
图5(c)及(d)表示写入及读取的各响应分组的构成例。所谓响应分组，保存表示响应于请求分组而执行的结果的数据。写入的响应分组包含报头51c及响应数据52c。读取的响应分组包含报头51d及读取数据52d。
图6表示分组的报头51的构成例。报头51例如具有分组ID字段51-1、分组类别字段51-2、发送源字段51-3、目标地址字段51-4、截止期限信息字段51-5及数据大小字段51-6。保存这些字段以外的信息的字段也可以包含在报头中。
分组ID字段51-1保存：在NIC中用于管理所发送的请求分组和对应的应答分组的对应关系的、针对每个启动器而言为唯一的标识符(分组ID)。分组ID是为了进行请求分组和响应分组的关联对应而使用的。
分组类别字段51-2保存：表示该分组为读取的请求或响应、写入的请求或响应的信息(分组类别信息)。分组类别信息是为了进行存储器访问分组、读取、写入的区别、控制分组的区别等而利用的。
发送源字段51-3、目标地址字段51-4保存：在NoC路由器对分组的分发路径进行路由选择的情况下需要的、在系统中为唯一的目标地址的启动器、存储器的ID。
截止期限信息字段51-5保存：根据直至与请求分组对应的响应分组的数据返回启动器为止能容许的等待时间而求出的值。
数据大小字段51-6保存：用于指定从存储器读取、写入的数据大小的信息。
图7表示本申请所涉及的NIC203的构成。NIC203对应于图4所示的启动器侧的NIC203a～203e的每一个。另外，分组交换网络250上的NIC203a～203e具有可以共同参照的或在NIC间被同步的计数用计数器STC(System Time Clock；系统时钟，未图示)，可以用在当前时刻的获取、截止期限时刻的计算中。
NIC203与分组交换网络250连接。在图7中，NIC203与启动器106、构成分组交换网络250的一部分的路由器107相连接。NIC203从启动器106之中与请求数据一起接收截止期限时刻的信息。此外，NIC203向启动器106发送响应数据。
NIC203具有截止期限时刻修正部102、报头生成部103、分组化处理部104和去分组化处理部105。
截止期限时刻修正部102(以下记载为“修正部102”)检测启动器106的存储器访问请求的发出定时。而且，修正部102修正请求数据的截止期限时刻来生成修正完毕截止期限时刻d的信息，以维持该发出定时的顺序。更具体来说明，则修正部102利用启动器106可容许的等待时间的值L、可从STC获取的启动器106的请求发出时刻S的值，来计算修正完毕截止期限时刻d。
报头生成部103生成用于请求分组的报头51。报头生成部103所生成的报头51的结构如图6所示。报头生成部103将由修正部102生成的修正完毕截止期限时刻d的信息保存在截止期限信息字段51-5中。另外，如果是通常的路由器，则将表示被启动器106指定的截止期限时刻的信息保存在截止期限信息字段51-5中。
分组化处理部104根据来自启动器106的各存储器访问请求C(i)，获取由报头生成部103生成的请求分组的报头、根据来自启动器的请求数据所访问的存储器的地址、在写入的情况下要写入的数据，来生成请求分组。分组化处理部104所生成的分组的结构如图5(a)或图5(b)所示。分组化处理部104将所生成的请求分组发送至路由器107。
去分组化处理部105对从路由器107接收到的响应分组(图5(c)或图5(d))进行去分组化。去分组化处理部105在响应分组为与写入请求对应的分组的情况下，将写入状态作为响应数据52c而发送至启动器106。或者，去分组化处理部105在响应分组为与读取请求对应的分组的情况下，将读取状态和读取结果即读取数据52d作为响应数据而发送至启动器106。由此，启动器106向存储器的访问完成。
图8表示路由器205的构成。路由器205具备多个输入端口210、调停器211、缓冲器212、纵横开关213及多个输出端口214。多个输入端口210及多个输出端口214为输入输出的接口端子。缓冲器212为例如RAM。
图8所示的路由器205对应于图4所示的路由器205c。此外，在图8中记载为，路由器205从图4的路由器205a、205b及NIC203e接收分组，并向NIC204b输出分组。
多个输入端口210接收来自其他路由器或NIC的分组。在多个输入端口210中被接收的分组保存于缓冲器212。缓冲器212针对每一个输入端口而具有两个虚拟信道(Virtual Channel；VC)。在各虚拟信道VC中保存了一个分组。在图8中例示出保存了分组A1、B1及B2的3个虚拟信道、和尚未保存分组的3个信道。
调停器211参照保存在各虚拟信道VC中的分组的分组报头的目标地址字段51-4，来获取分组的目标地址的信息。然后，调停器211判定在不同的虚拟信道VC内是否存在多个要向相同的输出端口输出的分组。当存在这种分组的情况下，调停器211按照后述的调停规则逐个地依次选择分组。
调停器211切换纵横开关213以使选择出的分组被输出给至其目标地址的输出端口。由此，分组朝向目标地址转发。另外，在图8所示的例子中，作为调停器211进行纵横开关213的切换控制的情形来说明，但是该构成只是一例。也可以由取代调停器211的控制电路(未图示)来进行纵横开关213的切换控制。
未被选择而残留在虚拟信道VC内的分组在下一发送时机被再次调停。
下面，参照图9来说明本实施方式所涉及的路由器205的调停规则。另外，作为前提，在图4的分组交换网络250中，设定从启动器201a朝向存储器控制器202b的分组的路径为：经由路由器205a、路由器205c而到达存储器控制器202b。此外，设定从启动器201b朝向存储器控制器202b的分组的路径为：经由路由器205b、路由器205c而达到存储器控制器202b。此外，设定从各存储器控制器朝向各启动器的分组的路径为：通过与从启动器朝向存储器控制器的路径相反的路径。
图9(a)表示启动器201a侧NIC的分组发送定时和截止期限时刻的关系。启动器201a侧NIC在时刻T2发送针对存储器206b的读取请求分组A1。其截止期限时刻为时刻T7。另外，在图9(a)～(e)中，表示越向右行进则时间越前进。
此外，图9(b)表示启动器201b侧NIC的分组发送定时和截止期限时刻的关系。启动器201b侧NIC在时刻T0、T1发送针对存储器206b的两个存储器读取的请求分组B1、B2。各个分组的截止期限时刻为时刻T8、T9。
这些分组A1、B1、B2到达路由器205c而在保存在其虚拟信道VC中。之前说明过的图8表示在路由器205c中三个请求分组A1、B1、B2被保存在VC内等待下一输出调停的时刻T3下的状态。
作为输出端口竞争时的路由器的调停规则，调停器211比较在竞争的各分组的报头内保存的截止期限信息，从截止期限时刻早的分组起先分配输出端口。在本实施方式中，以截止期限信息具有反映了时间经过的大小关系作为前提来进行说明。例如，关于截止期限信息，既可以是截止期限时刻越早则越小、越晚则越大，也可以是相反地截止期限时刻越晚则越小、越早则越大。设置成哪种情形是设计事项。其中，这种截止期限信息的表现形式为一例。无需限定于此。
图9(c)表示路由器205c的调停器211从截止期限信息小的分组起分配了输出端口的结果，分组A1、B1、B2按照该顺序被输出的样态。在时刻T3下的调停处理中，调停器211比较请求可到达存储器206b的同一输出端口的分配的分组A1、B1、B2的截止期限时刻即T7、T8、T9。根据T7＜T8＜T9的关系，调停器211首先给分组A1分配输出端口。其结果，在时刻T3的调停中分组A1被转发。此外，接下来在时刻T4的调停中，调停器211根据T8＜T9的关系，给分组B1分配输出端口。其结果，在时刻T4的调停中分组B1被转发。接下来在时刻T5的调停中，由于不存在竞争输出端口的分组，因此调停器211从输出端口输出分组B2。
图9(d)表示启动器201a侧NIC接收针对请求分组A1的响应分组a1的定时。通过转发路径上的路由器中的截止期限信息的比较，虚拟信道VC内的等候延迟被降低，其结果针对请求分组A1的响应分组a1比作为截止期限时刻的时刻T7早地到达了启动器201a。即，在该时刻之前完成启动器201a的存储器访问。
此外，图9(e)表示启动器201b侧NIC接收针对请求分组B1、B2的响应分组b1、b2的定时。响应分组b1、b2均比作为各自的截止期限时刻的时刻T8、T9早地到达了启动器201b。也就是说，在时刻T8、T9之前完成了启动器201b的存储器访问。这样，通过比较截止期限信息，按照从截止期限时刻早到来的分组起进行转发的方式来进行分组转发顺序的调停，从而能够遵守按每个启动器而不同的等待时间的要求。
图10(a)表示启动器201a侧NIC发出了发往存储器206b的4个访问请求分组A1、A2、A3、A4的样态。各分组的截止期限时刻分别为时刻T1、T2、T3、T4，假设T1＜T2＜T3＜T4的关系成立。
图10(b)表示路由器205c中的向NIC204b转发分组A1、A2、A3、A4的转发定时。在分组A1、A2、A3、A4被保存于路由器205c内的虚拟信道VC内的状态下，路由器205c内的调停器参照在各分组的报头内保存的截止期限信息字段51-5。然后，调停器比较截止期限时刻，从而按照启动器201a发出请求的顺序，从路由器205c转发分组。
一般而言，假定启动器的访问请求以启动器发出请求的次序来获得响应。这被称作“按序约束”。也就是说，针对在先访问的截止期限时刻不会在针对后续访问的截止期限时刻之后。
因而，在遵从基于截止期限时刻的调停规则的路由器所构成的分组交换网络中，即便是转发路径上的路由器具备多个虚拟信道VC的情况，只要截止期限时刻有差异，则启动器发出请求的顺序就不会被变更。
另一方面，启动器所发出的多个请求有可能具有相同的截止期限时刻。在该情况下，将产生由NoC中的路由器的转发方法所引起的问题。参照图11及图12如下具体进行说明。另外，作为路由器205c将从路由器205a发送的分组保存在虚拟信道VC中的情形来说明。
图11(a)表示启动器201a在时刻Ta1、Ta2、Ta3、Ta4发送具有同一截止期限时刻Td的4个请求分组A1、A2、A3、A4的样态。
此外，图12(a)～(d)表示时刻Tb1、Tb2、Tb3、Tb4下的路由器205c的各虚拟信道VC的样态。在时刻Tb1，两个虚拟信道分别保存了从路由器205a接收到的两个分组A1及A2。最初的分组A1被保存在下侧的虚拟信道中，接下来的分组A2被保存在上侧的虚拟信道中。
在其他输入端口没有竞争的分组的情况下，在时刻Tb1，调停器211比较分组A2及A1的截止期限信息。比较的结果，由于各截止期限时刻均为时刻Td，因此调停器211无法应用上述的调停规则，无法决定使哪一个优先的顺序。因此，调停器211给在上侧的虚拟信道VC中保存的分组A2分配输出端口，来转发分组A2(图12(a))。
在处于下一调停定时的时刻Tb2，调停器211比较分组A3及A1的截止期限信息。由于截止期限时刻相同，因此在该情况下也与上述的分组A1及A2的关系同样地，调停器211无法决定顺序，而给在上侧的虚拟信道VC中保存的分组A3分配输出端口，来转发分组A3。
进而，在处于再下一个调停定时的时刻Tb3也完全相同，调停器211给在上侧的虚拟信道VC中保存的分组A4分配输出端口，来转发分组A4。
在处于下一调停定时的时刻Tb4，由于在VC内只保存了分组A1，因此调停器211给分组A1分配输出端口。
图11(b)表示作为上述的处理的结果而从路由器205c发送的4个分组的顺序。路由器205c转发分组的顺序如图11(b)所示那样成为分组A2、A3、A4、A1的顺序。也就是说，未遵守启动器201a的请求分组的发送顺序。
因此，在本实施方式中，在启动器发送了具有同一截止期限时刻的多个请求分组的情况下，为了在路径上的路由器中遵守发送顺序，修正针对请求分组的原本的截止期限时刻，生成修正完毕截止期限时刻的信息。然后，在经由总线网络250来转发分组之际，各路由器的调停器利用修正完毕截止期限时刻来进行调停。由此，满足启动器的按序约束。
具体而言，启动器侧NIC203(图7)修正截止期限时刻，使得以图13(a)所示的顺序从启动器201a侧NIC发送的分组群按照图13(b)所示的顺序在总线网络250上被转发。以下进行具体地说明。
如图13(a)所示，假设从启动器201a发出了以共同的时刻Td为截止期限时刻的4个请求数据的分组A1、A2、A3、A4。NIC203a的修正部102(图7)对各分组的分组报头中的截止期限信息字段51-5所保存的值进行修正，以一定间隔x排列分组A1、A2、A3、A4的各截止期限时刻。此时，按照越先发送的分组则截止期限时刻越早到来的方式，设定修正完毕截止期限时刻。
例如，可以将请求分组A1的修正完毕截止期限时刻设为Td-3x，将A2的修正完毕截止期限时刻设为Td-2x，将A3的修正完毕截止期限时刻设为Td-x，将A4的修正完毕截止期限时刻设为Td。此时，可设x＝1，将请求分组A1的修正完毕截止期限时刻设为Td-3，将A2的修正完毕截止期限时刻设为Td-2，将A3的修正完毕截止期限时刻设为Td-1，将A4的修正完毕截止期限时刻设为Td。
如上述，由于在分组A1、A2、A3、A4的修正完毕截止期限时刻中呈现了遵从启动器201a的请求数据的发出顺序的大小关系，因此即便是路径上的路由器具有多个VC的构成，也能够防止转发顺序的调换。
图14(a)～(d)表示本实施方式所涉及的修正完毕截止期限时刻被设定时的时刻Tb1、Tb2、Tb3、Tb4下的路由器205c的各虚拟信道VC的样态。通过该处理，如图13(b)所示，以与分组发送时相同的顺序来传输各分组。
以下，对修正部102的具体动作进行说明。
图15表示修正部102的处理流程。
首先，在步骤S1中，修正部102为了生成从启动器发出的数据的分组而设定截止期限时刻。即，修正部102利用启动器106可容许的等待时间的值L、可从STC获取的启动器106的请求发出时刻S的值，如例如数学式1所示那样计算截止期限时刻d。
(数学式1)  d＝S+L
在截止期限时刻d按每个请求分组而不同的情况下，修正部102如数学式2所示那样生成在请求分组的分组报头中保存的修正完毕截止期限时刻D即可。
(数学式2)  D＝d
有时虽然来自启动器的请求数据的发出时刻S不同但截止期限时刻d相同。例如假定从存储器读出的多个读取数据在某期限之前全部齐备之后进行数据处理的启动器。对来自该启动器的请求数据进行了保存的多个请求分组发生了具有同一截止期限时刻d的状况。在这种情况下，修正部102对通过数学式1计算出的截止期限时刻d进行修正，生成修正完毕截止期限时刻D。
如图16(a)所示，在n个存储器访问请求C(0)、C(1)、……、C(n-1)按照时间顺序被总线主控器请求、且针对这n个请求分组的截止期限时刻全部为d的情况下，修正部102按照数学式3如图16(b)所示那样决定修正完毕截止期限时刻D(0)、D(1)、……、D(n-1)。
(数学式3)C(i)：D(i)＝d-(n-1-i)×W
(i＝0，1，……，n-1)
在步骤S2中，i被复位为0。
W既可以设为预先设定的固定值，也可以设为使用了随机数等的可变值。W既可以作为参数而被设置在NIC203内，也可以通过启动器106而设定在NIC203内的寄存器中。为使所有的请求分组的修正完毕截止期限时刻D(i)与修正前的截止期限时刻d之差最小，设W＝1的固定值，使被赋予给作为末尾的请求分组的C(n-1)的修正完毕截止期限时刻D(n-1)与原本的截止期限时刻d一致即可。但本实施方式并不限定于此。在此提及的W＝1例如既可以是在总线系统中用到的系统基准时钟的最小单位、即时钟周期，也可以作为与这种时钟周期无关的无因次的值。该值例如是在利用总线网络250之际预先规定的值。
被赋予最早到来的修正完毕截止期限时刻的请求分组为C(0)。修正部102如数学式4所示那样计算修正完毕截止期限时刻D(0)。
(数学式4)  D(0)＝d-(n-1)×W
如果将分组C(0)的请求时刻设为S(0)，则为了使被赋予最早的修正完毕截止期限时刻的请求分组具有请求的发出时刻以后的截止期限信息，需要使数学式5成立。
(数学式5)  S(0)＜D(0)
根据数学式5导出数学式6的关系。
(数学式6)  W＜(d-S(0))/(n-1)
在启动器106所发出的具有同一截止期限时刻的请求的最大数量被预先规定的情况下，可以将最大数量设为N，按照数学式7来决定W。
(数学式7)  W＝(d-S(0))/(N-1)
此外，在针对具有同一截止期限时刻的一连串请求的截止期限时刻d如数学式1那样被决定的情况下，可将数学式1代入数7式，从而如数学式8那样决定W。
(数学式8)  W＝((S(0)+L)-S(0))/(N-1)＝L/(N-1)
在步骤S3中，修正部102根据将如上述那样求出的W代入数学式3中而得到的式子来生成修正完毕截止期限时刻。然后，通过步骤S4使i递增，通过步骤S5的判定处理，修正部102判定是否针对所有分组算出了修正完毕截止期限时刻。在针对所有分组算出了修正完毕截止期限时刻的情况下，处理结束。
另外，在如图4那样系统上存在多个启动器201a～201e的情况下，如果将每个启动器的具有同一截止期限时刻的请求的最大数量设为Na～Ne，将可容许的等待时间的值设为La～Le，则修正部102可以通过数学式9及数学式10来定义N和L。
(数学式9)  N＝max{Na，Nb，Nc，Nd，Ne}
(数学式10)  L＝min{La，Lb，Lc，Ld，Le}
使用由数学式9及数学式10定义的N、L，通过数学式8来决定W，从而能在所有启动器中使用共同的截止期限间隔W，能简化安装。
此外，也可将在数学式9及数学式10中成为右边的对象的启动器仅限定为启动器201a～201e之中由转发路径上的路由器205a～205c比较截止期限信息的启动器。例如，假定启动器201a、201b、201c被路由器比较截止期限信息，启动器201d、201e因是不要求实时性的启动器等理由而不被比较截止期限信息的情况。在该情况下，修正部102也可以通过数学式11及数学式12来定义具有同一截止期限时刻的请求的最大数量N和可容许的等待时间的值L。
(数学式11)  N＝max{Na，Nb，Nc}
(数学式12)  L＝min{La，Lb，Lc}
使用由数学式11及数学式12定义的N、L，通过数学式8来决定W，从而可实现还考虑到实时性的要求的有无等启动器间的特性差异的控制。
通过上述的处理而修正部102所生成的修正完毕截止期限时刻，被报头生成部103保存在截止期限信息字段51-5中。
图17表示报头生成部103的处理流程。
在步骤S11中，报头生成部103生成请求分组的报头51(图6)。在步骤S12中，报头生成部103从修正部102获取修正完毕截止期限时刻的信息。在步骤S13中，报头生成部103将修正完毕截止期限时刻的信息保存在请求分组报头的截止期限信息字段51-5中。在步骤S14中报头生成部103将请求分组报头发送至分组化处理部104。其结果，分组化处理部104生成具有该请求分组报头的请求分组，并在网络250发送分组。
此外，根据本实施方式，无需在请求报头内设置分组ID。由此可削减请求报头的大小。分组ID在通过NoC进行分组交换时一般被使用。启动器侧的NIC203生成并管理唯一的ID，在请求分组的报头内作为分组ID来保存并发送。分组ID是在从启动器106向不同的存储器发送了访问请求分组等情况下用于识别接收到的响应分组为来自哪一个存储器的响应。在本实施方式中，成为关于启动器106发送的所有请求分组而修正完毕截止期限时刻均不同的状态。由此，通过使用修正完毕截止期限时刻，可以实现请求分组和响应分组的关联对应，可以不需要分组ID。
图18表示不使用分组ID的请求分组报头的构成例。与图6相比，报头大小被削减，分组化所导致的传输的开销被削减。
产业上的可利用性
本发明的一形态所涉及的接口装置可以作为面向嵌入式设备的SoC中的片上总线、通用处理器、DS上的局域总线中的、总线与存储器的接口装置来利用。作为本发明的其他形态，也可以利用于接口方法、接口装置的控制程序。
符号说明
203  接口装置
102  截止期限时刻修正部
103  报头生成部
104  分组化处理部
105  去分组化处理部
106  启动器
107  路由器
201  启动器
202  存储器控制器
203  启动器侧NIC
204  存储器控制器侧NIC
205a～205c  路由器
206  存储器

Claims (19)

1.一种接口装置，用于对设置在集成电路上的启动器、和形成在所述集成电路上的总线网络进行连接，
所述总线网络为分组交换方式网络，被设计成：在从所述启动器向所述总线网络上的节点发出了已指定截止期限时刻的请求数据时，由响应于所述请求数据的所述节点发出的响应数据在所述截止期限时刻之前被所述启动器接收，
所述接口装置具备：
修正部，基于从所述启动器发出的所述请求数据的发出定时来修正所述请求数据的截止期限时刻，生成修正完毕截止期限时刻的信息；
报头生成部，生成对所述修正完毕截止期限时刻的信息进行了保存的分组报头；和
分组化处理部，利用所述请求数据及所述分组报头来生成请求分组。
2.根据权利要求1所述的接口装置，其中，
当所述启动器指定相同的截止期限时刻而发出了多个请求数据时，
所述修正部修正各请求数据的截止期限时刻，以维持所述多个请求数据的发出定时的先后关系。
3.根据权利要求2所述的接口装置，其中，
当所述启动器指定相同的截止期限时刻而依次发出了第1请求数据及第2请求数据时，
所述修正部修正所述第1请求数据的截止期限时刻，生成比由所述启动器指定的所述截止期限早的第1修正完毕截止期限时刻，并且
所述修正部修正所述第2请求数据的截止期限时刻，生成比所述第1修正完毕截止期限时刻晚、且比由所述启动器指定的所述截止期限早或者与由所述启动器指定的所述截止期限相同的第2修正完毕截止期限时刻。
4.根据权利要求3所述的接口装置，其中，
所述修正部采用比所述第1修正完毕截止期限时刻晚且与由所述启动器指定的所述截止期限时刻相同的时刻，作为所述修正完毕第2截止期限时刻。
5.根据权利要求2所述的接口装置，其中，
当所述启动器在所述第2请求数据之后指定相同的所述截止期限时刻而进一步发出了第3请求数据时，
所述修正部采用与由所述启动器指定的所述截止期限时刻相同的时刻，作为最后被发出的所述第3请求数据的修正后的截止期限时刻即第3修正完毕截止期限时刻。
6.根据权利要求5所述的接口装置，其中，
所述修正部按照所述第1修正完毕截止期限时刻与所述第2修正完毕截止期限时刻的间隔、和所述第2修正完毕截止期限时刻与所述第3修正完毕截止期限时刻的间隔成为恒定值的方式，生成所述第1修正完毕截止期限时刻、所述第2修正完毕截止期限时刻及所述第3修正完毕截止期限时刻。
7.根据权利要求6所述的接口装置，其中，
所述修正部按照所述间隔与在所述总线网络中预先规定的值一致的方式，采用所述第1修正完毕截止期限时刻、所述第2修正完毕截止期限时刻及所述第3修正完毕截止期限时刻。
8.根据权利要求5所述的接口装置，其中，
所述修正部按照所述第1修正完毕截止期限时刻与所述第2修正完毕截止期限时刻的间隔、和所述第2修正完毕截止期限时刻与所述第3修正完毕截止期限时刻的间隔成为不同的值的方式，生成所述第1修正完毕截止期限时刻、所述第2修正完毕截止期限时刻及所述第3修正完毕截止期限时刻。
9.根据权利要求2所述的接口装置，其中，
在所述启动器中，预先规定了能够赋予相同的截止期限时刻而发出的请求数据的最大数量，
所述修正部基于所述最大数量来决定多个修正完毕截止期限时刻间的间隔。
10.根据权利要求2所述的接口装置，其中，
所述启动器输出表示赋予相同的截止期限时刻而发出的请求数据的数据数量的信息，
所述修正部基于所述数据数量来决定多个修正完毕截止期限时刻间的间隔。
11.根据权利要求2所述的接口装置，其中，
所述总线网络在从所述启动器至所述节点之间具有对分组进行中继的至少一个路由器，并且在所述总线网络上连接有包含所述启动器在内的多个启动器，
在发出由所述至少一个路由器中继的分组的请求数据的2个以上的启动器的每一个中，预先规定了能够赋予相同的截止期限时刻而发出的请求数据的最大数量，
所述修正部基于在所述2个以上的启动器中规定的各最大数量之中的最大值来决定多个修正完毕截止期限时刻间的间隔。
12.根据权利要求1所述的接口装置，其中，
所述报头生成部还将在所述总线网络上唯一地确定所述启动器的标识符保存在所述分组报头中。
13.根据权利要求1所述的接口装置，其中，
所述报头生成部将所述修正完毕截止期限时刻的信息保存在所述分组报头中，但不对在所述总线网络上唯一地确定所述启动器的标识符进行保存。
14.根据权利要求1所述的接口装置，其中，
所述报头生成部将所述修正完毕截止期限时刻的信息保存在所述分组报头中，还将对作为所述请求数据的发送源的所述启动器进行确定的信息保存在所述分组报头中。
15.根据权利要求1所述的接口装置，其中，
所述节点是对所述总线网络和存储器进行连接的存储器控制器，
所述报头生成部将所述修正完毕截止期限时刻和所述存储器控制器的目标地址的信息保存在所述分组报头中。
16.一种总线系统，具备：
形成在集成电路上的总线网络；
与所述总线网络连接的启动器；和
权利要求1至15中任一项所述的接口装置，该接口装置对所述启动器和所述总线网络进行连接。
17.一种总线系统，具备：
形成在集成电路上的总线网络；
与所述总线网络连接的多个启动器；和
多个接口装置，分别是权利要求1至15中任一项所述的接口装置，对所述多个启动器的每一个和所述总线网络进行连接，
所述路由器具备：
缓冲器，保存从与所述多个启动器的每一个连接的各接口装置发送的请求分组；
多个输出端口，分别与不同的传输路径连接；和
调停器，在从特定的输出端口输出的请求分组存在多个的情况下，以按照预先规定的调停规则所规定的顺序，调停从所述特定的输出端口的各请求分组的发送。
18.根据权利要求17所述的总线系统，其中，
所述路由器的调停器具有被规定为从截止期限时刻早到来的请求分组起进行输出的调停规则，并按照在从所述特定的输出端口输出的多个请求分组中分别保存的多个修正完毕截止期限时刻、和所述调停规则，调停从所述特定的输出端口的各请求分组的发送。
19.根据权利要求17所述的总线系统，其中，
所述节点是对所述总线网络和存储器进行连接的存储器控制器，
各接口装置的报头生成部将所述修正完毕截止期限时刻和所述存储器控制器的目标地址的信息保存在所述分组报头中。
CN201380020517.0A 2013-02-19 2013-11-21 接口装置以及总线系统 Active CN104247354B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013029934 2013-02-19
JP2013-029934 2013-02-19
PCT/JP2013/006841 WO2014128802A1 (ja) 2013-02-19 2013-11-21 インタフェース装置およびバスシステム

Publications (2)

Publication Number Publication Date
CN104247354A true CN104247354A (zh) 2014-12-24
CN104247354B CN104247354B (zh) 2018-03-30

Family

ID=51390642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380020517.0A Active CN104247354B (zh) 2013-02-19 2013-11-21 接口装置以及总线系统

Country Status (4)

Country Link
US (1) US9703732B2 (zh)
JP (1) JP5895153B2 (zh)
CN (1) CN104247354B (zh)
WO (1) WO2014128802A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5943109B1 (ja) * 2015-03-10 2016-06-29 日本電気株式会社 半導体チップ、集積回路、及びデータ転送方法
CN105187154B (zh) * 2015-06-09 2018-07-31 小米科技有限责任公司 响应包接收延时的方法及装置
JP6884545B2 (ja) * 2016-10-19 2021-06-09 株式会社日立製作所 通信方法、中央制御装置及び個別制御装置
US11412075B2 (en) 2020-08-31 2022-08-09 Micron Technology, Inc. Multiple protocol header processing
US11418455B2 (en) 2020-08-31 2022-08-16 Micron Technology, Inc. Transparent packet splitting and recombining
US11360920B2 (en) * 2020-08-31 2022-06-14 Micron Technology, Inc. Mapping high-speed, point-to-point interface channels to packet virtual channels
US11296995B2 (en) 2020-08-31 2022-04-05 Micron Technology, Inc. Reduced sized encoding of packet length field
US11539623B2 (en) 2020-08-31 2022-12-27 Micron Technology, Inc. Single field for encoding multiple elements
US11146485B1 (en) * 2021-02-22 2021-10-12 Rad Data Communications Ltd. Time sensitive network programming
US20220400073A1 (en) * 2021-06-15 2022-12-15 Applied Materials, Inc. Router architecture for multi-dimensional topologies in on-chip and on-package networks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6609149B1 (en) * 1999-04-12 2003-08-19 International Business Machines Corporation Method and apparatus for prioritizing video frame retrieval in a shared disk cluster
US20050198601A1 (en) * 2004-03-05 2005-09-08 Picocraft Design Systems, Inc. Method for analyzing and validating clock integration properties in circuit systems

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227343A (ja) * 1995-02-21 1996-09-03 Fujitsu Ltd ２次記憶装置の制御装置および制御システム
US6801943B1 (en) * 1999-04-30 2004-10-05 Honeywell International Inc. Network scheduler for real time applications
US6674720B1 (en) 1999-09-29 2004-01-06 Silicon Graphics, Inc. Age-based network arbitration system and method
US6791992B1 (en) * 1999-10-07 2004-09-14 The Regents Of The University Of California Earliest-deadline-first queuing cell switching architecture and method
US6975629B2 (en) * 2000-03-22 2005-12-13 Texas Instruments Incorporated Processing packets based on deadline intervals
US7665069B2 (en) 2003-10-31 2010-02-16 Sonics, Inc. Method and apparatus for establishing a quality of service model
EP1854254B1 (en) * 2005-02-28 2011-05-18 Teklatech A/S A method of and a system for controlling access to a shared resource
KR100671747B1 (ko) 2006-01-04 2007-01-19 삼성전자주식회사 개선된 애디티브 레이턴시를 가진 메모리 시스템 및제어방법
JP2008294738A (ja) * 2007-05-24 2008-12-04 Nec Electronics Corp 半導体チップ
US8051232B2 (en) * 2007-06-25 2011-11-01 Intel Corporation Data storage device performance optimization methods and apparatuses
CN103181127B (zh) 2011-03-09 2016-05-25 松下知识产权经营株式会社 中继装置、中继装置的控制方法及程序
JP5838367B2 (ja) 2011-07-08 2016-01-06 パナソニックＩｐマネジメント株式会社 制御装置および演算回路の数を決定するための設計方法
US20140130055A1 (en) * 2012-02-14 2014-05-08 Aloke Guha Systems and methods for provisioning of storage for virtualized applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6609149B1 (en) * 1999-04-12 2003-08-19 International Business Machines Corporation Method and apparatus for prioritizing video frame retrieval in a shared disk cluster
US20050198601A1 (en) * 2004-03-05 2005-09-08 Picocraft Design Systems, Inc. Method for analyzing and validating clock integration properties in circuit systems

Also Published As

Publication number Publication date
JPWO2014128802A1 (ja) 2017-02-02
US9703732B2 (en) 2017-07-11
CN104247354B (zh) 2018-03-30
JP5895153B2 (ja) 2016-03-30
WO2014128802A1 (ja) 2014-08-28
US20150052283A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
CN104247354A (zh) 接口装置以及总线系统
US10838891B2 (en) Arbitrating portions of transactions over virtual channels associated with an interconnect
JP5793690B2 (ja) インタフェース装置、およびメモリバスシステム
CN104885422B (zh) 在并行处理网络设备中维持分组顺序的方法和设备
CN101278528B (zh) 通信系统的用户和通信控制器以及用于在通信系统的用户中实现网关功能的方法
CN101111826B (zh) 一种用于保证通信系统的实时消息传输的装置及方法
CN101488922B (zh) 具备自适应路由能力的片上网络路由器及其实现方法
EP2615753B1 (en) Time synchronization system
CN101189843B (zh) 电子设备和通信资源分配方法
CN108282415A (zh) 一种调度方法及设备
CN103339903B (zh) 用于接收和转发数据分组的装置和方法
CN101778113B (zh) 组播网中rp状态检测方法、装置、rp装置和组播系统
CN101449253B (zh) 多处理器网关
CN105022717A (zh) 附加请求数优先级的片上网络资源仲裁方法及仲裁单元
CN102685017A (zh) 一种基于fpga的片上网络路由器
CN114553760A (zh) 路径权重分配方法以及装置
CN111740922B (zh) 数据传输方法、装置、电子设备及介质
CN108431790B (zh) 用于高速迁移(EXTRA)NoC的路由器的专用SSR管线级
CN112134814B (zh) 一种板级互联网络结构及通信方法
CN114697270A (zh) 一种基于epa网络模型的仲裁方法、系统、设备及介质
US20190391856A1 (en) Synchronization of multiple queues
US20240056400A1 (en) Time synchronized collective communication
CN117041186B (zh) 数据传输方法、芯片系统、计算设备及存储介质
EP4170972A1 (en) Message forwarding method, device and system
Liu et al. Cluster-Based CAN with Enhanced Transmission Capability for Vehicle Networks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant