JP7309580B2 - 通信装置、通信方法及びプログラム - Google Patents

Description

本発明の実施形態は通信装置、通信方法及びプログラムに関する。

工場内の各機器を接続する産業用ネットワークや、車載システムの制御コントローラを接続する車載ネットワークなどの分野では、リアルタイム性が求められる。近年、産業用ネットワークや車載ネットワークなどでは、イーサネット（登録商標）の利用が進んでおり、様々なリアルタイムイーサネット規格が提案されている。

特許第４９７４０７８号公報

しかしながら、従来の技術では、リアルタイム通信で要求されるマルチキャスト（ブロードキャスト）転送処理の最悪実行時間をより小さくことが難しかった。

実施形態の通信装置は、複数の仮想マシンと、転送制御部とを備える。転送元の前記仮想マシンは、記憶部と書き込み部と記述子出力部とを備える。記憶部は、マルチキャストグループ毎に定められ、前記マルチキャストグループに属する仮想マシン宛てのマルチキャストフレームを記憶するマルチキャスト記憶領域にマップされたマルチキャスト転送仮想記憶領域を有する。書き込み部は、前記マルチキャスト転送仮想記憶領域に、前記マルチキャストフレームを書き込む。記述子出力部は、前記マルチキャストフレームの記述子を、前記マルチキャストグループに属する仮想マシンに出力する。転送先の前記仮想マシンは、記述子受信部と、読み出し部とを備える。記述子受信部は、前記記述子を受け付ける。読み出し部は、前記記述子受信部により前記記述子が受け付けられた場合、前記記述子に基づいて特定された前記マルチキャスト記憶領域にマップされたマルチキャスト受信仮想記憶領域から、前記マルチキャストフレームを読み出す。前記転送制御部は、前記複数の仮想マシンに対応する複数の入力処理部と、前記複数の仮想マシンに対応する出力処理部とを備える。転送元の前記仮想マシンに対応する入力処理部は、前記転送元の仮想マシンのフレーム送信タイミングを示す第１のスケジュール情報に基づいて、前記マルチキャストフレームの記述子を、前記マルチキャストグループに属する仮想マシンに対応する複数の出力処理部に入力するタイミングを制御する。前記マルチキャストグループに属する仮想マシンに対応する複数の出力処理部は、前記転送元の前記仮想マシンに対応する入力処理部から前記記述子を受け付けると、前記転送制御部のフレーム送信タイミングを示す第２のスケジュール情報に基づいて、前記記述子を、前記マルチキャストグループに属する仮想マシンに出力するタイミングを制御する。

複数の仮想マシンが動作する通信装置の例を示す概略図。 仮想マシン間のデータ受け渡しについて説明するための図。 第１実施形態の通信装置の機能構成の例を示す図。 第１実施形態のマルチキャスト記憶領域のマップの例１を示す図。 第１実施形態のマルチキャスト記憶領域のマップの例２を示す図。 第１実施形態のＦＤＢの例を示す図。 図４Ａのマルチキャスト記憶領域のマルチキャストバッファ情報の例を示す図。 図４Ｂのマルチキャスト記憶領域のマルチキャストバッファ情報の例を示す図。 第１実施形態の通信方法の例の例を示すフローチャート。 通常のハードウェアを用いたＱｂｖ対応のＴＳＮスイッチの例を示す図。 仮想マシンを用いたＱｂｖ対応のソフトウェアＴＳＮスイッチの例を示す図。 Ｑｂｖに関わる処理を１つの仮想マシンに集約する場合の例を示す図。 ソフトウェアＴＳＮスイッチの動作例を説明するための図。 仮想マシン間を専用のネットワークで接続した場合の例を示す図。 第２実施形態の通信装置の機能構成の例を示す図。 第２実施形態の通信装置の機能構成の例を示す図。 第２実施形態のＴｘ Ｕｂｕｆ記憶領域及びＲｘ Ｕｂｕｆ記憶領域の例を示す図。 図１４Ａの記憶領域の構造の例を示す図。 第１及び第２実施形態の通信装置のハードウェア構成の例を示す図。

以下に添付図面を参照して、通信装置、通信方法及びプログラムの実施形態を詳細に説明する。

産業用システムや車載システムにおいては、仮想計算機技術の適用が進んでいる。１台の物理計算機上に複数の仮想マシンを集約することでコスト低減などの効果が見込まれる。このような背景から仮想マシン間の通信処理を担うソフトウェアスイッチもリアルタイムイーサネットに対応することが求められるが、ソフトウェア処理によって実現する場合、決定論的な（Ｄｅｔｅｒｍｉｎｉｓｔｉｃ）動作を実現することが難しい。別の言い方をすると、リアルタイムシステムでは最悪実行時間（ＷＣＥＴ、Ｗｏｒｓｔ Ｃａｓｅ Ｅｘｅｃｕｔｉｏｎ Ｔｉｍｅ）を保証する必要がある。条件分岐による異なる処理が実行される場合は、最も処理時間が長い部分が全体性能を決定する。

ソフトウェアスイッチを用いて仮想マシン間でフレーム転送を実現する場合、多くの場合はユニキャストフレームの転送処理となるが、一部のフレームはマルチキャスト（ブロードキャスト）処理となる。マルチキャストの場合は最大で（スイッチに接続されるノード数－１）回、宛先仮想マシン（ネットワークインタフェース）のバッファへのフレームコピーが発生する。データコピーは、処理時間が大きく、全体性能に大きく影響を与えるため、可能な限り削除したい。

＜仮想マシンとソフトウェアスイッチの説明＞
次に、産業用システム及び車載システムなどに仮想化技術などのソフトウェア技術を適用する場合の例について説明する。例えば、仮想マシン間を接続するスイッチ（仮想スイッチ）をソフトウェアで実現することが考えられる。

図１は、複数の仮想マシン１ａ～１ｃが動作する通信装置１００の例を示す概略図である。図１の例では、ホストプロセッサ１０上で動作する仮想マシン１ａによりスイッチ機能を実現する場合を示す。通信装置１００は、ホストプロセッサ１０、ＮＩＣ（Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ Ｃａｒｄ）２０ａ及び２０ｂを備える。以下、ＮＩＣ２０ａ及び２０ｂを区別しない場合は、単にＮＩＣ２０という。

ホストプロセッサ１０は、通信装置１００を制御する装置である。ＮＩＣ２０は、通信装置１００の物理インタフェースである。仮想マシンモニタ２は、仮想マシン１ａ～１ｃを制御する。仮想マシンモニタ２はホストプロセッサ１０によって実現される。仮想マシン１ａ～１ｃは、仮想マシンモニタ２上で動作する。

仮想マシン１ａは、ソフトウェアスイッチ３を備える。ソフトウェアスイッチ３は、ネットワークドライバ４ａ～４ｂ、フォワーディング処理部５、ＦＤＢ（ｆｏｒｗａｒｄｉｎｇ／ｆｉｌｔｅｒｉｎｇ ｄａｔａｂａｓｅ）６及びバックエンド仮想ネットワークドライバ７ｂ～７ｃを備える。

ネットワークドライバ４ａ～４ｂは、ＮＩＣ２０とフォワーディング処理部５との間の通信を制御する。ネットワークドライバ４ａ～４ｂは、ＮＩＣ２０が受信したフレーム（データ）を読み出し、フォワーディング処理部５へ入力する。また、ネットワークドライバ４ａ～４ｂは、フォワーディング処理部５から受け取ったフレームをＮＩＣ２０へ書き込む。

フォワーディング処理部５は、ＦＤＢ６を参照して、フレームの転送先を制御する。

バックエンド仮想ネットワークドライバ７ｂ～７ｃは、ソフトウェアスイッチ３が動作する仮想マシン１ａと、その他の仮想マシン１ｂ～１ｃ（ゲストＯＳ）との間の通信を制御する。

仮想マシン１ｂは、フロントエンド仮想ネットワークドライバ８ｂ及びアプリケーション／ネットワークスタック（アプリ／スタック）９ｂを備える。フロントエンド仮想ネットワークドライバ８ｂは、アプリ／スタック９ｂとソフトウェアスイッチ３の間の通信を制御する。

仮想マシン１ｃは、フロントエンド仮想ネットワークドライバ８ｃ及びアプリケーション／ネットワークスタック（アプリ／スタック）９ｃを備える。フロントエンド仮想ネットワークドライバ８ｃは、アプリ／スタック９ｃとソフトウェアスイッチ３の間の通信を制御する。

＜仮想マシン間のデータ受け渡しに関する説明＞
図２は仮想マシン１ｌ及び１ｍ間のデータ受け渡しについて説明するための図である。

仮想マシン１ｌは、アプリケーション４１ｌ及びカーネル４２ｌを備える。アプリケーション４１ｌでは、仮想メモリ（Ｖｉｒｔｕａｌ ｍｅｍｏｒｙ）４３ｌによってデータの記憶制御が行われる。カーネル４２ｌでは、疑似物理メモリ（Ｐｓｅｕｄｏ－ｐｈｙｓｉｃａｌ ｍｅｍｏｒｙ）４４ｌによってデータの記憶制御が行われる。同様に、アプリケーション４１ｍでは、仮想メモリ４３ｍによってデータの記憶制御が行われる。カーネル４２ｍでは、疑似物理メモリ４４ｍによってデータの記憶制御が行われる。

以下、仮想マシン１ｌ及び１ｍを区別しない場合は、単に仮想マシン１という。同様に、仮想メモリ４３ｌ及び４３ｍを区別しない場合は、単に仮想メモリ４３という。同様に、疑似物理メモリ４４ｌ及び４４ｍを区別しない場合は、単に疑似物理メモリ４４という。

セキュリティなどの観点から各仮想マシン１は自身以外の仮想マシン１が管理するリソースには直接アクセスできないように、ゲストＯＳ（仮想マシン１）へ提供される機能は制限されている。例えば、物理メモリ４５へのアクセスやＮＩＣやストレージデバイスなどのハードウェア制御、特権命令の発行といった処理は、仮想マシンモニタ２が担う。仮想マシン１はｈｙｐｅｒｃａｌｌやＶＭＥｘｉｔといった命令を発行することで、仮想マシンモニタ２が、ｈｙｐｅｒｃａｌｌやＶＭＥｘｉｔに応じた処理を実行する（以降は、ｈｙｐｅｒｃａｌｌを用いて説明する）。

仮想マシン１間のデータ受け渡しは、上記のｈｙｐｅｒｃａｌｌを発行することで実現する。図２の例では、複数の仮想マシン１ｌ及び１ｍで同一物理メモリ領域４６を共有することによるデータ受け渡しの例を示す。各仮想マシン１は、仮想メモリ４３と疑似物理メモリ４４へ直接アクセスでき、仮想メモリ４３と疑似物理メモリ４４のマップ情報（対応関係）を管理する。仮想マシンモニタ２は、物理メモリ（Ｍａｃｈｉｎｅ ｍｅｍｏｒｙ）４５と疑似物理メモリ４４のマップ情報を管理する。

メモリマップ情報は、ページ単位（４ＫＢや６４ＫＢといったサイズ）で管理される。ＭＭＵ（Ｍｅｍｏｒｙ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ）によって、仮想メモリアドレスや疑似物理アドレスと、物理アドレスとの変換を行い、仮想メモリアドレスや疑似物理アドレスから、物理メモリへアクセスできる。通常は、物理メモリ４５の１つの領域（ページ）は、仮想メモリ４３及び疑似物理メモリ４４と１対１でマッピングされる。

仮想マシン１間でデータ受け渡しをする方法の１つとして、物理メモリ領域４６のように、複数の仮想マシン１から同一の物理メモリ４５へアクセス可能にする方法がある。仮想マシン１ｌの疑似物理メモリ領域４７ｌ（仮想メモリ領域４８ｌ）と、仮想マシン１ｍの疑似物理メモリ領域４７ｍ（仮想メモリ領域４８ｍ）とを同一物理メモリ領域４６へ対応付ける動作の一例を示す（動作はこれに限定されるものではない）。

仮想マシン１ｌは、メモリマップを指示するｈｙｐｅｒｃａｌｌ（ｓｅｔｕｐ）を発行して、疑似物理メモリ領域４７ｌを仮想マシン１ｍからマップ可能にするよう仮想マシンモニタ２へ通知する。通知する情報としては、疑似物理メモリ領域４７ｌのアドレスや、マップを許可する仮想マシン１の情報（図２の場合、仮想マシン１ｍ）、アクセス制限（Ｒｅａｄ ＯｎｌｙやＲｅａｄ／Ｗｒｉｔｅなど）などである。

仮想マシンモニタ２は、ｈｙｐｅｒｃａｌｌを受け、疑似物理メモリ領域４７ｌにマップされた物理メモリ領域４６を仮想マシン１ｍからもマップ可能にし、該当するメモリマップ情報の識別子を仮想マシン１ｌへ返す。仮想マシン１ｌは、仮想マシンモニタ２が提供する制御用インタフェース等を用いて受け取った識別子を仮想マシン１ｍに通知する。

仮想マシン１ｍは、ｈｙｐｅｒｃａｌｌ（ｍａｐ）を発行して、疑似物理メモリ領域４７ｌと疑似物理メモリ領域４７ｍをマップするように仮想マシンモニタ２へ指示する。通知される情報としては、疑似メモリ領域４７ｍのアドレスや、仮想マシン１ｌから通知された識別子、マップ先の仮想マシン情報などである。仮想マシンモニタ２は、通知された識別子から物理メモリアドレス領域４６を特定し、疑似物理メモリ領域４７ｍをマップする。

仮想マシン１ｌから仮想マシン１ｍへデータを受け渡すには、仮想マシン１ｌがデータを書き込んだページ（仮想メモリ領域４８ｌまたは疑似物理メモリ領域４７ｌ）を仮想マシン１ｍのページとマップすることで、仮想マシン１ｍからデータを参照可能とする。データの受け渡しが完了した（仮想マシン１ｍがデータを読み出した）後は、疑似物理メモリ領域４７ｍと物理メモリ領域４６のマップを解除するように仮想マシン１ｍがｈｙｐｅｒｃａｌｌ（ｕｎｍａｐ）を発行する。

以上が、同一物理メモリ領域４６のマップによるデータ受け渡し処理である。

同一物理メモリ領域４６へのマップ（ｍａｐ）以外にも、コピー（ｃｏｐｙ）や転送（Ｔｒａｎｓｆｅｒ）などの方法で、データを受け渡す方法もある。コピーは、仮想マシンモニタ２が指定された２つの仮想メモリ領域（疑似物理メモリ領域）が参照する物理メモリ領域間でデータをコピーする。転送は、仮想マシンモニタ２が指定された２つの仮想メモリ領域（疑似物理メモリ領域）が参照する２つの物理メモリ領域のマッピングを入れ替える。どちらも物理メモリ４５を制御するため、仮想マシン１は仮想マシンモニタ２にｈｙｐｅｒｃａｌｌを発行する必要がある。

＜マルチキャストとブロードキャストについての説明＞
次に、ユニキャスト処理、マルチキャスト処理、及び、ブロードキャスト処理について説明する。

上記のフォワーディング処理部５は、ＦＤＢ６を参照して、フレームの宛先ＭＡＣアドレス及びＶＬＡＮ ＩＤの組み合わせと一致するエントリが存在し、かつ、宛先インタフェースが１つの場合はユニキャスト処理を実施する。ユニキャスト処理の場合は、フォワーディング処理部５は、ＦＤＢ６のエントリに記載された１つのインタフェースへフレームを転送する。

ＦＤＢ６にフレームの宛先ＭＡＣアドレス及びＶＬＡＮ ＩＤの組み合わせと一致するエントリが存在し、かつ、宛先インタフェースが複数存在する場合、フォワーディング処理部５は、マルチキャスト処理を実施する。マルチキャスト処理の場合は、フォワーディング処理部５は、ＦＤＢ６のエントリに記載された２つ以上のインタフェースへフレーム（マルチキャストフレーム）を転送する。この時、各インタフェースのバッファへフレームを複製して書き込むことになる。つまり、マルチキャストの場合、宛先インタフェースの数だけフレームのコピーが発生する。

ＦＤＢ６にフレームの宛先ＭＡＣアドレス及びＶＬＡＮ ＩＤの組み合わせに一致するエントリが存在しない場合、フォワーディング処理部５は、ブロードキャスト処理を実施する。ブロードキャスト処理の場合は、フォワーディング処理部５は、ソフトウェアスイッチに接続された送信元インタフェース以外の全インタフェースへフレーム（ブロードキャストフレーム）を転送する。ソフトウェアスイッチのインタフェース数がｎ個の場合、（ｎ－１）回のフレームコピーが発生する。

なお、ブロードキャストフレームは、複数の宛先に送信されるマルチキャストフレームの特別な場合（全ての宛先に送信される場合）として扱ってもよい。

前述のように、リアルタイムシステムでは最悪実行時間を保証する必要がある。データコピーは処理時間が、他の処理に比べて比較的大きいことから、マルチキャスト処理やブロードキャスト処理は、ユニキャスト処理よりも処理時間が大きくなる。つまり、マルチキャスト処理やブロードキャスト処理の処理時間が最悪実行時間になる可能性が高く、システムの全体性能に大きく影響を与える。

通常、大多数のフレームがユニキャスト処理になり、少ない一部のフレームがマルチキャスト処理やブロードキャスト処理となる。実行頻度が少ないマルチキャスト処理やブロードキャスト処理に合わせて、全体性能が決まってしまうのは望ましくない。

（第１実施形態）
このような背景から、第１実施形態では、マルチキャスト（ブロードキャスト）処理用に、全ての仮想マシン（宛先インタフェース）から参照可能なバッファ領域を用意し、転送制御部（ソフトウェアスイッチ）は記述子のみを各仮想マシンに通知する。

［機能構成の例］
図３は第１実施形態の通信装置３００の機能構成の例を示す図である。第１実施形態の通信装置３００は、仮想マシン１－１～１－ｎ、転送制御部２０及び記憶部３０を備える。

以下、仮想マシン１－１～１－ｎを区別しない場合、単に仮想マシン１という。なお、複数ある他の構成についても、区別しない場合は、仮想マシン１－１～１－ｎを仮想マシン１と称呼する場合と同様に省略して称呼する。

図３の例では、ｎ個の仮想マシン１が転送制御部（ソフトウェアスイッチ）に接続されている。転送制御部２０は、仮想マシン１で動作しても良いし、仮想マシンモニタ２で動作しても良い。

図３の例では、仮想マシン１からマルチキャスト（ブロードキャスト）フレームを送信する場合の例を示している。送信元の仮想マシン１は、フレーム出力部１５を備える。フレーム出力部１５は、アプリケーションやネットワークスタックからフレームを受け付け、フレームを転送制御部２０へ入力する。

転送制御部２０は、仮想マシン１間でフレームの転送制御処理を実施する。転送制御部２０は、転送先決定部２１、ＦＤＢ６、転送部２２、マルチキャスト転送仮想記憶領域２３、記憶制御部２４及び記述子出力部２５を備える。

宛先の仮想マシン１－２は、記述子受信部１１－２、通知部１２－２、マルチキャスト受信仮想記憶領域１３－２及び読み出し部１４－２を備える。仮想マシン１－３～１－ｎの構成も、仮想マシン１－２の構成と同じである。

マルチキャスト転送仮想記憶領域２３及びマルチキャスト受信仮想記憶領域１３について説明する。マルチキャスト転送仮想記憶領域２３は、転送制御部２０により管理される仮想メモリ領域４３（疑似物理メモリ領域４４）の一部である。マルチキャスト受信仮想記憶領域１３は、宛先の仮想マシン１により管理される仮想メモリ領域４３（疑似物理メモリ領域４４）の一部である。

あるマルチキャストグループに属するフレーム転送に利用されるマルチキャスト転送仮想記憶領域２３とマルチキャスト受信仮想記憶領域１３とは、記憶部３０（物理メモリ４５）の同じ領域（マルチキャスト記憶領域３１）にマップされる。マルチキャスト記憶領域３１は、マルチキャストグループ毎に定められ、マルチキャストグループに属する仮想マシン１宛てのマルチキャストフレームを記憶する。

また、ブロードキャストフレームで、マルチキャスト転送仮想記憶領域２３及びマルチキャスト受信仮想記憶領域１３が利用される場合も同様に、記憶部３０（物理メモリ４５）の同じ領域（マルチキャスト記憶領域３１）にマップされる。第１実施形態では、マルチキャスト転送仮想記憶領域２３及びマルチキャスト受信仮想記憶領域１３は、複数のフレームが格納できるように複数のバッファ領域から構成される。

図４Ａは第１実施形態のマルチキャスト記憶領域３１－１のマップの例１を示す図である。マルチキャスト記憶領域３１－１は、マルチキャスト記憶領域３１の一部の記憶領域である。マルチキャスト記憶領域３１－１には、ｘ個のバッファ（Ｂｕｆｆｅｒ １～Ｂｕｆｆｅｒ ｘ）が存在し、同時にｘ個のフレームの転送に利用できる。図４Ａの例では、仮想マシン１－２、１－３及び１－５を含むマルチキャストグループにマルチキャストフレームを送信する場合を示す。図４Ａの例では、マルチキャスト記憶領域３１－１は、マルチキャスト転送仮想記憶領域２３－１にマップされる。マルチキャスト転送仮想記憶領域２３－１は、マルチキャスト転送仮想記憶領域２３の一部の記憶領域である。また、マルチキャスト記憶領域３１－１は、仮想マシン１－２のマルチキャスト受信仮想記憶領域１３－２、仮想マシン１－３のマルチキャスト受信仮想記憶領域１３－３、及び、仮想マシン１－５のマルチキャスト受信仮想記憶領域１３－５にマップされる。

図４Ｂは第１実施形態のマルチキャスト記憶領域３１－２のマップの例２を示す図である。マルチキャスト記憶領域３１－２は、マルチキャスト記憶領域３１の一部の記憶領域である。マルチキャスト記憶領域３１－２には、ｙ個のバッファ（Ｂｕｆｆｅｒ １～Ｂｕｆｆｅｒ ｙ）が存在し、同時にｙ個のフレームの転送に利用できる。図４Ｂの例では、仮想マシン１－７、１－８及び１－９を含むマルチキャストグループにマルチキャストフレームを送信する場合を示す。図４Ｂの例では、マルチキャスト記憶領域３１－２は、マルチキャスト転送仮想記憶領域２３－２にマップされる。マルチキャスト転送仮想記憶領域２３－２は、マルチキャスト転送仮想記憶領域２３の一部の記憶領域である。また、マルチキャスト記憶領域３１－２は、仮想マシン１－７のマルチキャスト受信仮想記憶領域１３－７、仮想マシン１－８のマルチキャスト受信仮想記憶領域１３－８、及び、仮想マシン１－９のマルチキャスト受信仮想記憶領域１３－９にマップされる。

なお、ブロードキャストフレームの場合は、全ての仮想マシン１のマルチキャスト受信仮想記憶領域１３が、記憶部３０（物理メモリ４５）の同じ領域（マルチキャスト記憶領域３１）にマップされる。

次に、第１実施形態の動作について説明する。

はじめに、転送制御部２０について説明する。まず、転送先決定部２１は、フレーム出力部１５から受け取ったフレームのヘッダ情報と、ＦＤＢ６とを参照してフレームの転送先インタフェース（宛先の仮想マシン１）を決定する。

例えば、転送先決定部２１は、図５のようにＦＤＢ６のエントリに、マルチキャストやユニキャストなどを示す属性を保持し、この属性を基に転送方法を判定しても良い。

＜ＦＤＢの例＞
図５は第１実施形態のＦＤＢ６の例を示す図である。第１実施形態のＦＤＢ６は、宛先ＭＡＣアドレス、ＶＬＡＮ ＩＤ、転送先インタフェース、マルチキャスト転送仮想記憶領域ＩＤ及び属性を含む。宛先ＭＡＣアドレスは、転送対象のフレームの宛先ＭＡＣアドレスと比較される。ＶＬＡＮ ＩＤは、ＶＬＡＮの識別情報である。

転送先インタフェースは、宛先の仮想マシン１に対応する。例えば、転送先インタフェース＃２は、宛先の仮想マシン１－２に対応する。

マルチキャスト転送仮想記憶領域ＩＤは、マルチキャスト転送仮想記憶領域２３を識別する情報である。マルチキャスト転送仮想記憶領域ＩＤ＃１は、マルチキャスト転送仮想記憶領域２３－１を識別する識別情報である。マルチキャスト転送仮想記憶領域２３－１は、物理メモリ４５では、マルチキャスト記憶領域３１－１に対応する。マルチキャスト転送仮想記憶領域ＩＤ＃２は、マルチキャスト転送仮想記憶領域２３－２を識別する識別情報である。マルチキャスト転送仮想記憶領域２３－２は、物理メモリ４５では、マルチキャスト記憶領域３１－２に対応する。

属性は、フレームの転送方法を示す。属性には、ユニキャスト又はマルチキャストが設定される。なお、転送先決定部２１は、ＦＤＢ６に、転送対象のフレームの宛先ＭＡＣアドレス及びＶＬＡＮ ＩＤの組み合わせに一致するエントリが存在しない場合、または、宛先アドレスがブロードキャストアドレスの場合、当該フレームをブロードキャストすることを決定する。

また例えば、転送先決定部２１は、フレームのＭＡＣアドレスのＩ／Ｇ（Ｉｎｄｉｖｉｄｕａｌ／Ｇｒｏｕｐ）ビットを見てマルチキャストか否かを判定しても良い。

また例えば、転送先決定部２１は、宛先ＭＡＣアドレスからブロードキャストか否かを判定しても良い。転送先決定部２１は、フレームの宛先ＭＡＣアドレスに該当するエントリがＦＤＢ６に存在し、当該エントリに含まれる転送先インタフェースが１つである場合は、フレームをユニキャストで転送することを決定する。また、転送先決定部２１は、フレームの宛先ＭＡＣアドレスに該当するエントリがＦＤＢ６に存在し、当該エントリに含まれる転送先インタフェースが複数ある場合は、フレームをマルチキャストで転送することを決定する。また、転送先決定部２１は、フレームの宛先ＭＡＣアドレスに該当するエントリが存在しない場合、または、宛先アドレスがブロードキャストアドレスの場合は、フレームをブロードキャストで転送することを決定する。

転送先決定部２１は、転送先制御情報を転送部２２へ通知する。転送先制御情報は、例えば属性（ユニキャスト／マルチキャスト／ブロードキャスト）や、宛先ＩＦ（図５の転送先インタフェース）、及び、利用されるマルチキャスト転送仮想記憶領域２３の識別子（図５のマルチキャスト転送仮想記憶領域ＩＤ）などを含む。第１実施形態の動作は、マルチキャスト処理またはブロードキャスト処理に係わるので、以降は、マルチキャスト処理及びブロードキャスト処理と判定された場合の動作を説明する。

次に、転送部２２について説明する。マルチキャスト（ブロードキャスト）の場合、転送部２２は、記憶制御部２４が保持するマルチキャストバッファ情報を参照して、マルチキャスト転送仮想記憶領域２３のフレーム格納位置（利用されるバッファ）を選択する。

ここでマルチキャストバッファ情報について説明する。マルチキャストバッファ情報は、マルチキャスト記憶領域３１（マルチキャストグループ）毎に記憶される。

図６Ａは、図４Ａのマルチキャスト記憶領域３１－１のマルチキャストバッファ情報５０－１の例を示す図である。マルチキャストバッファ情報５０－１は、マルチキャスト記憶領域３１－１に含まれるバッファ毎に、ビットマップ（ｎビット）、及び、空き状態を有する。

ビットマップは、各ビットがそれぞれインタフェース（仮想マシン１）に対応している。例えば、１ビット目（左から１番目）が仮想マシン１－１に対応し、２ビット目（左から２番目）が仮想マシン１－２に対応し、以下、順番に、ｎビット目が仮想マシン１－ｎに対応する。ビットが０の場合、バッファが参照済み（読み出し済み）である状態、又は、宛先の仮想マシン１ではないことを示す。ビットが１の場合、バッファが参照されていない状態（転送が完了していない状態）を示す。

空き状態は、各バッファの空き状態（１：空き状態、０：利用中）を示す。

図６Ｂは、図４Ｂのマルチキャスト記憶領域３１－２のマルチキャストバッファ情報５０－２の例を示す図である。マルチキャストバッファ情報５０－２は、マルチキャスト記憶領域３１－２に含まれるバッファ毎に、ビットマップ（ｎビット）、及び、空き状態を有する。ビットマップ（ｎビット）、及び、空き状態の説明は、図６Ａと同様なので省略する。

転送部２２の動作の説明に戻る。転送部２２は、転送先決定部２１から通知されたマルチキャスト転送仮想記憶領域ＩＤ（図５）により識別されるマルチキャスト転送仮想記憶領域２３にマップされたマルチキャスト記憶領域３１のマルチキャストバッファ情報５０を参照し、空き状態が１のバッファを選択する。

次に、転送部２２は、選択したバッファにフレームを書き込む。次に、転送部２２は、マルチキャストバッファ情報の空き状態を０（利用中）にし、ビットマップ中の宛先仮想マシンに該当するビットを１（フレーム未参照状態）、それ以外のビットを０にする。

最後に、転送部２２は、記述子出力部２５へフレームを書き込んだことを通知する。

次に、記述子出力部２５について説明する。記述子出力部２５は、転送部２２から通知を受け取ると、転送対象のフレームの情報を格納した記述子を、宛先の仮想マシン１の記述子受信部１１に出力する。記述子は、例えばフレームが書き込まれたバッファの情報（アドレス等）や、属性（ユニキャスト／マルチキャスト／ブロードキャスト）などを含む。記述子出力部２５は、例えばマルチキャストフレームの記述子を、マルチキャストグループに属する複数の仮想マシン１に出力する。

最後に、記憶制御部２４について説明する。記憶制御部２４は、転送対象の全ての仮想マシン１への記述子の出力を完了すると、通知部１２からの読み出し完了通知を待つ。通知される情報は、例えば該当フレームのマルチキャストグループの情報や、読み出しを完了したバッファの識別子や、読み出しを完了したインタフェース（宛先仮想マシン）の識別子などを含む。記憶制御部２４は、通知部１２から読み出し完了通知を受け取ると、該当するマルチキャストバッファ情報のエントリの情報を更新する。記憶制御部２４は、例えば、仮想マシン１－２から読み出し完了通知を受け取った場合は、ビットマップの左から２ビット目を１（未参照）から０（参照済み）に変更する。

記憶制御部２４は、転送対象の全て仮想マシン１から読み出し完了通知を受け取った場合（選択されたバッファに対応するビットマップに含まれる全てのビットが０の場合）は、マルチキャストバッファ情報の空き状態を１にして、バッファを解放する。

以上が、転送制御部２０の動作である。

次に、宛先の仮想マシン１のマルチキャスト（ブロードキャスト）フレームの受信動作について説明する。

まず、記述子受信部１１が、記述子出力部２５から記述子を受信すると、読み出し部１４へ記述子に記載されたバッファの識別子を通知する。

読み出し部１４は、通知されたバッファの識別子を基にマルチキャスト受信仮想記憶領域１３（マルチキャスト記憶領域３１）からフレームを読み出して、アプリケーションやネットワークスタックへ入力する。読み出し部１４は、フレームの読み出し（受信）が完了すると、通知部１２へ通知する。

最後に、通知部１２は、転送制御部２０の記憶制御部２４へフレームの読み出しが完了したことを示す読み出し完了通知を送信する。

以上が、宛先の仮想マシン１の動作である。

＜マルチキャストバッファ情報についての補足＞
マルチキャストバッファ情報５０について補足する。第１実施形態（図６Ａ及びＢ）では、ビットマップで各宛先の仮想マシン１がフレーム受信済みであるか否かを管理したが、これに限定されるものではない。一例として、カウンタ値を用いる方法が考えられる。例えば、記憶制御部２４は、フレームの送信時に、宛先のインタフェース数を示す値をカウンタ値として設定し、通知部１２から読み出し完了通知を受け取るたびにカウンタ値を１減算する。記憶制御部２４は、カウンタ値が０になった場合に、全ての宛先の仮想マシン１がフレームを受信したと判定し、マルチキャスト記憶領域３１のバッファを解放する。

＜マルチキャスト記憶領域のマップタイミングについての補足＞
マルチキャスト記憶領域３１のマップに関して補足をする。図４Ａ及びＢに示した通り、仮想メモリ４３（疑似物理メモリ４４）であるマルチキャスト転送仮想記憶領域２３とマルチキャスト受信仮想記憶領域１３とは、それぞれマルチキャストグループごとに同一の物理メモリ４５（マルチキャスト記憶領域３１－１及び３１－２）にマップされる。仮想メモリ４３／疑似物理メモリ４４と、物理メモリ４５とをマップするタイミングについて説明する。

１つ目は、静的にＦＤＢ６へマルチキャスト属性のエントリが登録されたタイミングでマップする方法が考えられる。静的にＦＤＢ６へエントリが登録される例としては、オペレータの手動設定や通信装置３００（スイッチ）の初期化時（初期設定で登録されるエントリ）などが考えられる。この時、転送制御部２０（記憶制御部２４）は、自身のマルチキャスト転送仮想記憶領域２３（仮想メモリ４３／疑似物理メモリ４４）が参照するマルチキャスト記憶領域３１（物理メモリ４５）を、宛先となる全て仮想マシン１のマルチキャスト受信仮想記憶領域１３とマップする。

すなわち、１つ目の例では、通信装置３００の動作は、例えば次のようになる。記憶制御部２４が、ＦＤＢ６（転送先情報）にマルチキャストフレームのエントリが登録されたときに、マルチキャスト受信仮想記録領域１３をマルチキャスト記憶領域３１にマップする。読み出し部１４は、記述子受信部１１により記述子が受け付けられた場合、記述子に基づいて特定されたマルチキャスト記憶領域３１にマップされたマルチキャスト受信仮想記録領域１３から、マルチキャストフレームを読み出す。そして、記憶制御部２４は、ＦＤＢ６（転送先情報）からマルチキャストフレームのエントリが削除されたときに、マルチキャスト受信仮想記録領域１３とマルチキャスト記憶領域３１とのマップを解除する。

２つ目は、ＩＧＭＰ／ＭＬＤ Ｓｎｏｏｐｉｎｇなどによる動的にＦＤＢ６へエントリが登録されたタイミングでマップする方法が考えられる。ある仮想マシン１がマルチキャストグループＸに参加するために、ＩＧＭＰ ｊｏｉｎ ｍｅｓｓａｇｅやＭＬＤｖ１／ｖ２ Ｒｅｐｏｒｔ ｍｅｓｓａｇｅを送信したとする。転送制御部２０（転送先決定部２１）は、これらのメッセージを監視（ｓｎｏｏｐｉｎｇ）し、ＦＤＢ６のマルチキャストエントリの宛先インタフェースに仮想マシン１を登録する。この時、転送制御部２０（記憶制御部２４）は、自身のマルチキャスト転送仮想記憶領域２３（仮想メモリ４３／疑似物理メモリ４４）を、ＩＧＭＰ ｊｏｉｎ ｍｅｓｓａｇｅやＭＬＤｖ１／ｖ２ Ｒｅｐｏｒｔ ｍｅｓｓａｇｅを送信した仮想マシン１のマルチキャスト受信仮想記憶領域１３とマップする。

また、転送制御部２０（記憶制御部２４）は、一定期間フレームの転送が発生せずにＦＤＢ６からエントリが削除されるタイミングで、該当のマルチキャスト受信仮想記憶領域１３のマップを解除する。例えば、転送制御部２０（記憶制御部２４）は、ＩＧＭＰ／ＭＬＤの離脱（ｌｅａｖｅ）メッセージを検知した場合に、該当のマルチキャスト受信仮想記憶領域１３のマップを解除する。

すなわち、２つ目の例では、通信装置３００の動作は、例えば次のようになる。記憶制御部２４が、マルチキャストグループへの参加通知を受信した場合に、マルチキャスト受信仮想記録領域１３をマルチキャスト記憶領域にマップする。読み出し部１４は、記述子受信部１１により記述子が受け付けられた場合、記述子に基づいて特定されたマルチキャスト記憶領域３１にマップされたマルチキャスト受信仮想記録領域１３から、マルチキャストフレームを読み出す。そして、記憶制御部２４が、マルチキャストグループからの離脱通知を受信した場合に、マルチキャスト受信仮想記録領域１３とマルチキャスト記憶領域３１とのマップを解除する。

３つ目は、仮想マシン１の起動時（転送制御部２０とのｂｉｎｄ時）に、転送制御部２０（記憶制御部２４）が、ブロードキャストに使用されるマルチキャスト転送仮想記憶領域２３（仮想メモリ４３／疑似物理メモリ４４）が参照する物理メモリ４５を、起動された仮想マシン１のマルチキャスト受信仮想記憶領域１３（仮想メモリ４３／疑似物理メモリ４４）とマップする方法が考えられる。転送制御部２０（記憶制御部２４）は、仮想マシン１が削除された場合（仮想マシン１と転送制御部２０との接続が切断された場合）に、仮想マシン１の起動時に作成されたマップを解除する。

＜通信方法の例＞
図７は第１実施形態の通信方法の例の例を示すフローチャートである。はじめに、転送部２２が、マルチキャスト記憶領域３１にマップされたマルチキャスト転送仮想記憶領域２３に、マルチキャストフレームを書き込む（ステップＳ１）。次に、記述子出力部２５が、ステップＳ１の処理により書き込まれたマルチキャストフレームの記述子を、マルチキャストグループに属する仮想マシン１に出力する（ステップＳ２）。

次に、マルチキャストグループに属する仮想マシン１の記述子受信部１１が、ステップＳ２の処理により送信された記述子を受信したか否かを判定する（ステップＳ３）。

記述子を受信した場合（ステップＳ３，Ｙｅｓ）、読み出し部１４が、マルチキャスト記憶領域３１から、ステップＳ１の処理により書き込まれたマルチキャストフレームを読み出す（ステップＳ４）。具体的には、読み出し部１４は、マルチキャスト記憶領域３１にマップされたマルチキャスト受信仮想記録領域１３から、マルチキャストフレームを読み出す。

次に、記憶制御部２４が、マルチキャストグループに属する全ての仮想マシン１の読み出し部１４によってマルチキャストフレームが読み出された後に、マルチキャスト記憶領域３１を解放する（ステップＳ５）。

以上説明したように、第１実施形態の通信装置３００では、記憶部３０は、マルチキャストグループ毎に定められ、マルチキャストグループに属する仮想マシン宛てのマルチキャストフレームを記憶するマルチキャスト記憶領域３１を有する。転送部２２は、マルチキャスト記憶領域３１にマップされたマルチキャスト転送仮想記憶領域２３に、マルチキャストフレームを書き込む。記述子出力部２５は、マルチキャストフレームの記述子を、マルチキャストグループに属する仮想マシン１に出力する。記述子受信部１１は、記述子を受け付ける。そして、読み出し部１４は、記述子受信部１１により記述子が受け付けられた場合、前記記述子に基づいて特定されたマルチキャスト受信仮想記憶領域１３から、マルチキャストフレームを読み出す。

これにより第１実施形態の通信装置３００によれば、リアルタイム通信で要求されるマルチキャスト転送処理の最悪実行時間をより小さくすることができる。具体的には、記憶部３０（物理メモリ４５）に、マルチキャスト（ブロードキャスト）用のバッファ領域（マルチキャスト記憶領域３１）を用意し、各宛先の仮想マシン１が、同一の物理メモリ４５へアクセスすることで、マルチキャスト（ブロードキャスト）フレームのコピー回数を削減することができる。

（第２実施形態）
次に第２実施形態について説明する。第２実施形態の説明では、第１実施形態と同様の説明については省略し、第１実施形態と異なる箇所について説明する。

第１実施形態では、転送制御部２０（ソフトウェアスイッチ）内で全ての転送処理を実施していた。第２実施形態では、送信側の仮想マシン１で転送先を決定し、フレームは直接、宛先の仮想マシン１へ受け渡す。つまり、第１実施形態では、転送制御部２０から宛先の仮想マシン１へのコピー回数を削減したのに対し、第２実施形態では、送信元の仮想マシン１から宛先の仮想マシン１へのコピー回数を削減する。

＜ＴＳＮの説明＞
はじめに、高いリアルタイム性が求められる産業用ネットワーク及び車載ネットワークなどの分野で利用されている規格の例について説明する。

例えば、イーサネット（登録商標）上でリアルタイム性を実現する規格として、ＴＳＮ（Ｔｉｍｅ－Ｓｅｎｓｉｔｉｖｅ Ｎｅｔｗｏｒｋｉｎｇ）の規格化が、ＩＥＥＥ ８０２．１ ＴＳＮ Ｔａｓｋで進んでいる。ＴＳＮは複数の規格から構成される。ＴＳＮは、プロオーディオなどで用いられている低遅延性を実現するＡＶＢ（Ａｕｄｉｏ／Ｖｉｄｅｏ Ｂｒｉｄｇｉｎｇ）を拡張した規格である。ＴＳＮは、産業用ネットワーク及び車載ネットワークなどにも適用できるようにするため、ＡＶＢよりも高いリアルタイム性に加えて、高信頼性の実現を目指す規格である。

ＴＳＮ規格の１つにＩＥＥＥ ８０２．１Ｑｂｖがある。ＩＥＥＥ ８０２．１Ｑｂｖは、優先度が異なる複数の送信バッファ（ＩＥＥＥ ８０２．１Ｑｂｖでは、送信キュー）を事前に設定したスケジュール情報（ゲートコントロールリスト）に従って制御することで、優先度（トラフィッククラス）ごとにデータ（フレーム）の送信タイミングを厳密に制御することが可能になる。各送信バッファにはデータの送信を許可するゲートを設ける。ゲートが開いている場合（オープン状態）は、データの送信が許可され、閉じている場合（クローズ状態）はデータの送信は禁止される。

＜ソフトウェアスイッチでＩＥＥＥ ８０２．１Ｑｂｖを実現する説明＞
ＩＥＥＥ ８０２．１Ｑｂｖのような各フレームの送信タイミングを厳密に制御する通信処理をソフトウェアスイッチで実現する場合について説明する。

図８は通常のハードウェアを用いたＱｂｖ対応のＴＳＮスイッチ２００の例を示す。図８では、ＴＳＮスイッチ２００は３つのネットワークインタフェース７１ａ～７１ｃを持つ。各ネットワークインタフェース７１ａ～７１ｃは、ノード８１ａ～８１ｃのネットワークインタフェース８２ａ～８２ｃと接続している。各ネットワークインタフェース７１ａ～７１ｃ、８２ａ～８２ｃは、送信処理（Ｔｘ）と受信処理（Ｒｘ）とを実施する。送信処理（Ｔｘ）は、ＩＥＥＥ ８０２．１Ｑｂｖに対応しており、事前に設定されたスケジュール情報に従ってフレームの送信タイミングを決定する（Ｑｂｖ）。

図９は仮想マシン１ｄを用いたＱｂｖ対応のソフトウェアＴＳＮスイッチ２００－２の例を示す図である。図９の例は、図８のノード８１ａ～８１ｃを仮想マシン１ｅ～１ｇとして１台の物理マシンに集約し、それらの仮想マシン１ｅ～１ｇを仮想マシン１ｄで実現したＴＳＮスイッチ（ソフトウェアＴＳＮスイッチ２００－２）で接続した場合を示す。

図９のように、単純にＴＳＮスイッチを仮想化するとゲストＯＳ（仮想マシン１ｅ～１ｇ）のフロントエンド仮想ネットワークドライバ８ｅ～８ｇと、ソフトウェアＴＳＮスイッチ２００－２のバックエンド仮想ネットワークドライバ７ｅ～７ｇがそれぞれＱｂｖ処理を実施する。

この場合、以下の２つの問題が発生する。
（１）仮想マシン間の時刻同期
（２）ゲストＯＳの処理オーバヘッド

まず、（１）に関して説明する。ＴＳＮ（Ｑｂｖ）では各ネットワークノードが時刻同期し、同期された時刻とスケジュール情報とを参照して、フレームの送信タイミングを制御する。このため、図９の構成においても、各仮想マシン１ｄ～１ｇが持つシステムクロックやＲＴＣ（Ｒｅａｌ Ｔｉｍｅ Ｃｌｏｃｋ）などの時刻を同期する必要がある。同期方法としては、通常のネットワーク処理と同じようにＰＴＰ（Ｐｒｅｃｉｓｉｏｎ Ｔｉｍｅ Ｐｒｏｔｏｃｏｌ）を用いる方法や、仮想マシンモニタやドライバが時刻同期機能を提供する方法が考えられるが、どの場合も処理オーバヘッドとなる。

次に、（２）に関して説明する。ＴＳＮのようなリアルタイム通信をソフトウェアで実現する場合、ＲＴＯＳ（Ｒｅａｌ Ｔｉｍｅ ＯＳ）を用いるなどして、処理時間や処理時間の揺らぎ（ジッタ）を小さくすることが望ましい。しかしながら、仮想マシン１ｅ～１ｇ（各ネットワークノード）で動作するＯＳは、アプリケーションによっては汎用ＯＳが用いられる。汎用ＯＳのタスクスケジューリングでは、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の利用効率や省電力化などのために複雑な制御が発生する。これは実行時間が見積困難となる要因となり、リアルタイム処理（リアルタイム通信）で要求される決定論的な（Ｄｅｔｅｒｍｉｎｉｓｔｉｃ）動作を実現できなくなる。

上記の問題を解決する方法として、Ｑｂｖに係わる処理を１つの仮想マシン１ｄに集約することが考えらえる。

図１０はＱｂｖに関わる処理を１つの仮想マシン１ｈに集約する場合の例を示す図である。図１０では、図９のフロントエンド仮想ネットワークドライバ８ｅ～８ｇの処理を、ＴＳＮに係わるバックエンド処理部（Ｔｘ＿ｂｅ、Ｒｘ＿ｂｅ）と、それ以外のフロントエンド処理部（Ｔｘ＿ｆｅ、Ｒｘ＿ｆｅ）とに分離している。ＴＳＮに係わる部分はソフトウェアＴＳＮスイッチ２００－３のバックエンド仮想ネットワークドライバ７ｉ～７ｋで処理する。

Ｔｘ＿ｂｅは、各仮想マシン１ｉ～１ｋのＱｂｖ処理を含む送信処理を実施する。Ｑｂｖ処理の他には、ＩＥＥＥ ８０２．１ＱａｖやＳｔｒｉｃｔ Ｐｒｉｏｒｉｔｙ（キューの優先度制御）、ＩＥＥＥ８０２．１ＣＢ（冗長化処理）などが考えられるが、これらに限定されるものではない。

Ｒｘ＿ｂｅは、各仮想マシン１ｉ～１ｋの受信処理を実施する。Ｒｘ＿ｂｅでは、ＩＥＥＥ ８０２．１Ｑｃｉ（フィルタリング処理）、ＩＥＥＥ８０２．１ＣＢ（冗長化処理）などが考えられるが、これらに限定されるものではない。

Ｔｘ＿ｆｅ及びＲｘ＿ｆｅは、各仮想マシン１ｉ～１ｋとソフトウェアＴＳＮスイッチ２００－３の間のフレーム受け渡し処理を実施する。

以上のように、図１０の構成により、ＴＳＮに係わる処理を１つの仮想マシン１ｈ（ソフトウェアＴＳＮスイッチ２００－３）に集約する。これにより、ＴＳＮ処理で参照する時刻は１つに集約でき、図１０のような複数仮想マシン１ｉ～１ｋ間での時刻同期処理をする必要がない。また、各仮想マシン１ｉ～１ｋで汎用ＯＳを利用したとしても、ＴＳＮ処理に係わる部分は汎用ＯＳのタスクスケジューリングなどの影響を受けなくなる。

＜ソフトウェアＴＳＮスイッチの動作説明＞
上記の同一物理メモリ領域４６のマップによるデータ受け渡しを利用した場合のソフトウェアＴＳＮスイッチ２００－３の動作を説明する。以下の説明では、ソフトウェアＴＳＮスイッチ２００－３をフレーム転送部２００－３という。

図１１はソフトウェアＴＳＮスイッチ２００－３の動作例を説明するための図である。フレーム転送部２００－３は、仮想マシン１ｈで動作するが、仮想マシン１ｈではなく仮想マシンモニタ２で実現しても良い。図１１の例では、仮想マシン１ｉから仮想マシン１ｊへフレームを転送する。

仮想マシン１ｉは、フレームの送信処理を実施する送信部５１（フロントエンド仮想ネットワークドライバ８ｉ、Ｔｘ＿ｆｅ）と第一仮想記憶領域５２とを備える。

送信部５１は、フレームを第一仮想記憶領域５２に書き込み、フレーム転送処理部２００－３へ通知する。第一仮想記憶領域５２は、仮想マシン１ｉが管理する疑似物理メモリ、または仮想メモリの一部である。第一仮想記憶領域５２は、フレーム転送部２００－３への送信バッファとして利用される。

仮想マシン１ｊは、フレーム受信処理を実施する受信部５５（フロントエンド仮想ネットワークドライバ８ｊ、Ｒｘ＿ｆｅ）と、第二仮想記憶領域５６とを備える。受信部５５は、フレーム転送部２００－３からのフレーム転送通知を受けて、第二仮想記憶領域５６からフレームを読み出す。第二仮想記憶領域５６は、仮想マシン１ｊが管理する疑似物理メモリ、または仮想メモリの一部である。第二仮想記憶領域５６は、フレーム転送部２００－３からの受信バッファとして利用される。

仮想マシン１ｈは、フレーム転送部２００－３、第三仮想記憶領域５４及び第四仮想記憶領域５８を備える。第三仮想記憶領域５４及び第四仮想記憶領域５８は、仮想マシン１ｈが管理する疑似物理メモリ、または仮想メモリの一部である。第三仮想記憶領域５４は、仮想マシン１ｉからの受信バッファとして利用される。第四仮想記憶領域５８は、仮想マシン１ｊへの送信バッファとして利用される。フレーム転送部２００－３は、仮想マシン１間のフレーム転送処理を実施する。

第一記憶領域５３及び第二記憶領域５７は、仮想マシンモニタ２が管理する物理メモリ４５の一部である。

以下、仮想マシン１ｉから仮想マシン１ｊへフレームを転送する時の動作の詳細を説明する。

はじめに送信部５１の動作について説明する。まず、送信部５１は、アプリケーションやネットワークスタックから受け取ったフレームを第一仮想記憶領域５２へ書き込む。次に、送信部５１は第一仮想記憶領域５２が参照する第一記憶領域５３を仮想マシン１ｈからもマップ可能にするように、ｈｙｐｅｒｃａｌｌ（ｓｅｔｕｐ）を発行する。次に、送信部５１はフレーム転送部２００－３へフレーム転送通知を発行する。

フレーム転送通知では、転送フレームの情報としてｈｙｐｅｒｃａｌｌによって取得された第一記憶領域５３のマップ情報などを通知する。最後に、送信部５１は、フレーム転送部２００－３から転送完了通知を受け取ると、送信バッファの開放等を実施してフレームの転送処理を終了する。

次に、受信部５５の動作について説明する。受信部５５は、事前にｈｙｐｅｒｃａｌｌ（ｓｅｔｕｐ）を発行して空の状態の受信バッファ（第二仮想記憶領域５６）がマップされた第二記憶領域５７を仮想マシン１ｈからもマップ可能にしておく。受信部５５は、フレーム転送部２００－３からフレーム転送通知を受け取ると、フレーム転送通知によって受け取った情報から、フレームが書き込まれた受信バッファを特定する。受信部５５は、特定された受信バッファからフレームをアプリケーションやネットワークスタックへ受け渡す。受信部５５は、最後に受信バッファの開放し、空き領域となった受信バッファを仮想マシン１ｈからマップ可能にしておく。

最後に、フレーム転送部２００－３の動作について説明する。フレーム転送部２００－３は、送信部５１からフレーム転送通知を受け取ると転送処理を実施する。まず、フレーム転送部２００－３は、ｈｙｐｅｒｃａｌｌ（ｍａｐ）を発行してマップ情報で通知された第一記憶領域５３を受信バッファ（図１１の例では第三仮想記憶領域５４）とマップする。

フレーム転送部２００－３は、第三仮想記憶領域５４（第一記憶領域５３）からフレームを読み出し、フレームのヘッダ情報とＦＤＢ６を参照して宛先を決定する（図１１の例では仮想マシン１ｊが宛先になる）。フレーム転送部２００－３は、宛先仮想マシン用の送信バッファ（図１１の例では第四仮想記憶領域５８。事前にｈｙｐｅｒｃａｌｌ（ｍａｐ）を発行して第二記憶領域５７とマップしてあるものとする。）にフレームをコピーし、仮想マシン１ｊの受信部５５へフレーム転送通知を発行する。フレーム転送部２００－３は、コピーが完了したらｈｙｐｅｒｃａｌｌ（ｕｎｍａｐ）を発行して第三仮想記憶領域５４と第一記憶領域５３のマップを解除し、仮想マシン１ｉの送信部５１へ転送完了通知を発行する。また、フレーム転送部２００－３は、仮想マシン１ｊへの送信が完了すると、ｈｙｐｅｒｃａｌｌ（ｕｎｍａｐ）を発行して第四仮想記憶領域５８と第二記憶領域５７のマップを解除する。

以上が、仮想マシン１ｉから仮想マシン１ｊへのフレーム転送処理である。上記の例では、仮想マシン１ｉと仮想マシン１ｊがｈｙｐｅｒｃａｌｌ（ｓｅｔｕｐ）を、仮想マシン１ｈがｈｙｐｅｒｃａｌｌ（ｍａｐ／ｕｎｍａｐ）を発行したが、逆でも良い。

また、上記の例ではフレームの転送の度にｍａｐ／ｕｎｍａｐを実施したが、起動時にｍａｐした領域を使いまわす構成でも良い。

また、上記の例ではデータの受け渡しにｈｙｐｅｒｃａｌｌ（ｍａｐ）を用いたが、コピー（ｈｙｐｅｒｃａｌｌ（ｃｏｐｙ））や転送（ｈｙｐｅｒｃａｌｌ（Ｔｒａｎｓｆｅｒ））を用いても良い。

図１１の例では、下記のようにデータコピー１回、ｈｙｐｅｒｃａｌｌ６回発生している。

データコピー：１回
第三仮想記憶領域５４（第一記憶領域５３）から第四仮想記憶領域５８（第二記憶領域５７）へのデータコピー
ｈｙｐｅｒｃａｌｌ：５回
第一仮想記憶領域５２（第一記憶領域５３）のｓｅｔｕｐ（アクセス権限等の変更）
第一記憶領域５３と第三仮想記憶領域５４のｍａｐ
第一記憶領域５３と第三仮想記憶領域５４のｕｎｍａｐ
第二仮想記憶領域５６（第二記憶領域５７）のｓｅｔｕｐ（アクセス権限等の変更）
第二記憶領域５７と第四仮想記憶領域５８のｍａｐ
第二記憶領域５７と第四仮想記憶領域５８のｕｎｍａｐ

一般的にメモリ間のデータコピーや、ｈｙｐｅｒｃａｌｌ（仮想マシン１と仮想マシンモニタ２の切替）は、処理時間が大きい。また、処理時間の揺らぎ（ジッタ）も大きい。データコピーはメモリアクセスの競合によって処理時間の見積もりが困難となる。ｈｙｐｅｒｃａｌｌは特権命令の発行や仮想マシンモニタのスケジューラの影響などによって処理時間の見積が困難となる。

上記のような問題から、可能な限りデータコピーとｈｙｐｅｒｃａｌｌの回数を減らすことが望ましい。データコピーとｈｙｐｅｒｃａｌｌの回数を減らす１つの手段として、図１２に示すようにスイッチを用いず、送信側の仮想マシン１ｎ及び１ｏと、受信側の仮想マシン１ｐ及び１ｑのペア毎に専用のネットワークを利用することが考えられる。

図１２の場合、送信側の仮想マシン１の送信バッファと、受信側の仮想マシン１の受信バッファとの対応が一意に決まる（マップ先が一意に決まる）ため、転送のためのコピーやｈｙｐｅｒｃａｌｌの回数が減らせる。具体的には、データコピーは発生せず、ｈｙｐｅｒｃａｌｌは３回（送信バッファと受信バッファのｓｅｔｕｐ／ｍａｐ／ｕｎｍａｐ）となる。

しかしながら、図１２は、ＴＳＮのようなリアルタイム通信処理では問題になる。図１２では、各専用ネットワークの処理が独立している。前述の通り、ＴＳＮでは各ネットワークノードは時刻同期して動作する必要がある。例えば、仮想マシン１ｐへ仮想マシン１ｎと仮想マシン１ｏからそれぞれフレームとする。正しく、Ｑｂｖ処理が実行されれば、事前のスケジューリングで指定された順番で仮想マシン１ｐへフレームが到達する。しかし、図１２のように各ネットワークが独立して動作すると、フレーム到達順が保証することができなくなってしまう。

以下、ＩＥＥＥ ８０２．１Ｑｂｖに対応させた第２実施形態の通信装置について説明する。

［機能構成の例］
図１３Ａ及びＢは、第２実施形態の通信装置３００－２の機能構成の例を示す図である。図１３Ａ及びＢでは、ｎ個の仮想マシン１が転送制御部２０－２に接続されている。

仮想マシン１－１は、フレーム出力部９１－１及びフレーム入力部９２－１を備える。仮想マシン１－２～１－ｎの構成についても、仮想マシン１－１の構成と同じである。

以下、仮想マシン１－１～１－ｎを区別しない場合、単に仮想マシン１という。なお、複数ある他の構成についても、区別しない場合は、仮想マシン１－１～１－ｎを仮想マシン１と称呼する場合と同様に省略して称呼する。

＜フレーム出力部の説明＞
フレーム出力部９１は、書き込み部６１、ユニキャスト送信仮想記憶領域１２１、マルチキャスト送信仮想記憶領域１２２、ブロードキャスト送信仮想記憶領域１２３、仮想ＦＤＢ９３、仮想マルチキャストバッファ情報９６、記述子送信部６２、記述子送信バッファ９４を備える。

書き込み部６１はアプリケーションやネットワークスタックから転送対象のフレームを受け取る。書き込み部６１は、受け取ったフレームのヘッダ情報と、仮想ＦＤＢ９３とを参照し、フレームの転送先を決定する。

書き込み部６１は、フレームの転送先が１つ（ユニキャスト）の場合、ユニキャスト転送仮想記憶領域１２１にフレームを書き込む。

ここで、フレーム出力部９１のユニキャスト転送仮想記憶領域１２１と、フレーム入力部９２のユニキャスト受信仮想記憶領域１２４との関係について説明する。ユニキャスト転送仮想記憶領域１２１は、フレーム出力部９１の送信バッファ、ユニキャスト受信仮想記憶領域１２４は、フレーム入力部９２の受信バッファとして利用される。ユニキャスト転送仮想記憶領域１２１及びユニキャスト受信仮想記憶領域１２４は、転送元の仮想マシン１及び宛先の仮想マシン１のペア毎に領域が分かれている。例えば、転送元が仮想マシン１、宛先が仮想マシン３のフレームが転送される場合は、１－３Ｔｘ Ｕｂｕｆと１－３Ｒｘ Ｕｂｕｆとが利用される。

図１４Ａは、第２実施形態の１－３Ｔｘ Ｕｂｕｆ記憶領域、及び、１－３Ｒｘ Ｕｂｕｆ記憶領域の例を示す図である。図１４Ｂは、図１４Ａの記憶領域の構造の例を示す図である。

１－３Ｔｘ Ｕｂｕｆ記憶領域、及び、１－３Ｒｘ Ｕｂｕｆ記憶領域は、同一の物理メモリ領域４６にマップされる。

１－３Ｔｘ Ｕｂｕｆ記憶領域、及び、１－３Ｒｘ Ｕｂｕｆ記憶領域は、例えば図１４Ｂのリングバッファのように管理され、複数のフレームを同時に読み書きできることを想定するが、これに限定されない。

図１３Ａ及びＢに戻り、フレームの転送先が複数（マルチキャスト）の場合、書き込み部６１は、マルチキャスト転送仮想記憶領域１２２にフレームを書き込む。また、書き込み部６１は、フレームの転送先が全ての宛先（ブロードキャスト）の場合、ブロードキャスト転送仮想記憶領域１２３にフレームを書き込む。

なお、ブロードキャストをマルチキャストの特別な場合と捉えて、マルチキャスト転送仮想記憶領域１２２及びブロードキャスト転送仮想記憶領域１２３を区別しなくてもよい。

次に、書き込み部６１が、マルチキャスト／ブロードキャストのフレームを処理する場合について説明する。はじめに、書き込み部６１は、仮想ＦＤＢ９３を参照し、フレームの宛先を判定する。

ここで、仮想ＦＤＢ９３について説明する。各仮想マシン１の仮想ＦＤＢ９３を記憶する疑似物理メモリ（仮想メモリ）は、転送制御部２０－２のＦＤＢ１２０を記憶する記憶部（物理メモリ）にマップされている。つまり、各仮想マシン１は同一のＦＤＢ１２０を参照することになる。仮想ＦＤＢ９３とＦＤＢ１２０のマップは、例えば通信装置３００－２（スイッチ）の初期化時などに実行される。

また、図１３Ａ及びＢの例では、ＦＤＢ１２０の更新は転送制御部２０－２（ＦＤＢ更新部１０５）によって実行され、フレーム出力部９１は読み出しを実行する（Ｒｅａｄ－Ｏｎｌｙ）。ＦＤＢ１２０（仮想ＦＤＢ９３）には、フレームの転送先を決定するための情報が含まれる。具体的には、転送先を決定するための情報は、転送先のネットワークポート（ネットワークインタフェース、または仮想マシン１）の識別子、ＭＡＣアドレス、ＶＬＡＮ ＩＤ、及び最終送信時刻などの情報を含む。

書き込み部６１は、マルチキャスト／ブロードキャストのフレームと判定した場合、ＦＤＢ９３のエントリに含まれるマルチキャスト転送仮想記憶領域ＩＤによって、書き込み先のマルチキャスト転送仮想記憶領域１２２／ブロードキャスト転送仮想記憶領域１２３を特定する。

次に、書き込み部６１は、特定されたマルチキャスト転送仮想記憶領域１２２／ブロードキャスト転送仮想記憶領域１２３に対応する仮想マルチキャストバッファ情報９６を参照する。

仮想マルチキャストバッファ情報９６は、後述の転送制御部２０－２により管理されるマルチキャストバッファ情報５０が記憶される記録領域（物理メモリ４５）にマップされた仮想メモリ４３（疑似物理メモリ）に記憶される。

書き込み部６１は、仮想マルチキャストバッファ情報９６から、マルチキャスト転送仮想記憶領域１２２／ブロードキャスト転送仮想記憶領域１２３にマップされたマルチキャスト記憶領域３１の空き状態のバッファを特定し、当該空き状態のバッファを選択する。

次に、書き込み部６１は、選択されたバッファにフレームを書き込む。そして、書き込み部６１は、フレームを書き込んだのち、マルチキャストバッファ情報５０のビットマップ及び空き状態を更新し、記述子送信部６２へ通知する。

記述子送信部６２は、記述子送信バッファ９４に、転送対象のフレームの記述子を書き込む。

記述子送信バッファ９４及び記述子入力バッファ１０２は、通信装置２０－２（スイッチ）の初期化時などに予め同一の物理メモリ領域をマップする。記述子送信バッファ９４及び記述子入力バッファ１０２は、フレーム出力部９１と入力処理部１１１間の記述子の受け渡しに利用される。

記述子送信バッファ９４及び記述子入力バッファ１０２は、フレームのトラフィッククラス（ＴＣ）毎にキュー（ＦＩＦＯ）が分かれている。ＩＥＥＥ ８０２．１Ｑのヘッダに含まれるＰＣＰ（Ｐｒｉｏｒｉｔｙ Ｃｏｄｅ Ｐｏｉｎｔ）とトラフィッククラスの対応関係は事前に指定される。

記述子送信バッファ９４は、仮想マシン１が管理する仮想メモリ領域（疑似物理メモリ領域）である。記述子入力バッファ１０２は、転送制御部２０－２が管理するメモリ領域である。

記述子送信部６２は、受け取ったフレーム書き込み通知に含まれるＰＣＰやＴＣから、記述子を書き込む記述子送信バッファ９４の位置を決定する。記述子送信部６２は、書き込み部６１から受け取った情報を記述子に格納し、記述子送信バッファ９４へ書き込む。記述子には、書き込み部６１から受け取ったフレーム書き込み通知に含まれる情報の他に、送信時刻や統計情報などを含めても良い。

また例えば、記述子送信部６２は、書き込み部６１からフレームが書き込まれた送信仮想記憶領域のバッファアドレスのみを受け取り、記述子送信部６２がバッファからフレームのヘッダ情報等を参照して記述子の生成、書き込みをしても良い。前述の通り、記述子送信バッファ９４は、転送制御部６０－２の記述子入力バッファ１０２と同一物理メモリにマップされているため、後述の送信制御部１０３から参照可能になる。

以上が、フレーム出力部９１の説明である。

＜転送制御部の説明＞
転送制御部２０－２は、転送処理部１０１－１～１０１－ｎ、ＦＤＢ１２０、マルチキャストバッファ情報５０及び記憶制御部１４１を備える。転送処理部１０１－１～１０１－ｎは、対応する仮想マシン１－１～１－ｎに接続される。なお、転送制御部２０－２は、ソフトウェアではなく、専用ＨＷにより実現されていてもよい。

転送処理部１０１－１は、入力処理部１１１－１、出力処理部１１２－１及び完了通知受信バッファ１３１－１を備える。

入力処理部１１１－１は、記述子入力バッファ１０２－１、送信制御部１０３－１、転送先決定部１０４－１、ＦＤＢ更新部１０５－１、転送部１０６－１及びスケジュール情報１１０－１１を備える。

出力処理部１１２－１は、記述子出力バッファ１０７－１、送信制御部１０８－１、記述子転送バッファ１０９－１及びスケジュール情報１１０－１２を備える。

転送処理部１０１－２～１０１－ｎの構成も、転送処理部１０１－１の構成と同じである。

まず、送信制御部１０３の動作について説明する。まず、送信制御部１０３は、現在時刻とスケジュール情報１１０（ゲートコントロールリスト）とから、送信が許可されているトラフィッククラスを確認する。次に、送信制御部１０３は、送信が許可されているトラフィッククラスのキュー（記述子入力バッファ１０２）から転送対象のフレームの記述子を読み出す。複数のトラフィッククラスのフレーム（記述子）が送信可能な場合は、送信制御部１０３は、優先度順（Ｓｔｒｉｃｔ Ｐｒｉｏｒｉｔｙ）やＣｒｅｄｉｔ Ｂａｓｅｄ Ｓｈａｐｅｒ（ＩＥＥＥ ８０２．１Ｑａｖ）等の手法によって決定する。送信制御部１０３は、読み出した記述子を転送先決定部１０４へ入力する。送信可能なフレームが存在しない場合は、処理を終了し次のフレーム送信処理に移る（記述子が新たに書き込まれるまで待機する、スケジュール状態が変わるまで待機する等）。

以上が送信制御部１０３の動作である。上記の処理以外に、送信制御部１０３は、読み出した記述子に格納されたフレームサイズと現在時刻、スケジュール情報から、ガードバンド等を考慮してスケジュールで許可された時間内でフレームが送信可能かどうかの判定処理などを実施しても良い。また、第２実施形態ではＩＥＥＥ８０２．１ Ｑｂｖの処理を想定しているが、これに限定されるものではない。

次に、転送先決定部１０４の動作について説明する。転送先決定部１０４は、記述子に記載された転送先の仮想マシン１の識別子を参照し、記述子を書き込む記述子転送バッファ１０９を決定する。例えば、転送先が仮想マシン１－３の場合、転送処理部１０１－３の記述子転送バッファ１０９－３が書き込み先となる。

次に、ＦＤＢ更新部１０５の動作について説明する。まず、ＦＤＢ更新部１０５は、送信元の仮想マシン１のエントリ（ＭＡＣアドレス、ＶＬＡＮ ＩＤ）がＦＤＢ１２０に存在するか否かを確認する。存在しない場合は、ＦＤＢ更新部１０５は、エントリを登録し、ネットワークインタフェース、ＭＡＣアドレスやＶＬＡＮ ＩＤ、最終送信時刻等を書き込む。存在する場合は、エントリの最終時刻の更新等を実施する。

最後に、転送部１０６の動作について説明する。転送部１０６は、転送先決定部１０４によって決定された記述子転送バッファ１０９の該当するトラフィッククラスのキューに記述子を書き込む。マルチキャスト／ブロードキャストの場合は、複数の記述子転送バッファへ記述子を書き込むことになる。シングルタスクで動作する場合（ＣＰＵ１コアで動作する場合等）、各仮想マシン１の入力処理部１１１が順番に実行されるため、記述子転送バッファ１０９で記述子の入力がシリアライズされる。一方、マルチタスクで動作する場合（マルチコアで動作する場合、ＨＷで並列処理する場合等）、各仮想マシン１の入力処理が並列で複数実行されることになるため、記述子転送バッファ１０９への書き込みは、ロックを取るなどしてアクセス競合が発生しないようにして、記述子の転送順をシリアライズ必要がある。

以上が入力処理部１１１の動作である。入力処理部１１１により、各仮想マシン１から送信されたフレーム（記述子）を、ＩＥＥＥ８０２．１ Ｑｂｖの送信タイミングに従って宛先の仮想マシン１用の出力処理部１１２へ転送することができる。これは、送信元の仮想マシン１のネットワークインタフェースのＱｂｖ処理が実施されたことになる（図１０のＴｘ＿ｂｅに該当）。

次に、出力処理部１１２の動作について説明する。送信制御部１０８の動作は基本的に入力処理部１１１の送信制御部１０３と同様の処理を実施する。出力処理部１１２の送信制御部１０８では、読み出し元のバッファが記述子転送バッファ１０９となり、書き込み先が記述子出力バッファ１０７（記述子受信バッファ９５）となる。ここで、図１３Ａ及びＢの記述子出力バッファ１０７（記述子受信バッファ９５）は１つのキュー（ＦＩＦＯ）を提供しているが、記述子入力バッファ１０２や記述子転送バッファ１０９のようにトラフィッククラス毎にキューを分けても良い。

以上が出力処理部１１２の説明である。出力処理部１１２により、ＩＥＥＥ８０２．１ Ｑｂｖの送信タイミングに従って宛先の仮想マシン１へ、記述子を転送することができる。これは、転送制御部２０－２（スイッチ）のネットワークインタフェースのＱｂｖ処理が実施されたことになる（図１０のＴｘに該当）。

最後に、記憶制御部１４１の動作について説明する。記憶制御部１４１は、完了通知受信バッファ１３１から完了通知を受け取ると、マルチキャストバッファ情報５０を更新する。記憶制御部１４１は、完了通知を送信したインタフェースに対応するビットを参照済み状態（読み出し済み状態）にする。この時、記憶制御部１４１は、マルチキャストグループに属するすべてのインタフェースが、参照済み状態であれば、バッファの状態を空き状態に設定して、当該バッファを開放する。

以上が、転送制御部２０－２の説明である。

＜フレーム入力部の説明＞
フレーム入力部９２は、読み込み部６３、ユニキャスト受信仮想記憶領域１２４、マルチキャスト受信仮想記憶領域１２５、ブロードキャスト受信仮想記憶領域１２６、記述子受信バッファ９５、記述子受信部６４及び完了通知送信バッファ９７を備える。

記述子受信バッファ９５は、仮想マシン１が管理する仮想メモリ領域（疑似物理メモリ領域）である。記述子出力バッファ１０７は、転送制御部６０－２が管理するメモリ領域である。

記述子受信バッファ９５及び記述子出力バッファ１０７は、通信装置２０－２（スイッチ）の初期化時などに予め同一の物理メモリ領域をマップする。記述子受信バッファ９５及び記述子出力バッファ１０７は、フレーム入力部９２と出力処理部１１２間の記述子の受け渡しに利用される。

まず、記述子受信部６４が記述子受信バッファ９５のキュー（ＦＩＦＯ）から記述子を読み出す。記述子受信部６４は、ユニキャストの場合、記述子からフレームが格納されたＲｘ Ｕｂｕｆ（Ｔｘ Ｕｂｕｆ）記憶領域を特定して読み出し部６３へ通知する。また、記述子受信部６４は、マルチキャスト（ブロードキャスト）の場合、記述子からフレームが格納されたマルチキャスト受信仮想記憶領域１２５（ブロードキャスト受信仮想記憶領域１２６）を特定して読み出し部６３へ通知する。

読み出し部６３は、ユニキャストの場合、通知されたＲｘ Ｕｂｕｆ（Ｔｘ Ｕｂｕｆ）記憶領域のバッファ情報を参照し（図１４Ｂ）、先頭のフレーム（Ｔａｉｌ位置に書き込まれたフレーム）を読み出す。また、読み出し部６３は、マルチキャスト（ブロードキャスト）の場合、通知された記憶領域からマルチキャストフレーム（ブロードキャストフレーム）を読み出す。読み出し部は、読み出されたフレームをアプリケーションやネットワークスタックへ受け渡す。読み出し部６３は、フレームの受け渡しが完了したら、読み出し完了通知を完了通知送信バッファ９７に入力する。

完了通知送信バッファ９７は、読み込み部６３がフレームを読みだしたことを転送制御部２０－２の記憶制御部１４１へ通知するための情報の受け渡しに利用される。図１３Ａ及びＢの例では、完了通知送信バッファ９７を、転送制御部２０－２の完了通知受信バッファ１３１を記憶する物理メモリ４５の記憶領域にマップすることで完了通知の受け渡しを実現している。

記憶制御部１４１は、完了通知受信バッファ１３１から読み出し完了通知を読み出すと、読み出しが完了したバッファを解放する。記憶制御部１４１は、ユニキャストの場合、Ｔａｉｌ（図１４Ｂ）を＋１加算する。

マルチキャスト（ブロードキャスト）の場合の完了通知には、受信したフレームのマルチキャストバッファ情報５を識別するマルチキャスト転送仮想記憶領域ＩＤ（図５）やバッファ領域を識別するバッファＩＤ（図６Ａ及びＢ）などを含む。

ここで、ユニキャストについて補足する。第２実施形態では、ユニキャスト処理については、バッファ情報をリングバッファのように管理したが、ユニキャストの場合もマルチキャストやブロードキャストと同じような管理にしてもよい。この場合、ユニキャストフレームに関してもマルチキャストバッファ情報５０を参照して転送を制御する。この場合は、宛先が１つなので、転送制御部２０－２でビットマップの１ビットだけが、フレームが読み出されたか否かを管理する情報として使用される。

以上、説明したように、第２実施形態の通信装置３００－２は、複数の仮想マシン１と、転送制御部２０－２と、を備える。

仮想マシン１では、記憶部（仮想メモリ４３または擬似物理メモリ４４）は、マルチキャストグループ毎に定められ、マルチキャスト記憶領域３１にマップされたマルチキャスト転送仮想記憶領域１２２を有する。マルチキャスト記憶領域３１は、マルチキャストグループに属する仮想マシン１宛てのマルチキャストフレームを記憶する。書き込み部６１は、マルチキャストフレームを、マルチキャスト転送仮想記憶領域１２２に書き込む。記述子送信部６２は、マルチキャストフレームの記述子を、マルチキャストグループに属する複数の仮想マシン１に出力する。記述子受信部６４は、マルチキャストフレームの記述子を受け付ける。読み出し部６３は、記述子受信部６４により記述子が受け付けられた場合、記述子に基づいて特定されたマルチキャスト記憶領域３１にマップされたマルチキャスト受信仮想記憶領域１２５から、マルチキャストフレームを読み出す。

転送制御部２０－２では、入力処理部１１１が、スケジュール情報１１０に基づいて、マルチキャストフレームの記述子を出力処理部１１２に入力するタイミングを制御する。そして、出力処理部１１２が、入力処理部１１１から記述子を受け付けると、スケジュール情報１１０に基づいて、記述子を、マルチキャストグループに属する複数の仮想マシンに出力するタイミングを制御する。

これにより第２実施形態の通信装置３００－２によれば、第１実施形態の通信装置３００と同様の効果が得られる。

最後に、第１及び第２実施形態の通信装置３００～３００－２のハードウェア構成の例について説明する。

［ハードウェア構成の例］
図２０は第１及び第２実施形態の通信装置３００～３００－２のハードウェア構成の例を示す図である。

通信装置３００～３００－２は、制御装置３０１、主記憶装置３０２、補助記憶装置３０３、表示装置３０４、入力装置３０５及び通信ＩＦ３０６を備える。制御装置３０１、主記憶装置３０２、補助記憶装置３０３、表示装置３０４、入力装置３０５及び通信ＩＦ３０６は、バス３１０を介して接続されている。

制御装置３０１は、補助記憶装置３０３から主記憶装置３０２に読み出されたプログラムを実行する。主記憶装置３０２は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、及び、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のメモリである。補助記憶装置３０３は、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、及び、メモリカード等である。

表示装置３０４は表示情報を表示する。表示装置３０４は、例えば液晶ディスプレイ等である。入力装置３０５は、通信装置３００として動作させるコンピュータを操作するためのインタフェースである。入力装置３０５は、例えばキーボードやマウス等である。なお、表示装置３０４及び入力装置３０５は、通信装置３００～３００－２と接続可能な外部の管理端末等の表示機能及び入力機能を利用してもよい。

通信ＩＦ３０６は、他の装置と通信するためのインタフェースである。

コンピュータで実行されるプログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ－ＲＯＭ、メモリカード、ＣＤ－Ｒ及びＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）等のコンピュータで読み取り可能な記憶媒体に記録されてコンピュータ・プログラム・プロダクトとして提供される。

またコンピュータで実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。またコンピュータで実行されるプログラムをダウンロードさせずにインターネット等のネットワーク経由で提供するように構成してもよい。

またコンピュータで実行されるプログラムを、ＲＯＭ等に予め組み込んで提供するように構成してもよい。

コンピュータで実行されるプログラムは、上述の通信装置３００の機能構成（機能ブロック）のうち、プログラムによっても実現可能な機能ブロックを含むモジュール構成となっている。当該各機能ブロックは、実際のハードウェアとしては、制御装置３０１が記憶媒体からプログラムを読み出して実行することにより、上記各機能ブロックが主記憶装置３０２上にロードされる。すなわち上記各機能ブロックは主記憶装置３０２上に生成される。

なお上述した各機能ブロックの一部又は全部をソフトウェアにより実現せずに、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等のハードウェアにより実現してもよい。

また複数のプロセッサを用いて各機能を実現する場合、各プロセッサは、各機能のうち１つを実現してもよいし、各機能のうち２つ以上を実現してもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ 仮想マシン
２ 仮想マシンモニタ
３ ソフトウェアスイッチ
４ ネットワークドライバ
５ フォワーディング処理部
６ ＦＤＢ
７ バックエンド仮想ネットワークドライバ
８ フロントエンド仮想ネットワークドライバ
９ アプリ／スタック
１０ ホストプロセッサ
１１ 記述子受信部
１２ 通知部
１３ マルチキャスト受信仮想記憶領域
１４ 読み出し部
１５ フレーム出力部
２０ 転送制御部
２１ 転送先決定部
２２ 転送部
２３ マルチキャスト転送仮想記憶領域
２４ 記憶制御部
２５ 記述子出力部
３０ 記憶部
３１ マルチキャスト記憶領域
５０ マルチキャストバッファ情報
５１ 送信部
５２ 第一仮想記憶領域
５３ 第一記憶領域
５４ 第三仮想記憶領域
５５ 受信部
５６ 第二仮想記憶領域
５７ 第二記憶領域
５８ 第四仮想記憶領域
６０ 転送制御部
６１ 書き込み部
６２ 記述子送信部
６３ 読み出し部
６４ 記述子受信部
７１ ネットワークインタフェース
８１ ノード
８２ ネットワークインタフェース
９１ フレーム出力部
９２ フレーム入力部
９３ 仮想ＦＤＢ
９４ 記述子送信バッファ
９５ 記述子受信バッファ
９６ 仮想マルチキャストバッファ情報
９７ 完了通知送信バッファ
１００ 通信装置
１０１ 転送処理部
１０２ 記述子入力バッファ
１０３ 送信制御部
１０４ 転送先決定部
１０５ ＦＤＢ更新部
１０６ 転送部
１０７ 記述子出力バッファ
１０８ 送信制御部
１０９ 記述子転送バッファ
１１０ スケジュール情報
１１１ 入力処理部
１１２ 出力処理部
１２０ ＦＤＢ
１３１ 完了通知受信バッファ
１４１ 記憶制御部
２００ ＴＳＮスイッチ
３００ 通信装置
３０１ 制御装置
３０２ 主記憶装置
３０３ 補助記憶装置
３０４ 表示装置
３０５ 入力装置
３０６ 通信ＩＦ
３１０ バス

Claims (9)

1. 複数の仮想マシンと、転送制御部と、を備える通信装置であって、
   転送元の前記仮想マシンは、
   マルチキャストグループ毎に定められ、前記マルチキャストグループに属する仮想マシン宛てのマルチキャストフレームを記憶するマルチキャスト記憶領域にマップされたマルチキャスト転送仮想記憶領域を有する記憶部と、
   前記マルチキャスト転送仮想記憶領域に、前記マルチキャストフレームを書き込む書き込み部と、
   前記マルチキャストフレームの記述子を、前記マルチキャストグループに属する仮想マシンに出力する記述子出力部と、を備え、
   転送先の前記仮想マシンは、
   前記記述子を受け付ける記述子受信部と、
   前記記述子受信部により前記記述子が受け付けられた場合、前記記述子に基づいて特定された前記マルチキャスト記憶領域にマップされたマルチキャスト受信仮想記憶領域から、前記マルチキャストフレームを読み出す読み出し部と、を備え、
   前記転送制御部は、前記複数の仮想マシンに対応する複数の入力処理部と、前記複数の仮想マシンに対応する出力処理部とを備え、
   転送元の前記仮想マシンに対応する入力処理部は、前記転送元の仮想マシンのフレーム送信タイミングを示す第１のスケジュール情報に基づいて、前記マルチキャストフレームの記述子を、前記マルチキャストグループに属する仮想マシンに対応する複数の出力処理部に入力するタイミングを制御し、
   前記マルチキャストグループに属する仮想マシンに対応する複数の出力処理部は、前記転送元の前記仮想マシンに対応する入力処理部から前記記述子を受け付けると、前記転送制御部のフレーム送信タイミングを示す第２のスケジュール情報に基づいて、前記記述子を、前記マルチキャストグループに属する仮想マシンに出力するタイミングを制御する、
   通信装置。
2. 前記転送制御部は、
   前記マルチキャストグループに属する仮想マシンの読み出し部によって前記マルチキャストフレームが読み出された後に、前記マルチキャスト記憶領域を解放する記憶制御部、
   を更に備える請求項１に記載の通信装置。
3. 前記記憶制御部は、前記マルチキャストグループに属する仮想マシンの読み出し部が、前記マルチキャストフレームを読み出したか否かを示す情報をビットマップで保持する、
   請求項２に記載の通信装置。
4. 前記転送制御部は、
   転送先情報にマルチキャストフレームのエントリが登録されたときに、前記マルチキャスト受信仮想記憶領域を前記マルチキャスト記憶領域にマップする記憶制御部を更に備え、
   前記読み出し部は、前記記述子受信部により前記記述子が受け付けられた場合、前記記述子に基づいて特定された前記マルチキャスト記憶領域にマップされた前記マルチキャスト受信仮想記憶領域から、前記マルチキャストフレームを読み出す、
   請求項１に記載の通信装置。
5. 前記記憶制御部は、前記転送先情報から前記マルチキャストフレームのエントリが削除されたときに、前記マルチキャスト受信仮想記憶領域と前記マルチキャスト記憶領域とのマップを解除する、
   請求項４に記載の通信装置。
6. 前記転送制御部は、
   前記マルチキャストグループへの参加通知を受信した場合に、前記マルチキャスト受信仮想記憶領域を前記マルチキャスト記憶領域にマップする記憶制御部を更に備え、
   前記読み出し部は、前記記述子受信部により前記記述子が受け付けられた場合、前記記述子に基づいて特定された前記マルチキャスト記憶領域にマップされた前記マルチキャスト受信仮想記憶領域から、前記マルチキャストフレームを読み出す、
   請求項１に記載の通信装置。
7. 前記記憶制御部は、前記マルチキャストグループからの離脱通知を受信した場合に、前記マルチキャスト受信仮想記憶領域と前記マルチキャスト記憶領域とのマップを解除する、
   請求項６に記載の通信装置。
8. 複数の仮想マシンと、転送制御部と、を備える通信装置の通信方法であって、
   転送元の前記仮想マシンが、マルチキャストグループ毎に定められ、前記マルチキャストグループに属する仮想マシン宛てのマルチキャストフレームを記憶するマルチキャスト記憶領域にマップされたマルチキャスト転送仮想記憶領域に、前記マルチキャストフレームを書き込むステップと、
   前記転送元の仮想マシンが、前記マルチキャストフレームの記述子を、前記マルチキャストグループに属する仮想マシンに出力するステップと、
   転送先の前記仮想マシンが、前記記述子を受け付けるステップと、
   前記転送先の仮想マシンが、前記記述子が受け付けられた場合、前記記述子に基づいて特定された前記マルチキャスト記憶領域にマップされたマルチキャスト受信仮想記憶領域から、前記マルチキャストフレームを読み出すステップと、を含み、
   前記転送制御部は、前記複数の仮想マシンに対応する複数の入力処理部と、前記複数の仮想マシンに対応する出力処理部とを備え、
   転送元の前記仮想マシンに対応する入力処理部が、前記転送元の仮想マシンのフレーム送信タイミングを示す第１のスケジュール情報に基づいて、前記マルチキャストフレームの記述子を、前記マルチキャストグループに属する仮想マシンに対応する複数の出力処理部に入力するタイミングを制御するステップと、
   前記マルチキャストグループに属する仮想マシンに対応する複数の出力処理部が、前記転送元の前記仮想マシンに対応する入力処理部から前記記述子を受け付けると、前記転送制御部のフレーム送信タイミングを示す第２のスケジュール情報に基づいて、前記記述子を、前記マルチキャストグループに属する仮想マシンに出力するタイミングを制御するステップと、
   を含む通信方法。
9. 複数の仮想マシンと、転送制御部としてコンピュータを機能させるプログラムであって、
   転送元の前記仮想マシンを、
   マルチキャストグループ毎に定められ、前記マルチキャストグループに属する仮想マシン宛てのマルチキャストフレームを記憶するマルチキャスト記憶領域にマップされたマルチキャスト転送仮想記憶領域に、前記マルチキャストフレームを書き込む書き込み部と、
   前記マルチキャストフレームの記述子を、前記マルチキャストグループに属する仮想マシンに出力する記述子出力部として機能させ、
   転送先の前記仮想マシンを、
   前記記述子を受け付ける記述子受信部と、
   前記記述子受信部により前記記述子が受け付けられた場合、前記記述子に基づいて特定された前記マルチキャスト記憶領域から、前記マルチキャストフレームを読み出す読み出し部、として機能させ、
   前記転送制御部は、前記複数の仮想マシンに対応する複数の入力処理部と、前記複数の仮想マシンに対応する出力処理部として機能させ、
   転送元の前記仮想マシンに対応する入力処理部は、前記転送元の仮想マシンのフレーム送信タイミングを示す第１のスケジュール情報に基づいて、前記マルチキャストフレームの記述子を、前記マルチキャストグループに属する仮想マシンに対応する複数の出力処理部に入力するタイミングを制御し、
   前記マルチキャストグループに属する仮想マシンに対応する複数の出力処理部は、前記転送元の前記仮想マシンに対応する入力処理部から前記記述子を受け付けると、前記転送制御部のフレーム送信タイミングを示す第２のスケジュール情報に基づいて、前記記述子を、前記マルチキャストグループに属する仮想マシンに出力するタイミングを制御する、
   プログラム。

Images