JP7309579B2 - 通信装置、通信方法及びプログラム - Google Patents

Description

本発明の実施形態は通信装置、通信方法及びプログラムに関する。

工場内の各機器を接続する産業用ネットワークや、車載システムの制御コントローラを接続する車載ネットワークなどの分野では、リアルタイム性が求められる。近年、産業用ネットワークや車載ネットワークなどでは、イーサネット（登録商標）の利用が進んでおり、様々なリアルタイムイーサネット規格が提案されている。

米国特許９，４５４，４９７号明細書 特開２０１８－１３３７５８号公報

しかしながら、従来の技術では、リアルタイム通信で要求される転送処理の遅延を抑えることが難しかった。

実施形態の通信装置は、通信を実施する複数のネットワークノードと、前記複数のネットワークノードの送信タイミングを制御する転送制御ネットワークノードと、を備える。送信側のネットワークノードは、書き込み部と記述子送信部とを備える。前記転送制御ネットワークノードは、転送制御部を備える。前記転送制御部は、第１の送信制御部と、第２の送信制御部とを備える。受信側のネットワークノードは、記述子受信部と読み出し部とを備える。書き込み部は、フレームの記述子を転送するタイミングよりも前に、第一仮想記憶領域にフレームを書き込む。記述子送信部は、前記書き込み部が前記第一仮想記憶領域に前記フレームを書き込んだ後に、前記転送制御ネットワークノードへ前記記述子を受け渡す。転送制御部は、前記フレームの記述子を転送するタイミングを制御する。第１の送信制御部は、前記送信側のネットワークノードのフレーム送信タイミングを示す第１のスケジュール情報に従って、前記記述子を転送する。第２の送信制御部は、前記転送制御ネットワークノードのフレーム送信タイミング示す第２のスケジュール情報に従って、前記記述子を転送する。記述子受信部は、前記記述子を受け付ける。読み出し部は、前記記述子受信部により前記記述子が受け付けられた場合、前記記述子に基づいて特定された第二仮想記憶領域から前記フレームを読み出す。

複数の仮想マシンが動作する通信装置の例を示す概略図。 通常のハードウェアを用いたＱｂｖ対応のＴＳＮスイッチの例を示す図。 仮想マシンを用いたＱｂｖ対応のソフトウェアＴＳＮスイッチの例を示す図。 Ｑｂｖに関わる処理を１つの仮想マシンに集約する場合の例を示す図。 仮想マシン間のデータ受け渡しについて説明するための図。 ソフトウェアＴＳＮスイッチの動作例を説明するための図。 仮想マシン間を専用のネットワークで接続した場合の例を示す図。 第１実施形態の通信装置の機能構成の例を示す図。 第１実施形態の書き込み部の動作例を示すフローチャート。 第１実施形態の記述子送信部の動作例を示すフローチャート。 第１実施形態の転送制御部の動作例を示すフローチャート。 第１実施形態の記述子受信部の動作例を示すフローチャート。 第１実施形態の読み出し部の動作例を示すフローチャート。 第２実施形態の仮想マシン間のデータ受け渡しについて説明するための図。 第２実施形態の通信装置の機能構成の例を示す図。 第３実施形態の仮想マシン間のデータ受け渡しについて説明するための図。 第３実施形態の通信装置の機能構成の例（マップ切替前）を示す図。 第３実施形態の通信装置の機能構成の例（マップ切替後）を示す図。 第４実施形態の通信装置の機能構成の例を示す図。 第４実施形態の送信仮想記憶領域及び受信仮想記憶領域の例を示す図。 図１９Ａの記憶領域の構造の例を示す図。 第１乃至第４実施形態の通信装置のハードウェア構成の例を示す図。

以下に添付図面を参照して、通信装置、通信方法及びプログラムの実施形態を詳細に説明する。

産業用システムや車載システムにおいては、仮想計算機技術の適用が進んでいる。１台の物理計算機上に複数の仮想マシンを集約することでコスト低減などの効果が見込まれる。このような背景から仮想マシン間の通信処理を担うソフトウェアスイッチもリアルタイムイーサネットに対応することが求められる。

仮想マシン間のリアルタイム通信処理をソフトウェアで実現する場合、通信処理の処理遅延が問題となる。具体的には、仮想マシン間でデータ受け渡しを行う時のデータコピーとｈｙｐｅｒｃａｌｌ発行によるオーバヘッドが大きく影響する。データコピーやｈｙｐｅｒｃａｌｌの発行回数を減らす方法として、ソフトウェアスイッチを用いずに通信する仮想マシンの組み合わせごとに専用の記憶領域を用意（送信元の仮想マシンのメモリ領域と宛先の仮想マシンのメモリ領域とを直接マップ）し、各仮想マシンが独立してフレーム転送処理を実施する（送信元の仮想マシン及び宛先の仮想マシンの組み合わせごとに専用ネットワークを用意する）ことが考えられる。しかしながら、この方法ではリアルタイム通信で要求される各ネットワークノードが同期したフレーム転送を実現できなくなる。

＜ＴＳＮの説明＞
はじめに、高いリアルタイム性が求められる産業用ネットワーク及び車載ネットワークなどの分野で利用されている規格の例について説明する。

例えば、イーサネット（登録商標）上でリアルタイム性を実現する規格として、ＴＳＮ（Ｔｉｍｅ－Ｓｅｎｓｉｔｉｖｅ Ｎｅｔｗｏｒｋｉｎｇ）の規格化が、ＩＥＥＥ ８０２．１ ＴＳＮ Ｔａｓｋで進んでいる。ＴＳＮは複数の規格から構成される。ＴＳＮは、プロオーディオなどで用いられている低遅延性を実現するＡＶＢ（Ａｕｄｉｏ／Ｖｉｄｅｏ Ｂｒｉｄｇｉｎｇ）を拡張した規格である。ＴＳＮは、産業用ネットワーク及び車載ネットワークなどにも適用できるようにするため、ＡＶＢよりも高いリアルタイム性に加えて、高信頼性の実現を目指す規格である。

ＴＳＮ規格の１つにＩＥＥＥ ８０２．１Ｑｂｖがある。ＩＥＥＥ ８０２．１Ｑｂｖは、優先度が異なる複数の送信バッファ（ＩＥＥＥ ８０２．１Ｑｂｖでは、送信キュー）を事前に設定したスケジュール情報（ゲートコントロールリスト）に従って制御することで、優先度（トラフィッククラス）ごとにデータ（フレーム）の送信タイミングを厳密に制御することが可能になる。各送信バッファにはデータの送信を許可するゲートを設ける。ゲートが開いている場合（オープン状態）は、データの送信が許可され、閉じている場合（クローズ状態）はデータの送信は禁止される。

＜仮想マシンとソフトウェアスイッチの説明＞
次に、産業用システム及び車載システムなどに仮想化技術などのソフトウェア技術を適用する場合の例について説明する。例えば、仮想マシン間を接続するスイッチ（仮想スイッチ）をソフトウェアで実現することが考えられる。

図１は、複数の仮想マシン１ａ～１ｃが動作する通信装置１００の例を示す概略図である。図１の例では、ホストプロセッサ１０上で動作する仮想マシン１ａによりスイッチ機能を実現する場合を示す。通信装置１００は、ホストプロセッサ１０、ＮＩＣ（Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ Ｃａｒｄ）２０ａ及び２０ｂを備える。以下、ＮＩＣ２０ａ及び２０ｂを区別しない場合は、単にＮＩＣ２０という。

ホストプロセッサ１０は、通信装置１００を制御する装置である。ＮＩＣ２０は、通信装置１００の物理インタフェースである。仮想マシンモニタ２は、仮想マシン１ａ～１ｃを制御する。仮想マシンモニタ２はホストプロセッサ１０によって実現される。仮想マシン１ａ～１ｃは、仮想マシンモニタ２上で動作する。

仮想マシン１ａは、ソフトウェアスイッチ３を備える。ソフトウェアスイッチ３は、ネットワークドライバ４ａ～４ｂ、フォワーディング処理部５、ＦＤＢ（ｆｏｒｗａｒｄｉｎｇ／ｆｉｌｔｅｒｉｎｇ ｄａｔａｂａｓｅ）６及びバックエンド仮想ネットワークドライバ７ｂ～７ｃを備える。

ネットワークドライバ４ａ～４ｂは、ＮＩＣ２０とフォワーディング処理部５との間の通信を制御する。ネットワークドライバ４ａ～４ｂは、ＮＩＣ２０が受信したフレーム（データ）を読み出し、フォワーディング処理部５へ入力する。また、ネットワークドライバ４ａ～４ｂは、フォワーディング処理部５から受け取ったフレームをＮＩＣ２０へ書き込む。

フォワーディング処理部５は、ＦＤＢ６を参照して、フレームの転送先を制御する。

バックエンド仮想ネットワークドライバ７ｂ～７ｃは、ソフトウェアスイッチ３が動作する仮想マシン１ａと、その他の仮想マシン１ｂ～１ｃ（ゲストＯＳ）との間の通信を制御する。

仮想マシン１ｂは、フロントエンド仮想ネットワークドライバ８ｂ及びアプリケーション／ネットワークスタック（アプリ／スタック）９ｂを備える。フロントエンド仮想ネットワークドライバ８ｂは、アプリ／スタック９ｂとソフトウェアスイッチ３の間の通信を制御する。

仮想マシン１ｃは、フロントエンド仮想ネットワークドライバ８ｃ及びアプリケーション／ネットワークスタック（アプリ／スタック）９ｃを備える。フロントエンド仮想ネットワークドライバ８ｃは、アプリ／スタック９ｃとソフトウェアスイッチ３の間の通信を制御する。

＜ソフトウェアスイッチでＩＥＥＥ ８０２．１Ｑｂｖを実現する説明＞
ＩＥＥＥ ８０２．１Ｑｂｖのような各フレームの送信タイミングを厳密に制御する通信処理をソフトウェアスイッチで実現する場合について説明する。

図２は通常のハードウェアを用いたＱｂｖ対応のＴＳＮスイッチ２００の例を示す。図２では、ＴＳＮスイッチ２００は３つのネットワークインタフェース２１ａ～２１ｃを持つ。各ネットワークインタフェース２１ａ～２１ｃは、ノード３１ａ～３１ｃのネットワークインタフェース３２ａ～３２ｃと接続している。各ネットワークインタフェース３２ａ～３２ｃは、送信処理（Ｔｘ）と受信処理（Ｒｘ）とを実施する。送信処理（Ｔｘ）は、ＩＥＥＥ ８０２．１Ｑｂｖに対応しており、事前に設定されたスケジュール情報に従ってフレームの送信タイミングを決定する（Ｑｂｖ）。

図３は仮想マシン１ｄを用いたＱｂｖ対応のソフトウェアＴＳＮスイッチ２００－２の例を示す図である。図３の例は、図２のノード３１ａ～３１ｃを仮想マシン１ｅ～１ｇとして１台の物理マシンに集約し、それらの仮想マシン１ｅ～１ｇを仮想マシン１ｄで実現したＴＳＮスイッチ（ソフトウェアＴＳＮスイッチ２００－２）で接続した場合を示す。

図３のように、単純にＴＳＮスイッチを仮想化するとゲストＯＳ（仮想マシン１ｅ～１ｇ）のフロントエンド仮想ネットワークドライバ８ｅ～８ｇと、ソフトウェアＴＳＮスイッチ２００－２のバックエンド仮想ネットワークドライバ７ｅ～７ｇがそれぞれＱｂｖ処理を実施する。

この場合、以下の２つの問題が発生する。
（１）仮想マシン間の時刻同期
（２）ゲストＯＳの処理オーバヘッド

まず、（１）に関して説明する。ＴＳＮ（Ｑｂｖ）では各ネットワークノードが時刻同期し、同期された時刻とスケジュール情報とを参照して、フレームの送信タイミングを制御する。このため、図３の構成においても、各仮想マシン１ｄ～１ｇが持つシステムクロックやＲＴＣ（Ｒｅａｌ Ｔｉｍｅ Ｃｌｏｃｋ）などの時刻を同期する必要がある。同期方法としては、通常のネットワーク処理と同じようにＰＴＰ（Ｐｒｅｃｉｓｉｏｎ Ｔｉｍｅ Ｐｒｏｔｏｃｏｌ）を用いる方法や、仮想マシンモニタやドライバが時刻同期機能を提供する方法が考えられるが、どの場合も処理オーバヘッドとなる。

次に、（２）に関して説明する。ＴＳＮのようなリアルタイム通信をソフトウェアで実現する場合、ＲＴＯＳ（Ｒｅａｌ Ｔｉｍｅ ＯＳ）を用いるなどして、処理時間や処理時間の揺らぎ（ジッタ）を小さくすることが望ましい。しかしながら、仮想マシン１ｅ～１ｇ（各ネットワークノード）で動作するＯＳは、アプリケーションによっては汎用ＯＳが用いられる。汎用ＯＳのタスクスケジューリングでは、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の利用効率や省電力化などのために複雑な制御が発生する。これは実行時間が見積困難となる要因となり、リアルタイム処理（リアルタイム通信）で要求される決定論的な（Ｄｅｔｅｒｍｉｎｉｓｔｉｃ）動作を実現できなくなる。

上記の問題を解決する方法として、Ｑｂｖに係わる処理を１つの仮想マシン１ｄに集約することが考えらえる。

図４はＱｂｖに関わる処理を１つの仮想マシン１ｈに集約する場合の例を示す図である。図４では、図３のフロントエンド仮想ネットワークドライバ８ｅ～８ｇの処理を、ＴＳＮに係わるバックエンド処理部（Ｔｘ＿ｂｅ、Ｒｘ＿ｂｅ）と、それ以外のフロントエンド処理部（Ｔｘ＿ｆｅ、Ｒｘ＿ｆｅ）とに分離している。ＴＳＮに係わる部分はソフトウェアＴＳＮスイッチ２００－３のバックエンド仮想ネットワークドライバ７ｉ～７ｋで処理する。

Ｔｘ＿ｂｅは、各仮想マシン１ｉ～１ｋのＱｂｖ処理を含む送信処理を実施する。Ｑｂｖ処理の他には、ＩＥＥＥ ８０２．１ＱａｖやＳｔｒｉｃｔ Ｐｒｉｏｒｉｔｙ（キューの優先度制御）、ＩＥＥＥ８０２．１ＣＢ（冗長化処理）などが考えられるが、これらに限定されるものではない。

Ｒｘ＿ｂｅは、各仮想マシン１ｉ～１ｋの受信処理を実施する。Ｒｘ＿ｂｅでは、ＩＥＥＥ ８０２．１Ｑｃｉ（フィルタリング処理）、ＩＥＥＥ８０２．１ＣＢ（冗長化処理）などが考えられるが、これらに限定されるものではない。

Ｔｘ＿ｆｅ及びＲｘ＿ｆｅは、各仮想マシン１ｉ～１ｋとソフトウェアＴＳＮスイッチ２００－３の間のフレーム受け渡し処理を実施する。

以上のように、図４の構成により、ＴＳＮに係わる処理を１つの仮想マシン１ｈ（ソフトウェアＴＳＮスイッチ２００－３）に集約する。これにより、ＴＳＮ処理で参照する時刻は１つに集約でき、図３のような複数仮想マシン１ｉ～１ｋ間での時刻同期処理をする必要がない。また、各仮想マシン１ｉ～１ｋで汎用ＯＳを利用したとしても、ＴＳＮ処理に係わる部分は汎用ＯＳのタスクスケジューリングなどの影響を受けなくなる。

＜仮想マシン間のデータ受け渡しに関する説明＞
図５は仮想マシン１ｌ及び１ｍ間のデータ受け渡しについて説明するための図である。

仮想マシン１ｌは、アプリケーション４１ｌ及びカーネル４２ｌを備える。アプリケーション４１ｌでは、仮想メモリ（Ｖｉｒｔｕａｌ ｍｅｍｏｒｙ）４３ｌによってデータの記憶制御が行われる。カーネル４２ｌでは、疑似物理メモリ（Ｐｓｅｕｄｏ－ｐｈｙｓｉｃａｌ ｍｅｍｏｒｙ）４４ｌによってデータの記憶制御が行われる。同様に、アプリケーション４１ｍでは、仮想メモリ４３ｍによってデータの記憶制御が行われる。カーネル４２ｍでは、疑似物理メモリ４４ｍによってデータの記憶制御が行われる。

以下、仮想マシン１ｌ及び１ｍを区別しない場合は、単に仮想マシン１という。同様に、仮想メモリ４３ｌ及び４３ｍを区別しない場合は、単に仮想メモリ４３という。同様に、疑似物理メモリ４４ｌ及び４４ｍを区別しない場合は、単に疑似物理メモリ４４という。

セキュリティなどの観点から各仮想マシン１は自身以外の仮想マシン１が管理するリソースには直接アクセスできないように、ゲストＯＳ（仮想マシン１）へ提供される機能は制限されている。例えば、物理メモリ４５へのアクセスやＮＩＣやストレージデバイスなどのハードウェア制御、特権命令の発行といった処理は、仮想マシンモニタ２が担う。仮想マシン１はｈｙｐｅｒｃａｌｌやＶＭＥｘｉｔといった命令を発行することで、仮想マシンモニタ２が、ｈｙｐｅｒｃａｌｌやＶＭＥｘｉｔに応じた処理を実行する（以降は、ｈｙｐｅｒｃａｌｌを用いて説明する）。

仮想マシン１間のデータ受け渡しは、上記のｈｙｐｅｒｃａｌｌを発行することで実現する。図５の例では、複数の仮想マシン１ｌ及び１ｍで同一物理メモリ領域４６を共有することによるデータ受け渡しの例を示す。各仮想マシン１は、仮想メモリ４３と疑似物理メモリ４４へ直接アクセスでき、仮想メモリ４３と疑似物理メモリ４４のマップ情報（対応関係）を管理する。仮想マシンモニタ２は、物理メモリ（Ｍａｃｈｉｎｅ ｍｅｍｏｒｙ）４５と疑似物理メモリ４４のマップ情報を管理する。

メモリマップ情報は、ページ単位（４ＫＢや６４ＫＢといったサイズ）で管理される。ＭＭＵ（Ｍｅｍｏｒｙ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ）によって、仮想メモリアドレスや疑似物理アドレスと、物理アドレスとの変換を行い、仮想メモリアドレスや疑似物理アドレスから、物理メモリへアクセスできる。通常は、物理メモリ４５の１つの領域（ページ）は、仮想メモリ４３及び疑似物理メモリ４４と１対１でマッピングされる。

仮想マシン１間でデータ受け渡しをする方法の１つとして、物理メモリ領域４６のように、複数の仮想マシン１から同一の物理メモリ４５へアクセス可能にする方法がある。仮想マシン１ｌの疑似物理メモリ領域４７ｌ（仮想メモリ領域４８ｌ）と、仮想マシン１ｍの疑似物理メモリ領域４７ｍ（仮想メモリ領域４８ｍ）とを同一物理メモリ領域４６へ対応付ける動作の一例を示す（動作はこれに限定されるものではない）。

仮想マシン１ｌは、メモリマップを指示するｈｙｐｅｒｃａｌｌ（ｓｅｔｕｐ）を発行して、疑似物理メモリ領域４７ｌを仮想マシン１ｍからマップ可能にするよう仮想マシンモニタ２へ通知する。通知する情報としては、疑似物理メモリ領域４７ｌのアドレスや、マップを許可する仮想マシン１の情報（図５の場合、仮想マシン１ｍ）、アクセス制限（Ｒｅａｄ ＯｎｌｙやＲｅａｄ／Ｗｒｉｔｅなど）などである。

仮想マシンモニタ２は、ｈｙｐｅｒｃａｌｌを受け、疑似物理メモリ領域４７ｌにマップされた物理メモリ領域４６を仮想マシン１ｍからもマップ可能にし、該当するメモリマップ情報の識別子を仮想マシン１ｌへ返す。仮想マシン１ｌは、仮想マシンモニタ２が提供する制御用インタフェース等を用いて受け取った識別子を仮想マシン１ｍに通知する。

仮想マシン１ｍは、ｈｙｐｅｒｃａｌｌ（ｍａｐ）を発行して、疑似物理メモリ領域４７ｌと疑似物理メモリ領域４７ｍをマップするように仮想マシンモニタ２へ指示する。通知される情報としては、疑似メモリ領域４７ｍのアドレスや、仮想マシン１ｌから通知された識別子、マップ先の仮想マシン情報などである。仮想マシンモニタ２は、通知された識別子から物理メモリアドレス領域４６を特定し、疑似物理メモリ領域４７ｍをマップする。

仮想マシン１ｌから仮想マシン１ｍへデータを受け渡すには、仮想マシン１ｌがデータを書き込んだページ（仮想メモリ領域４８ｌまたは疑似物理メモリ領域４７ｌ）を仮想マシン１ｍのページとマップすることで、仮想マシン１ｍからデータを参照可能とする。データの受け渡しが完了した（仮想マシン１ｍがデータを読み出した）後は、疑似物理メモリ領域４７ｍと物理メモリ４６のマップを解除するように仮想マシン１ｍがｈｙｐｅｒｃａｌｌ（ｕｎｍａｐ）を発行する。

以上が、同一物理メモリ領域４６のマップによるデータ受け渡し処理である。

同一物理メモリ領域４６へのマップ（ｍａｐ）以外にも、コピー（ｃｏｐｙ）や転送（Ｔｒａｎｓｆｅｒ）などの方法で、データを受け渡す方法もある。コピーは、仮想マシンモニタ２が指定された２つの仮想メモリ領域（疑似物理メモリ領域）が参照する物理メモリ領域間でデータをコピーする。転送は、仮想マシンモニタ２が指定された２つの仮想メモリ領域（疑似物理メモリ領域）が参照する２つの物理メモリ領域のマッピングを入れ替える。どちらも物理メモリ４５を制御するため、仮想マシン１は仮想マシンモニタ２にｈｙｐｅｒｃａｌｌを発行する必要がある。

＜ソフトウェアＴＳＮスイッチの動作説明＞
上記の同一物理メモリ領域４６のマップによるデータ受け渡しを利用した場合のソフトウェアＴＳＮスイッチ２００－３の動作を説明する。以下の説明では、ソフトウェアＴＳＮスイッチ２００－３をフレーム転送部２００－３という。

図６はソフトウェアＴＳＮスイッチ２００－３の動作例を説明するための図である。フレーム転送部２００－３は、仮想マシン１ｈで動作するが、仮想マシン１ｈではなく仮想マシンモニタ２で実現しても良い。図６の例では、仮想マシン１ｉから仮想マシン１ｊへフレームを転送する。

仮想マシン１ｉは、フレームの送信処理を実施する送信部５１（フロントエンド仮想ネットワークドライバ８ｉ、Ｔｘ＿ｆｅ）と第一仮想記憶領域５２とを備える。

送信部５１は、フレームを第一仮想記憶領域５２に書き込み、フレーム転送処理部２００－３へ通知する。第一仮想記憶領域５２は、仮想マシン１ｉが管理する疑似物理メモリ、または仮想メモリの一部である。第一仮想記憶領域５２は、フレーム転送部２００－３への送信バッファとして利用される。

仮想マシン１ｊは、フレーム受信処理を実施する受信部５５（フロントエンド仮想ネットワークドライバ８ｊ、Ｒｘ＿ｆｅ）と、第二仮想記憶領域５６とを備える。受信部５５は、フレーム転送部２００－３からのフレーム転送通知を受けて、第二仮想記憶領域５６からフレームを読み出す。第二仮想記憶領域５６は、仮想マシン１ｊが管理する疑似物理メモリ、または仮想メモリの一部である。第二仮想記憶領域５６は、フレーム転送部２００－３からの受信バッファとして利用される。

仮想マシン１ｈは、フレーム転送部２００－３、第三仮想記憶領域５４及び第四仮想記憶領域５８を備える。第三仮想記憶領域５４及び第四仮想記憶領域５８は、仮想マシン１ｈが管理する疑似物理メモリ、または仮想メモリの一部である。第三仮想記憶領域５４は、仮想マシン１ｉからの受信バッファとして利用される。第四仮想記憶領域５８は、仮想マシン１ｊへの送信バッファとして利用される。フレーム転送部２００－３は、仮想マシン１間のフレーム転送処理を実施する。

第一記憶領域５３及び第二記憶領域５７は、仮想マシンモニタ２が管理する物理メモリ４５の一部である。

以下、仮想マシン１ｉから仮想マシン１ｊへフレームを転送する時の動作の詳細を説明する。

はじめに送信部５１の動作について説明する。まず、送信部５１は、アプリケーションやネットワークスタックから受け取ったフレームを第一仮想記憶領域５２へ書き込む。次に、送信部５１は第一仮想記憶領域５２が参照する第一記憶領域５３を仮想マシン１hからもマップ可能にするように、ｈｙｐｅｒｃａｌｌ（ｓｅｔｕｐ）を発行する。次に、送信部５１はフレーム転送部２００－３へフレーム転送通知を発行する。

フレーム転送通知では、転送フレームの情報としてｈｙｐｅｒｃａｌｌによって取得された第一記憶領域５３のマップ情報などを通知する。最後に、送信部５１は、フレーム転送部２００－３から転送完了通知を受け取ると、送信バッファの開放等を実施してフレームの転送処理を終了する。

次に、受信部５５の動作について説明する。受信部５５は、事前にｈｙｐｅｒｃａｌｌ（ｓｅｔｕｐ）を発行して空の状態の受信バッファ（第二仮想記憶領域５６）がマップされた第二記憶領域５７を仮想マシン１hからもマップ可能にしておく。受信部５５は、フレーム転送部２００－３からフレーム転送通知を受け取ると、フレーム転送通知によって受け取った情報から、フレームが書き込まれた受信バッファを特定する。受信部５５は、特定された受信バッファからフレームをアプリケーションやネットワークスタックへ受け渡す。受信部５５は、最後に受信バッファを開放し、空き領域となった受信バッファを仮想マシン１hからマップ可能にしておく。

最後に、フレーム転送部２００－３の動作について説明する。フレーム転送部２００－３は、送信部５１からフレーム転送通知を受け取ると転送処理を実施する。まず、フレーム転送部２００－３は、ｈｙｐｅｒｃａｌｌ（ｍａｐ）を発行してマップ情報で通知された第一記憶領域５３を受信バッファ（図６の例では第三仮想記憶領域５４）とマップする。

フレーム転送部２００－３は、第三仮想記憶領域５４（第一記憶領域５３）からフレームを読み出し、フレームのヘッダ情報とＦＤＢ６を参照して宛先を決定する（図６の例では仮想マシン１ｊが宛先になる）。フレーム転送部２００－３は、宛先仮想マシン用の送信バッファ（図６の例では第四仮想記憶領域５８。事前にｈｙｐｅｒｃａｌｌ（ｍａｐ）を発行して第二記憶領域５７とマップしてあるものとする。）にフレームをコピーし、仮想マシン１ｊの受信部５５へフレーム転送通知を発行する。フレーム転送部２００－３は、コピーが完了したらｈｙｐｅｒｃａｌｌ（ｕｎｍａｐ）を発行して第三仮想記憶領域５４と第一記憶領域５３のマップを解除し、仮想マシン１ｉの送信部５１へ転送完了通知を発行する。また、フレーム転送部２００－３は、仮想マシン１ｊへの送信が完了すると、ｈｙｐｅｒｃａｌｌ（ｕｎｍａｐ）を発行して第四仮想記憶領域５８と第二記憶領域５７のマップを解除する。

以上が、仮想マシン１ｉから仮想マシン１ｊへのフレーム転送処理である。上記の例では、仮想マシン１ｉと仮想マシン１ｊがｈｙｐｅｒｃａｌｌ（ｓｅｔｕｐ）を、仮想マシン１ｈがｈｙｐｅｒｃａｌｌ（ｍａｐ／ｕｎｍａｐ）を発行したが、逆でも良い。

また、上記の例ではフレームの転送の度にｍａｐ／ｕｎｍａｐを実施したが、起動時にｍａｐした領域を使いまわす構成でも良い。

また、上記の例ではデータの受け渡しにｈｙｐｅｒｃａｌｌ（ｍａｐ）を用いたが、コピー（ｈｙｐｅｒｃａｌｌ（ｃｏｐｙ））や転送（ｈｙｐｅｒｃａｌｌ（Ｔｒａｎｓｆｅｒ））を用いても良い。

図６の例では、下記のようにデータコピー１回、ｈｙｐｅｒｃａｌｌ５回発生している。

データコピー：１回
第三仮想記憶領域５４（第一記憶領域５３）から第四仮想記憶領域５８（第二記憶領域５７）へのデータコピー
ｈｙｐｅｒｃａｌｌ：６回
第一仮想記憶領域５２（第一記憶領域５３）のｓｅｔｕｐ（アクセス権限等の変更）
第一記憶領域５３と第三仮想記憶領域５４のｍａｐ
第一記憶領域５３と第三仮想記憶領域５４のｕｎｍａｐ
第二仮想記憶領域５６（第二記憶領域５７）のｓｅｔｕｐ（アクセス権限等の変更）
第二記憶領域５７と第四仮想記憶領域５８のｍａｐ
第二記憶領域５７と第四仮想記憶領域５８のｕｎｍａｐ

一般的にメモリ間のデータコピーや、ｈｙｐｅｒｃａｌｌ（仮想マシン１と仮想マシンモニタ２の切替）は、処理時間が大きい。また、処理時間の揺らぎ（ジッタ）も大きい。データコピーはメモリアクセスの競合によって処理時間の見積もりが困難となる。ｈｙｐｅｒｃａｌｌは特権命令の発行や仮想マシンモニタのスケジューラの影響などによって処理時間の見積が困難となる。

上記のような問題から、可能な限りデータコピーとｈｙｐｅｒｃａｌｌの回数を減らすことが望ましい。データコピーとｈｙｐｅｒｃａｌｌの回数を減らす１つの手段として、図７に示すようにスイッチを用いず、送信側の仮想マシン１ｎ及び１ｏと、受信側の仮想マシン１ｐ及び１ｑのペア毎に専用のネットワークを利用することが考えられる。

図７の場合、送信側の仮想マシン１の送信バッファと、受信側の仮想マシン１の受信バッファとの対応が一意に決まる（マップ先が一意に決まる）ため、転送のためのコピーやｈｙｐｅｒｃａｌｌの回数が減らせる。具体的には、データコピーは発生せず、ｈｙｐｅｒｃａｌｌは３回（送信バッファと受信バッファのｓｅｔｕｐ／ｍａｐ／ｕｎｍａｐ）となる。

しかしながら、図７は、ＴＳＮのようなリアルタイム通信処理では問題になる。図７では、各専用ネットワークの処理が独立している。前述の通り、ＴＳＮでは各ネットワークノードは時刻同期して動作する必要がある。例えば、仮想マシン１ｐへ仮想マシン１ｎと仮想マシン１ｏからそれぞれフレームとする。正しく、Ｑｂｖ処理が実行されれば、事前のスケジューリングで指定された順番で仮想マシン１ｐへフレームが到達する。しかし、図７のように各ネットワークが独立して動作すると、フレーム到達順が保証することができなくなってしまう。

（第１実施形態）
このような背景から、第１実施形態では、フレーム転送に係わるデータの転送と制御情報（記述子）の転送とを分離する。具体的には、データの転送は、図７に示したように送信側の仮想マシン１の送信バッファと、受信側の仮想マシン１の受信バッファをマップし、制御情報の転送は、図６のようにフレーム転送部２００－３（第１実施形態では転送制御部に相当）を介してやり取りをする。これにより、ＴＳＮなどのリアルタイム通信で要求されるフレームの転送タイミングを正しく制御しつつ、データコピー及びｈｙｐｅｒｃａｌｌの発行回数を削減する。

＜機能構成の例＞
図８は第１実施形態の通信装置３００の機能構成の例を示す図である。第１実施形態の通信装置３００は、仮想マシン１ｒ、仮想マシン１ｓ、第一記憶領域５３及び転送制御部６０を備える。図８の例では、２つの仮想マシン１ｒ及び１ｓが転送制御部６０（スイッチ）に接続されている。

仮想マシン１ｒは、書き込み部６１、第一仮想記憶領域５２及び記述子送信部６２を備える。

書き込み部６１は、フレームを第一仮想記憶領域５２に書き込み、記述子送信部６２へ通知する。

第一仮想記憶領域５２は、仮想マシン１ｒが管理する疑似物理メモリ、または仮想メモリの一部である。第一仮想記憶領域５２は、転送制御部６０から送信される記述子に対応するフレームを記憶する送信バッファとして利用される。

記述子送信部６２は、転送制御部６０へフレームの記述子を送信する。

仮想マシン１ｓは、読み出し部６３、第二仮想記憶領域５６及び記述子受信部６４を備える。

記述子受信部６４は、転送制御部６０から記述子を受信する。

読み出し部６３は、記述子受信部６４からの通知を受けて、第二仮想記憶領域５６からフレームを読み出す。具体的には、読み出し部６３は、記述子受信部６４により記述子が受け付けられた場合、記述子に基づいて特定された第二仮想記憶領域５６からフレームを読み出す。より具体的には、読み出し部６３は、記述子に基づいて第二仮想記憶領域５６を第一記憶領域５３とマップし、第二仮想記憶領域５６からフレームを読み出す。

第二仮想記憶領域５６は、仮想マシン１ｓが管理する疑似物理メモリ、または仮想メモリの一部である。第二仮想記憶領域５６は、転送制御部６０から送信される記述子に対応するフレームを記憶する受信バッファとして利用される。

転送制御部６０は、スケジュール情報に基づいて、フレームの記述子を転送するタイミングを制御する。スケジュール情報は、例えばＩＥＥＥ ８０２．１Ｑｂｖに基づいて定義される。転送制御部６０は、記述子送信部６２から受けとった記述子を参照し、転送先を決定し、宛先の仮想マシン１の記述子受信部６４へ受け渡す。図８の例では、転送制御部６０は、仮想マシン１ｒから仮想マシン１ｓへ記述子を転送する。

転送制御部６０は仮想マシン１上で動作しても良いし、仮想マシンモニタ２上で動作しても良い。また、転送制御部６０は、仮想マシン１や仮想マシンモニタ２が動作するＣＰＵとは別のハードウェア（コプロセッサや専用ハードウェア）で動作しても良い。

第一記憶領域５３は、仮想マシンモニタ２が管理する物理メモリ４５の一部（物理メモリ領域４６）である。

次に、第１実施形態の通信方法の例について説明する。図９乃至図１３の例では、図８の仮想マシン１ｒから仮想マシン１ｓへフレームを転送する時の動作の詳細を説明する。はじめに、書き込み部６１の動作について説明する。

図９は第１実施形態の書き込み部６１の動作例を示すフローチャートである。

はじめに、書き込み部６１が、アプリケーションやネットワークスタックから受け取ったフレームを第一仮想記憶領域５２へ書き込む（ステップＳ１）。

次に、書き込み部６１は、第一仮想記憶領域５２が参照する第一記憶領域５３を仮想マシン１ｓからもマップ可能なようにｈｙｐｅｒｃａｌｌ（ｓｅｔｕｐ）を発行する（ステップＳ２）。

次に、書き込み部６１は、記述子送信部６２へフレーム書き込み通知を発行する（ステップＳ３）。フレーム書き込み通知では、転送されるフレームの情報としてｈｙｐｅｒｃａｌｌによって取得された第一記憶領域５３のマップ情報などを通知する。

最後に、書き込み部６１は、記述子送信部６２から転送完了通知を受け取ると、送信バッファ（第一仮想記憶領域５２）の開放等を実施してフレーム転送処理を終了する。ただし、送信バッファの開放等は記述子送信部６２が実施しても良い。

次に、記述子送信部６２の動作について説明する。

図１０は第１実施形態の記述子送信部６２の動作例を示すフローチャートである。はじめに、記述子送信部６２は、書き込み部６１からフレーム書き込み通知を受け取ると、記述子を転送制御部６０へ入力する（ステップＳ１１）。記述子には、書き込み部６１から受け取ったマップ情報や転送先の仮想マシン１ｓの情報などを含む。第１実施形態では、マップ情報として、フレームが記憶された第一仮想記憶領域５２とマップされた第一記憶領域５３を特定する情報を含む。

記述子の受け渡し方法は、例えば予め用意された制御用インタフェースを用いて実現してもよい。制御用インタフェースは、予め仮想マシン１ｒ（記述子送信部６２）と転送制御部６０間で同一の物理メモリ領域４５をマップしておき、Ｒｉｎｇ Ｂｕｆｆｅｒ等を用いて実現することが考えられる。一例としては、Ｘｅｎ（登録商標）のＤｅｖｉｃｅ Ｉ／Ｏ Ｒｉｎｇがある。また例えば、記述子の受け渡し方法は、仮想マシンモニタ２によって提供された制御用インタフェースの機能を利用しても良い。これらの記述子の受け渡し方法は一例であり、これらに限定されるものではない。

最後に、記述子送信部６２は、転送制御部６０から転送完了通知を受け付けると（ステップＳ１２）、書き込み部６１へ転送が完了したことを通知する（ステップＳ１３）。

次に、転送制御部の動作について説明する。

図１１は第１実施形態の転送制御部６０の動作例を示すフローチャートである。はじめに、転送制御部６０は、記述子送信部６２から記述子を受け付けると（ステップＳ２１）、転送先の仮想マシン１（図８の例では、仮想マシン１ｓ）を決定する（ステップＳ２２）。

次に、転送制御部６０は、転送先の仮想マシン１ｓの記述子受信部６４へ記述子を転送する（ステップＳ２３）。転送制御部６０は、ＴＳＮのようなリアルタイム通信処理をサポートする場合、記述子の転送タイミング（ステップＳ２３の実行タイミング）を制御する。例えば、ＩＥＥＥ ８０２．１Ｑｂｖの場合、転送制御部６０はゲートコントロールリストと現在時刻とを参照して、記述子の転送タイミングを決定する。

次に、記述子受信部６４の動作について説明する。

図１２は、第１実施形態の記述子受信部６４の動作例を示すフローチャートである。はじめに、記述子受信部６４は、転送制御部６０から記述子を受け付けると（ステップＳ３１）、当該記述子からフレームが格納された記憶領域のマップ情報を取得し（ステップＳ３２）、当該マップ情報を読み出し部６３へ通知する（ステップＳ３３）。なお、転送制御部６０から記述子受信部６４への記述子の受け渡し方法は、記述子送信部６２の場合と同様である。

次に、読み出し部６３の動作について説明する。

図１３は第１実施形態の読み出し部６３の動作例を示すフローチャートである。はじめに、読み出し部６３は、記述子受信部６４からマップ情報の通知を受け付けると（ステップＳ４１）、ｈｙｐｅｒｃａｌｌ（ｍａｐ）を発行して、第二仮想記憶領域５６を転送対象のフレームが格納された第一記憶領域５３とマップする（ステップＳ４２）。

次に、読み出し部６３は、ステップＳ４２の処理によってマップされた第二仮想記憶領域５６から転送対象のフレームを読み出す（ステップＳ４３）。次に、読み出し部６３は、ステップＳ４３の処理によって読み出されたフレームを、アプリケーションやネットワークスタックへ入力する（ステップＳ４４）。最後に、読み出し部６３は、ｈｙｐｅｒｃａｌｌ（ｕｎｍａｐ）を発行し、第一記憶領域５３と第二仮想記憶領域５６のマップを解除する（ステップＳ４５）。

以上、説明したように、第１実施形態の通信装置３００では、書き込み部６１が、第一仮想記憶領域５２にフレームを書き込む。転送制御部６０が、スケジュール情報に基づいて、フレームの記述子を転送するタイミングを制御する。記述子受信部６４が、記述子を受け付ける。そして、読み出し部６３が、記述子受信部６４により記述子が受け付けられた場合、記述子に基づいて特定された第二仮想記憶領域５６からフレームを読み出す。

これにより第１実施形態の通信装置３００によれば、リアルタイム通信で要求される転送処理の遅延を抑えることができる。

具体的には、第１実施形態の通信装置３００によれば、フレーム転送に係わるデータ（転送対象のフレーム）の転送と、制御情報（記述子）の転送とを分離することで、ＴＳＮなどのリアルタイム通信で要求されるフレームの転送タイミングを正しく制御しつつ、データコピー及びｈｙｐｅｒｃａｌｌの発行回数を削減できる。例えば図８の例では、データコピー０回、ｈｙｐｅｒｃａｌｌは３回に削減されている。

データコピー：０回
ｈｙｐｅｒｃａｌｌ：３回
第一仮想記憶領域５２（第一記憶領域５３）のｓｅｔｕｐ（アクセス権限等の変更）
第一記憶領域５３と第二仮想記憶領域５６のｍａｐ
第一記憶領域５３と第二仮想記憶領域５６のｕｎｍａｐ

なお、図８の例では、フレームを送信するたびに上記のｈｙｐｅｒｃａｌｌを発行していたが、通信装置３００の初期化時などに、予め第一仮想記憶領域５２と第二仮想記憶領域５６とを第一記憶領域５３にマップしておき、バッファとして使いまわしてもよい。この場合、記述子は、フレームが記憶された第一記憶領域５３を特定する情報を含む。例えば、Ｒｉｎｇ Ｂｕｆｆｅｒを用いて、空き領域の先頭アドレス（Ｈｅａｄ）とフレームが書き込まれた先頭アドレス（Ｔａｉｌ）とを管理すれば、書き込み部６１と読み出し部６３とから第一記憶領域５３へ同時に読み書きすることが可能になる。この場合、初期化時などにｈｙｐｅｒｃａｌｌが発行されていれば良く、フレーム転送処理時には、ｈｙｐｅｒｃａｌｌの発行が不要になる。

また、図８の例では、転送制御部６０（ソフトウェアＴＳＮスイッチ）に接続される仮想マシン１が２つの場合で説明したが、仮想マシン１の数は任意で良い。また図８の例では、仮想マシン１ｒでは送信処理部（書き込み部６１及び記述子送信部６２）、仮想マシン１ｓでは受信処理部（読み出し部６３及び記述子受信部６４）を備える場合で説明したが、各仮想マシン１は送信処理部及び受信処理部の両方を備えていてもよい。

（第２実施形態）
次に第２実施形態について説明する。第２実施形態の説明では、第１実施形態と同様の説明については省略し、第１実施形態と異なる箇所について説明する。

第１実施形態では、同一の物理メモリ領域４５を複数の仮想マシン１間で共有する方法を用いて、仮想マシン１間のデータ受け渡し方法を説明した（ｈｙｐｅｒｃａｌｌ（ｍａｐ））。第２実施形態では、図１４のようにｈｙｐｅｒｃａｌｌ（ｃｏｐｙ）によって、仮想マシンモニタ２が物理メモリ領域４５のデータをコピーする方法を用いる。

図１４は、第２実施形態の仮想マシン１ｔ及び１ｕ間のデータ受け渡しについて説明するための図である。

通常、セキュリティなどの観点から、各仮想マシン１は自身が管理するメモリ領域以外は直接アクセスすることはできない。一方で、仮想マシンモニタ２はメモリ管理機能を担うことから、全物理メモリ領域４５へアクセスが可能である。このため、複数の物理メモリ間のデータコピー機能を仮想マシンモニタ２が提供し、各仮想マシン１はｈｙｐｅｒｃａｌｌ（ｃｏｐｙ）を発行してその機能を利用することで、仮想マシン１間でのデータの受け渡しを実現することができる。

＜機能構成の例＞
図１５は第２実施形態の通信装置３００－２の機能構成の例を示す図である。第２実施形態の通信装置３００－２は、仮想マシン１ｔ、仮想マシン１ｕ、第一記憶領域５３、第二記憶領域５７、転送制御部６０及びコピー部７０を備える。図１５の例では、２つの仮想マシン１ｔ及び１ｕが転送制御部６０（スイッチ）に接続されている。また図１５の例では、図８の第１実施形態の構成に加えて、コピー部７０が追加されている。

仮想マシン１ｔは、書き込み部６１、第一仮想記憶領域５２及び記述子送信部６２を備える。

書き込み部６１は、フレームを第一仮想記憶領域５２に書き込み、記述子送信部６２へ通知する。第２実施形態では、書き込み部６１は、読み出し部６３より空の受信バッファの情報（第二仮想記憶領域５６、及び、第二記憶領域５７等）を予め受けてっておく。書き込み部６１は、第一仮想記憶領域５３にフレームを書き込んだ後、ｈｙｐｅｒｃａｌｌ（ｃｏｐｙ）をコピー部７０へ発行する。この時、書き込み部６１は、コピー元にフレームを書き込んだ第一仮想記憶領域５２（第一記憶領域５３）、コピー先に第二仮想記憶領域５６（第二記憶領域５７）を指定する。書き込み部６１は、コピーが完了した後、第一仮想記憶領域５２の開放処理等を実施する。

第一仮想記憶領域５２は、仮想マシン１ｒが管理する疑似物理メモリ、または仮想メモリの一部である（第一記憶領域５３にマップされる）。第一仮想記憶領域５２は、転送制御部６０から送信される記述子に対応するフレームを記憶する送信バッファとして利用される。

記述子送信部６２は、転送制御部６０へフレームの記述子を送信する。第２実施形態の記述子は、フレームがコピーされた第二記憶領域５７を特定する情報を含む。

仮想マシン１ｕは、読み出し部６３、第二仮想記憶領域５６及び記述子受信部６４を備える。

第二仮想記憶領域５６は、仮想マシン１ｓが管理する疑似物理メモリ、または仮想メモリの一部である（第二記憶領域５７にマップされる）。第二仮想記憶領域５６は、転送制御部６０から送信される記述子に対応するフレームを記憶する受信バッファとして利用される。

記述子受信部６４は、転送制御部６０から記述子を受信する。

読み出し部６３は、記述子受信部６４からの通知を受けて、第二仮想記憶領域５６からフレームを読み出す。

転送制御部６０は、記述子送信部６２から受けとった記述子を参照し、転送先を決定し、宛先の仮想マシン１の記述子受信部６４へ受け渡す。図１５の例では、転送制御部６０は、仮想マシン１ｔから仮想マシン１ｕへ記述子を転送する。

第２実施形態では、第一記憶領域５３は、仮想マシンモニタ２が管理する物理メモリ４５の一部（物理メモリ領域４６－１）である。また、第二記憶領域５７は、仮想マシンモニタ２が管理する物理メモリ４５の一部（物理メモリ領域４６－２）である。

コピー部７０は、書き込み部６１からコピー要求を受け付けると、第一記憶領域５３に記憶されたフレームを第二記憶領域５７へコピーする。コピー部７０は、物理メモリ領域４５を制御できる権限を持った仮想マシンモニタ２などで実現される。各仮想マシン１は、ｈｙｐｅｒｃａｌｌ（ｃｏｐｙ）を仮想マシンモニタ２に発行することで、物理メモリ領域４５内のデータコピーを実現する。

（第３実施形態）
次に第３実施形態について説明する。第３実施形態の説明では、第１実施形態と同様の説明については省略し、第１実施形態と異なる箇所について説明する。

第３実施形態では、図１６のように仮想マシン１間のデータ受け渡しをｈｙｐｅｒｃａｌｌ（ｔｒａｎｓｆｅｒ）によって実現する。

図１６は第３実施形態の仮想マシン１ｖ及び１ｗ間のデータ受け渡しについて説明するための図である。ｈｙｐｅｒｃａｌｌ（ｔｒａｎｓｆｅｒ）では、ＭＭＵなどによって管理される疑似物理メモリ領域（仮想メモリ領域）と物理メモリ領域とのマッピングを変更することでデータ転送を実現する。図１６の例では、仮想マシン１ｖが管理する疑似物理メモリ領域４７ｖにマップされた物理メモリ領域４６を、仮想マシン１ｗが管理する疑似物理メモリ領域４７ｗにマップし直している。これにより、仮想マシン１ｖ及び１ｗ間のデータ受け渡しを実現する。

＜機能構成の例＞
図１７Ａは第３実施形態の通信装置３００－３の機能構成の例（マップ切替前）を示す図である。図１７Ｂは第３実施形態の通信装置３００－３の機能構成の例（マップ切替後）を示す図である。第３実施形態の通信装置３００－３は、仮想マシン１ｖ、仮想マシン１ｗ、第一記憶領域５３、転送制御部６０及び切り替え部８０を備える。図１７Ａ及びＢの例では、２つの仮想マシン１ｖ及び１ｗが転送制御部６０（スイッチ）に接続されている。また図１７Ａ及びＢの例では、図８の第１実施形態の構成に加えて、切り替え部８０が追加されている。

仮想マシン１ｖは、書き込み部６１、第一仮想記憶領域５２及び記述子送信部６２を備える。

書き込み部６１は、フレームを第一仮想記憶領域５２に書き込み、記述子送信部６２へ通知する。第３実施形態では、書き込み部６１は、読み出し部６３より空の受信バッファの情報（第二仮想記憶領域５６）を予め受けてっておく。書き込み部６１は、第一仮想記憶領域５２にフレームを書き込んだ後、ｈｙｐｅｒｃａｌｌ（ｔｒａｎｓｆｅｒ）を切り替え部８０へ発行する。これは、書き込み部６１が、自身が管理するメモリ領域を読み出し部６３から通知された受信バッファへマップを切り替えるためである。図１７Ａ及びＢの例では、フレームを書き込んだ第一記憶領域５３のマップを、第一仮想記憶領域５２から第二仮想記憶領域５６に切り替える。

第一仮想記憶領域５２は、仮想マシン１ｖが管理する疑似物理メモリ、または仮想メモリの一部である。第一仮想記憶領域５２は、転送制御部６０から送信される記述子に対応するフレームを記憶する送信バッファとして利用される。

記述子送信部６２は、転送制御部６０へフレームの記述子を送信する。第３実施形態の記述子は、フレームが記憶された第一記憶領域５３とマップされた第二仮想記憶領域５６を特定する情報を含む。

仮想マシン１ｗは、読み出し部６３、第二仮想記憶領域５６及び記述子受信部６４を備える。

記述子受信部６４は、転送制御部６０から記述子を受信する。

読み出し部６３は、記述子受信部６４からの通知を受けて、第二仮想記憶領域５６からフレームを読み出す。

第二仮想記憶領域５６は、仮想マシン１ｗが管理する疑似物理メモリ、または仮想メモリの一部である。第二仮想記憶領域５６は、転送制御部６０から送信される記述子に対応するフレームを記憶する送信バッファとして利用される。

転送制御部６０は、記述子送信部６２から受けとった記述子を参照し、転送先を決定し、宛先の仮想マシン１の記述子受信部６４へ受け渡す。図１７Ａ及びＢの例では、転送制御部６０は、仮想マシン１ｖから仮想マシン１ｗへ記述子を転送する。

切り替え部８０は、メモリマップの制御などの権限を持った仮想マシンモニタ２やＭＭＵで実現される。各書き込み部６１が、マップ切替要求として、ｈｙｐｅｒｃａｌｌ（ｔｒａｎｓｆｅｒ）を仮想マシンモニタ２に発行することで、仮想マシンモニタ２がＭＭＵを操作しメモリマップを切り替える。図１７Ａ及びＢの例では、切り替え部８０は、ｈｙｐｅｒｃａｌｌ（ｔｒａｎｓｆｅｒ）を受けると、第一仮想記憶領域５２にマップしていた第一記憶領域５３を、第二仮想記憶領域５６にマップし直す。

第一記憶領域５３は、仮想マシンモニタ２が管理する物理メモリ４５の一部（物理メモリ領域４６）である。

（第４実施形態）
次に第４実施形態について説明する。第４実施形態の説明では、第１実施形態と同様の説明については省略し、第１実施形態と異なる箇所について説明する。

＜機能構成の例＞
図１８は第４実施形態の通信装置３００－４の機能構成の例を示す図である。第４実施形態の通信装置３００－４は、仮想マシン１－１～１－ｎ、及び、転送制御部６０－２を備える。図１８は、転送制御部（スイッチ）がＩＥＥＥ８０２．１Ｑｂｖに対応した例を示す。図１８では、ｎ個の仮想マシン１－１～１－ｎが転送制御部６０－２に接続されている。

以下、仮想マシン１－１～１－ｎを区別しない場合は、単に仮想マシン１という。なお、複数存在する他の機能ブロックについても、区別しない場合には、同様の方法で称呼する。

仮想マシン１－１は、フレーム出力部９１－１及びフレーム入力部９２－１を備える。

フレーム出力部９１－１は、書き込み部６１－１、記述子送信部６２－１、仮想ＦＤＢ９３－１、記述子送信バッファ９４－１、及び、１－２送信仮想記憶領域～１－ｎ送信仮想記憶領域を備える。

フレーム入力部９２－１は、読み出し部６３－１、記述子受信部６４－１、記述子受信バッファ９５－１、及び、２－１受信仮想記憶領域～ｎ－１受信仮想記憶領域を備える。

仮想マシン１－２～１－ｎの構成も、仮想マシン１－１の構成と同じである。

転送制御部６０－２は、転送処理部１０１－１～１０１－ｎ、及び、ＦＤＢ１２０を備える。転送処理部１０１－１～１０１－ｎは、対応する仮想マシン１－１～１－ｎに接続される。なお、転送制御部６０－２は、ソフトウェアではなく、専用ＨＷにより実現されていてもよい。

転送処理部１０１－１は、入力処理部１１１－１及び出力処理部１１２－１を備える。

入力処理部１１１－１は、記述子入力バッファ１０２－１、送信制御部１０３－１、転送先決定部１０４－１、ＦＤＢ更新部１０５－１、転送部１０６－１及びスケジュール情報１１０－１１を備える。

出力処理部１１２－１は、記述子出力バッファ１０７－１、送信制御部１０８－１、記述子転送バッファ１０９－１及びスケジュール情報１１０－１２を備える。

転送処理部１０１－２～１０１－ｎの構成も、転送処理部１０１－１の構成と同じである。

はじめに、仮想ＦＤＢ９３について説明する。各仮想マシン１の仮想ＦＤＢ９３を記憶する疑似物理メモリ（仮想メモリ）は、転送制御部６０－２のＦＤＢ１２０を記憶する記憶部（物理メモリ）にマップされている。つまり、各仮想マシン１は同一のＦＤＢ１２０を参照することになる。仮想ＦＤＢ９３とＦＤＢ１２０のマップは、例えば通信装置３００－４（スイッチ）の初期化時などに実行される。

また、図１８の例では、ＦＤＢ１２０の更新は転送制御部６０－２（ＦＤＢ更新部１０５）によって実行され、フレーム出力部９１は読み出しを実行する（Ｒｅａｄ－Ｏｎｌｙ）。ＦＤＢ１２０（仮想ＦＤＢ９３）には、フレームの転送先を決定するための情報が含まれる。具体的には、転送先を決定するための情報は、転送先のネットワークポート（ネットワークインタフェース、または仮想マシン１）の識別子、ＭＡＣアドレス、ＶＬＡＮ ＩＤ、及び最終送信時刻などの情報を含む。

次に、フレーム出力部９１の送信仮想記憶領域と、フレーム入力部９２の受信仮想記憶領域について説明する。送信仮想記憶領域は、フレーム出力部９１の送信バッファ、受信仮想記憶領域は、フレーム入力部９２の受信バッファとして利用される。送信／受信仮想記憶領域は、送信元の仮想マシン１及び宛先の仮想マシン１のペア毎に領域が分かれている。例えば、送信元が仮想マシン１、宛先が仮想マシン３のフレームが転送される場合は、１－３送信仮想記憶領域と１－３受信仮想記憶領域とが利用される。

図１９Ａは、第４実施形態の１－３送信仮想記憶領域、及び、１－３受信仮想記憶領域の例を示す図である。図１９Ｂは、図１９Ａの記憶領域の構造の例を示す図である。

１－３送信仮想記憶領域、及び、１－３受信仮想記憶領域は、例えば図１９Ｂのリングバッファのように管理し、複数のフレームを同時に読み書きできることを想定するが、これに限定されない。

第１実施形態の方法でデータ受け渡しを実現する場合、上記の送信／受信仮想記憶領域のペアごとに同一の物理メモリ領域４６（第一記憶領域）をマップする。

第２実施形態の方法でデータ受け渡しを実現する場合、上記の送信／受信仮想記憶領域のペアごとに、送信仮想記憶領域がマップされた物理メモリ領域４６－１から、受信仮想記憶領域がマップされた物理メモリ領域４６－２へデータをコピーする。

第３実施形態の方法でデータ受け渡しを実現する場合、上記の送信／受信仮想記憶領域のペアごとに、送信仮想記憶領域がマップされた物理メモリ領域４６を、受信仮想記憶領域へマップし直す。

以下、第４実施形態では、スイッチの起動時などに、送信仮想記憶領域と受信仮想記憶領域とを同一の物理メモリ領域４６に予めマップしておく方法を例にして説明する。

次に、記述子送信バッファ９４及び記述子入力バッファ１０２について説明する。記述子送信バッファ９４及び記述子入力バッファ１０２は、フレームのトラフィッククラス（ＴＣ）毎にキュー（ＦＩＦＯ）が分かれている。ＩＥＥＥ ８０２．１Ｑのヘッダに含まれるＰＣＰ（Ｐｒｉｏｒｉｔｙ Ｃｏｄｅ Ｐｏｉｎｔ）とトラフィッククラスの対応関係は事前に指定される。

記述子送信バッファ９４は、仮想マシン１が管理する仮想メモリ領域（疑似物理メモリ領域）である。記述子入力バッファ１０２は、転送制御部６０－２が管理するメモリ領域である。

記述子送信バッファ９４及び記述子入力バッファ１０２は、通信装置３００－４（スイッチ）の初期化時などに予め同一の物理メモリ領域をマップする。記述子送信バッファ９４及び記述子入力バッファ１０２は、フレーム出力部９１と入力処理部１１１間の記述子の受け渡しに利用される。

次に、記述子受信バッファ９５及び記述子出力バッファ１０７について説明する。記述子受信バッファ９５は、仮想マシン１が管理する仮想メモリ領域（疑似物理メモリ領域）である。記述子出力バッファ１０７は、転送制御部６０－２が管理するメモリ領域である。

記述子受信バッファ９５及び記述子出力バッファ１０７は、通信装置３００－４（スイッチ）の初期化時などに予め同一の物理メモリ領域をマップする。記述子受信バッファ９５及び記述子出力バッファ１０７は、フレーム入力部９２と出力処理部１１２間の記述子の受け渡しに利用される。

次に、第４実施形態の動作について説明する。
はじめに、フレーム出力部９１について説明する。まず、書き込み部６１はアプリケーションやネットワークスタックから転送対象のフレームを受け取る。書き込み部６１は、受け取ったフレームのヘッダ情報と、仮想ＦＤＢとを参照し、フレームの転送先を決定する。

書き込み部６１は、宛先の仮想マシン１用の送信仮想記憶領域へフレームを書き込む。図１９Ｂのようにリングバッファを用いる場合は、書き込み部６１は、バッファ情報を参照し、空き領域が存在すればＨｅａｄのバッファへフレームを書き込み、Ｈｅａｄを１進める。

空き領域が存在しない場合は、フレームを廃棄するか、宛先の仮想マシン１がバッファを解放するまで待機する（空き領域ができるまで待機する）。また例えば、書き込み部６１は、ポーリングでＨｅａｄ／Ｔａｉｌを確認してもよい。また例えば、宛先の仮想マシン１から空き領域ができたことを通知する制御インタフェースを別途設けてもよい。

書き込み部６１は、記述子送信部６２へフレーム書き込み通知を発行する。フレーム書き込み通知では、転送先の仮想マシン１の識別子や、フレームを書き込んだ送信仮想記憶領域の位置情報（リングバッファの識別子等）、ＭＡＣアドレスやＶＬＡＮ ＩＤなどの転送処理で必要となる情報、フレームのＰＣＰ（Ｐｒｉｏｒｉｔｙ Ｃｏｄｅ Ｐｏｉｎｔ）やＴｒａｆｆｉｃ Ｃｌａｓｓ、フレームサイズなどのＴＳＮ処理で必要となる情報などを通知する。

次に、記述子送信部６２の動作について説明する。記述子送信部６２は、受け取ったフレーム書き込み通知に含まれるＰＣＰやＴＣから、記述子を書き込む記述子送信バッファ９４の位置を決定する。記述子送信部６２は、書き込み部６１から受け取った情報を記述子に格納し、記述子送信バッファ９４へ書き込む。記述子には、書き込み部６１から受け取ったフレーム書き込み通知に含まれる情報の他に、送信時刻や統計情報などを含めても良い。

また例えば、記述子送信部６２は、書き込み部６１からフレームが書き込まれた送信仮想記憶領域のバッファアドレスのみを受け取り、記述子送信部６２がバッファからフレームのヘッダ情報等を参照して記述子の生成、書き込みをしても良い。前述の通り、記述子送信バッファ９４は、転送制御部６０－２の記述子入力バッファ１０２と同一物理メモリにマップされているため、後述の送信制御部１０３から参照可能になる。

以上が、フレーム出力部９１の動作説明である。

次に、転送処理部１０１の入力処理部１１１について説明する。

まず、送信制御部１０３の動作について説明する。まず、送信制御部１０３は、現在時刻とスケジュール情報（ゲートコントロールリスト）とから、送信が許可されているトラフィッククラスを確認する。次に、送信制御部１０３は、送信が許可されているトラフィッククラスのキュー（記述子入力バッファ１０２）から転送対象のフレームの記述子を読み出す。複数のトラフィッククラスのフレーム（記述子）が送信可能な場合は、送信制御部１０３は、優先度順（Ｓｔｒｉｃｔ Ｐｒｉｏｒｉｔｙ）やＣｒｅｄｉｔ Ｂａｓｅｄ Ｓｈａｐｅｒ（ＩＥＥＥ ８０２．１Ｑａｖ）等の手法によって決定する。送信制御部１０３は、読み出した記述子を転送先決定部１０４へ入力する。送信可能なフレームが存在しない場合は、処理を終了し次のフレーム送信処理に移る（記述子が新たに書き込まれるまで待機する、スケジュール状態が変わるまで待機する等）。

以上が送信制御部１０３の動作である。上記の処理以外に、送信制御部１０３は、読み出した記述子に格納されたフレームサイズと現在時刻、スケジュール情報から、ガードバンド等を考慮してスケジュールで許可された時間内でフレームが送信可能かどうかの判定処理などを実施しても良い。また、第４実施形態ではＩＥＥＥ８０２．１ Ｑｂｖの処理を想定しているが、これに限定されるものではない。

次に、転送先決定部１０４の動作について説明する。転送先決定部１０４は、記述子に記載された転送先の仮想マシン１の識別子を参照し、記述子を書き込む記述子転送バッファ１０９を決定する。例えば、転送先が仮想マシン１－３の場合、転送処理部１０１－３の記述子転送バッファ１０９－３が書き込み先となる。

次に、ＦＤＢ更新部１０５の動作について説明する。まず、ＦＤＢ更新部１０５は、送信元の仮想マシン１のエントリ（ＭＡＣアドレス、ＶＬＡＮ ＩＤ）がＦＤＢ１２０に存在するか否かを確認する。存在しない場合は、ＦＤＢ更新部１０５は、エントリを登録し、ネットワークインタフェース、ＭＡＣアドレスやＶＬＡＮ ＩＤ、最終送信時刻等を書き込む。存在する場合は、エントリの最終時刻の更新等を実施する。

最後に、転送部１０６の動作について説明する。転送部１０６は、転送先決定部１０４によって決定された記述子転送バッファ１０９の該当するトラフィッククラスのキューに記述子を書き込む。シングルタスクで動作する場合（ＣＰＵ１コアで動作する場合等）、各仮想マシン１の入力処理部１１１が順番に実行されるため、記述子転送バッファ１０９で記述子の入力がシリアライズされる。一方、マルチタスクで動作する場合（マルチコアで動作する場合、ＨＷで並列処理する場合等）、各仮想マシン１の入力処理が並列で複数実行されることになるため、記述子転送バッファ１０９への書き込みは、ロックを取るなどしてアクセス競合が発生しないようにして、記述子の転送順をシリアライズ必要がある。

以上が入力処理部１１１の動作である。入力処理部１１１により、各仮想マシン１から送信されたフレーム（記述子）を、ＩＥＥＥ８０２．１ Ｑｂｖの送信タイミングに従って宛先の仮想マシン１用の出力処理部１１２へ転送することができる。これは、送信元の仮想マシン１のネットワークインタフェースのＱｂｖ処理が実施されたことになる（図４のＴｘ＿ｂｅに該当）。

次に、出力処理部１１２の動作について説明する。送信制御部１０８の動作は基本的に入力処理部１１１の送信制御部１０３と同様の処理を実施する。出力処理部１１２の送信制御部１０８では、読み出し元のバッファが記述子転送バッファ１０９となり、書き込み先が記述子出力バッファ１０７（記述子受信バッファ９５）となる。ここで、図１８の記述子出力バッファ１０７（記述子受信バッファ９５）は１つのキュー（ＦＩＦＯ）を提供しているが、記述子入力バッファ１０２や記述子転送バッファ１０９のようにトラフィッククラス毎にキューを分けても良い。

以上が出力処理部１１２の動作である。出力処理部１１２により、ＩＥＥＥ８０２．１ Ｑｂｖの送信タイミングに従って宛先の仮想マシン１へ、記述子を転送することができる。これは、転送制御部６０－２（スイッチ）のネットワークインタフェースのＱｂｖ処理が実施されたことになる（図４のＴｘに該当）。

次に、フレーム入力部９２の動作について説明する。まず、記述子受信部６４が記述子バッファ９５のキュー（ＦＩＦＯ）から記述子を読み出す。記述子受信部６４は、記述子からフレームが格納された送信仮想記憶領域を特定して読み出し部６３へ通知する。

読み出し部６３は、通知された仮想記憶領域のバッファ情報を参照し（図１９Ｂ）、先頭のフレーム（Ｔａｉｌ位置に書き込まれたフレーム）を読み出し、アプリケーションやネットワークスタックへ受け渡す。読み出し部６３は、フレームの受け渡しが完了したら、バッファを解放し、Ｔａｉｌを＋１加算する。

以上が、第４実施形態の転送動作である。以下、いくつか補足をする。

まず、送信／受信仮想記憶領域と物理メモリ領域４５とのマップについて補足する。送信／受信仮想記憶領域と物理メモリ領域４５とのマップは、例えば通信装置３００－４（スイッチ）の初期化時等に行われてもよい。また例えば、送信／受信仮想記憶領域と物理メモリ領域４５とのマップは、第１実施形態のようにフレームを送信するたびにｈｙｐｅｒｃａｌｌ（ｍａｐ）／（ｕｎｍａｐ）を発行することによって行ってもよい。

また例えば、送信／受信仮想記憶領域と物理メモリ領域４５とのマップは、ＦＤＢ１２０に新たにエントリが登録されたタイミングで行われてもよい。この場合、例えば送信／受信仮想記憶領域と物理メモリ領域４５とのマップは、一定時間フレームが送信されないなどの理由でＦＤＢ１２０からエントリが削除されたタイミングで解除される。

ＦＤＢ１２０に新たにエントリが登録されたタイミングとは、別の言い方をすると送信元の仮想マシン１と宛先の仮想マシン１との通信ペアが生成されたタイミングである。これにより、仮想マシン１間で通信が確立していない場合は、送信／受信仮想記憶領域をマップしない（利用しない）ことで無駄なメモリリソースを消費しないというメリットがある。

動作の例としては、書き込み部６１が仮想ＦＤＢ９３を参照した際に、送信先の通信インタフェースのエントリが存在しない場合に、新たに送信仮想記憶領域を確保して、他の仮想マシン１からマップ可能に設定する（ｈｙｐｅｒｃａｌｌ（ｓｅｔｕｐ））。ＦＤＢ１２０にエントリが存在しないフレームは、マルチキャスト（ブロードキャスト）され、全ての仮想マシン１のフレーム入力部９２へ転送される。この際、書き込み部６１（または記述子送信部６２）は、記述子にフレームがマルチキャスト（ブロードキャスト）であることを示す情報を付加する。

読み出し部６３は、転送制御部６０から受け取った記述子を参照し、フレームがマルチキャスト（ブロードキャスト）であり、かつ、フレームの転送先の仮想マシン１の読み出し部６３である場合、新たに受信仮想記憶領域を確保し、記述子に記載された送信仮想領域とマップする（ｈｙｐｅｒｃａｌｌ（ｍａｐ））。具体的には、読み出し部６３は、転送元の仮想マシン１に対応する送信仮想記憶領域がマップされた第一記憶領域に、転送先の仮想マシン１に対応する受信仮想記憶領域をマップする。

次に、バッファ情報（図１９Ａ及びＢ）について補足する。第４実施形態では、送信／受信仮想記憶領域上にバッファ情報を保持することで、バッファの空き領域とフレーム書き込み済みの領域とが特定される。別の構成としては、送信／受信仮想記憶領域上ではバッファのみを管理し、記述子にバッファ情報を含める構成も考えらえる。記述子にフレームが格納されたバッファの位置が特定できるため、書き込み部６１／読み出し部６３は、受信仮想記憶領域のバッファ情報の読み書きが不要になる。この場合、読み出し部６３がフレームを読み出した後、フレーム出力部９１へバッファが解放されたことを別途通知する（第４実施形態ではＴａｉｌを更新する事で通知）。通知方法としては、転送制御部６０－２を介して転送完了通知をフレーム出力部９１へ通知する方法などが考えられる。

以上、説明したように、第４実施形態の通信装置３００－４は、複数の仮想マシン１－１～１－ｎと、転送制御部６０－２と、を備える。

各仮想マシン１は、フレームの転送先の仮想マシン１毎に定められた複数の送信仮想記憶領域（第一仮想記憶領域）と、フレームの転送元毎に定められた複数の受信仮想記憶領域（第二仮想記憶領域）と、を備える。書き込み部６１は、仮想転送先情報（仮想ＦＤＢ９３）を参照して、フレームの転送先を決定し、転送先の仮想マシン１に対応する第一仮想記憶領域にフレームを書き込む。記述子受信部６４は、フレームの記述子を受け付ける。読み出し部６３は、記述子受信部６４により記述子が受け付けられた場合、記述子に基づいて特定された第二仮想記憶領域からフレームを読み出す。

また、転送制御部６０－２では、記憶部が、仮想転送先情報（仮想ＦＤＢ）とマップされた転送先情報（ＦＤＢ１２０）を記憶する。入力処理部１１１が、スケジュール情報に基づいて、フレームの記述子を出力処理部１１２に入力するタイミングを制御する。出力処理部１１２が、入力処理部１１１から記述子を受け付けると、スケジュール情報に基づいて、記述子を、転送先の仮想マシン１に出力するタイミングを制御する。

最後に、第１乃至第４実施形態の通信装置３００～３００－４のハードウェア構成の例について説明する。

［ハードウェア構成の例］
図２０は第１乃至第４実施形態の通信装置３００～３００－４のハードウェア構成の例を示す図である。

通信装置３００～３００－４は、制御装置３０１、主記憶装置３０２、補助記憶装置３０３、表示装置３０４、入力装置３０５及び通信ＩＦ３０６を備える。制御装置３０１、主記憶装置３０２、補助記憶装置３０３、表示装置３０４、入力装置３０５及び通信ＩＦ３０６は、バス３１０を介して接続されている。

制御装置３０１は、補助記憶装置３０３から主記憶装置３０２に読み出されたプログラムを実行する。主記憶装置３０２は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、及び、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のメモリである。補助記憶装置３０３は、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、及び、メモリカード等である。

表示装置３０４は表示情報を表示する。表示装置３０４は、例えば液晶ディスプレイ等である。入力装置３０５は、通信装置３００として動作させるコンピュータを操作するためのインタフェースである。入力装置３０５は、例えばキーボードやマウス等である。なお、表示装置３０４及び入力装置３０５は、通信装置３００～３００－４と接続可能な外部の管理端末等の表示機能及び入力機能を利用してもよい。

通信ＩＦ３０６は、他の装置と通信するためのインタフェースである。

コンピュータで実行されるプログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ－ＲＯＭ、メモリカード、ＣＤ－Ｒ及びＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）等のコンピュータで読み取り可能な記憶媒体に記録されてコンピュータ・プログラム・プロダクトとして提供される。

またコンピュータで実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。またコンピュータで実行されるプログラムをダウンロードさせずにインターネット等のネットワーク経由で提供するように構成してもよい。

またコンピュータで実行されるプログラムを、ＲＯＭ等に予め組み込んで提供するように構成してもよい。

コンピュータで実行されるプログラムは、上述の通信装置３００の機能構成（機能ブロック）のうち、プログラムによっても実現可能な機能ブロックを含むモジュール構成となっている。当該各機能ブロックは、実際のハードウェアとしては、制御装置３０１が記憶媒体からプログラムを読み出して実行することにより、上記各機能ブロックが主記憶装置３０２上にロードされる。すなわち上記各機能ブロックは主記憶装置３０２上に生成される。

なお上述した各機能ブロックの一部又は全部をソフトウェアにより実現せずに、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等のハードウェアにより実現してもよい。

また複数のプロセッサを用いて各機能を実現する場合、各プロセッサは、各機能のうち１つを実現してもよいし、各機能のうち２つ以上を実現してもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ 仮想マシン
２ 仮想マシンモニタ
３ ソフトウェアスイッチ
４ ネットワークドライバ
５ フォワーディング処理部
６ ＦＤＢ
７ バックエンド仮想ネットワークドライバ
８ フロントエンド仮想ネットワークドライバ
９ アプリ／スタック
１０ ホストプロセッサ
２１ ネットワークインタフェース
３１ ノード
３２ ネットワークインタフェース
５１ 送信部
５２ 第一仮想記憶領域
５３ 第一記憶領域
５４ 第三仮想記憶領域
５５ 受信部
５６ 第二仮想記憶領域
５７ 第二記憶領域
５８ 第四仮想記憶領域
６０ 転送制御部
６１ 書き込み部
６２ 記述子送信部
６３ 読み出し部
６４ 記述子受信部
７０ コピー部
８０ 切り替え部
９１ フレーム出力部
９２ フレーム入力部
９３ 仮想ＦＤＢ
９４ 記述子送信バッファ
９５ 記述子受信バッファ
１００ 通信装置
１０１ 転送処理部
１０２ 記述子入力バッファ
１０３ 送信制御部
１０４ 転送先決定部
１０５ ＦＤＢ更新部
１０６ 転送部
１０７ 記述子出力バッファ
１０８ 送信制御部
１０９ 記述子転送バッファ
１１０ スケジュール情報
１１１ 入力処理部
１１２ 出力処理部
１２０ ＦＤＢ
２００ ＴＳＮスイッチ
３０１ 制御装置
３０２ 主記憶装置
３０３ 補助記憶装置
３０４ 表示装置
３０５ 入力装置
３０６ 通信ＩＦ
３１０ バス

Claims (12)

1. 通信を実施する複数のネットワークノードと、
   前記複数のネットワークノードの送信タイミングを制御する転送制御ネットワークノードと、を備え、
   送信側のネットワークノードは、
   フレームの記述子を転送するタイミングよりも前に、第一仮想記憶領域にフレームを書き込む書き込み部と、
   前記書き込み部が前記第一仮想記憶領域に前記フレームを書き込んだ後に、前記転送制御ネットワークノードへ前記記述子を受け渡す記述子送信部と、を備え、
   前記転送制御ネットワークノードは、
   前記フレームの記述子を転送するタイミングを制御する転送制御部を備え、
   前記転送制御部は、
   前記送信側のネットワークノードのフレーム送信タイミングを示す第１のスケジュール情報に従って、前記記述子を転送する第１の送信制御部と、
   前記転送制御ネットワークノードのフレーム送信タイミング示す第２のスケジュール情報に従って、前記記述子を転送する第２の送信制御部と、を備え、
   受信側のネットワークノードは、
   前記記述子を受け付ける記述子受信部と、
   前記記述子受信部により前記記述子が受け付けられた場合、前記記述子に基づいて特定された第二仮想記憶領域から前記フレームを読み出す読み出し部と、
   を備える通信装置。
2. 前記フレームは、前記第一仮想記憶領域と前記第二仮想記憶領域とに予めマップされた第一記憶領域に記憶され、
   前記記述子は、前記フレームが記憶された前記第一記憶領域を特定する情報を含む、
   請求項１に記載の通信装置。
3. 前記第一仮想記憶領域は、第一記憶領域にマップされ、
   前記記述子は、前記フレームが記憶された前記第一仮想記憶領域とマップされた前記第一記憶領域を特定する情報を含み、
   前記読み出し部は、前記記述子受信部により前記記述子が受け付けられた場合、前記第二仮想記憶領域を前記第一記憶領域とマップし、前記第二仮想記憶領域から前記フレームを読み出す、
   請求項１に記載の通信装置。
4. 前記第一仮想記憶領域は、第一記憶領域にマップされ、
   前記第二仮想記憶領域は、第二記憶領域にマップされ、
   前記書き込み部からコピー要求を受け付けると、前記第一記憶領域に記憶された前記フレームを前記第二記憶領域へコピーするコピー部を更に備え、
   前記記述子は、前記フレームがコピーされた前記第二記憶領域を特定する情報を含む、 請求項１に記載の通信装置。
5. 前記第一仮想記憶領域は、第一記憶領域にマップされ、
   前記書き込み部からマップ切替要求を受け付けると、前記第一記憶領域とマップされる記憶領域を前記第一仮想記憶領域から第二仮想記憶領域に切り替える切り替え部を更に備え、
   前記記述子は、前記フレームが記憶された前記第一記憶領域とマップされた前記第二仮想記憶領域を特定する情報を含む、
   請求項１に記載の通信装置。
6. 前記第一仮想記憶領域は、第一仮想マシンが管理し、
   前記第二仮想記憶領域は、第二仮想マシンが管理する、
   請求項１乃至５のいずれか１項に記載の通信装置。
7. 前記第１及び第２のスケジュール情報は、ＩＥＥＥ ８０２．１Ｑｂｖに基づいて定義される、
   請求項１乃至６のいずれか１項に記載の通信装置。
8. 前記第１の送信制御部は、前記転送制御ネットワークノードのシステムクロックを使用して、前記第１のスケジュール情報に従い、前記フレームの記述子を転送するタイミングを制御し、
   前記第２の送信制御部は、前記システムクロックを使用して、前記第２のスケジュール情報に従い、前記フレームの記述子を転送するタイミングを制御する、
   請求項１乃至７のいずれか１項に記載の通信装置。
9. 複数の仮想マシンと、転送制御部と、を備える通信装置であって、
   前記仮想マシンは、
   フレームの転送先の仮想マシン毎に定められた複数の第一仮想記憶領域と、
   仮想転送先情報を参照して、前記フレームの転送先を決定し、転送先の仮想マシンに対応する前記第一仮想記憶領域に前記フレームを書き込む書き込み部と、
   前記フレームの転送元毎に定められた複数の第二仮想記憶領域と、
   前記フレームの記述子を受け付ける記述子受信部と、
   前記記述子受信部により前記記述子が受け付けられた場合、前記記述子に基づいて特定された前記第二仮想記憶領域から前記フレームを読み出す読み出し部と、を備え、
   前記転送制御部は、記憶部と入力処理部と出力処理部とを備え、
   前記記憶部は、前記仮想転送先情報とマップされた転送先情報を記憶し、
   前記入力処理部は、転送元の前記仮想マシンのフレーム送信タイミングを示す第１のスケジュール情報に基づいて、前記フレームの記述子を前記出力処理部に入力するタイミングを制御する入力処理部と、
   前記出力処理部は、前記入力処理部から前記記述子を受け付けると、前記転送制御部のフレーム送信タイミング示す第２のスケジュール情報に基づいて、前記記述子を、前記転送先の仮想マシンに出力するタイミングを制御する、
   を備える通信装置。
10. 前記書き込み部は、前記仮想転送先情報に前記フレームのエントリが存在しない場合、新たに確保された第一仮想記憶領域を第一記憶領域にマップし、
    前記書き込み部は、前記仮想転送先情報に前記フレームのエントリが存在しない場合、前記記述子にマルチキャストを示す情報を付加し、
    前記読み出し部は、前記記述子に前記マルチキャストを示す情報が付加されており、かつ、前記フレームの転送先の仮想マシンの読み出し部である場合、前記転送元の仮想マシンに対応する前記新たに確保された第一仮想記憶領域がマップされた第一記憶領域に、転送先の仮想マシンに対応する前記第二仮想記憶領域をマップする、
    請求項９に記載の通信装置。
11. 通信を実施する複数のネットワークノードと、前記複数のネットワークノードの送信タイミングを制御する転送制御ネットワークノードと、を備える通信装置の通信方法であって、
    送信側のネットワークノードが、フレームの記述子を転送するタイミングよりも前に、第一仮想記憶領域にフレームを書き込むステップと、
    前記送信側のネットワークノードが、前記第一仮想記憶領域に前記フレームを書き込んだ後に、前記転送制御ネットワークノードへ前記記述子を受け渡すステップと、
    前記転送制御ネットワークノードが、前記フレームの記述子を転送するタイミングを制御するステップを含み、
    前記タイミングを制御するステップは、
    前記送信側のネットワークノードのフレーム送信タイミングを示す第１のスケジュール情報に従って、前記記述子を転送するステップと、
    前記転送制御ネットワークノードのフレーム送信タイミング示す第２のスケジュール情報に従って、前記記述子を転送するステップと、を含み、
    受信側のネットワークノードが、前記記述子を受け付けるステップと、
    前記受信側のネットワークノードが、前記記述子が受け付けられた場合、前記記述子に基づいて特定された第二仮想記憶領域から前記フレームを読み出すステップと、
    を含む通信方法。
12. 通信を実施する複数のネットワークノードと、前記複数のネットワークノードの送信タイミングを制御する転送制御ネットワークノードとしてコンピュータを機能させるプログラムであって、
    送信側のネットワークノードは、
    フレームの記述子を転送するタイミングよりも前に、第一仮想記憶領域にフレームを書き込む書き込み部と、
    前記書き込み部が前記第一仮想記憶領域に前記フレームを書き込んだ後に、前記転送制御ネットワークノードへ前記記述子を受け渡す記述子送信部、として機能させ、
    前記転送制御ネットワークノードは、
    スケジュール情報に基づいて、前記フレームの記述子を転送するタイミングを制御する転送制御部として機能させ、
    前記転送制御部は、
    前記送信側のネットワークノードのフレーム送信タイミングを示す第１のスケジュール情報に従って、前記記述子を転送する第１の送信制御部と、
    前記転送制御ネットワークノードのフレーム送信タイミング示す第２のスケジュール情報に従って、前記記述子を転送する第２の送信制御部と、を有し、
    受信側のネットワークノードは、
    前記記述子を受け付ける記述子受信部と、
    前記記述子受信部により前記記述子が受け付けられた場合、前記記述子に基づいて特定された第二仮想記憶領域から前記フレームを読み出す読み出し部、
    として機能させるためのプログラム。

Images