JP2003257897A - Method for manufacturing semiconductor chip - Google Patents

Method for manufacturing semiconductor chip

Info

Publication number
JP2003257897A
JP2003257897A JP2002055520A JP2002055520A JP2003257897A JP 2003257897 A JP2003257897 A JP 2003257897A JP 2002055520 A JP2002055520 A JP 2002055520A JP 2002055520 A JP2002055520 A JP 2002055520A JP 2003257897 A JP2003257897 A JP 2003257897A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
semiconductor chip
protective tape
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002055520A
Other languages
Japanese (ja)
Inventor
Takamura Nakanishi
敬村 中西
Original Assignee
Seiko Instruments Inc
セイコーインスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc, セイコーインスツルメンツ株式会社 filed Critical Seiko Instruments Inc
Priority to JP2002055520A priority Critical patent/JP2003257897A/en
Publication of JP2003257897A publication Critical patent/JP2003257897A/en
Withdrawn legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor chip in which failure of chips can be minimized. <P>SOLUTION: The method for manufacturing a semiconductor chip comprises a step for bonding a protective tape to cover the entire surface of a wafer having a large number of semiconductor devices formed on the surface thereof, a step for making thin the wafer by grinding, polishing or etching the rear surface of the wafer, a step for removing the protective tape bonded to the surface of the wafer, and a step for etching the wafer. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置の薄型化、
小型化、多品種化にともない、これに対応した半導体チ
ップの形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin semiconductor device,
The present invention relates to a method of forming a semiconductor chip corresponding to the miniaturization and the multi-product type.
【0002】[0002]
【従来の技術】ICなどの半導体装置は、薄膜形成、パタ
ーン露光及びエッチング、イオン打ち込み及び不純物拡
散などの工程を経てウエハ上に多数形成され、電気特性
などの検査が行われた後、バックグラインダーを用いた
ウエハの裏面の研削、いわゆるバックグラインドするこ
とでウエハを薄型化し、複数の半導体チップを区画する
ためのストリートに沿ってダイシングブレードで切削す
ることにより個々のチップに分離される。または、特開
平5−74934のようにダイシングブレードでウエハ
を所定の深さまでダイシングしてから、バックグライン
ドを行うことで薄型化した個々のチップに分離される。
以上の方法を図2の断面図に基づいて説明する。
2. Description of the Related Art A large number of semiconductor devices such as ICs are formed on a wafer through processes such as thin film formation, pattern exposure and etching, ion implantation and impurity diffusion, and after inspection of electrical characteristics, a back grinder is used. The wafer is thinned by grinding the back surface of the wafer using so-called back grinding, and is cut into individual chips by cutting with a dicing blade along the streets for partitioning a plurality of semiconductor chips. Alternatively, as in JP-A-5-74934, the wafer is diced to a predetermined depth by a dicing blade, and then back-ground to perform dicing into individual thin chips.
The above method will be described with reference to the sectional view of FIG.
【0003】図2(a)は、裏面研削工程における半導
体装置への影響を防ぐための保護テープ1を接着した、
表面に半導体装置2が多数形成されたウエハ7の一部で
あり、このウエハ7を所定の厚さにするために、半導体
装置が形成されていないウエハの裏面から研削する。
In FIG. 2A, a protective tape 1 for preventing an influence on a semiconductor device in a back surface grinding step is adhered,
This is a part of a wafer 7 having a large number of semiconductor devices 2 formed on its front surface, and in order to make this wafer 7 a predetermined thickness, it is ground from the back surface of the wafer on which no semiconductor device is formed.
【0004】次いで、図2(b)に示すように、ウエハ
3の裏面に樹脂テープを接着し、保護テープ1を除去し
た後、このウエハ表面に形成されたチップ2を区画する
ためのストリート8に沿って溝5を形成する、いわゆる
ダイシングを行い、ウエハ裏面に接着した樹脂テープ6
を引き延ばして個々のチップを取り出す。
Next, as shown in FIG. 2B, a resin tape is adhered to the back surface of the wafer 3, the protective tape 1 is removed, and then the streets 8 for partitioning the chips 2 formed on the front surface of the wafer 3 are formed. A so-called dicing is performed to form the groove 5 along the resin tape 6 adhered to the back surface of the wafer.
And pull out the individual chips.
【0005】また、図2(c)のように、所定の深さの
溝5を形成してから、保護テープ1を接着し、ウエハ7
の裏面を研削する。次いで、裏面に樹脂テープ6を接着
後、保護テープ1を除去し、樹脂テープ6を引き延ばし
て個々のチップを取り出す。
Further, as shown in FIG. 2 (c), after forming the groove 5 having a predetermined depth, the protective tape 1 is adhered to the wafer 7
Grind the back side of. Next, after the resin tape 6 is adhered to the back surface, the protective tape 1 is removed, the resin tape 6 is stretched, and individual chips are taken out.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、使用さ
れる半導体装置は、電化製品の小型化にともない、薄型
化及び小型化する傾向にある。また、電化製品の多品種
化にともない、少品種大量生産から多品種少量生産が必
要となっている。上記方法では、このような要求を満た
すためには、半導体チップの小型化によりダイシングブ
レードが切削する距離が長くなること及び、ウエハが薄
型化しているため、ダイシングブレードの振動によるウ
エハの欠け及び、割れの発生確率が高くなること及び、
ダイシング時の機械的応力によりチップクラックの発生
確率が高くなるなどの問題や、ダイシングブレードが破
損するなどの問題がある。また、半導体チップを区画す
るストリートにダイシングブレードが入るだけの間隔が
必要となるため、半導体チップの取れ個数が少なくな
り、ある特定の数の半導体チップを製造するために必要
なウエハが多くなることから、生産コストが上がること
及び、生産時間が長くなるなどの問題がある。よって本
発明は、薄型化されたウエハの破損を回避して、ウエハ
上に密に形成されたチップの不良を最小限にとどめるこ
とができる半導体チップの形成方法を提供することを目
的とする。
However, the semiconductor device used tends to be thinner and smaller with the downsizing of electric appliances. In addition, with the increasing variety of electrical appliances, there is a need for mass production of small variety to small quantity of multiple variety. In the above method, in order to meet such requirements, the dicing blade has a longer cutting distance due to miniaturization of the semiconductor chip, and since the wafer is thin, the wafer is chipped due to vibration of the dicing blade, and Increase the probability of cracking, and
There are problems that the probability of occurrence of chip cracks increases due to mechanical stress during dicing, and that the dicing blade breaks. In addition, since an interval is required for the dicing blades to enter the streets that divide the semiconductor chips, the number of semiconductor chips that can be obtained decreases, and the number of wafers required to manufacture a certain number of semiconductor chips increases. Therefore, there are problems such as an increase in production cost and an increase in production time. Therefore, it is an object of the present invention to provide a method of forming a semiconductor chip that can avoid damage to a thinned wafer and minimize defects of chips densely formed on the wafer.
【0007】[0007]
【課題を解決するための手段】本発明は、上記目的を達
成するために、表面に半導体装置が多数形成されたウエ
ハを個々のチップに分割する方法である。すなわち、前
記ウエハの表面全体を覆う状態に保護テープを接着する
工程と、前記ウエハの裏面を研削及び又は研磨及び又は
エッチングにより薄型化する工程と、前記ウエハの表面
に接着した保護テープを除去する工程と、前記ウエハを
エッチングする工程を有することを特徴とする薄型チッ
プの形成方法である。
In order to achieve the above object, the present invention is a method for dividing a wafer having a large number of semiconductor devices formed on its surface into individual chips. That is, a step of adhering a protective tape so as to cover the entire surface of the wafer, a step of thinning the back surface of the wafer by grinding and / or polishing and / or etching, and a step of removing the protective tape adhered to the surface of the wafer. And a step of etching the wafer, which is a method for forming a thin chip.
【0008】また、上記目的を達成するために、前記ウ
エハの表面全体を覆う状態に保護テープを接着する工程
と、前記ウエハの裏面を研削及び又は研磨及び又はエッ
チングにより薄型化する工程と、切削された前記ウエハ
の裏面全体を覆う状態に樹脂テープを接着する工程と、
前記ウエハの表面に接着した保護テープを除去する工程
と、前記ウエハをエッチングする工程と、前記ウエハに
圧力を加え個々のチップに分割する工程を有することを
特徴とする薄型チップの形成方法である。
To achieve the above object, a step of adhering a protective tape so as to cover the entire front surface of the wafer, a step of thinning the back surface of the wafer by grinding and / or polishing and / or etching, and a cutting step. Bonding the resin tape to cover the entire back surface of the wafer,
A method of forming a thin chip, comprising: a step of removing a protective tape adhered to the surface of the wafer; a step of etching the wafer; and a step of applying pressure to the wafer to divide into individual chips. .
【0009】[0009]
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【0010】図1は、本発明の半導体チップの形成方法
を工程順に説明する断面図である。以下、その工程を順
に説明する。
FIG. 1 is a sectional view for explaining a method of forming a semiconductor chip according to the present invention in the order of steps. The steps will be described below in order.
【0011】図1(a)は、表面に半導体装置2が多数
形成されたウエハの表面全体を覆う状態に保護テープを
接着する工程と、前記ウエハの裏面を研削し、研磨又は
エッチングなどにより研削で出来たダメージ層を除去
し、薄型化した状態のウエハを示す図である。この保護
テープ2は、バックグラインド時に受ける圧力からウエ
ハ上の半導体装置2を保護し、この時点で20〜50ミ
クロン程になっている特に薄いウエハの補強材としても
働く。図1(b)は、図1(a)で示した保護テープ2
を除去し、ストリート部分をエッチングした後、個々の
チップに分割した状態を示している。ここで、チップの
分割の方法として、エッチングを用いているが、チップ
の表面保護膜や、酸化膜をマスクとして、結晶の面方位
によりエッチング速度が異なる、いわゆる異方性エッチ
ングを利用している。この方法を用いることで、ブレー
ドを用いたチップの分割で問題となるダイシングブレー
ドの振動によるウエハの欠け及び、割れの発生や機械的
応力によるチップクラックの発生及び、ダイシングブレ
ードの破損などがなくなり、半導体チップを区画するス
トリートにダイシングブレードが入るだけの間隔が不要
となるため、同じ大きさのウエハから、取り出せる半導
体チップの個数が多くなる。
FIG. 1A shows a step of adhering a protective tape so as to cover the entire surface of a wafer having a large number of semiconductor devices 2 formed on the surface, and grinding the back surface of the wafer by grinding or polishing. It is a figure which shows the wafer of the state which removed the damage layer produced by and was thinned. The protective tape 2 protects the semiconductor device 2 on the wafer from the pressure received during back grinding, and also acts as a reinforcing material for a particularly thin wafer having a thickness of about 20 to 50 microns at this point. FIG. 1B shows the protective tape 2 shown in FIG.
Is removed, the street portion is etched, and then divided into individual chips. Here, etching is used as a method of dividing the chip, but so-called anisotropic etching is used in which the etching rate varies depending on the crystal plane orientation using the surface protection film of the chip or the oxide film as a mask. . By using this method, the chipping of the wafer due to the vibration of the dicing blade, which is a problem in dividing the chip using the blade, and the occurrence of chip cracks due to the occurrence of cracks and mechanical stress, and the damage of the dicing blade, etc., is eliminated. Since it is not necessary to provide an interval for the dicing blade to enter the streets that divide the semiconductor chips, the number of semiconductor chips that can be taken out from a wafer of the same size increases.
【0012】次いで、図1(c)は、ウエハの裏面全体
に弾性を有する樹脂テープ6を接着し、保護テープ2を
除去し、ストリート部分をエッチングした後のウエハの
状態を示す。ここで、この保護テープ2の材質として、
例えば紫外線を照射するとその接着力が低下する樹脂性
の粘着シートや熱硬化型粘着材又は、設定した温度を境
に結晶状態と非結晶状態とに変化する側鎖結晶性ポリマ
ー粘着剤などを使用すれば、この保護テープ2を容易に
除去できる。
Next, FIG. 1C shows a state of the wafer after the resin tape 6 having elasticity is adhered to the entire back surface of the wafer, the protective tape 2 is removed, and the street portion is etched. Here, as the material of the protective tape 2,
For example, use a resin adhesive sheet or thermosetting adhesive whose adhesive strength decreases when irradiated with ultraviolet rays, or a side chain crystalline polymer adhesive that changes between a crystalline state and an amorphous state at a set temperature. If so, this protective tape 2 can be easily removed.
【0013】また、図1(c)のウエハは、圧力を加え
ることでエッチングにより作った溝に沿って、個々のチ
ップに分割する。その後、ウエハの裏面全体に接着され
た樹脂テープを引き延ばして、個々のチップの間隔を広
げ、個々のチップを容易に取り出せる状態にする。
The wafer shown in FIG. 1C is divided into individual chips along a groove formed by etching by applying pressure. After that, the resin tape adhered to the entire back surface of the wafer is stretched to widen the intervals between the individual chips so that the individual chips can be easily taken out.
【0014】[0014]
【発明の効果】以上説明したように、本発明によれば、
チップ分割の方法として、エッチングを用いているた
め、ウエハの欠け及び、割れの発生や機械的応力による
チップクラックの発生及び、ダイシングブレードの破損
などの問題がなくなる。また、半導体チップを区画する
ストリート幅を狭くできることから半導体チップの取れ
個数が多くなり、生産コスト及び、生産時間の削減がで
きる。
As described above, according to the present invention,
Since etching is used as a method of dividing the chips, there are no problems such as chipping of the wafer, occurrence of cracks, occurrence of chip cracks due to mechanical stress, and damage to the dicing blade. Further, since the street width that divides the semiconductor chips can be narrowed, the number of semiconductor chips to be taken increases, and the production cost and the production time can be reduced.
【図面の簡単な説明】[Brief description of drawings]
【図1】 本発明の一実施例を示す模式図で、本発明の
半導体チップの形成方法を工程順に説明する断面図であ
る。
FIG. 1 is a schematic view showing an embodiment of the present invention, which is a cross-sectional view illustrating a method of forming a semiconductor chip of the present invention in the order of steps.
【図2】 従来の半導体チップの形成方法の一実施例
で、従来の半導体チップの形成方法を工程順に説明する
断面図である。
FIG. 2 is a cross-sectional view for explaining a conventional method for forming a semiconductor chip in the order of steps in an example of a conventional method for forming a semiconductor chip.
【符号の説明】[Explanation of symbols]
1 保護テープ 2 半導体装置 3 裏面研削後のウエハ 4 研削されたウエハ 5 異方性エッチングにより形成された溝 6 裏面テープ 7 裏面研削前のウエハ 8 半導体チップ間を区画するストリート 9 ダイシングにより形成された溝 1 protective tape 2 Semiconductor device 3 Wafer after backside grinding 4 ground wafer 5 Grooves formed by anisotropic etching 6 backside tape 7 Wafer before backside grinding 8 Streets that divide between semiconductor chips 9 Grooves formed by dicing

Claims (3)

    【特許請求の範囲】[Claims]
  1. 【請求項1】 表面に半導体装置が多数形成されたウエ
    ハを個々のチップに分割する方法であって、 前記ウエハの表面全体を覆う状態に保護テープを接着す
    る第1の工程と、 前記ウエハの裏面を研削により薄型化する第2の工程
    と、 前記ウエハの表面に接着した保護テープを除去する第3
    の工程と、 前記ウエハをエッチングする第4の工程と、を有するこ
    とを特徴とする半導体チップの形成方法。
    1. A method of dividing a wafer having a large number of semiconductor devices formed on its surface into individual chips, the first step of adhering a protective tape so as to cover the entire surface of the wafer; Second step of thinning the back surface by grinding, and third step of removing the protective tape adhered to the front surface of the wafer
    And a fourth step of etching the wafer, the method of forming a semiconductor chip.
  2. 【請求項2】 前記第2の工程により薄型の為に研削さ
    れた前記ウエハの裏面全体を覆う状態に樹脂テープを接
    着する工程を有することを特徴とする請求項1に記載の
    半導体チップの形成方法。
    2. The formation of a semiconductor chip according to claim 1, further comprising a step of bonding a resin tape so as to cover the entire back surface of the wafer ground for thinness in the second step. Method.
  3. 【請求項3】 前記第4の工程により前記ウエハをエッ
    チングした後、前記ウエハに圧力を加え個々のチップに
    分割する工程を有することを特徴とする請求項1又は2
    に記載の半導体チップの形成方法。
    3. The method according to claim 1, further comprising a step of applying pressure to the wafer to divide it into individual chips after etching the wafer in the fourth step.
    A method of forming a semiconductor chip according to claim 1.
JP2002055520A 2002-03-01 2002-03-01 Method for manufacturing semiconductor chip Withdrawn JP2003257897A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002055520A JP2003257897A (en) 2002-03-01 2002-03-01 Method for manufacturing semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002055520A JP2003257897A (en) 2002-03-01 2002-03-01 Method for manufacturing semiconductor chip

Publications (1)

Publication Number Publication Date
JP2003257897A true JP2003257897A (en) 2003-09-12

Family

ID=28666335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002055520A Withdrawn JP2003257897A (en) 2002-03-01 2002-03-01 Method for manufacturing semiconductor chip

Country Status (1)

Country Link
JP (1) JP2003257897A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049877A (en) * 2004-07-09 2006-02-16 Semiconductor Energy Lab Co Ltd Ic chip and method of manufacturing the same
US7485547B2 (en) 2004-05-07 2009-02-03 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
US8426293B2 (en) 2004-07-09 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. IC chip and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485547B2 (en) 2004-05-07 2009-02-03 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
JP2006049877A (en) * 2004-07-09 2006-02-16 Semiconductor Energy Lab Co Ltd Ic chip and method of manufacturing the same
US8426293B2 (en) 2004-07-09 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. IC chip and its manufacturing method

Similar Documents

Publication Publication Date Title
TWI260051B (en) Semiconductor-device manufacturing method
US8084335B2 (en) Method of thinning a semiconductor wafer using a film frame
US6699774B2 (en) Wafer splitting method using cleavage
JP2004140179A (en) Semiconductor device and its manufacturing method
JP2004342896A (en) Semiconductor device and method of manufacturing the same
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
JP2018046208A (en) Wafer processing method
JP2005044901A (en) Semiconductor wafer dividing method
US8030180B2 (en) Method of manufacturing a semiconductor device
US7498236B2 (en) Silicon wafer thinning end point method
JP2003257897A (en) Method for manufacturing semiconductor chip
JP2004349550A (en) Semiconductor device and its manufacturing method
JP2001127010A (en) Semiconductor device and manufacturing method thereof
WO2007069456A1 (en) Semiconductor device manufacturing method
KR20070074937A (en) Method for dicing semiconductor wafer using trench along scribe lane
JP2004031619A (en) Method for manufacturing semiconductor device
JP5471064B2 (en) Manufacturing method of semiconductor device
TWI556303B (en) Wafer dicing methods
JP2003124147A (en) Method for manufacturing semiconductor device
KR20020061737A (en) Semiconductor manufacturing apparatus and its wafer processing methods
JPH0837169A (en) Method and apparatus for grinding semiconductor substrate and manufacture of semiconductor device
JP6699515B2 (en) Semiconductor wafer and manufacturing method thereof
JP2008192762A (en) Method of manufacturing semiconductor device, and semiconductor device
JP2004111799A (en) Manufacture of semiconductor chip
JP2004186255A (en) Dicing method of thin film structure forming substrate

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040304

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20071126