JP2003243766A - 半導体レーザモジュール、光トランシーバ及び光通信システム - Google Patents
半導体レーザモジュール、光トランシーバ及び光通信システムInfo
- Publication number
- JP2003243766A JP2003243766A JP2002038081A JP2002038081A JP2003243766A JP 2003243766 A JP2003243766 A JP 2003243766A JP 2002038081 A JP2002038081 A JP 2002038081A JP 2002038081 A JP2002038081 A JP 2002038081A JP 2003243766 A JP2003243766 A JP 2003243766A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- resistor
- frequency line
- laser module
- module according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/501—Structural aspects
- H04B10/503—Laser transmitters
- H04B10/504—Laser transmitters using direct modulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/02208—Mountings; Housings characterised by the shape of the housings
- H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/02208—Mountings; Housings characterised by the shape of the housings
- H01S5/02216—Butterfly-type, i.e. with electrode pins extending horizontally from the housings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0225—Out-coupling of light
- H01S5/02251—Out-coupling of light using optical fibres
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
- H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、概ね１０Ｇｂｉｔ／ｓ以上の高速
で良好な光波形を発生できるＬＤモジュールを提供す
る。 【解決手段】 半導体レーザモジュールの内部におい
て、半導体レーザ素子と並列にダンピング抵抗を設け
る。特に、高周波線路と終端抵抗の接続点とグランドの
間にダンピング抵抗を設けるのが好例である。
で良好な光波形を発生できるＬＤモジュールを提供す
る。 【解決手段】 半導体レーザモジュールの内部におい
て、半導体レーザ素子と並列にダンピング抵抗を設け
る。特に、高周波線路と終端抵抗の接続点とグランドの
間にダンピング抵抗を設けるのが好例である。
Description
【０００１】
【発明の属する技術分野】本発明は光通信で使用する半
導体レーザモジュールに関するものである。特に１０Ｇ
ｂｉｔ／ｓ以上の超高速動作を目的とする半導体レーザ
モジュールに有用である。
導体レーザモジュールに関するものである。特に１０Ｇ
ｂｉｔ／ｓ以上の超高速動作を目的とする半導体レーザ
モジュールに有用である。
【０００２】
【従来の技術】近年光通信の高速化が急速に進んでお
り、既に１０Ｇｂｉｔ／ｓの光通信システムが実用化さ
れている。従来の１０Ｇｂｉｔ／ｓのシステムでは、１
０Ｇｂｉｔ／ｓの信号を発生するために電界吸収（Ｅ
Ａ：ｅｌｅｃｔｒｏ―ａｂｓｏｒｐｔｉｏｎ）型変調器
を集積化した半導体レーザ（ｌａｓｅｒ−ｄｉｏｄｅ：
以下、ＬＤと略記する）素子を使用している。このＥＡ
変調器集積ＬＤ素子は、ＬＤから発生する連続光をＥＡ
変調器でＯＮ・ＯＦＦして光信号を発生する。ＥＡ変調
器集積ＬＤ素子のモジュールについては、例えば特開平
９−２５２１６４号公報に開示されている。同モジュー
ルでは、ＥＡ変調器の動作温度範囲は狭いために、ペル
チェ素子を内蔵して素子の温度を一定にコントロール必
要がある。このためモジュールが高価で消費電力も大き
いといった課題がある。
り、既に１０Ｇｂｉｔ／ｓの光通信システムが実用化さ
れている。従来の１０Ｇｂｉｔ／ｓのシステムでは、１
０Ｇｂｉｔ／ｓの信号を発生するために電界吸収（Ｅ
Ａ：ｅｌｅｃｔｒｏ―ａｂｓｏｒｐｔｉｏｎ）型変調器
を集積化した半導体レーザ（ｌａｓｅｒ−ｄｉｏｄｅ：
以下、ＬＤと略記する）素子を使用している。このＥＡ
変調器集積ＬＤ素子は、ＬＤから発生する連続光をＥＡ
変調器でＯＮ・ＯＦＦして光信号を発生する。ＥＡ変調
器集積ＬＤ素子のモジュールについては、例えば特開平
９−２５２１６４号公報に開示されている。同モジュー
ルでは、ＥＡ変調器の動作温度範囲は狭いために、ペル
チェ素子を内蔵して素子の温度を一定にコントロール必
要がある。このためモジュールが高価で消費電力も大き
いといった課題がある。
【０００３】これに対して、ここ１、２年の間にＬＤの
高速変調特性や温度特性が著しく向上し、ＬＤに流す電
流を直接ＯＮ・ＯＦＦすることによって、１０Ｇｂｉｔ
／ｓの光信号を直接発生することが可能になった。ＬＤ
の直接変調方式は動作温度範囲が広く、ペルチェ素子に
よる温度コントロールが不要である。従って、モジュー
ルを小型化・低コスト化することができ、また消費電力
も格段に小さくできる。この直接変調方式を実用化する
ためには、１０Ｇｂｉｔ／ｓの駆動信号を低損失かつ低
反射でＬＤ素子に伝達できる機構を有したＬＤモジュー
ルが必要である。２．５Ｇｂｉｔ／ｓクラスの高速変調
を行なうＬＤモジュールは既に実用化されている。従来
のＬＤモジュールとそれを駆動するドライバＩＣをプリ
ント基板上に実装接続した状態の等価回路モデルの例を
図１９に示す。ＬＤモジュールは駆動信号を入力するた
めのピン２（ここでは、ピンは寄生インダクタンスを有
するのでインダクタを示す記号で示している。）を有す
る。又、モジュール内部にインピーダンス整合のとれた
高周波線路３を有し、同線路の終端には終端抵抗４を有
し、同終端抵抗４とＬＤ素子６はワイヤボンド５にて接
続されている。即ち、終端抵抗４はＬＤ素子６と直列に
接続されている。ドライバＩＣ８が発生するの駆動信号
（電気信号）は、プリント基板上に設けられたインピー
ダンス整合のとれた高周波線路９、ＬＤモジュールのピ
ン２、パッケージ内の高周波線路３、終端抵抗４、ワイ
ヤボンド５を通ってＬＤ素子６に供給される。終端抵抗
４の抵抗値とＬＤ６の抵抗値（通常５Ω程度）の和が高
周波線路３、９のインピーダンスと一致するように終端
抵抗値を設定することで、駆動信号の反射を低減してい
る。ここで高周波線路のインピーダンスは駆動ＩＣの消
費電力及び実現の容易さから通常２０Ω〜３０Ωに設定
される。しかし、ピン２やワイヤボンド５は寄生インダ
クタンス成分（両者の和で２〜３ｎＨ程度）を有する
で、２．５Ｇｂｐｓ／ｓ程度の電気信号に対してもモジ
ュールのピン２やワイヤボンド５で電気信号が反射して
ドライバＩＣ８に戻る。この信号の反射の状態を図１９
の矢印で示した。ドライバＩＣに戻った信号は、再度ド
ライバで反射し、ＬＤモジュールに入射してＬＤ素子に
伝わる。これによって、ＬＤモジュールの光信号波形に
リンギング（ゴースト）が発生し、光波形が劣化する。
これを解決する手段として、例えば、特開平５−３２７
６１７号公報がある。この例を図２０に例示する。この
方法は、プリント基板上の高周波線路９の終端とクラン
ドの間にダンピング抵抗１０を入れる方法、即ちＬＤモ
ジュールに対して並列になるようにダンピング抵抗１０
を入れる方法である。尚、図２０において、図１９と同
様の符号は同じ部材であるので、詳細な説明は省略す
る。並列ダンピング抵抗１０を入れると、ダンピング抵
抗１０に流れる電流の分だけＩＣの駆動電流を大きくす
る必要がある。しかし、入力ピン２やワイヤボンド５で
反射した電気信号が同抵抗１０を介してグランドに逃げ
るので、反射による波形劣化を低減することができる。
高速変調特性や温度特性が著しく向上し、ＬＤに流す電
流を直接ＯＮ・ＯＦＦすることによって、１０Ｇｂｉｔ
／ｓの光信号を直接発生することが可能になった。ＬＤ
の直接変調方式は動作温度範囲が広く、ペルチェ素子に
よる温度コントロールが不要である。従って、モジュー
ルを小型化・低コスト化することができ、また消費電力
も格段に小さくできる。この直接変調方式を実用化する
ためには、１０Ｇｂｉｔ／ｓの駆動信号を低損失かつ低
反射でＬＤ素子に伝達できる機構を有したＬＤモジュー
ルが必要である。２．５Ｇｂｉｔ／ｓクラスの高速変調
を行なうＬＤモジュールは既に実用化されている。従来
のＬＤモジュールとそれを駆動するドライバＩＣをプリ
ント基板上に実装接続した状態の等価回路モデルの例を
図１９に示す。ＬＤモジュールは駆動信号を入力するた
めのピン２（ここでは、ピンは寄生インダクタンスを有
するのでインダクタを示す記号で示している。）を有す
る。又、モジュール内部にインピーダンス整合のとれた
高周波線路３を有し、同線路の終端には終端抵抗４を有
し、同終端抵抗４とＬＤ素子６はワイヤボンド５にて接
続されている。即ち、終端抵抗４はＬＤ素子６と直列に
接続されている。ドライバＩＣ８が発生するの駆動信号
（電気信号）は、プリント基板上に設けられたインピー
ダンス整合のとれた高周波線路９、ＬＤモジュールのピ
ン２、パッケージ内の高周波線路３、終端抵抗４、ワイ
ヤボンド５を通ってＬＤ素子６に供給される。終端抵抗
４の抵抗値とＬＤ６の抵抗値（通常５Ω程度）の和が高
周波線路３、９のインピーダンスと一致するように終端
抵抗値を設定することで、駆動信号の反射を低減してい
る。ここで高周波線路のインピーダンスは駆動ＩＣの消
費電力及び実現の容易さから通常２０Ω〜３０Ωに設定
される。しかし、ピン２やワイヤボンド５は寄生インダ
クタンス成分（両者の和で２〜３ｎＨ程度）を有する
で、２．５Ｇｂｐｓ／ｓ程度の電気信号に対してもモジ
ュールのピン２やワイヤボンド５で電気信号が反射して
ドライバＩＣ８に戻る。この信号の反射の状態を図１９
の矢印で示した。ドライバＩＣに戻った信号は、再度ド
ライバで反射し、ＬＤモジュールに入射してＬＤ素子に
伝わる。これによって、ＬＤモジュールの光信号波形に
リンギング（ゴースト）が発生し、光波形が劣化する。
これを解決する手段として、例えば、特開平５−３２７
６１７号公報がある。この例を図２０に例示する。この
方法は、プリント基板上の高周波線路９の終端とクラン
ドの間にダンピング抵抗１０を入れる方法、即ちＬＤモ
ジュールに対して並列になるようにダンピング抵抗１０
を入れる方法である。尚、図２０において、図１９と同
様の符号は同じ部材であるので、詳細な説明は省略す
る。並列ダンピング抵抗１０を入れると、ダンピング抵
抗１０に流れる電流の分だけＩＣの駆動電流を大きくす
る必要がある。しかし、入力ピン２やワイヤボンド５で
反射した電気信号が同抵抗１０を介してグランドに逃げ
るので、反射による波形劣化を低減することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
ＬＤモジュールにおいて駆動信号が１０Ｇｂｉｔ／ｓ程
度まで高速化すると、ピンやワイヤボンドの寄生インダ
クタンス成分による反射が益々大きくなるので、波形劣
化がより大きくなるという問題がある。これに対して、
例えば、図２０の例と同様に、プリント板上に並列ダン
ピング抵抗を設けても、１０Ｇｂｉｔ／ｓの信号に対し
て駆動信号の反射に波形劣化が低減出来ないという難点
がある。
ＬＤモジュールにおいて駆動信号が１０Ｇｂｉｔ／ｓ程
度まで高速化すると、ピンやワイヤボンドの寄生インダ
クタンス成分による反射が益々大きくなるので、波形劣
化がより大きくなるという問題がある。これに対して、
例えば、図２０の例と同様に、プリント板上に並列ダン
ピング抵抗を設けても、１０Ｇｂｉｔ／ｓの信号に対し
て駆動信号の反射に波形劣化が低減出来ないという難点
がある。
【０００５】本発明は、概ね１０Ｇｂｉｔ／ｓ以上の超
高速な変調を行なっても電気信号反射によるのリンギン
グが少なく、良好な光波形を発生できる半導体レーザモ
ジュールを提供することにある。
高速な変調を行なっても電気信号反射によるのリンギン
グが少なく、良好な光波形を発生できる半導体レーザモ
ジュールを提供することにある。
【０００６】
【課題を解決するための手段】上記、半導体レーザモジ
ュールは以下の手段によって提供できる。
ュールは以下の手段によって提供できる。
【０００７】半導体レーザモジュールのパッケージに、
駆動信号を入力するためのピン（即ち、電気信号入力用
端子）と、当該パッケージ内部に半導体レーザ素子、高
周波線路、その終端抵抗（即ち、第１の抵抗）、及び並
列ダンピング抵抗（即ち、第２の抵抗）を設ける。同高
周波線路の一端は同入力ピンに接続される。同高周波線
路及びその終端抵抗は前記半導体レーザ素子と直列に設
けられる。一方、前記並列ダンピング抵抗は半導体レー
ザ素子と並列に設けられる。本発明におきては、こうし
た半導体レーザ素子、高周波線路、その終端抵抗（即
ち、第１の抵抗）、及び並列ダンピング抵抗（即ち、第
２の抵抗）の構成をパッケージ内部に設けることが、わ
けても肝要である。具体例としては、前記高周波線路の
他方の端に終端抵抗を介して半導体レーザ素子の第１の
電極を接続し、この高周波線路と終端抵抗の接続点と半
導体レーザの第２の電極との間に並列ダンピング抵抗を
設ける。良好な光波形を得るためには、前記並列ダンピ
ング抵抗と前記半導体レーザ素子の距離を２．４ｍｍ以
下に設定することが望ましい。バイアス電流による消費
電力を低減するためには、モジュールにＤＣバイアス電
流を負荷するための第２のピンを設け、同ピンと半導体
レーザ素子の第１の電極を高周波信号をブロックする素
子（例えば、インダクタやフェライトビード）を介して
接続しても良い。同高周波線路のインピーダンスが２０
Ωより３０Ωの場合は、同並列ダンピング抵抗素子の抵
抗値は６７Ωより３００Ωに設定することが望ましい。
駆動信号を入力するためのピン（即ち、電気信号入力用
端子）と、当該パッケージ内部に半導体レーザ素子、高
周波線路、その終端抵抗（即ち、第１の抵抗）、及び並
列ダンピング抵抗（即ち、第２の抵抗）を設ける。同高
周波線路の一端は同入力ピンに接続される。同高周波線
路及びその終端抵抗は前記半導体レーザ素子と直列に設
けられる。一方、前記並列ダンピング抵抗は半導体レー
ザ素子と並列に設けられる。本発明におきては、こうし
た半導体レーザ素子、高周波線路、その終端抵抗（即
ち、第１の抵抗）、及び並列ダンピング抵抗（即ち、第
２の抵抗）の構成をパッケージ内部に設けることが、わ
けても肝要である。具体例としては、前記高周波線路の
他方の端に終端抵抗を介して半導体レーザ素子の第１の
電極を接続し、この高周波線路と終端抵抗の接続点と半
導体レーザの第２の電極との間に並列ダンピング抵抗を
設ける。良好な光波形を得るためには、前記並列ダンピ
ング抵抗と前記半導体レーザ素子の距離を２．４ｍｍ以
下に設定することが望ましい。バイアス電流による消費
電力を低減するためには、モジュールにＤＣバイアス電
流を負荷するための第２のピンを設け、同ピンと半導体
レーザ素子の第１の電極を高周波信号をブロックする素
子（例えば、インダクタやフェライトビード）を介して
接続しても良い。同高周波線路のインピーダンスが２０
Ωより３０Ωの場合は、同並列ダンピング抵抗素子の抵
抗値は６７Ωより３００Ωに設定することが望ましい。
【０００８】
【発明の実施の形態】先ず、本発明の前提として、図２
１に示す等価回路を用いて、従来の並列ダンピング抵抗
を用いても、何故１０Ｇｂｉｔ／ｓの高速な駆動信号に
対してリンギングが十分に改善できないか考察する。以
下に述べるように、図２１は図２０に対して、並列ダン
ピング抵抗１０とワイヤボンド５がλ／１０以上離れて
いる点が異なっている。その他、同じ部材は同一の符号
で示す。尚、ここで、λは高周波信号の１ｂｉｔの高周
波線路上での長さの相当する値である。
１に示す等価回路を用いて、従来の並列ダンピング抵抗
を用いても、何故１０Ｇｂｉｔ／ｓの高速な駆動信号に
対してリンギングが十分に改善できないか考察する。以
下に述べるように、図２１は図２０に対して、並列ダン
ピング抵抗１０とワイヤボンド５がλ／１０以上離れて
いる点が異なっている。その他、同じ部材は同一の符号
で示す。尚、ここで、λは高周波信号の１ｂｉｔの高周
波線路上での長さの相当する値である。
【０００９】本発明において、半導体レーザ素子と各種
抵抗など電気的要素との接続には、半田等を用いての直
接接続、或いはワイヤを用いたワイヤボンディングなど
を用いることが出来る。更に、並列ダンピング抵抗での
電流消費を小さく抑える為に、同並列ダンピング抵抗と
直列にＤＣ電流をブロックする為の容量を挿入しても本
発明の効果を実現することが出来る。こうした方法も本
発明において、電気的に接続する方策の一つである。こ
こで、その接続の方法によって、信号の反射特性を考慮
する必要がある。
抵抗など電気的要素との接続には、半田等を用いての直
接接続、或いはワイヤを用いたワイヤボンディングなど
を用いることが出来る。更に、並列ダンピング抵抗での
電流消費を小さく抑える為に、同並列ダンピング抵抗と
直列にＤＣ電流をブロックする為の容量を挿入しても本
発明の効果を実現することが出来る。こうした方法も本
発明において、電気的に接続する方策の一つである。こ
こで、その接続の方法によって、信号の反射特性を考慮
する必要がある。
【００１０】１０Ｇｂｉｔ／ｓの信号の１ｂｉｔは１０
０ｐｓである。これはモジュール内部に設けたアルミナ
の高周波線路３（誘電率約１０）上では約１２ｍｍに相
当する。以下、この長さをλとする。これに対して、モ
ジュール内に設けた線路３の長さ（Ｌ）は典型的には２
ｍｍ〜５ｍｍであり、λ／１０に比べて長い。このため
に、ワイヤボンド５で生じた反射信号がピン２で再び反
射されてＬＤ素子６に戻ることによって、光波形にリン
ギングが発生する。これに対しては、モジュールの外に
並列ダンピング抵抗１０を入れても、この並列ダンピン
グ抵抗が反射する２点の間に挿入されていないために、
波形改善効果が小さくなる。又、同並列ダンピング抵抗
１０とワイヤボンド５がλ／１０以上離れているため
に、電気信号の位相が両者の間で異なる。このため、特
にワイヤボンドの反射に対して、ダンピング抵抗が有効
に作用しないという問題がある。ピン２の寄生インダク
タンスはピン（リード）を極力短く太くすることで大幅
に低減できるのに対して、ワイヤボンドの寄生インダク
タンスを低減することは難しい。従って、並列ダンピン
グ抵抗１０を設けても、ワイヤボンド５とドライバＩＣ
８間の反射によるリンギングを有効に低減することが出
来ない。
０ｐｓである。これはモジュール内部に設けたアルミナ
の高周波線路３（誘電率約１０）上では約１２ｍｍに相
当する。以下、この長さをλとする。これに対して、モ
ジュール内に設けた線路３の長さ（Ｌ）は典型的には２
ｍｍ〜５ｍｍであり、λ／１０に比べて長い。このため
に、ワイヤボンド５で生じた反射信号がピン２で再び反
射されてＬＤ素子６に戻ることによって、光波形にリン
ギングが発生する。これに対しては、モジュールの外に
並列ダンピング抵抗１０を入れても、この並列ダンピン
グ抵抗が反射する２点の間に挿入されていないために、
波形改善効果が小さくなる。又、同並列ダンピング抵抗
１０とワイヤボンド５がλ／１０以上離れているため
に、電気信号の位相が両者の間で異なる。このため、特
にワイヤボンドの反射に対して、ダンピング抵抗が有効
に作用しないという問題がある。ピン２の寄生インダク
タンスはピン（リード）を極力短く太くすることで大幅
に低減できるのに対して、ワイヤボンドの寄生インダク
タンスを低減することは難しい。従って、並列ダンピン
グ抵抗１０を設けても、ワイヤボンド５とドライバＩＣ
８間の反射によるリンギングを有効に低減することが出
来ない。
【００１１】以上の考察に基づき、新たに見出したＬＤ
モジュールの等価回路の諸例を図１〜図４に示す。これ
らを用いて本発明の作用について説明する。尚、各図で
の符号は、本発明の特徴部分以外は、これまでの図と同
様であるので、詳細な説明は省略する。本発明では、図
１〜図４の全ての実施例において、ＬＤモジュール本体
１の内部、即ち、パッケージの内部にＬＤ素子と並列に
接続されたダンピング抵抗１１を有していることが第１
の特徴である。並列ダンピング抵抗を入れる位置は、図
１が高周波線路３と終端抵抗４の間、図２がピン２と高
周波線路３の間、図３が高周波線路３の途中、図４が終
端抵抗４とワイヤボンド５の間である。図１〜図４の何
れにおいても、並列ダンピング抵抗１１は信号反射を生
じるピン２とワイヤボンド５の間に入れられている。従
って、１０Ｇｂｉｔ／ｓ以上の高速な変調時に両者を反
射点とするリンギングを有効に減衰させることができ
る。尚、本発明の諸例を示す各図における符号１０は、
パッケージの外部に設けられた、いわゆる外付のダンピ
ング抵抗である。本発明によれば、この外付のダンピン
グ抵抗１０を用いずとも、良好な特性を得ることが出来
る。この意味で、各図において、括弧を付して外付のダ
ンピング抵抗１０が描かれている。但し、特性の要請に
応じて外付のダンピング抵抗１０を用いることも可能で
ある。
モジュールの等価回路の諸例を図１〜図４に示す。これ
らを用いて本発明の作用について説明する。尚、各図で
の符号は、本発明の特徴部分以外は、これまでの図と同
様であるので、詳細な説明は省略する。本発明では、図
１〜図４の全ての実施例において、ＬＤモジュール本体
１の内部、即ち、パッケージの内部にＬＤ素子と並列に
接続されたダンピング抵抗１１を有していることが第１
の特徴である。並列ダンピング抵抗を入れる位置は、図
１が高周波線路３と終端抵抗４の間、図２がピン２と高
周波線路３の間、図３が高周波線路３の途中、図４が終
端抵抗４とワイヤボンド５の間である。図１〜図４の何
れにおいても、並列ダンピング抵抗１１は信号反射を生
じるピン２とワイヤボンド５の間に入れられている。従
って、１０Ｇｂｉｔ／ｓ以上の高速な変調時に両者を反
射点とするリンギングを有効に減衰させることができ
る。尚、本発明の諸例を示す各図における符号１０は、
パッケージの外部に設けられた、いわゆる外付のダンピ
ング抵抗である。本発明によれば、この外付のダンピン
グ抵抗１０を用いずとも、良好な特性を得ることが出来
る。この意味で、各図において、括弧を付して外付のダ
ンピング抵抗１０が描かれている。但し、特性の要請に
応じて外付のダンピング抵抗１０を用いることも可能で
ある。
【００１２】先に述べたように、ピン２の反射よりもワ
イヤボンド５の反射が大きく支配的である。従って、並
列ダンピング抵抗１１をできるだけワイヤボンド５の近
くに設置したほうが、両者の電気信号の位相が一致する
ので、より効果的にダンピング抵抗が作用する。位相を
ほぼ一致させるとは、具体的にはワイヤボンドからでき
ればλ／１０以下、最悪でもλ／５以下の距離にダンピ
ング抵抗１１を設定する。即ち１０Ｇｂｉｔ／ｓの信号
に対しては、ワイヤボンドからできれば１.２ｍｍ以
下、最悪でも２.４ｍｍ以下の位置に、ダンピング抵抗
１１を設置したほうが、より有効的に反射を低減でき
る。ワイヤボンドと半導体レーザの位置は近いので、こ
れはダンピング抵抗１１を半導体レーザからできれば
１.２ｍｍ以下、最悪でも２.４ｍｍ以下の位置にダンピ
ング抵抗１１を設置するといっても良い。
イヤボンド５の反射が大きく支配的である。従って、並
列ダンピング抵抗１１をできるだけワイヤボンド５の近
くに設置したほうが、両者の電気信号の位相が一致する
ので、より効果的にダンピング抵抗が作用する。位相を
ほぼ一致させるとは、具体的にはワイヤボンドからでき
ればλ／１０以下、最悪でもλ／５以下の距離にダンピ
ング抵抗１１を設定する。即ち１０Ｇｂｉｔ／ｓの信号
に対しては、ワイヤボンドからできれば１.２ｍｍ以
下、最悪でも２.４ｍｍ以下の位置に、ダンピング抵抗
１１を設置したほうが、より有効的に反射を低減でき
る。ワイヤボンドと半導体レーザの位置は近いので、こ
れはダンピング抵抗１１を半導体レーザからできれば
１.２ｍｍ以下、最悪でも２.４ｍｍ以下の位置にダンピ
ング抵抗１１を設置するといっても良い。
【００１３】この観点から見ると、図４、図１、図３、
図２の順でより良好な波形が期待できる。しかし、最も
有効に反射を低減できる図４に示す構成を採った場合、
ＬＤの直列抵抗値がばらつくとダンピング抵抗１１とＬ
Ｄ６に流れる電流の割合が大きく変化し、所定の光波形
や光強度を得るための駆動電流が大きくばらつくという
難点がある。これに対して図１に示す構成では、ＬＤの
抵抗値がばらついても、終端抵抗４が直列に入っている
ためにダンピング抵抗とＬＤ素子に流れる電流の比は図
４ほどばらつかない。即ち、モジュールの駆動電流のバ
ラツキを図４の場合より小さく押さえることができる。
以上の考察から、本発明の諸具体的形態のなかで取り分
け図１が優れた構成である。図１に示す構成を採り、更
にピン２の部分の寄生インダクタンスを十分に低減する
策を施せば、外付けのダンピング抵抗１０を用いなくて
も良好な光波形を得ることができる。
図２の順でより良好な波形が期待できる。しかし、最も
有効に反射を低減できる図４に示す構成を採った場合、
ＬＤの直列抵抗値がばらつくとダンピング抵抗１１とＬ
Ｄ６に流れる電流の割合が大きく変化し、所定の光波形
や光強度を得るための駆動電流が大きくばらつくという
難点がある。これに対して図１に示す構成では、ＬＤの
抵抗値がばらついても、終端抵抗４が直列に入っている
ためにダンピング抵抗とＬＤ素子に流れる電流の比は図
４ほどばらつかない。即ち、モジュールの駆動電流のバ
ラツキを図４の場合より小さく押さえることができる。
以上の考察から、本発明の諸具体的形態のなかで取り分
け図１が優れた構成である。図１に示す構成を採り、更
にピン２の部分の寄生インダクタンスを十分に低減する
策を施せば、外付けのダンピング抵抗１０を用いなくて
も良好な光波形を得ることができる。
【００１４】次に、ＬＤモジュール内に設けるダンピン
グ抵抗１１の抵抗値（Ｒｄ）について検討する。図１〜
図３に示すＬＤモジュールにおいて、ＬＤモジュールの
駆動電流（Ｉｍｏｄ）は、ＬＤ素子に流れる電流（Ｉｃ
ｈｉｐ）、ダンピング抵抗の値（Ｒｄ）、終端抵抗の値
（Ｒ0）、ＬＤ素子抵抗値（ｒ）、ＬＤ素子の閾値電圧
（Ｖｔｈ）を用いて Ｉｍｏｄ＝Ｉｃｈｉｐ・（Ｒｄ＋Ｒ0＋ｒ）／Ｒｄ ＋ Ｖｔｈ／Ｒｄ ・・・・・・（式１） と書ける。尚、この式は厳密にはワイヤボンドの寄生イ
ンダクタンスを無視した近似式である。しかし、本発明
の実施に当っては、この近似式に従って十分である。従
って、変調に必要な電流振幅はダンピング抵抗を用いな
い場合に比べて、（Ｒｄ＋Ｒ0＋ｒ）／Ｒｄ倍になる。
Ｒ0＋ｒは、概ねモジュールの設計に用いられた公称イ
ンピーダンス（Ｚ0）に一致するように設定される。
グ抵抗１１の抵抗値（Ｒｄ）について検討する。図１〜
図３に示すＬＤモジュールにおいて、ＬＤモジュールの
駆動電流（Ｉｍｏｄ）は、ＬＤ素子に流れる電流（Ｉｃ
ｈｉｐ）、ダンピング抵抗の値（Ｒｄ）、終端抵抗の値
（Ｒ0）、ＬＤ素子抵抗値（ｒ）、ＬＤ素子の閾値電圧
（Ｖｔｈ）を用いて Ｉｍｏｄ＝Ｉｃｈｉｐ・（Ｒｄ＋Ｒ0＋ｒ）／Ｒｄ ＋ Ｖｔｈ／Ｒｄ ・・・・・・（式１） と書ける。尚、この式は厳密にはワイヤボンドの寄生イ
ンダクタンスを無視した近似式である。しかし、本発明
の実施に当っては、この近似式に従って十分である。従
って、変調に必要な電流振幅はダンピング抵抗を用いな
い場合に比べて、（Ｒｄ＋Ｒ0＋ｒ）／Ｒｄ倍になる。
Ｒ0＋ｒは、概ねモジュールの設計に用いられた公称イ
ンピーダンス（Ｚ0）に一致するように設定される。
【００１５】ＬＤモジュールの場合、Ｚ0は駆動回路の
容易実現性から２０〜３０Ωに設定されることが多い。
この場合に駆動に必要な電流振幅の増加を３０％以下に
抑える為には、Ｒｄは６７Ω以上にする必要がある。一
方、ダンピング抵抗に流れる電流が、ワイヤボンド（Ｌ
Ｄ）側に流れる電流に比べて、余り小さいと反射低減効
果が小さくなる。従って、ＲｄはＲ0＋ｒの１０倍より
小さくする必要がある。従って、Ｒｄは３００Ω以下に
設定する必要がある。以上の結果から、図１、図２、図
３に示すＬＤモジュールにおいては、Ｒｄは６７Ωから
３００Ωの間に設定することが好ましい。
容易実現性から２０〜３０Ωに設定されることが多い。
この場合に駆動に必要な電流振幅の増加を３０％以下に
抑える為には、Ｒｄは６７Ω以上にする必要がある。一
方、ダンピング抵抗に流れる電流が、ワイヤボンド（Ｌ
Ｄ）側に流れる電流に比べて、余り小さいと反射低減効
果が小さくなる。従って、ＲｄはＲ0＋ｒの１０倍より
小さくする必要がある。従って、Ｒｄは３００Ω以下に
設定する必要がある。以上の結果から、図１、図２、図
３に示すＬＤモジュールにおいては、Ｒｄは６７Ωから
３００Ωの間に設定することが好ましい。
【００１６】先に、Ｒ0＋ｒは概ねＺ0に一致するように
すると述べたが、並列ダンピング抵抗を用いることによ
ってモジュールのインピーダンスが低下するので、これ
を考慮して終端抵抗の値（Ｒ0）を従来よりも大きく設
定したほうが、インピーダンスマッチが向上し反射特性
が改善できる。具体的には、Ｒ＋ｒとＲｄの並列抵抗が
公称インピーダンスと概ね一致するように、即ち、 ０．８＜Ｚ0（１／（Ｒ0＋ｒ）＋１／Ｒｄ）＜１．２・・・・（式２） を概ね満たすようにＲ0、ｒ、Ｒｄの値を設定したほう
が、良好な反射特性が得られる。即ち、１／Ｚ0＝１／
（Ｒ0＋ｒ）＋１／Ｒｄの関係を、約２０％の精度で一
致させるのが好適なのである。こうして、例えば、低周
波領域において、高周波反射特性（Ｓ１１）を−２０ｄ
Ｂ以下とすることを可能とする。
すると述べたが、並列ダンピング抵抗を用いることによ
ってモジュールのインピーダンスが低下するので、これ
を考慮して終端抵抗の値（Ｒ0）を従来よりも大きく設
定したほうが、インピーダンスマッチが向上し反射特性
が改善できる。具体的には、Ｒ＋ｒとＲｄの並列抵抗が
公称インピーダンスと概ね一致するように、即ち、 ０．８＜Ｚ0（１／（Ｒ0＋ｒ）＋１／Ｒｄ）＜１．２・・・・（式２） を概ね満たすようにＲ0、ｒ、Ｒｄの値を設定したほう
が、良好な反射特性が得られる。即ち、１／Ｚ0＝１／
（Ｒ0＋ｒ）＋１／Ｒｄの関係を、約２０％の精度で一
致させるのが好適なのである。こうして、例えば、低周
波領域において、高周波反射特性（Ｓ１１）を−２０ｄ
Ｂ以下とすることを可能とする。
【００１７】図１に示すＬＤモジュールにおいて、ワイ
ヤボンドの寄生インダクタンスが０．６ｎＨ、ｒ＝８Ω
の時に、ＲｄとＲ0が式２を満たすように変化させた例
の高周波反射特性（Ｓ１１）の計算結果を図５に示す。
横軸が周波数、縦軸が高周波反射特性（Ｓ１１）を示
す。ここでは、簡単の為にピン２のインダクタンスは０
として無視した。ここで、高周波反射特性（Ｓ１１）
は、信号を入れた時、いくら反射信号として戻ってくる
かの値である。図５において、Ｒｄ、即ちダンピング抵
抗の無い場合が比較例である。並列ダンピング抵抗（Ｒ
ｄ）を用いることで、高周波反射特性（Ｓ１１）が改善
できることが分かる。
ヤボンドの寄生インダクタンスが０．６ｎＨ、ｒ＝８Ω
の時に、ＲｄとＲ0が式２を満たすように変化させた例
の高周波反射特性（Ｓ１１）の計算結果を図５に示す。
横軸が周波数、縦軸が高周波反射特性（Ｓ１１）を示
す。ここでは、簡単の為にピン２のインダクタンスは０
として無視した。ここで、高周波反射特性（Ｓ１１）
は、信号を入れた時、いくら反射信号として戻ってくる
かの値である。図５において、Ｒｄ、即ちダンピング抵
抗の無い場合が比較例である。並列ダンピング抵抗（Ｒ
ｄ）を用いることで、高周波反射特性（Ｓ１１）が改善
できることが分かる。
【００１８】ＬＤ素子を１０Ｇｂｉｔ／ｓで高速変調す
るためには、ＬＤ素子に閾値電流の１〜２倍程度のＤＣ
バイアス電流（Ｉｂ，ｃｈｉｐ）を与える必要がある。
並列ダンピング抵抗を用いた場合に必要なモジュールの
バイアス電流（Ｉｂ、ｍｏｄ）は式１から、 Ｉｂ，ｍｏｄ＝Ｉｂ，ｃｈｉｐ・（Ｒｄ＋Ｒ0＋ｒ）／Ｒｄ＋Ｖｔｈ／Ｒｄ ・・・・・（式２） となり、ダンピング抵抗を用いるとＤＣバイアス電流も
増加することになる。
るためには、ＬＤ素子に閾値電流の１〜２倍程度のＤＣ
バイアス電流（Ｉｂ，ｃｈｉｐ）を与える必要がある。
並列ダンピング抵抗を用いた場合に必要なモジュールの
バイアス電流（Ｉｂ、ｍｏｄ）は式１から、 Ｉｂ，ｍｏｄ＝Ｉｂ，ｃｈｉｐ・（Ｒｄ＋Ｒ0＋ｒ）／Ｒｄ＋Ｖｔｈ／Ｒｄ ・・・・・（式２） となり、ダンピング抵抗を用いるとＤＣバイアス電流も
増加することになる。
【００１９】これに対して、図６に示すように、ＤＣバ
イアス電流を負荷するピンを別に設けて、バイアス電流
を変調信号と別に供給する方式を採れば、バイアス電流
を低下させることが出来る。図には、この部位に対し
て、バイアス電流と記し、合わせて矢印を示した。この
時のバイアス電流は、 Ｉｂ，ｍｏｄ＝Ｉｂ，ｃｈｉｐ・（Ｒｄ＋Ｒ0＋ｒ）／（Ｒｄ＋Ｒ0） ＋Ｖｔｈ／（Ｒｄ＋Ｒ0）・・・・・（式３） と表すことが出来る。このように、本例では、式２の場
合に比べてバイアス電流を小さくすることが出来る。こ
の場合、高周波信号がバイアス電流回路に漏れないよう
に、高周波変調信号をブロックするためのＡＣブロック
回路６１をＬＤモジュール内に設ける必要がある。ＡＣ
ブロック回路６１としては、例えば、インダクタやフェ
ライトビーズなどを用いることができる。
イアス電流を負荷するピンを別に設けて、バイアス電流
を変調信号と別に供給する方式を採れば、バイアス電流
を低下させることが出来る。図には、この部位に対し
て、バイアス電流と記し、合わせて矢印を示した。この
時のバイアス電流は、 Ｉｂ，ｍｏｄ＝Ｉｂ，ｃｈｉｐ・（Ｒｄ＋Ｒ0＋ｒ）／（Ｒｄ＋Ｒ0） ＋Ｖｔｈ／（Ｒｄ＋Ｒ0）・・・・・（式３） と表すことが出来る。このように、本例では、式２の場
合に比べてバイアス電流を小さくすることが出来る。こ
の場合、高周波信号がバイアス電流回路に漏れないよう
に、高周波変調信号をブロックするためのＡＣブロック
回路６１をＬＤモジュール内に設ける必要がある。ＡＣ
ブロック回路６１としては、例えば、インダクタやフェ
ライトビーズなどを用いることができる。
【００２０】更に、本発明の別の実施形態として、図
７、図８の例を挙げることができる。図７はＬＤの接続
する際に信号側、グランド側共にワイヤボンド５−１、
５−２を用いた例である。ワイヤボンド５−１（寄生イ
ンダクタンスＬ１）と５−２（寄生インダクタンスＬ
２）は直列の関係にあるので、図７は図１においてのワ
イヤボンド５の寄生インダクタンスとＬ１＋Ｌ２とした
場合に回路的に全く等価である。従って、ダンピング抵
抗１１はグランド側のワイヤボンド５−２によって生じ
る反射についても有効に低減できる。図８は、さらに終
端抵抗の前にもワイヤボンド５−３が用いられている場
合である。同様にダンピング抵抗１１は同ワイヤボンド
５−３で生じる反射についても有効に低減できる。又、
図１〜図４、図７、図８において、直列に接続されてい
るワイヤボンド５、終端抵抗４、ＬＤ素子７の接続順序
が如何に入れ替わろうとも、ダンピング抵抗１１がワイ
ヤボンドによる反射低減に有効に寄与することも言うま
でもない。
７、図８の例を挙げることができる。図７はＬＤの接続
する際に信号側、グランド側共にワイヤボンド５−１、
５−２を用いた例である。ワイヤボンド５−１（寄生イ
ンダクタンスＬ１）と５−２（寄生インダクタンスＬ
２）は直列の関係にあるので、図７は図１においてのワ
イヤボンド５の寄生インダクタンスとＬ１＋Ｌ２とした
場合に回路的に全く等価である。従って、ダンピング抵
抗１１はグランド側のワイヤボンド５−２によって生じ
る反射についても有効に低減できる。図８は、さらに終
端抵抗の前にもワイヤボンド５−３が用いられている場
合である。同様にダンピング抵抗１１は同ワイヤボンド
５−３で生じる反射についても有効に低減できる。又、
図１〜図４、図７、図８において、直列に接続されてい
るワイヤボンド５、終端抵抗４、ＬＤ素子７の接続順序
が如何に入れ替わろうとも、ダンピング抵抗１１がワイ
ヤボンドによる反射低減に有効に寄与することも言うま
でもない。
【００２１】以下に本発明の実施例を具体的な構造を示
して順に説明する。 ＜実施例１＞図９に本発明の第１実施例に係るＬＤモジ
ュールの斜視図を示す。本モジュールは８本のピンを有
するｍｉｎｉ−ＤＩＬ（ｄｕａｌ−ｉｎ―ｌｉｎｅ）型
のＬＤモジュールである。図１０の（ａ）は同ＬＤモジ
ュールのキャップ９４を装着する前の平面図であり、図
１０の（ｂ）は（ａ）のＡ−Ａ´断面図である。図１１
は同モジュールの本体９１を構成する３層のセラミック
層の電極パターンを示したものである。図１１の（ａ）
が第１層１０７の上面（即ちパッケージ本体上面）の電
極パターンを、（ｂ）が第２層１０８の上面の電極パタ
ーンを、（ｃ）が第３層１０９の上面の電極パターン
を、（ｄ）が第３層１０９の裏面（即ち本体下面）の電
極パターンをそれぞれ示す。
して順に説明する。 ＜実施例１＞図９に本発明の第１実施例に係るＬＤモジ
ュールの斜視図を示す。本モジュールは８本のピンを有
するｍｉｎｉ−ＤＩＬ（ｄｕａｌ−ｉｎ―ｌｉｎｅ）型
のＬＤモジュールである。図１０の（ａ）は同ＬＤモジ
ュールのキャップ９４を装着する前の平面図であり、図
１０の（ｂ）は（ａ）のＡ−Ａ´断面図である。図１１
は同モジュールの本体９１を構成する３層のセラミック
層の電極パターンを示したものである。図１１の（ａ）
が第１層１０７の上面（即ちパッケージ本体上面）の電
極パターンを、（ｂ）が第２層１０８の上面の電極パタ
ーンを、（ｃ）が第３層１０９の上面の電極パターン
を、（ｄ）が第３層１０９の裏面（即ち本体下面）の電
極パターンをそれぞれ示す。
【００２２】本ＬＤモジュールは。ＬＤ素子６と光出力
をモニターするためのモニターＰＤ（ｐｈｏｔｏ−ｄｉ
ｏｄｅ）素子１０１を有する。ピン９２−１と９２−３
はグランドに接続するピンである。グランド電極パター
ン９３−０、９３−１２、９３−１３はパッケージ側面
の電極パターン９３−１、９３−２を介して同ピンに接
続されている。９２−２は駆動信号を与えるリードピン
であり、駆動信号は側面電極パターン９３−２、マイク
ロストリップ線路３、線路上に設けた終端抵抗４（抵抗
値Ｒ0）、ワイヤボンデング５−１を通過して、ＬＤ素
子６（素子抵抗値ｒ）に給電され、シリコン製サブマウ
ント１０２上の電極１１１−１、ワイヤボンド５−２、
電極パターン９３−９、スルーホール１１０を介してグ
ランドに落ちる。
をモニターするためのモニターＰＤ（ｐｈｏｔｏ−ｄｉ
ｏｄｅ）素子１０１を有する。ピン９２−１と９２−３
はグランドに接続するピンである。グランド電極パター
ン９３−０、９３−１２、９３−１３はパッケージ側面
の電極パターン９３−１、９３−２を介して同ピンに接
続されている。９２−２は駆動信号を与えるリードピン
であり、駆動信号は側面電極パターン９３−２、マイク
ロストリップ線路３、線路上に設けた終端抵抗４（抵抗
値Ｒ0）、ワイヤボンデング５−１を通過して、ＬＤ素
子６（素子抵抗値ｒ）に給電され、シリコン製サブマウ
ント１０２上の電極１１１−１、ワイヤボンド５−２、
電極パターン９３−９、スルーホール１１０を介してグ
ランドに落ちる。
【００２３】マイクロストリップ線路３と電極パターン
９３−９の間にはダンピング抵抗１１（抵抗値Ｒｄ）が
設けられている。マイクロストリップ線路３の特性イン
ピーダンスは、その幅と第２層の基板厚を設定すること
によって、ここでは２５Ωに設定している。各抵抗値
は、ｒ＝８Ω、Ｒ０＝２３．３Ω、Ｒｄ＝１２５Ωであ
る。
９３−９の間にはダンピング抵抗１１（抵抗値Ｒｄ）が
設けられている。マイクロストリップ線路３の特性イン
ピーダンスは、その幅と第２層の基板厚を設定すること
によって、ここでは２５Ωに設定している。各抵抗値
は、ｒ＝８Ω、Ｒ０＝２３．３Ω、Ｒｄ＝１２５Ωであ
る。
【００２４】モニターＰＤ素子１０１で発生する光電流
はワイヤボンド１０５−１、１０５−２、電極パターン
９３−１０、９３−１１、側面電極パターン９３−４、
９３−５を介してピン９３−４と９４−５間に出力され
る。又、金属キャップ９４はパッケージ上面に設けた電
極パターン９３−０に電気的に導通を確保して固定され
ている。パッケージのサイズは７．４×１８．５×３ｍ
ｍであり、ストリップ線路の長さ約２．７ｍｍである。
はワイヤボンド１０５−１、１０５−２、電極パターン
９３−１０、９３−１１、側面電極パターン９３−４、
９３−５を介してピン９３−４と９４−５間に出力され
る。又、金属キャップ９４はパッケージ上面に設けた電
極パターン９３−０に電気的に導通を確保して固定され
ている。パッケージのサイズは７．４×１８．５×３ｍ
ｍであり、ストリップ線路の長さ約２．７ｍｍである。
【００２５】本ＬＤモジュールの製造プロセスを、図１
２を参酌して、以下に略述する。本体９１は３層のアル
ミナセラミック板１０７、１０８、１０９の多層積層構
造である。この積層体はグリーンシート法（印刷積層
法、或いはシート積層法）を用いて作製する。即ち、ア
ルミナ粉に有機バインダや燒結補助剤を添加したスラリ
ーを引伸ばして生セラミックシート（グリーンシート）
を形成し、金型で打ちぬくことで所定の形状にすると同
時にビアホール１１０を設ける。次に、ＷやＭｏの導体
ペーストをスクリーン印刷して、各層に図３で示すスト
リップ線路３、電極パターン９３−０、９３−９〜９３
−１３を設ける。各グリーンシートの３層を積層して燒
結する（図１２の（ａ））。この後、ダイシングにより
個々のパッケージサイズに切断する。
２を参酌して、以下に略述する。本体９１は３層のアル
ミナセラミック板１０７、１０８、１０９の多層積層構
造である。この積層体はグリーンシート法（印刷積層
法、或いはシート積層法）を用いて作製する。即ち、ア
ルミナ粉に有機バインダや燒結補助剤を添加したスラリ
ーを引伸ばして生セラミックシート（グリーンシート）
を形成し、金型で打ちぬくことで所定の形状にすると同
時にビアホール１１０を設ける。次に、ＷやＭｏの導体
ペーストをスクリーン印刷して、各層に図３で示すスト
リップ線路３、電極パターン９３−０、９３−９〜９３
−１３を設ける。各グリーンシートの３層を積層して燒
結する（図１２の（ａ））。この後、ダイシングにより
個々のパッケージサイズに切断する。
【００２６】こうして準備した積層体の側面に導体ペー
ストを塗布して電極パターン９３−１〜９３−８を設
け、これにリード９２−１〜９２−８をＡｇロー付けで
固定する。最後に露出した電極パターンに仕上げのＮｉ
／Ａｕ電解メッキを施す。
ストを塗布して電極パターン９３−１〜９３−８を設
け、これにリード９２−１〜９２−８をＡｇロー付けで
固定する。最後に露出した電極パターンに仕上げのＮｉ
／Ａｕ電解メッキを施す。
【００２７】一方、ファイバを精密に位置決めするため
のＶ溝と素子を実装するための電極１１−１、１１−２
を設けたシリコン製のサブマウント１０２上にＬＤ素子
６とＰＤ素子１０１をＡｕＳｎ半田１２０を用いて固定
する。終端抵抗４、並列ダンピング抵抗１１を搭載した
セラミックパッケージ本体に同シリコンサブマウント１
０２をダイボンドペーストで固定する（図１２の
（ｂ））。
のＶ溝と素子を実装するための電極１１−１、１１−２
を設けたシリコン製のサブマウント１０２上にＬＤ素子
６とＰＤ素子１０１をＡｕＳｎ半田１２０を用いて固定
する。終端抵抗４、並列ダンピング抵抗１１を搭載した
セラミックパッケージ本体に同シリコンサブマウント１
０２をダイボンドペーストで固定する（図１２の
（ｂ））。
【００２８】金ワイヤを用いたワイヤボンド５−１、５
−２、１０５−１、１０５−２を施して、ＬＤ素子、Ｐ
Ｄ素子とモジュールの電極パターンを接続する（図１２
の（ｃ））。
−２、１０５−１、１０５−２を施して、ＬＤ素子、Ｐ
Ｄ素子とモジュールの電極パターンを接続する（図１２
の（ｃ））。
【００２９】ナイロン等の保護被覆（ジャケット）を有
する光ファイバ７の先端の被覆を除去して内部の芯線１
１２を露出し、これをシリコンサブマウント１０２に設
けたＶ溝に接着剤を用いて固定する。又、本体２にファ
イバ７を接着剤１０６を用いて固定する。本体の内部に
透明なゲル状のシリコン樹脂１１３を注入・ベークし
て、樹脂封止する。モジュール上面に設けた金属パター
ン９３−０上に導電性接着剤をもちいて金属キャップ９
４を固定する（図１２の（ｄ））。
する光ファイバ７の先端の被覆を除去して内部の芯線１
１２を露出し、これをシリコンサブマウント１０２に設
けたＶ溝に接着剤を用いて固定する。又、本体２にファ
イバ７を接着剤１０６を用いて固定する。本体の内部に
透明なゲル状のシリコン樹脂１１３を注入・ベークし
て、樹脂封止する。モジュール上面に設けた金属パター
ン９３−０上に導電性接着剤をもちいて金属キャップ９
４を固定する（図１２の（ｄ））。
【００３０】作製したモジュールを２５Ωのストリップ
線路を有するプリント基板に実装し、高周波反射特性
（Ｓ１１）を測定した。尚、ここではモジュール外付け
の並列ダンピング抵抗１０は使用していない。図１３の
（ａ）はダンピング抵抗１１のない従来のＬＤモジュー
ルの測定結果であり、図１３の（ｂ）はダンピング抵抗
１１を用いた本発明によるＬＤモジュールの測定結果で
ある。いずれも、横軸は周波数、縦軸は高周波反射特性
（Ｓ１１）を示す。両特性を比較すれば、本発明によっ
てＳ１１が大きく低減できること、即ち、本発明によっ
てＬＤモジュールの駆動信号の反射が大きく低減できる
ことが容易に理解することが出来る。
線路を有するプリント基板に実装し、高周波反射特性
（Ｓ１１）を測定した。尚、ここではモジュール外付け
の並列ダンピング抵抗１０は使用していない。図１３の
（ａ）はダンピング抵抗１１のない従来のＬＤモジュー
ルの測定結果であり、図１３の（ｂ）はダンピング抵抗
１１を用いた本発明によるＬＤモジュールの測定結果で
ある。いずれも、横軸は周波数、縦軸は高周波反射特性
（Ｓ１１）を示す。両特性を比較すれば、本発明によっ
てＳ１１が大きく低減できること、即ち、本発明によっ
てＬＤモジュールの駆動信号の反射が大きく低減できる
ことが容易に理解することが出来る。
【００３１】本発明に係るＬＤモジュールを用いた光ト
ランシーバの構成例を図１４に示す。光トランシーバ２
００に入力する６００Ｍｂｉｔ／ｓ １６ｃｈの電気信
号は、ＭＵＸ（ｍｕｌｔｉｐｌｅｘ）機能を有するＩＣ
２０１で多重化されて１０Ｇｂｉｔ／ｓの電気信号に変
換される。同信号は、ＬＤドライバＩＣ２０２で増幅・
波形整形されて、ＬＤモジュール２０３に与えられ、光
信号に変換されてファイバ端２０８より出力する。ここ
で、ＬＤモジュール２０３が本発明の第１実施例によっ
て得られるＬＤモジュールである。ＬＤモジュールのフ
ァイバの先端にはファイバを接続するための光コネクタ
２０４−１が設けられている。
ランシーバの構成例を図１４に示す。光トランシーバ２
００に入力する６００Ｍｂｉｔ／ｓ １６ｃｈの電気信
号は、ＭＵＸ（ｍｕｌｔｉｐｌｅｘ）機能を有するＩＣ
２０１で多重化されて１０Ｇｂｉｔ／ｓの電気信号に変
換される。同信号は、ＬＤドライバＩＣ２０２で増幅・
波形整形されて、ＬＤモジュール２０３に与えられ、光
信号に変換されてファイバ端２０８より出力する。ここ
で、ＬＤモジュール２０３が本発明の第１実施例によっ
て得られるＬＤモジュールである。ＬＤモジュールのフ
ァイバの先端にはファイバを接続するための光コネクタ
２０４−１が設けられている。
【００３２】他方の光コネクタ２０４−２から入射する
１０Ｇｂｉｔ／ｓの光信号は、ファイバ端２０９を介し
て、ＰＤ素子とプリアンプＩＣを有するＰＤモジュール
２０５に入射する。光信号はこのＰＤモジュール２０５
によって１０Ｇｂｉｔ／ｓの電気信号に変換される。そ
して、クロック抽出機能と識別機能を有するＩＣ２０６
によって、ジッタを抑制し波形整形された信号に変換さ
れる。更に、ＤＥＭＵＸ（ｄｅｍｕｌｔｉｐｌｅｘ）機
能を有するＩＣ２０７によって、６００Ｍｂｉｔ／ｓ
１６ｃｈの電気信号に変換されて出力される。こうし
て、コネクタ２０４−１からは、良好な光波形を得るこ
とができた。
１０Ｇｂｉｔ／ｓの光信号は、ファイバ端２０９を介し
て、ＰＤ素子とプリアンプＩＣを有するＰＤモジュール
２０５に入射する。光信号はこのＰＤモジュール２０５
によって１０Ｇｂｉｔ／ｓの電気信号に変換される。そ
して、クロック抽出機能と識別機能を有するＩＣ２０６
によって、ジッタを抑制し波形整形された信号に変換さ
れる。更に、ＤＥＭＵＸ（ｄｅｍｕｌｔｉｐｌｅｘ）機
能を有するＩＣ２０７によって、６００Ｍｂｉｔ／ｓ
１６ｃｈの電気信号に変換されて出力される。こうし
て、コネクタ２０４−１からは、良好な光波形を得るこ
とができた。
【００３３】又、本光トランシーバ２組を用いて光通信
システムを構成した。この光通信システムの例を図１５
に示す。この光通信システムは、通信装置Ａ（２２０）
と通信装置Ｂ（２２１）を有し、その各々が光トランシ
ーバ２１１−１、２１１−２を有している。両者のトラ
ンシーバは２本の光ファイバ２１２−１、２１２−２で
接続されており、１０Ｇｂｉｔ／ｓの信号を相互にやり
取りできる。本通信システムはエラフリーで正常に動作
した。 ＜実施例２＞図１６に本発明の第２実施例に係るＬＤモ
ジュールを示す。図１６の（ａ）はＬＤモジュールのキ
ャップ９４を装着する前の平面図であり、図１６の
（ｂ）は（ａ）のＡ−Ａ‘断面図である。キャップを装
着した状態のＬＤモジュールの斜形図は実施例１の図９
と同様である。本実施例は、ダンピング抵抗１１がスト
リップ線路３の途中に接続されている点を除いては実施
例１と同一である。従って、その詳細説明は省略する。
本構造によっても、実施例１と同様に良好な特性で実施
することができる。 ＜実施例３＞図１７に本発明の第３実施例に係るＬＤモ
ジュールを示す。図１７の（ａ）は、ＬＤモジュールの
キャップ９４を装着する前の平面図であり、図１７の
（ｂ）は（ａ）のＡ−Ａ‘断面図である。キャップを装
着した状態のＬＤモジュールの斜形図は実施例１と同じ
図９である。本実施例では、ダンピング抵抗１１がスト
リップ線路３の信号入力ピンに近い箇所に接続されてい
る点を除いては実施例１と同一である。従って、その詳
細説明は省略する。本構造によっても、実施例１と同様
に良好な特性で実施することができる。 ＜実施例４＞図１８に本発明の第４実施例に係るＬＤモ
ジュールを示す。図１８の（ａ）は、ＬＤモジュールの
キャップ９４を装着する前の平面図であり、図１８の
（ｂ）は（ａ）のＡ−Ａ‘断面図である。キャップを装
着した状態のＬＤモジュールの斜形図は実施例１の図９
と同一である。本実施例では、終端抵抗４がシリコンサ
ブマウント１０２上に設けられている。駆動信号はスト
リップ線路３、ワイヤボンド５−１、終端抵抗４、ワイ
ヤボンド５−３を介してＬＤ素子に伝わる。又、本モジ
ュールでは駆動信号とは別にＤＣバイアス電流をピン９
２−６から与えることができる。バイアス電流はピン９
２−６、側面電極パターン９３−６、電極パタ−ン９３
−１４、巻線コイル型インダクタ１４１（１６０ｎ
Ｈ）、電極パターン９３−１３、ワイヤボンド１１１−
３を介して、ＬＤ素子６に供給される。インダクタ１４
１によって変調信号がＤＣバイアスピン側に漏洩するの
をブロックしている。本モジュールも実施例１と同様に
電気信号の反射によるリンギングの少ない良好な１０Ｇ
ｂｉｔ／ｓの光波形が得られた。
システムを構成した。この光通信システムの例を図１５
に示す。この光通信システムは、通信装置Ａ（２２０）
と通信装置Ｂ（２２１）を有し、その各々が光トランシ
ーバ２１１−１、２１１−２を有している。両者のトラ
ンシーバは２本の光ファイバ２１２−１、２１２−２で
接続されており、１０Ｇｂｉｔ／ｓの信号を相互にやり
取りできる。本通信システムはエラフリーで正常に動作
した。 ＜実施例２＞図１６に本発明の第２実施例に係るＬＤモ
ジュールを示す。図１６の（ａ）はＬＤモジュールのキ
ャップ９４を装着する前の平面図であり、図１６の
（ｂ）は（ａ）のＡ−Ａ‘断面図である。キャップを装
着した状態のＬＤモジュールの斜形図は実施例１の図９
と同様である。本実施例は、ダンピング抵抗１１がスト
リップ線路３の途中に接続されている点を除いては実施
例１と同一である。従って、その詳細説明は省略する。
本構造によっても、実施例１と同様に良好な特性で実施
することができる。 ＜実施例３＞図１７に本発明の第３実施例に係るＬＤモ
ジュールを示す。図１７の（ａ）は、ＬＤモジュールの
キャップ９４を装着する前の平面図であり、図１７の
（ｂ）は（ａ）のＡ−Ａ‘断面図である。キャップを装
着した状態のＬＤモジュールの斜形図は実施例１と同じ
図９である。本実施例では、ダンピング抵抗１１がスト
リップ線路３の信号入力ピンに近い箇所に接続されてい
る点を除いては実施例１と同一である。従って、その詳
細説明は省略する。本構造によっても、実施例１と同様
に良好な特性で実施することができる。 ＜実施例４＞図１８に本発明の第４実施例に係るＬＤモ
ジュールを示す。図１８の（ａ）は、ＬＤモジュールの
キャップ９４を装着する前の平面図であり、図１８の
（ｂ）は（ａ）のＡ−Ａ‘断面図である。キャップを装
着した状態のＬＤモジュールの斜形図は実施例１の図９
と同一である。本実施例では、終端抵抗４がシリコンサ
ブマウント１０２上に設けられている。駆動信号はスト
リップ線路３、ワイヤボンド５−１、終端抵抗４、ワイ
ヤボンド５−３を介してＬＤ素子に伝わる。又、本モジ
ュールでは駆動信号とは別にＤＣバイアス電流をピン９
２−６から与えることができる。バイアス電流はピン９
２−６、側面電極パターン９３−６、電極パタ−ン９３
−１４、巻線コイル型インダクタ１４１（１６０ｎ
Ｈ）、電極パターン９３−１３、ワイヤボンド１１１−
３を介して、ＬＤ素子６に供給される。インダクタ１４
１によって変調信号がＤＣバイアスピン側に漏洩するの
をブロックしている。本モジュールも実施例１と同様に
電気信号の反射によるリンギングの少ない良好な１０Ｇ
ｂｉｔ／ｓの光波形が得られた。
【００３４】上記４つの実施例は、特にｍｉｎｉ−ＤＩ
Ｌ型の光モジュールについて述べたが、バタフライ型、
同軸型など他の形式のモジュールに対しても同様に実施
可能なことは言うまでもない。
Ｌ型の光モジュールについて述べたが、バタフライ型、
同軸型など他の形式のモジュールに対しても同様に実施
可能なことは言うまでもない。
【００３５】
【発明の効果】本発明は、概ね１０Ｇｂｉｔ／ｓ以上の
変調を行なっても、良好な光波形を発生できる半導体レ
ーザモジュールを提供することが出来る。
変調を行なっても、良好な光波形を発生できる半導体レ
ーザモジュールを提供することが出来る。
【図１】図１は本発明に係るＬＤモジュールの第１の構
成を説明する等価回路図である。
成を説明する等価回路図である。
【図２】図２は本発明に係るＬＤモジュールの第２の構
成を説明する等価回路図である。
成を説明する等価回路図である。
【図３】図３は本発明に係るＬＤモジュールの第３の構
成を説明する等価回路図である。
成を説明する等価回路図である。
【図４】図４は本発明に係るＬＤモジュールの第４の構
成を説明する等価回路図である。
成を説明する等価回路図である。
【図５】図５は本発明に係るＬＤモジュールの高周波反
射特性の計算結果を示す図である。
射特性の計算結果を示す図である。
【図６】図６は本発明に係るＬＤモジュールの第５の構
成を説明する等価回路図である。
成を説明する等価回路図である。
【図７】図７は本発明に係るＬＤモジュールの第６の構
成を説明する等価回路図である。
成を説明する等価回路図である。
【図８】図８は本発明に係るＬＤモジュールの第７の構
成を説明する等価回路図である。
成を説明する等価回路図である。
【図９】図９は本発明に係るＬＤモジュールの斜視図で
ある。
ある。
【図１０】図１０は本発明に係る第１実施例を説明する
図である。
図である。
【図１１】図１１は本発明に係る第１実施例のＬＤモジ
ュールのパッケージ本体を構成する３層のセラミック板
に設けた電極パターンを示す図である。
ュールのパッケージ本体を構成する３層のセラミック板
に設けた電極パターンを示す図である。
【図１２】図１２は本発明のＬＤモジュールの製造方法
の例を示す装置の断面図である。
の例を示す装置の断面図である。
【図１３】図１３はＬＤモジュールの高周波反射特性を
ダンピング抵抗の有無を比較して示す図である。
ダンピング抵抗の有無を比較して示す図である。
【図１４】図１４は本発明に係るＬＤモジュールを用い
た光トランシーバの構成図である。
た光トランシーバの構成図である。
【図１５】図１５は本発明に係る光トランシーバを用い
た通信装置の構成を示す図である。
た通信装置の構成を示す図である。
【図１６】図１６は本発明に係る第２実施例を説明する
図である。
図である。
【図１７】図１７は本発明に係る第３実施例を説明する
図である。
図である。
【図１８】図１８は本発明に係る第４実施例を説明する
図である。
図である。
【図１９】図１９は従来のＬＤモジュールをプリント板
に実装した状態を示すブロック図である。
に実装した状態を示すブロック図である。
【図２０】図２０は従来の光波形劣化を低減する方法を
示すブロック図である。
示すブロック図である。
【図２１】図２１は従来のＬＤモジュールにおいて、１
０Ｇｂｉｔ／ｓの変調時生じる光波形の劣化の原因を説
明する為の図である。
０Ｇｂｉｔ／ｓの変調時生じる光波形の劣化の原因を説
明する為の図である。
１…ＬＤモジュール本体、２…駆動信号入力ピン、３…
高周波線路、４…終端抵抗、５…ワイヤボンド、６…Ｌ
Ｄ素子、７…光ファイバ、８…ドライバＩＣ、９…高周
波線路、１０…ダンピング抵抗、１１…ダンピング抵
抗、９１…本体、９２…ピン、９３…電極パターン、１
０１…ＰＤ素子、１０２…サブマウント、１０５…ワイ
ヤボンド、１１０…ビアホール、１１１…電極、１１２
…ファイバ芯線、１１３…透明樹脂、２０１…ＭＵＸ−
ＩＣ、２０２…ＬＤドライバＩＣ、２０３…本発明によ
るＬＤモジュール、２０４…光コネクタ、２０５…ＰＤ
モジュール、２０６…タイミング抽出及び識別器ＩＣ、
２０７…ＤＥＭＵＸ−ＩＣ、２１１…本発明による光ト
ランシーバ、２１２…光ファイバ。
高周波線路、４…終端抵抗、５…ワイヤボンド、６…Ｌ
Ｄ素子、７…光ファイバ、８…ドライバＩＣ、９…高周
波線路、１０…ダンピング抵抗、１１…ダンピング抵
抗、９１…本体、９２…ピン、９３…電極パターン、１
０１…ＰＤ素子、１０２…サブマウント、１０５…ワイ
ヤボンド、１１０…ビアホール、１１１…電極、１１２
…ファイバ芯線、１１３…透明樹脂、２０１…ＭＵＸ−
ＩＣ、２０２…ＬＤドライバＩＣ、２０３…本発明によ
るＬＤモジュール、２０４…光コネクタ、２０５…ＰＤ
モジュール、２０６…タイミング抽出及び識別器ＩＣ、
２０７…ＤＥＭＵＸ−ＩＣ、２１１…本発明による光ト
ランシーバ、２１２…光ファイバ。
フロントページの続き
(72)発明者 吉田 幸司
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
Ｆターム(参考） 5F073 AB27 AB28 BA02 EA14 FA02
FA25 FA27 FA30 GA02 GA12
GA25
Claims (20)
- 【請求項１】一つのパッケージに、少なくとも電気信号
入力用端子を有し、且つ当該パッケージの内部に、前記
電気信号入力用端子より高周波線路と第１の抵抗と半導
体レーザ素子とが順次直列に接続され、且つ第２の抵抗
の第１の端部が前記電気信号入力用端子より前記半導体
レーザ素子に至る電気回路中の一端に接続され、前記第
２の抵抗の第２の端部が前記半導体レーザ素子の前記第
１の抵抗に接続されない他方の端部に接続された構成を
有することを特徴とする半導体レーザモジュール。 - 【請求項２】前記高周波線路の一方の端が電気信号入力
用端子と接続され、前記高周波線路の他方の端が前記第
１の抵抗を介して前記半導体レーザ素子の第１の電極に
接続され、前記第２の抵抗の一方の端が、前記高周波線
路の前記第１の抵抗へ接続する端及び前記第１の抵抗の
前記高周波線路へ接続する端の双方に接続され、且つ前
記第２の抵抗の他方の端が前記半導体レーザ素子の第２
の電極に接続された構成を有することを特徴とする請求
項１に記載の半導体レーザモジュール。 - 【請求項３】前記高周波線路の一方の端が前記第１の端
子と接続され、前記高周波線路の他方の端が前記第１の
抵抗を介して該半導体レーザ素子の第１の電極に接続さ
れ、前記第２の抵抗の一方の端が、前記第１の端子と前
記高周波線路の接続点に接続され、且つ前記第２の抵抗
の他方の端が前記半導体レーザ素子の第２の電極に接続
された構成を有することを特徴とする請求項１に記載の
半導体レーザモジュール。 - 【請求項４】前記高周波線路の一方の端が前記第１の端
子と接続され、前記高周波線路の他方の端が前記第１の
抵抗を介して該半導体レーザ素子の第１の電極に接続さ
れ、前記第２の抵抗が前記高周波線路の途中の所望個所
と前記半導体レーザ素子の第２の電極を接続するように
設けられた構成を有することを特徴とする請求項１に記
載の半導体レーザモジュール。 - 【請求項５】前記高周波線路の一方の端が前記第１の端
子と接続されており、前記高周波線路の他方の端が前記
第１の抵抗を介して前記半導体レーザ素子の第１の電極
に接続されており、前記第２の抵抗が前記半導体レーザ
素子の第１の電極と第２の電極とを接続するように設け
られた構成を有することを特徴とする請求項１に記載の
半導体レーザモジュール。 - 【請求項６】直流バイアス電流の入力用端子と、当該パ
ッケージの内部に、高周波をブロックする機能を有する
回路部とを、更に有し、前記高周波線路の一方の端が前
記第１の端子と接続され、前記高周波線路の他方の端が
前記第１の抵抗を介して前記半導体レーザ素子の第１の
電極に接続され、前記第２の抵抗の一方の端が、前記高
周波線路の前記第１の抵抗へ接続する端及び前記第１の
抵抗の前記高周波線路へ接続する端の双方に接続され、
且つ前記第２の抵抗の他方の端が前記半導体レーザ素子
の第２の電極に接続され、且つ前記直流バイアス電流の
入力用端子と前記半導体レーザ素子の第１の電極が前記
高周波をブロックする機能を有する回路部を介して接続
された構成を有することを特徴とする請求項１に記載の
半導体レーザモジュール。 - 【請求項７】前記第２の抵抗素子と前記半導体レーザ素
子の間の距離が２．４ｍｍ以下であることを特徴とする
請求項１に記載の半導体レーザモジュール。 - 【請求項８】前記第２の抵抗素子と前記半導体レーザ素
子の間の距離が２．４ｍｍ以下であることを特徴とする
請求項２に記載の半導体レーザモジュール。 - 【請求項９】前記第２の抵抗素子と前記半導体レーザ素
子の間の距離が２．４ｍｍ以下であることを特徴とする
請求項５に記載の半導体レーザモジュール。 - 【請求項１０】前記半導体レーザモジュールが発生する
光信号が概ね１０Ｇｂｉｔ／ｓ以上であることを特徴と
する請求項１に記載の半導体レーザモジュール。 - 【請求項１１】前記半導体レーザモジュールが発生する
光信号が概ね１０Ｇｂｉｔ／ｓ以上であることを特徴と
する請求項２に記載の半導体レーザモジュール。 - 【請求項１２】前記半導体レーザモジュールが発生する
光信号が概ね１０Ｇｂｉｔ／ｓ以上であることを特徴と
する請求項５に記載の半導体レーザモジュール。 - 【請求項１３】前記高周波線路のインピーダンスが２０
Ωより３０Ωであって、且つ該第２の抵抗素子の抵抗値
が６７Ωより３００Ωである請求項１に記載の半導体レ
ーザモジュール。 - 【請求項１４】前記高周波線路のインピーダンスが２０
Ωより３０Ωであって、且つ該第２の抵抗素子の抵抗値
が６７Ωより３００Ωである請求項２に記載の半導体レ
ーザモジュール。 - 【請求項１５】前記高周波線路のインピーダンスが２０
Ωより３０Ωであって、且つ該第２の抵抗素子の抵抗値
が６７Ωより３００Ωである請求項５に記載の半導体レ
ーザモジュール。 - 【請求項１６】前記第１の抵抗素子の抵抗値をＲ0、前
記第２の抵抗素子の抵抗値をＲｄ、前記半導体レーザ素
子の抵抗値をｒ、当該半導体レーザモジュールの公称イ
ンピーダンスをＺ0とする時、 ０．８＜Ｚ0（１／（Ｒ0＋ｒ）＋１／Ｒｄ）＜１．２ の関係が概ね成立していることを特徴とする請求項１に
記載の半導体レーザモジュール。 - 【請求項１７】前記第１の抵抗素子の抵抗値をＲ0、前
記第２の抵抗素子の抵抗値をＲｄ、前記半導体レーザ素
子の抵抗値をｒ、当該半導体レーザモジュールの公称イ
ンピーダンスをＺ0とする時、 ０．８＜Ｚ0（１／（Ｒ0＋ｒ）＋１／Ｒｄ）＜１．２ の関係が概ね成立していることを特徴とする請求項２に
記載の半導体レーザモジュール。 - 【請求項１８】前記第１の抵抗素子の抵抗値をＲ0、前
記第２の抵抗素子の抵抗値をＲｄ、前記半導体レーザ素
子の抵抗値をｒ、当該半導体レーザモジュールの公称イ
ンピーダンスをＺ0とする時、 ０．８＜Ｚ0（１／（Ｒ0＋ｒ）＋１／Ｒｄ）＜１．２ の関係が成立していることを特徴とする請求項５に記載
の半導体レーザモジュール。 - 【請求項１９】複数の電気信号の入力端と、前記入力端
から入力された複数の電気信号を一つの多重化信号への
変換する多重化部と、得られた多重化信号を光信号に変
換する電気光変換部と、この電気光変換された光信号を
射出する射出端とを有し、前記電気光変換部に、一つの
パッケージに、少なくとも電気信号入力用端子を有し、
且つ当該パッケージの内部に、前記電気信号入力用端子
より高周波線路と第１の抵抗と半導体レーザ素子とが順
次直列に接続され、且つ第２の抵抗の第１の端部が前記
電気信号入力用端子より前記半導体レーザ素子に至る電
気回路中の一端に接続され、前記第２の抵抗の第２の端
部が前記半導体レーザ素子の前記第１の抵抗に接続され
ない他方の端部に接続された構成を有する光モジュール
を使用したことを特徴とする光トランシーバ。 - 【請求項２０】通信用光源として、一つのパッケージ
に、少なくとも電気信号入力用端子を有し、且つ当該パ
ッケージの内部に、前記電気信号入力用端子より高周波
線路と第１の抵抗と半導体レーザ素子とが順次直列に接
続され、且つ第２の抵抗の第１の端部が前記電気信号入
力用端子より前記半導体レーザ素子に至る電気回路中の
一端に接続され、前記第２の抵抗の第２の端部が前記半
導体レーザ素子の前記第１の抵抗に接続されない他方の
端部に接続された構成を有する光モジュールを使用した
ことを特徴とする光通信システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002038081A JP3947406B2 (ja) | 2002-02-15 | 2002-02-15 | 半導体レーザモジュール |
| US10/352,064 US6836492B2 (en) | 2002-02-15 | 2003-01-28 | Laser-diode module, optical transceiver and fiber transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002038081A JP3947406B2 (ja) | 2002-02-15 | 2002-02-15 | 半導体レーザモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243766A true JP2003243766A (ja) | 2003-08-29 |
| JP3947406B2 JP3947406B2 (ja) | 2007-07-18 |
Family
ID=27678148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002038081A Expired - Lifetime JP3947406B2 (ja) | 2002-02-15 | 2002-02-15 | 半導体レーザモジュール |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6836492B2 (ja) |
| JP (1) | JP3947406B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027716A (ja) * | 2005-07-11 | 2007-02-01 | Osram Opto Semiconductors Gmbh | レーザダイオード素子のためのパッケージ、レーザダイオード素子ならびにレーザダイオード素子を製作する方法 |
| US8660158B2 (en) | 2011-05-18 | 2014-02-25 | Sony Corporation | Semiconductor laser drive circuit and semiconductor laser apparatus |
| JP2015228396A (ja) * | 2014-05-30 | 2015-12-17 | 住友電工デバイス・イノベーション株式会社 | 光学装置 |
| JP2019212837A (ja) * | 2018-06-07 | 2019-12-12 | ルネサスエレクトロニクス株式会社 | 電子装置およびその製造方法 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7519248B2 (en) | 2000-03-16 | 2009-04-14 | Lightsmyth Technologies Inc | Transmission gratings designed by computed interference between simulated optical signals and fabricated by reduction lithography |
| US6987911B2 (en) | 2000-03-16 | 2006-01-17 | Lightsmyth Technologies, Inc. | Multimode planar waveguide spectral filter |
| USRE42407E1 (en) | 2000-03-16 | 2011-05-31 | Steyphi Services De Llc | Distributed optical structures with improved diffraction efficiency and/or improved optical coupling |
| US7773842B2 (en) * | 2001-08-27 | 2010-08-10 | Greiner Christoph M | Amplitude and phase control in distributed optical structures |
| USRE42206E1 (en) | 2000-03-16 | 2011-03-08 | Steyphi Services De Llc | Multiple wavelength optical source |
| USRE41570E1 (en) | 2000-03-16 | 2010-08-24 | Greiner Christoph M | Distributed optical structures in a planar waveguide coupling in-plane and out-of-plane optical signals |
| US20040202215A1 (en) * | 2003-04-09 | 2004-10-14 | Elantec Semiconductor, Inc. | Programmable damping for laser drivers |
| KR100464342B1 (ko) * | 2003-04-14 | 2005-01-03 | 삼성전자주식회사 | 티오-캔 구조의 광 모듈 |
| US7528421B2 (en) * | 2003-05-05 | 2009-05-05 | Lamina Lighting, Inc. | Surface mountable light emitting diode assemblies packaged for high temperature operation |
| US7777235B2 (en) * | 2003-05-05 | 2010-08-17 | Lighting Science Group Corporation | Light emitting diodes with improved light collimation |
| US7633093B2 (en) * | 2003-05-05 | 2009-12-15 | Lighting Science Group Corporation | Method of making optical light engines with elevated LEDs and resulting product |
| US7463659B2 (en) * | 2003-07-09 | 2008-12-09 | Sumitomo Electric Industries, Ltd. | Can-type optical transmitting module utilizing a laser diode with impedance matching resistors |
| JP2005044963A (ja) * | 2003-07-28 | 2005-02-17 | Tdk Corp | レーザダイオードモジュール |
| KR20100052573A (ko) | 2003-12-19 | 2010-05-19 | 이데미쓰 고산 가부시키가이샤 | 유기 전기 발광 소자용 발광 재료, 이를 이용한 유기 전기 발광 소자 및 유기 전기 발광 소자용 재료 |
| US7181103B1 (en) * | 2004-02-20 | 2007-02-20 | Lightsmyth Technologies Inc | Optical interconnect structures incorporating sets of diffractive elements |
| EP1734399A4 (en) * | 2004-03-18 | 2007-12-26 | Nippon Telegraph & Telephone | OPTICAL MODULATOR AND OPTICAL MODULATION PROCESS |
| US7349599B1 (en) | 2005-03-14 | 2008-03-25 | Lightsmyth Technologies Inc | Etched surface gratings fabricated using computed interference between simulated optical signals and reduction lithography |
| US20060221427A1 (en) * | 2005-03-31 | 2006-10-05 | Wu Xin M | Impedance matching circuit for optical transmitter |
| US20070009267A1 (en) * | 2005-06-22 | 2007-01-11 | Crews Darren S | Driving a laser using an electrical link driver |
| US8068709B2 (en) | 2005-09-12 | 2011-11-29 | Lightsmyth Technologies Inc. | Transmission gratings designed by computed interference between simulated optical signals and fabricated by reduction lithography |
| US7734184B2 (en) * | 2006-08-04 | 2010-06-08 | Finisar Corporation | Optical transceiver module having an active linear optoelectronic device |
| US7646988B2 (en) * | 2006-08-04 | 2010-01-12 | Finisar Corporation | Linear amplifier for use with laser driver signal |
| JP5313730B2 (ja) * | 2009-03-16 | 2013-10-09 | 日本オクラロ株式会社 | 光送信機及び光送信モジュール |
| CN110265876B (zh) * | 2019-06-21 | 2021-02-12 | 中国科学院半导体研究所 | 基于低温共烧陶瓷的光电集成封装结构 |
| CN111062184B (zh) * | 2019-12-11 | 2020-12-01 | 四川大学 | 一种快速三销钉自动阻抗匹配系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0746194A (ja) * | 1993-07-30 | 1995-02-14 | Hitachi Ltd | 光送信モジュール |
| US5701060A (en) * | 1996-05-03 | 1997-12-23 | Xerox Corporation | On-chip high frequency damping for laser diode driver chips |
-
2002
- 2002-02-15 JP JP2002038081A patent/JP3947406B2/ja not_active Expired - Lifetime
-
2003
- 2003-01-28 US US10/352,064 patent/US6836492B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027716A (ja) * | 2005-07-11 | 2007-02-01 | Osram Opto Semiconductors Gmbh | レーザダイオード素子のためのパッケージ、レーザダイオード素子ならびにレーザダイオード素子を製作する方法 |
| US8660158B2 (en) | 2011-05-18 | 2014-02-25 | Sony Corporation | Semiconductor laser drive circuit and semiconductor laser apparatus |
| JP2015228396A (ja) * | 2014-05-30 | 2015-12-17 | 住友電工デバイス・イノベーション株式会社 | 光学装置 |
| JP2019212837A (ja) * | 2018-06-07 | 2019-12-12 | ルネサスエレクトロニクス株式会社 | 電子装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030156608A1 (en) | 2003-08-21 |
| US6836492B2 (en) | 2004-12-28 |
| JP3947406B2 (ja) | 2007-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3947406B2 (ja) | 半導体レーザモジュール | |
| EP1617279B1 (en) | Optical module | |
| JP4815814B2 (ja) | 光モジュール | |
| US8218973B2 (en) | Optical transmitter device and optical transmitter module | |
| JP6438569B2 (ja) | 高周波伝送線路および光回路 | |
| CN108732691A (zh) | 光组件、光模块、以及光传输装置 | |
| JP2013008887A (ja) | 光モジュール | |
| KR20040105271A (ko) | 광소자 모듈 패키지 및 그 제조 방법 | |
| JPH11231173A (ja) | 高速動作可能な光デバイス | |
| JP2004356233A (ja) | 半導体レーザモジュールおよび半導体レーザ装置 | |
| CN113267854B (zh) | 光学模块及光传送装置 | |
| JP2001257412A (ja) | 光送信モジュール | |
| JP4685410B2 (ja) | 光モジュール | |
| JPH10275957A (ja) | 光半導体チップキャリア | |
| CN113875103A (zh) | 光模块 | |
| KR0181896B1 (ko) | 고속 광 모듈의 광대역화 장치 | |
| JP4090401B2 (ja) | 光送信モジュール | |
| JP2010034386A (ja) | 光半導体装置 | |
| JP2005038984A (ja) | 光伝送モジュール | |
| JP2001036182A (ja) | 光モジュール用シリコンプラットフォーム | |
| JP2005191347A (ja) | 半導体光素子用チップキャリア、光モジュール、及び光送受信器 | |
| JP4479168B2 (ja) | 光モジュール | |
| JP2004259880A (ja) | 光半導体装置 | |
| JP2004235379A (ja) | 光パッケージ及びそれを用いた光モジュール | |
| JP6228559B2 (ja) | 光回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3947406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |