JP2003243603A - チップを基板へ取り付ける方法 - Google Patents

チップを基板へ取り付ける方法

Info

Publication number
JP2003243603A
JP2003243603A JP2002353271A JP2002353271A JP2003243603A JP 2003243603 A JP2003243603 A JP 2003243603A JP 2002353271 A JP2002353271 A JP 2002353271A JP 2002353271 A JP2002353271 A JP 2002353271A JP 2003243603 A JP2003243603 A JP 2003243603A
Authority
JP
Japan
Prior art keywords
substrate
chips
curvature
gap
radius
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002353271A
Other languages
English (en)
Other versions
JP4326789B2 (ja
JP2003243603A5 (ja
Inventor
A Hoger Paul
エイ ホージアー ポール
Kraig A Quinn
エイ クイン クレイグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2003243603A publication Critical patent/JP2003243603A/ja
Publication of JP2003243603A5 publication Critical patent/JP2003243603A5/ja
Application granted granted Critical
Publication of JP4326789B2 publication Critical patent/JP4326789B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【課題】 チップとチップの間の隙間を最小にしながら
複数のチップを基板上に取り付け、接着し、硬化する。 【解決手段】 複数のチップ１０２を基板１０１上に組
み付ける方法は、拘束力６００（選択的に６０１）を加
えることにより基板を弧状に湾曲させることと、チップ
１０２の間に初期隙間３００を有する状態で複数のチッ
プ１０２を接着剤とともに湾曲した基板１０１上に配置
することと、接着剤を溶融するように熱サイクルを行わ
せることと、溶融を終えて熱サイクルの終了後、前記拘
束力を解いて前記基板を均衡状態に戻すこととから成
る。これによって、基板に固着したチップのチップ間隙
間はゼロ又は殆ど無くなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、基板又は
回路基板上へ半導体デバイスすなわちチップを取り付け
ることに関する。本発明は、特に、ラスター入力スキャ
ナ・アレイの製造に適している。本発明は、より具体的
には、リニア（直線状）の全幅イメージセンサ・アレイ
（ＦＷＡ）を得る、シリコン製イメージセンサのチップ
／ダイの組み付けに関する。
【０００２】
【従来の技術】一般に、電荷結合デバイス（ＣＣＤ）の
ような、原稿画像を走査するためのイメージセンサ・ダ
イは、シリコン上に組み込まれた適切な支持回路に加え
て一列又は線状アレイの受光部を有する。通常、この型
のダイは、これと同期して原稿を縦に動かすか、又は進
めながら、原稿の幅を端から端までラインごとに走査す
るために用いられる。別の手法においては、原稿を固定
位置に置いた状態で、イメージセンサを縦方向に動かす
ことができる。
【０００３】上記の用途において、画像解像度は、走査
幅とアレイ受光部の数の比に比例する。長いダイを設計
し、製造することは経済的に困難であるので、ダイがラ
イン全長を走査するように用いられるとき、今日の商業
的に利用可能な典型的なダイについての画像解像度は相
当に低い。余分の画像信号を挿入することによって、或
いは、ラインに沿った走査が進行する時に一つのダイか
ら次のダイへの重なりを生じるように、幾つかの小さな
ダイを互いに非直線状の形態で組合せることによって、
解像度を電子的に改善させることができるが、この種の
電子的操作は、システムに複雑さとコストの双方を付加
するものである。更に、上述のような単一又は多数のダ
イの組み合せは、通常、より複雑で高価な光学システム
を必要とする。
【０００４】しかしながら、原稿のラインに等しいか、
又はこれより長い長さを有し、高解像度を保証するため
には、直線状受光部の大きなパッキングを有する、長い
又は全幅のアレイは非常に望ましい装置であったし、依
然としてそうである。長い又は全幅のアレイの追求にお
いて、幾つかの小さなダイを互いに端と端を突き合わせ
て組み付けることによってアレイを形成することが、模
範的な装置になった。しかしながら、このことは、ダイ
を他のダイと端と端を突き合わせて組み付けるときに受
光部の連続性を保証するために、受光部がダイの境界す
なわち縁部まで延びるダイを形成することを必要にす
る。同様に、それが達成されたとき、次には、１つのチ
ップの受光部と、当接するチップダイの受光部とが近傍
にあることを保証するような手法でチップダイを取り付
けなければならなくなる。ダイ間の隙間が過剰な状態で
取り付けられたダイで組み付けられたＦＷＡは、隙間位
置において失われた画像情報のために、画質の劣化に見
舞われる。
【０００５】隙間の許容差を維持するあらゆる試みにお
いて考慮しなくてはならない、ＦＷＡの製造における一
つの本質的なパラメータは、チップ／ダイを最終的に取
り付ける基板に対するチップ／ダイの熱的係数である。
従来の手法では、シリコンチップの熱的係数と一致する
熱的係数を有する取り付け基板を使用しなければならな
かった。特に、典型的には、セラコム(Ceracom)を使用
した特殊な型の一つのプリント回路基板（ＰＣＢ）は、
摂氏度あたり１００万分の６の熱膨張係数（ＴＣＥ）を
有する（ＴＣＥ＝６ＰＰＭ／℃）。これは、チップ／ダ
イのシリコンのＴＣＥ＝３ＰＰＭ／℃と比べて、比肩で
きるものである。
【０００６】しかしながら、セラコムは高価であり、基
板としてより費用効果がある解決法を用いることが非常
に望ましい。特に、例えば、ＦＲ−４のような産業標準
材料を使用することが望ましい。残念なことに、ＦＲ−
４のＴＣＥは１３ＰＰＭ／℃である。
【０００７】
【発明が解決しようとする課題】従って、上述のよう
に、基板について費用効果がある材料を用い得るように
すると同時に、基板上に取り付けられたチップ間に大き
な隙間が生じることを防止するという問題を解決する配
置及び方法への必要性が存在する。従って、チップとチ
ップの間の隙間を最小にしながらチップを基板上に取り
付け、接着し、硬化するための改善された方法を用いて
上述のような種々の欠陥及び短所を解決することが望ま
しい。
【０００８】
【課題を解決するための手段】本発明は、複数のチップ
を基板上に組み付ける方法に関し、該方法は、拘束力を
加えることによって基板を弧状に湾曲させ、チップ間に
初期隙間を有する状態でチップを湾曲した基板上に配置
することを含む。これに続いて、熱サイクルを行わせ、
拘束力を解いて基板を均衡状態に戻す。
【０００９】本発明はまた、複数のチップを基板上に組
み付ける方法に関し、該方法は、拘束力を加えることに
よって基板を弧状に凸状に湾曲させ、チップ間に初期隙
間を有する状態で複数のチップを湾曲した基板上に配置
し、拘束力を解いて基板を均衡状態に戻すことを含む。
【００１０】更に、本発明は、複数のチップを基板上に
組み付ける方法に関し、該方法は、基板の一方の面を凸
状の拘束プレートに向けて配置し、拘束力を基板の反対
側の面に加えて、該基板を弧状にすることを含む。これ
に続いて、チップ間に初期隙間を有する状態で複数のチ
ップを湾曲した基板上に配置し、熱サイクルを行わせ
て、拘束力を解いて基板を均衡状態に戻す。
【００１１】本発明はまた、全幅アレイを作るために、
複数のチップを基板上に組み付ける方法に関し、該方法
は、曲率半径を選択し、その曲率半径を凸状の拘束プレ
ートの第１面に適用し、次に基板の一方の面を凸状の拘
束プレートの第１面に向けて配置し、該基板の反対側の
面に拘束力を加えて該基板を弧状にすることを含む。こ
れに続いて、接着剤を使ってチップ間に初期隙間を有す
る状態でチップを湾曲した基板上に配置し、硬化する接
着剤の熱サイクルを行わせ、拘束力を解いて基板を均衡
状態に戻す。
【００１２】更に、本発明は、複数のチップを基板上に
組み付ける方法に関し、該方法は、拘束力を加えること
によって基板を第１の湾曲で弧状にし、チップ間に初期
隙間を有する状態で複数のチップを湾曲した基板上に配
置することを含む。次に、拘束力を加えることによって
基板に第２の湾曲で弧状にし、熱サイクルを行わせ、拘
束力を解いて該基板を均衡状態に戻す。
【００１３】
【発明の実施の形態】ＦＷＡセンサの技術開発の初期段
階において、突き合せ配列の直線状アレイのセンサチッ
プは、シリコンに近い熱膨張係数（ＴＣＥ）を有する基
板に取り付けられるのが最も良いと理解されてきた。こ
のことは、高温において画質に問題をもたらす大きな隙
間を防ぎ、同様に低温域においてチップに損傷をもたら
す圧縮力をも防ぐ。基板として使用するのに適したプリ
ント回路基板（ＰＣＢ）材料を求めた結果、ＴＣＥがシ
リコンと極めてよく一致するセラコム（Ceracom）が選
択されることになった。
【００１４】しかしながら、セラコムは、業界標準ＰＣ
Ｂ材料：ＦＲ−４のおよそ５倍から１０倍ほども高価で
あるので、ＦＲ−４を使用することの実現可能性を確認
するために、幾つかの研究がなされた。−５８℃から＋
６６℃までの間の１００回の信頼性温度応力サイクル
は、ＦＲ−４のＦＷＡセンサ・バーに対して、突き合わ
せた状態に近いチップを有するセンサ・バーに対してさ
えも、如何なる物理的又は電気的、光学的損傷ももたら
すことはなかった。更に、通常の高温作動状態の下での
隙間の増加は、低い解像度のＦＷＡに対しては画質に重
大な問題をもたらすことはなかった。しかしながら、よ
り高い解像度のＦＷＡに対しては、安価なＦＲ−４材料
に切換えることにより、チップとチップの間の隙間の増
加を克服することが必要になる。セラコムセンサに比べ
て、ＦＲ−４センサにおいては、高温で本来的に大きな
隙間が生じる。２つの材料の間のこのデータには２つの
源があり、ＦＲ−４の大きなＴＣＥのために隙間の増大
が大きいこと、同様に、大きなＴＣＥのために、バーが
硬化された後に大きな隙間が初めから存在することであ
る。チップの初期取り付けが隙間なく突き合わされた場
合でも、３μｍから５μｍまでの隙間が存在する。
【００１５】図１は、ＦＷＡセンサバーの上から見た平
面（ｘ−ｙ）図を示す。センサ・バー１００は、ＦＲ−
４基板１０１と複数のチップ１０２を備える。この実施
形態においては、フォトチップ１０２は、端と端を突き
合わせた１×２０の配列の２０個のチップからなる直線
状アレイとして配置される。図２は、フォトダイオード
２００を有し、ボンディングパッド２０１が設けられた
チップ１０２の、図１の一部を拡大したクローズアップ
図である。ボンディングパッド２０１と、基板１０１上
に設けられた対になるボンディングパッド２０３との間
にフライングワイヤ接続２０２が形成される。これによ
り、基板１０１とチップ１０２との間に電気接続が提供
される。
【００１６】図３から図５までは、ＦＷＡセンサバー１
００の一部の断面（ｘ−ｚ）図を示す。図３から分かる
ように、チップ１０２は、最初に互いに接近して、或い
は突き合わせて配置され、隙間３００は小さい。この時
点では、チップ接着剤３０１は硬化されていない。チッ
プ接着剤３０１の硬化中、ＦＲ−４基板１０１はチップ
１０２よりも多く膨張し、図４に示されるようにチップ
間に大きな隙間３００が生じる。接着剤３０１が硬化さ
れていない間は、チップ１０２は、基板１０１にその中
心が事実上ピン留めされた状態にある。硬化工程の温度
の増加及び減少中のどの時点かでチップ接着剤３０１は
硬化し、全体がチップ１０２に固く取り付けられる。こ
の時点では、チップ１０２と接着剤３０１は基板１０１
より剛性であるので、センサバー１００が室温に戻ると
きに、基板１０１は、通常生じるほどは収縮しない。基
板１０１は伸張したままであり、チップ１０２をその両
端部の近くでピン留めすることにより、図５に示すよう
に、ある量の隙間３００がチップ間に固定的に形成され
る。本発明は、図５に示されるような、この最終的な室
温での隙間３００を最小にすることに向けられる。
【００１７】図６から図８までは、図３から図５までに
示されたものと同じ接着剤３０１の硬化段階を、図５に
示す室温の隙間３００を減少させるか又は排除する、本
発明の方法で示す。ごく簡単に言うと、複数のチップ１
０２は、拘束力６００（及び６０１）が加えられた凸状
の拘束プレート上で弧状にされた基板１０１上に組み付
けられる。図６、図７及び図１２に示されるように、拘
束力は、最も典型的には基板の端の点に加えられる。図
６に示されるように、別の実施形態において、拘束力６
００は、反対方向の力６０１と組み合わされて、基板１
０１を凸状に湾曲させる。一つの好ましい実施形態で
は、チップ１０２は、最初に、チップ間に初期開始隙間
がほとんどないか又は全くない状態で端と端を突き合わ
せられる。次に、図７に示されるように、エポキシ３０
１の硬化中に拘束力６００を加えながら、基板１０１を
これと同じか又は異なる凸状を有する拘束プレート上に
保持する。図８は、一旦エポキシ３０１が硬化を終え、
バー１００が冷却され、拘束力６００（及び６０１）が
解かれた後に、基板１０１（従ってバー１００）を平坦
な位置で用いるとき、室温での隙間３００が最小にさ
れ、或いは隙間なしにさえもなるようにすることができ
る状態を示す。この方法によって達成される隙間の範囲
は、隙間が全くなくなるところまで、或いは、チップ間
に幾らかの圧縮が残る状態で隙間がほとんどなくなると
ころまでになる。硬化後に結果として得られる最終的な
湾曲部の隙間ｄgは、曲率半径の幾何学的形状と最初に
配置されたチップの配置の関数である。
【００１８】図９、図１０、図１１及び図１２は、拘束
プレートの曲率半径を計算するために使用される関連し
た幾何学的形状を示す。隙間を減らすことを望むが、最
終的に平坦にされた状態でチップが突き合わせられるこ
とを望まない場合には、以下に与えられる式におけるｄ
eを硬化中に自然に生成される隙間３００より小さい数
に変えることによって曲率半径を調整することができ
る。逆に、わずかに圧縮された状態で、チップ１０１を
常時突き合わせるようにしたい場合には、ｄeを増加さ
せて、隙間が引き起こす硬化中の如何なる自然変化をも
考慮に入れることができる。わずかな圧縮では、１００
回もの数の熱サイクルの間にチップに損傷を与えないと
考えられることが信頼性のある研究によって示されたの
で、室温においてある一定の圧縮を許容することができ
る。実際に起こることとして、スキャナバー１００が作
動中のとき、スキャナバーは温まり、実際に幾らかの又
は全ての圧縮が取り除かれる。このことは、通常の使用
及び作動中にＦＷＡスキャナバー１００が加熱すること
によって生じるチップとチップの間の隙間を排除するこ
とが望ましい場合に、実際に利点である。
【００１９】拘束力が解かれた後、均衡状態において幾
らかの湾曲がＦＷＡバー１００に保持されることがあ
る。しかしながら、実際問題として、ＦＷＡバー１００
が、後にイメージセンサ・ハウジング内に取り付けら
れ、拘束されると、均衡状態における残留湾曲量も直ぐ
に平らにされる。
【００２０】曲率半径（ｒ）についての式は、図９、図
１０、図１１及び図１２を参照されたい。硬化後まだ弧
状になっている状態の結果として生じるチップ間の隙間
ｄeに関する第１の近似式において、 ｄe＝［ＴＣＥ（ＦＲ−４）−ＴＣＥ（シリコン）］×L
×ΔＴ＝（１３−３）ｐｐｍ／℃×１５，７４８μｍ×
１００℃＝１５．７μｍである。 ここでｒは、曲率半径、Lは、図面では小文字の筆記体
で示されており、チップの長さ（１例では、１５，７４
８μｍ）であり、Ｔは温度である。
【００２１】実際には、ｄeは、接着剤の被覆範囲と硬
化のロックイン温度のために遥かに低い。そのため、ｄ
eを、最終的には実験的に求め、かつ実証しなければな
らない。しかしながら、曲率半径のおよその見積もり及
び出発点を確立するために、次の手法が有用である。
【００２２】小さな角度に対しては、円弧を直線に置き
換えることができ、図９のδは非常に小さい。同じ角度
θを有する結果としての相似正三角形の比を用いて、 ｒ/(L＋ｄe）＝(ｔs/２＋δ)/ｄe［半径と弧の比 (L＋
ｄe)/L＝ｒ/(ｒ−ｔs/２)を使ってもよい。］ 従って、ｒ＝(L＋ｄe)/ｄe×(ｔs/２＋δ）≒ L/ｄe×
（ｔs/２）を得る。
【００２３】δはｔs（基板１０１の厚さ）に比べて非
常に小さく、ｄeはLに比べて小さい。そこで、例えば、
ここでL＝１５，７４８μｍ、ｄe＝１５．７μｍ、及び
ｔs＝６０ミル(60×25.4μｍ)とすると、曲率半径ｒ
は、ｒ＝３０．０９インチ（７６４．３ｍｍ）となる。
エポキシの厚さについては上の式においては考慮されて
いないが、それにはただｔs/２を付加するだけであるこ
とに留意されたい。
【００２４】図１０は、拘束力６００（及び６０１）が
解かれ、基板１０１が均衡状態に戻った後に結果として
生じる隙間ｄgを示す。今や隙間３００は、この結果と
して生じたｄgとなり、よって最小になっている。図１
１において、基板１０１の上部から半径までの距離＝ｒ
がどのように中心に交わるかを示すために、２つの曲率
半径線１１００が示される。
【００２５】曲率半径は、必要とされる湾曲を説明する
のに充分であるが、モデル・ショップでは、アレイ１０
０の中間点の湾曲量を知ることを好むであろう。これは
図１２に示され、ΔＺと表記されるので、 ΔＺ(中間−端部チップ）＝ｒ×[1−cos(0.5×360°×1
2.4インチ/２πｒ)]となる。そこで、１２．４インチ
(３１５ｍｍ)のセンサアレイに対して、中間アレイの湾
曲は、ΔＺ(中間−端部チップ）＝０．６３６インチ
（１６．１５ｍｍ）となる。 注：より実際的には、ｄe＝５μｍ、ｒ＝９４．４９イ
ンチ(２.４ｍ)、ΔＺ(中間）＝０．２０３インチ（５．
１５ｍｍ）である。参考のためだけであるが、θ／２＝
ｔａｎ-1［ｄe/２(ｔs/２)］であり、θ≒ｄe/ｔs（小
さな角度に対して、ラジアンで）
【００２６】図１２は、ＦＲ−４基板１０１と２０個の
センサチップ１０２とを備える全幅アレイ・センサバー
１００を示す。凸状の拘束プレート１２００が設けら
れ、ＦＷＡセンサバー１００は、両端に拘束力６００を
加えることによって適切な弧になるように該プレートに
ピンで留められている。適切な弧は、上述のように曲率
半径「ｒ」又はΔＺ、及びセンサバー１００の端から端
までの長さによって規定される。
【００２７】最後に、チップを接着して接着剤を硬化さ
せる前に、基板の適切な凸状の湾曲によって、硬化の結
果として生じる熱サイクルが完了し、基板からの拘束力
が解かれると、基板とチップの間の異なる熱膨張係数に
も関わらず、緊密に突き合わされたチップが形成され
る。更に、本方法の適用により、高価でない基板材料へ
の置き換えが可能になり、それから生じるコスト削減の
利点が得られる。
【００２８】本明細書で開示された実施形態は好ましい
ものであるが、様々な代替、修正、変更又は改良をなす
ことができることが、本教示から当業者には理解される
であろう。例えば、ここで提供される教示が多くの型の
ダイ、接着剤及び基板に適用可能であることは当業者に
は理解されるであろう。熱サイクルが接着剤の硬化以外
の他の作用の結果である場合もあること、或いは、熱サ
イクルが硬化の結果である場合、使用された接着剤が必
ずしもチップ／ダイを基板に接着することによるもので
はないことが理解されるであろう。そのような異なった
材料では、適合させるために基板に与えられる弧を変え
る必要があることもまた、当業者には理解されるであろ
う。このような加工技術の変形の全ては、上記の特許請
求範囲に含ませられることが意図される。
【図面の簡単な説明】
【図１】センサチップが上に取り付けられた全幅イメー
ジセンサ・アレイを概略的に示す図である。
【図２】図１の全幅イメージセンサ・アレイの一部の拡
大図である。
【図３】全幅イメージセンサ・アレイの概略的な側面図
である。
【図４】従来の接着剤硬化中の全幅イメージセンサ・ア
レイの概略的な側面図である。
【図５】従来の接着剤硬化後の全幅イメージセンサ・ア
レイの概略的な側面図である。
【図６】本発明に従って、拘束力（及び反拘束力）を加
えることによって基板に弧を生じた全幅イメージセンサ
・アレイの概略的な側面図である。
【図７】接着剤硬化中の図６の弧を有する全幅イメージ
センサ・アレイの概略的な側面図である。
【図８】接着剤硬化後、拘束力の解除により基板の均衡
状態に戻った際、図７の弧を有する全幅イメージセンサ
・アレイの概略的な側面図である。
【図９】チップとチップの間の隙間及び曲率半径を求め
るためのパラメータの概略的な拡大図である。
【図１０】曲げが解かれた後の改善したチップとチップ
の間の隙間を概略的に示す図である。
【図１１】基板及びセンサチップに対する曲率半径を更
に示す図である。
【図１２】全幅イメージセンサ・アレイと、曲率半径を
規定するためのΔＺを概略的に示す図である。
【符号の説明】
１００ センサバー １０１ 基板 １０２ チップ ２００ フォトダイオード ２０１ ボンディングパッド ２０２ ワイヤー接続 ２０３ ボンディングパッド ３００ 隙間 ３０１ 接着剤 ６００ 拘束力 ６０１ 反拘束力 １１００ 曲率半径ライン １２００ 拘束プレート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クレイグ エイ クイン アメリカ合衆国 ニューヨーク州 14580 ウェブスター マリゴールド ドライヴ 1102 Ｆターム(参考） 4M118 AA08 AB10 BA04 BA10 CA02 FA08 HA21 HA24 HA25 5C024 CY47 CY49 EX01 EX21 EX24 GX03 5F047 AA17 BA33 BA34 CA08

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 複数のチップを基板上に組み付ける方法
    であって、 拘束力を加えることにより基板を弧状に湾曲させること
    と、 チップ間に初期隙間を有する状態で複数のチップを前記
    湾曲した基板上に配置することと、 熱サイクルを行わせることと、 前記拘束力を解いて前記基板を均衡状態に戻すことと、 から成ることを特徴とする方法。
  2. 【請求項２】 前記初期隙間がゼロであることを特徴と
    する請求項１に記載の方法。
  3. 【請求項３】 前記熱サイクルが、接着剤を硬化するこ
    との結果であることを特徴とする請求項２に記載の方
    法。
  4. 【請求項４】 前記接着剤を硬化することは、前記チッ
    プを前記基板に接着することであることを特徴とする請
    求項３に記載の方法。
  5. 【請求項５】 全幅アレイを作るように複数のチップを
    基板上に組み付ける方法であって、 曲率半径を選択することと、 前記曲率半径を、凸状に拘束したプレートの第１面に適
    用することと、 前記基板の一方の面を、前記凸状に拘束したプレートの
    前記第１面に配置することと、 拘束力を前記基板の前記第１面と反対側の面に加えて前
    記基板を弧状にすることと、 チップ間に初期隙間を有する状態で接着剤を用いて複数
    のチップを前記湾曲した基板上に配置することと、 前記接着剤を硬化する熱サイクルを行わせることと、 前記拘束力を解いて前記基板を均衡状態に戻すこと、 から成ることを特徴とする方法。
  6. 【請求項６】 前記初期隙間がゼロであることを特徴と
    する請求項５に記載の方法。
  7. 【請求項７】 曲率半径が適用されない場合に比べて、
    前記均衡状態におけるチップとチップの間の隙間が小さ
    くなるように前記曲率半径が選択されることを特徴とす
    る請求項６に記載の方法。
  8. 【請求項８】 複数のチップを基板上に組み付ける方法
    であって、 拘束力を加えることにより基板を第１の湾曲で弧状にす
    ることと、 チップ間に初期隙間を有する状態で前記複数のチップを
    前記湾曲した基板上に配置することと、 拘束力を加えることにより基板を第２の湾曲で弧状にす
    ることと、 熱サイクルを行わせることと、 前記拘束力を解いて前記基板を均衡状態に戻すこと、 から成ることを特徴とする方法。
JP2002353271A 2001-12-12 2002-12-05 チップを基板へ取り付ける方法 Expired - Fee Related JP4326789B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/012425 2001-12-12
US10/012,425 US6752888B2 (en) 2001-12-12 2001-12-12 Mounting and curing chips on a substrate so as to minimize gap

Publications (3)

Publication Number Publication Date
JP2003243603A true JP2003243603A (ja) 2003-08-29
JP2003243603A5 JP2003243603A5 (ja) 2006-01-26
JP4326789B2 JP4326789B2 (ja) 2009-09-09

Family

ID=21754908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002353271A Expired - Fee Related JP4326789B2 (ja) 2001-12-12 2002-12-05 チップを基板へ取り付ける方法

Country Status (2)

Country Link
US (1) US6752888B2 (ja)
JP (1) JP4326789B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881943B1 (en) * 2002-10-28 2005-04-19 National Semiconductor Corporation Convex image sensor and method of forming the sensor
US7399274B1 (en) * 2003-08-19 2008-07-15 National Semiconductor Corporation Sensor configuration for a capsule endoscope
CN100405563C (zh) * 2004-08-19 2008-07-23 财团法人工业技术研究院 一种图像传感元件的晶片级封装结构及其封装方法
US7858493B2 (en) * 2007-02-23 2010-12-28 Finisar Corporation Cleaving edge-emitting lasers from a wafer cell
US7776746B2 (en) * 2007-02-28 2010-08-17 Alpha And Omega Semiconductor Incorporated Method and apparatus for ultra thin wafer backside processing
WO2010048618A1 (en) * 2008-10-24 2010-04-29 Tenebraex Corporation Systems and methods for high resolution imaging
US10725280B2 (en) 2009-01-05 2020-07-28 Duke University Multiscale telescopic imaging system
US9494771B2 (en) 2009-01-05 2016-11-15 Duke University Quasi-monocentric-lens-based multi-scale optical system
US9432591B2 (en) 2009-01-05 2016-08-30 Duke University Multiscale optical system having dynamic camera settings
US9635253B2 (en) 2009-01-05 2017-04-25 Duke University Multiscale telescopic imaging system
US9395617B2 (en) 2009-01-05 2016-07-19 Applied Quantum Technologies, Inc. Panoramic multi-scale imager and method therefor
EP2588911B1 (en) 2010-04-27 2018-06-06 Duke University Monocentric lens-based multi-scale optical systems and methods of use
FR2989518A1 (fr) * 2012-04-13 2013-10-18 St Microelectronics Crolles 2 Procede de fabrication d'un capteur d'image a surface courbe
FR2989519A1 (fr) 2012-04-13 2013-10-18 St Microelectronics Crolles 2 Procede de fabrication d'un capteur d'image a surface courbe.
KR102328140B1 (ko) * 2014-12-15 2021-11-18 에스케이하이닉스 주식회사 커브드 이미지 센서, 그 제조방법 및 이를 구비한 전자장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219796A (en) 1991-11-04 1993-06-15 Xerox Corporation Method of fabricating image sensor dies and the like for use in assembling arrays
US5510273A (en) 1995-04-03 1996-04-23 Xerox Corporation Process of mounting semiconductor chips in a full-width-array image
US6165813A (en) * 1995-04-03 2000-12-26 Xerox Corporation Replacing semiconductor chips in a full-width chip array
US6156623A (en) * 1998-03-03 2000-12-05 Advanced Technology Materials, Inc. Stress control of thin films by mechanical deformation of wafer substrate

Also Published As

Publication number Publication date
US6752888B2 (en) 2004-06-22
JP4326789B2 (ja) 2009-09-09
US20030106208A1 (en) 2003-06-12

Similar Documents

Publication Publication Date Title
JP2003243603A (ja) チップを基板へ取り付ける方法
US5272113A (en) Method for minimizing stress between semiconductor chips having a coefficient of thermal expansion different from that of a mounting substrate
CN100559220C (zh) 光传输模组
US5461774A (en) Apparatus and method of elastically bowing a base plate
CN111145643B (zh) 一种邦定方法和显示装置
JPH11507769A (ja) テープボールグリッドアレイ回路に用いられるフレキシブルリード
JP2005509278A (ja) 電力半導体モジュール
KR100971484B1 (ko) 프린트 기판의 제조 방법, 프린트 기판 조립체의 제조 방법, 및 프린트 기판의 휨 교정 방법
CN101233656A (zh) 基片接口处的电连接器应力释放结构
JP2006287001A (ja) 太陽電池装置、及び太陽電池装置の製造方法
KR20080091330A (ko) 마이크로전자 구성요소와 캐리어 기판 사이에 접촉 구성부를 제조하는 방법뿐만 아니라, 이 방법에 의해 제조되는 조립체 유닛
JP2010157701A (ja) エリア・アレイ・アダプタ
JP2002350889A (ja) 液晶表示装置
JP2000077798A (ja) プリント配線板、半導体装置およびそれを用いた液晶表示装置
JP3067051B2 (ja) 小型電子ビームリードコンポーネントの装着のための方法
KR100441531B1 (ko) 반도체 장치용 기판 및 반도체 장치의 제조방법
US6698087B2 (en) Actuator having three bridges
JP2000332170A (ja) 半導体装置
JP2000164628A (ja) 電子部品及びフェイスダウン実装構造
JPH1013014A (ja) 発光ダイオードディスプレイの表面実装技術運用の製造方法
US20230321925A1 (en) Method for connecting a film to a substrate
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JPH04247645A (ja) 金属基板の実装構造
JPH09260829A (ja) フラットケーブルの半田接続方法
JP2021190624A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees