JP2003237182A - プリンタ - Google Patents
プリンタInfo
- Publication number
- JP2003237182A JP2003237182A JP2002037772A JP2002037772A JP2003237182A JP 2003237182 A JP2003237182 A JP 2003237182A JP 2002037772 A JP2002037772 A JP 2002037772A JP 2002037772 A JP2002037772 A JP 2002037772A JP 2003237182 A JP2003237182 A JP 2003237182A
- Authority
- JP
- Japan
- Prior art keywords
- error
- image data
- engine
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 本発明は、上記異常を検出した際には、その
発生時の詳細印刷状況を記憶できるようにし、異常発生
後トレースデータとして記憶したログを読出すことがで
きるようにすることを課題とする。 【解決手段】 本発明は、印刷時に、画像データ送出エ
ラー検出部でＨ／Ｗエラーを検出した場合に、エラーの
種類、エラーの発生した頁Ｎｏ及び表面印刷か裏面印刷
かの情報、エラーの発生したラインＮｏ及び水平方向の
ドット数等の情報が、エラー発生時にリアルタイムにエ
ラーログ登録用メモリに書き込みができるメモリと制御
回路とを画像データ送出異常検出部に具備し、Ｈ／Ｗエ
ラーが印刷中に画像データ送出異常検出部で検出された
場合には、エラー発生時の詳細状況がエラー発生後にロ
グ情報としてトレースできるようにした。
発生時の詳細印刷状況を記憶できるようにし、異常発生
後トレースデータとして記憶したログを読出すことがで
きるようにすることを課題とする。 【解決手段】 本発明は、印刷時に、画像データ送出エ
ラー検出部でＨ／Ｗエラーを検出した場合に、エラーの
種類、エラーの発生した頁Ｎｏ及び表面印刷か裏面印刷
かの情報、エラーの発生したラインＮｏ及び水平方向の
ドット数等の情報が、エラー発生時にリアルタイムにエ
ラーログ登録用メモリに書き込みができるメモリと制御
回路とを画像データ送出異常検出部に具備し、Ｈ／Ｗエ
ラーが印刷中に画像データ送出異常検出部で検出された
場合には、エラー発生時の詳細状況がエラー発生後にロ
グ情報としてトレースできるようにした。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プリンタに関する
ものである。 【０００２】 【従来の技術】図３に従来のエンジンＩ／Ｆ制御部を含
むプリンタ制御装置の概略ブロック図を示す。図３にお
いて、２はプリンタ全体の管理や上位コンピュータから
送られる印刷データにより画像展開処理を行なうマイク
ロプロセッサ、３はマイクロプロセッサとメインメモリ
間のデータの読み出し／書き込みの制御や受信制御部、
エンジンＩ／Ｆ制御部等のＩＯアクセスの制御を行うＰ
ＣＩブリッジ、４はマイクロプロセッサ２用のマイクロ
プログラムの格納やワークエリア、画像データの展開エ
リアとして使用するメインメモリ、５はホストコンピュ
ータ又はネットワーク等を介して送信される印刷データ
の受信処理を行なう受信制御部、６はＰＣＩバス下に構
成される各制御部から出されるメインメモリ４に対する
ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）
要求の調停を行なうＰＣＩアービタ、７は各種データを
格納するハードディスク（以下ＨＤＤという）８の制御
を行なうハードディスクコントローラ、９はパネルとの
通信制御を実行するＩ／Ｏ制御部、１０はパネル、１は
上記マイクロプロセッサ２の展開処理によってメインメ
モリ４に展開された画像データを印刷機構部であるエン
ジンにビデオデータに変換して送出するエンジンＩ／Ｆ
制御部、１１は印刷データを生成して本印刷データをプ
リンタ制御装置に送出するホストコンピュータ、１２は
実際に印刷を実行する機構部であるエンジンである。 【０００３】次に、エンジンＩ／Ｆ制御部１の構成につ
いて以下に示す。１ａはワークステーション、パーソナ
ルコンピュータの内部バスとして一般的に使用されてい
るＰＣＩバスに接続してマイクロプロセッサ２からのリ
ード／ライトアクセスに対する応答やエンジンＩ／Ｆ制
御部からメインメモリ４に対してのリードアクセスをコ
ントロールするためのＰＣＩコントローラ、１ｂは印刷
時にＰＣＩコントローラ１ａがメインメモリ４から画像
データをリードする速度とエンジンＩ／Ｆ制御部１がエ
ンジン１２に画像データを送出する速度の違いを吸収す
るための中間バッファであるＶｉｄｅｏ ＦＩＦＯ、１
ｃはエンジンＩ／Ｆ制御部全体の管理とエンジン１２と
の通信をコントロールするエンジンＩ／Ｆメイン制御
部、１ｃ１はメインメモリ４からリードした画像データ
をエンジン１２に送出するためのビデオデータに変換す
る画像データＰ／Ｓ変換部、１ｈは画像データをＶｉｄ
ｅｏＦＩＦＯ１ｂからリードする時にパリティチェック
ヲ実施する画像データパリティエラー検出部、１ｋは印
刷実行時に画像データをバッファリングするＶｉｄｅｏ
ＦＩＦＯ１ｂがリードするタイミングでエンプティに
なっていないかどうかをチェックするＦＩＦＯエンプテ
ィエラー検出部、１ｍは印刷時にメインメモリ４に展開
された画像データの正しい量がエンジン１２に送出され
たかどうかをＶｉｄｅｏ ＦＩＦＯ１ｂの出力部でチェ
ックを実施するＦＩＦＯリードエラー検出部である。 【０００４】上記の如く、従来印刷時にはエンジンＩ／
Ｆ制御部１内で３種の画像データの転送時の異常をチェ
ックし、異常を検出した場合には、異常内容を割込み処
理を使ってマイクロプロセッサ２に報告をする。上記報
告を受信したマイクロプロセッサ２は印刷の停止及び異
常内容のパネルへの表示等を実行する。オペレータは、
パネル等から異常が発生したことを認識し、エラー修復
後再度印刷を実行する。 【０００５】 【発明が解決しようとする課題】従来のプリンタ制御装
置の印刷時のエンジンＩ／Ｆ制御部における異常検出機
構は、異常を検出した場合に、その異常発生を上位のマ
イクロプロセッサに報告するだけであったため、エラー
発生時の詳細な状況（頁Ｎｏ、頁の水平方向のラインＮ
ｏ、頁の水平方向なドット（バイト）Ｎｏ等）を知るこ
とが出来なかった。そのため、異常発生の原因調査等が
大変困難であるという問題があった。 【０００６】本発明は、上記異常を検出した際には、そ
の発生時の詳細印刷状況を記憶できるようにし、異常発
生後トレースデータとして記憶したログを読出すことが
できるようにすることを目的とする。 【０００７】 【課題を解決するための手段】上記目的は、異常を検出
したタイミングで、ジョブ内の何頁目の印刷か、異常発
生ライン数、異常発生水平方向ドット（バイト）数等を
ラッチするフリップフロップとそのフリップフロップに
ラッチされた情報を、順次メモリに格納する回路を設け
ることにより達成される。 【０００８】 【発明の実施の形態】図１に本発明の一実施例を示すＨ
／Ｗエラー発生時のＨ／Ｗログのメモリ格納回路部を示
す。また、図２には、上記Ｈ／Ｗエラー発生時のＨ／Ｗ
ログのメモリ格納回路部の動作タイミングを示す。 【０００９】以下、上記図１及び図２により印刷時にエ
ンジンＩ／Ｆ制御部で異常を検出した時のエラーログの
ＦＩＦＯメモリへの格納の動作タイミングを説明する。
また、検出する異常には、３種類あるが、動作について
は基本的に同一のためＶｉｄｅｏ ＦＩＦＯ１ｂから画
像データをリード時に検出するパリティエラー検出時の
動作を説明の代表とする。 【００１０】Ｖｉｄｅｏ ＦＩＦＯ１ｂから画像データ
を読出すために、図２に示すクロック１から２のタイミ
ングでリード信号をアサートする。また、同時にクロッ
ク１から３のタイミングでＯＥ信号をアサートする。こ
れらによりＶｉｄｅｏ ＦＩＦＯ１ｂからデータが出力
され、クロック３のタイミングでパリティエラー検出部
１ｈでエラーチェックが実行されエラーが検出された場
合にはクロック３のタイミングでパリティエラーがアサ
‐トされる。エラーがアサ−トされると図１の３入力Ｏ
Ｒ１ｑをスルー後、フリップフロップ１ｒ１、１ｒ２及
び２入力ＡＮＤ１ｓにより信号ｃがジェネレートされ、
その信号ｃがＨｉｇｈレベルになるクロック４のタイミ
ングで表／裏セレクト１ｄの情報、エラーの種類、ペー
ジカウンタ１ｅの情報をラッチａ１ｎ１に、ラインカウ
ント１ｅの情報をラッチｂ１ｎ２に、Ｈ方向ドット（バ
イト）カウンタ１ｇの情報をラッチｃ１ｎ３に書込む。
次に、同じく信号ｃをトリガ信号としてフリップフロッ
プ１ｒ３、１ｒ４、１ｒ５、１ｒ６、１ｒ７によりＧＡ
ＴＥ ０、ＧＡＴＥ １及びＧＡＴＥ ２信号がアサ‐
トされ、そのＧＡＴＥ ０、ＧＡＴＥ １及びＧＡＴＥ
２信号により３入力ＡＮＤゲート１ｔを介してジェネ
レートされるメモリライト信号によって図２のタイミン
グチャートに示すように順次ラッチａ１ｎ１、ラッチｂ
１ｎ２、ラッチｃ１ｎ３からエラーログデータが出力さ
れ、ＦＩＦＯメモリ１ｐに書込まれる。 【００１１】上記により、各エラー検出部でエラーを検
出したその時の画像データの頁内のライン数や水平方向
のドット（バイト）数やジョブ内の何頁目の印刷である
かとか、表面印刷か裏面印刷か等の情報がＦＩＦＯメモ
リに書込まれているので、プリンタ制御装置のマイクロ
プロセッサ２はエンジンＩ／Ｆ制御部から印刷時に異常
が発生したことが報告された後に、必要な時に上記ＦＩ
ＦＯメモリ１ｐの内容を読出すことにより、異常の発生
した詳細なタイミング／ポイントを知ることができるよ
うになる。 【００１２】 【発明の効果】本発明によれば、プリンタ制御装置にお
いて印刷中にエンジンＩ／Ｆ制御部で検出する画像デー
タ異常が発生した場合には、エラーの発生した画像デー
タの頁内のライン数や水平方向のドット（バイト）数や
ジョブ内の何頁目の印刷であるかとか、表面印刷か裏面
印刷か等の情報がＦＩＦＯメモリに書込まれているの
で、本ログデータをエラー発生後に読出すことにより、
オシロスコープ等のＨ／Ｗ信号検出機を接続することな
く詳細な異常発生状況が認識できることにより、従来に
比べて容易に異常発生原因特定作業の効率向上が図れ
る。
ものである。 【０００２】 【従来の技術】図３に従来のエンジンＩ／Ｆ制御部を含
むプリンタ制御装置の概略ブロック図を示す。図３にお
いて、２はプリンタ全体の管理や上位コンピュータから
送られる印刷データにより画像展開処理を行なうマイク
ロプロセッサ、３はマイクロプロセッサとメインメモリ
間のデータの読み出し／書き込みの制御や受信制御部、
エンジンＩ／Ｆ制御部等のＩＯアクセスの制御を行うＰ
ＣＩブリッジ、４はマイクロプロセッサ２用のマイクロ
プログラムの格納やワークエリア、画像データの展開エ
リアとして使用するメインメモリ、５はホストコンピュ
ータ又はネットワーク等を介して送信される印刷データ
の受信処理を行なう受信制御部、６はＰＣＩバス下に構
成される各制御部から出されるメインメモリ４に対する
ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）
要求の調停を行なうＰＣＩアービタ、７は各種データを
格納するハードディスク（以下ＨＤＤという）８の制御
を行なうハードディスクコントローラ、９はパネルとの
通信制御を実行するＩ／Ｏ制御部、１０はパネル、１は
上記マイクロプロセッサ２の展開処理によってメインメ
モリ４に展開された画像データを印刷機構部であるエン
ジンにビデオデータに変換して送出するエンジンＩ／Ｆ
制御部、１１は印刷データを生成して本印刷データをプ
リンタ制御装置に送出するホストコンピュータ、１２は
実際に印刷を実行する機構部であるエンジンである。 【０００３】次に、エンジンＩ／Ｆ制御部１の構成につ
いて以下に示す。１ａはワークステーション、パーソナ
ルコンピュータの内部バスとして一般的に使用されてい
るＰＣＩバスに接続してマイクロプロセッサ２からのリ
ード／ライトアクセスに対する応答やエンジンＩ／Ｆ制
御部からメインメモリ４に対してのリードアクセスをコ
ントロールするためのＰＣＩコントローラ、１ｂは印刷
時にＰＣＩコントローラ１ａがメインメモリ４から画像
データをリードする速度とエンジンＩ／Ｆ制御部１がエ
ンジン１２に画像データを送出する速度の違いを吸収す
るための中間バッファであるＶｉｄｅｏ ＦＩＦＯ、１
ｃはエンジンＩ／Ｆ制御部全体の管理とエンジン１２と
の通信をコントロールするエンジンＩ／Ｆメイン制御
部、１ｃ１はメインメモリ４からリードした画像データ
をエンジン１２に送出するためのビデオデータに変換す
る画像データＰ／Ｓ変換部、１ｈは画像データをＶｉｄ
ｅｏＦＩＦＯ１ｂからリードする時にパリティチェック
ヲ実施する画像データパリティエラー検出部、１ｋは印
刷実行時に画像データをバッファリングするＶｉｄｅｏ
ＦＩＦＯ１ｂがリードするタイミングでエンプティに
なっていないかどうかをチェックするＦＩＦＯエンプテ
ィエラー検出部、１ｍは印刷時にメインメモリ４に展開
された画像データの正しい量がエンジン１２に送出され
たかどうかをＶｉｄｅｏ ＦＩＦＯ１ｂの出力部でチェ
ックを実施するＦＩＦＯリードエラー検出部である。 【０００４】上記の如く、従来印刷時にはエンジンＩ／
Ｆ制御部１内で３種の画像データの転送時の異常をチェ
ックし、異常を検出した場合には、異常内容を割込み処
理を使ってマイクロプロセッサ２に報告をする。上記報
告を受信したマイクロプロセッサ２は印刷の停止及び異
常内容のパネルへの表示等を実行する。オペレータは、
パネル等から異常が発生したことを認識し、エラー修復
後再度印刷を実行する。 【０００５】 【発明が解決しようとする課題】従来のプリンタ制御装
置の印刷時のエンジンＩ／Ｆ制御部における異常検出機
構は、異常を検出した場合に、その異常発生を上位のマ
イクロプロセッサに報告するだけであったため、エラー
発生時の詳細な状況（頁Ｎｏ、頁の水平方向のラインＮ
ｏ、頁の水平方向なドット（バイト）Ｎｏ等）を知るこ
とが出来なかった。そのため、異常発生の原因調査等が
大変困難であるという問題があった。 【０００６】本発明は、上記異常を検出した際には、そ
の発生時の詳細印刷状況を記憶できるようにし、異常発
生後トレースデータとして記憶したログを読出すことが
できるようにすることを目的とする。 【０００７】 【課題を解決するための手段】上記目的は、異常を検出
したタイミングで、ジョブ内の何頁目の印刷か、異常発
生ライン数、異常発生水平方向ドット（バイト）数等を
ラッチするフリップフロップとそのフリップフロップに
ラッチされた情報を、順次メモリに格納する回路を設け
ることにより達成される。 【０００８】 【発明の実施の形態】図１に本発明の一実施例を示すＨ
／Ｗエラー発生時のＨ／Ｗログのメモリ格納回路部を示
す。また、図２には、上記Ｈ／Ｗエラー発生時のＨ／Ｗ
ログのメモリ格納回路部の動作タイミングを示す。 【０００９】以下、上記図１及び図２により印刷時にエ
ンジンＩ／Ｆ制御部で異常を検出した時のエラーログの
ＦＩＦＯメモリへの格納の動作タイミングを説明する。
また、検出する異常には、３種類あるが、動作について
は基本的に同一のためＶｉｄｅｏ ＦＩＦＯ１ｂから画
像データをリード時に検出するパリティエラー検出時の
動作を説明の代表とする。 【００１０】Ｖｉｄｅｏ ＦＩＦＯ１ｂから画像データ
を読出すために、図２に示すクロック１から２のタイミ
ングでリード信号をアサートする。また、同時にクロッ
ク１から３のタイミングでＯＥ信号をアサートする。こ
れらによりＶｉｄｅｏ ＦＩＦＯ１ｂからデータが出力
され、クロック３のタイミングでパリティエラー検出部
１ｈでエラーチェックが実行されエラーが検出された場
合にはクロック３のタイミングでパリティエラーがアサ
‐トされる。エラーがアサ−トされると図１の３入力Ｏ
Ｒ１ｑをスルー後、フリップフロップ１ｒ１、１ｒ２及
び２入力ＡＮＤ１ｓにより信号ｃがジェネレートされ、
その信号ｃがＨｉｇｈレベルになるクロック４のタイミ
ングで表／裏セレクト１ｄの情報、エラーの種類、ペー
ジカウンタ１ｅの情報をラッチａ１ｎ１に、ラインカウ
ント１ｅの情報をラッチｂ１ｎ２に、Ｈ方向ドット（バ
イト）カウンタ１ｇの情報をラッチｃ１ｎ３に書込む。
次に、同じく信号ｃをトリガ信号としてフリップフロッ
プ１ｒ３、１ｒ４、１ｒ５、１ｒ６、１ｒ７によりＧＡ
ＴＥ ０、ＧＡＴＥ １及びＧＡＴＥ ２信号がアサ‐
トされ、そのＧＡＴＥ ０、ＧＡＴＥ １及びＧＡＴＥ
２信号により３入力ＡＮＤゲート１ｔを介してジェネ
レートされるメモリライト信号によって図２のタイミン
グチャートに示すように順次ラッチａ１ｎ１、ラッチｂ
１ｎ２、ラッチｃ１ｎ３からエラーログデータが出力さ
れ、ＦＩＦＯメモリ１ｐに書込まれる。 【００１１】上記により、各エラー検出部でエラーを検
出したその時の画像データの頁内のライン数や水平方向
のドット（バイト）数やジョブ内の何頁目の印刷である
かとか、表面印刷か裏面印刷か等の情報がＦＩＦＯメモ
リに書込まれているので、プリンタ制御装置のマイクロ
プロセッサ２はエンジンＩ／Ｆ制御部から印刷時に異常
が発生したことが報告された後に、必要な時に上記ＦＩ
ＦＯメモリ１ｐの内容を読出すことにより、異常の発生
した詳細なタイミング／ポイントを知ることができるよ
うになる。 【００１２】 【発明の効果】本発明によれば、プリンタ制御装置にお
いて印刷中にエンジンＩ／Ｆ制御部で検出する画像デー
タ異常が発生した場合には、エラーの発生した画像デー
タの頁内のライン数や水平方向のドット（バイト）数や
ジョブ内の何頁目の印刷であるかとか、表面印刷か裏面
印刷か等の情報がＦＩＦＯメモリに書込まれているの
で、本ログデータをエラー発生後に読出すことにより、
オシロスコープ等のＨ／Ｗ信号検出機を接続することな
く詳細な異常発生状況が認識できることにより、従来に
比べて容易に異常発生原因特定作業の効率向上が図れ
る。
【図面の簡単な説明】
【図１】本発明におけるＨ／Ｗエラー発生時のＨ／Ｗロ
グのメモリ格納回路部を示す図。 【図２】本発明におけるＨ／Ｗエラー発生時ノＨ／Ｗロ
グのメモリ格納タイミング図。 【図３】プリンタ制御装置概略ブロック図。 【符号の説明】 １…エンジンＩ／Ｆ制御部、１ａ…ＰＣＩコントロー
ラ、１ｂ…ＶｉｄｅｏＦＩＦＯ、１ｃ…エンジンＩ／Ｆ
メイン制御部、１ｃ１…画像データＰ／Ｓ変換部、１ｄ
…表／裏セレクト、１ｅ…ページカウンタ、１ｆ…ライ
ンカウンタ、１ｇ…Ｈ方向ドット（バイト）カウンタ、
１ｈ…パリティエラー検出部、１ｋ…ＦＩＦＯエンプテ
ィエラー検出部，ＦＩＦＯリードエラー検出部、１ｎ
１，１ｎ２，１ｎ３…ラッチａ，ｂ，ｃ、１ｐ…同期型
ＦＩＦＯメモリ、１ｑ…３入力ＯＲゲート、１ｒ１，１
ｒ２，１ｒ３，１ｒ４，１ｒ５，１ｒ６及び１ｒ７…フ
リップフロップ、１ｓ…２入力ＡＮＤゲート、１ｔ…３
入力ＡＮＤゲート、２…マイクロプロセッサ、３…ＰＣ
Ｉブリッジ、４…メインメモリ、５…受信制御部、６…
ＰＣＩアービタ、７…ＨＤＤ制御部、８…ＨＤＤ、９…
Ｉ／Ｏ制御部、１０…パネル、１１…上位コンピュー
タ、１２…エンジン。
グのメモリ格納回路部を示す図。 【図２】本発明におけるＨ／Ｗエラー発生時ノＨ／Ｗロ
グのメモリ格納タイミング図。 【図３】プリンタ制御装置概略ブロック図。 【符号の説明】 １…エンジンＩ／Ｆ制御部、１ａ…ＰＣＩコントロー
ラ、１ｂ…ＶｉｄｅｏＦＩＦＯ、１ｃ…エンジンＩ／Ｆ
メイン制御部、１ｃ１…画像データＰ／Ｓ変換部、１ｄ
…表／裏セレクト、１ｅ…ページカウンタ、１ｆ…ライ
ンカウンタ、１ｇ…Ｈ方向ドット（バイト）カウンタ、
１ｈ…パリティエラー検出部、１ｋ…ＦＩＦＯエンプテ
ィエラー検出部，ＦＩＦＯリードエラー検出部、１ｎ
１，１ｎ２，１ｎ３…ラッチａ，ｂ，ｃ、１ｐ…同期型
ＦＩＦＯメモリ、１ｑ…３入力ＯＲゲート、１ｒ１，１
ｒ２，１ｒ３，１ｒ４，１ｒ５，１ｒ６及び１ｒ７…フ
リップフロップ、１ｓ…２入力ＡＮＤゲート、１ｔ…３
入力ＡＮＤゲート、２…マイクロプロセッサ、３…ＰＣ
Ｉブリッジ、４…メインメモリ、５…受信制御部、６…
ＰＣＩアービタ、７…ＨＤＤ制御部、８…ＨＤＤ、９…
Ｉ／Ｏ制御部、１０…パネル、１１…上位コンピュー
タ、１２…エンジン。
Claims (1)
- 【特許請求の範囲】 【請求項１】 プリンタ制御装置全体の管理や上位コン
ピュータからネットワーク等の通信回線を介して送られ
る印刷データ及びパラメータに従い印刷画像データの展
開処理等の制御を行なうマイクロプロセッサと、上記マ
イクロプロセッサのワークエリア、印刷画像データの展
開エリヤ及びマイクロプログラムの格納エリアとして使
用するメインメモリと、マイクロプロセッサとメインメ
モリ間のデータの読み出し／書込みの制御や受信制御
部、エンジンＩ／Ｆ制御部等のＩＯアクセスの制御を行
なうＰＣＩバスブリッジと、上位コンピュータからネッ
トワーク等を介して送られる印刷データを受信する受信
制御部と、各種印刷データ及びパラメータやマイクロプ
ログラムの保管のためのハードディスクと、該ハードデ
ィスクを制御するハードディスク制御部と、オペレータ
パネルを制御するＩ／Ｏ制御部と、オペレータパネル
と、印刷を実行するためのメインメモリからの印刷画像
データの読み出しや印刷機構部であるエンジンとの通信
制御、印刷画像データ送出等の制御を行なうエンジンＩ
／Ｆ制御部と、印刷時にメインメモリからエンジンＩ／
Ｆ制御部に読出されエンジン部に送出される画像データ
についてＨ／Ｗ的に異常を検出する画像データ送出異常
検出部とを備えたプリンタにおいて、印刷時に、上記画
像データ送出エラー検出部で何らかのＨ／Ｗエラーを検
出した場合に、エラーの種類、エラーの発生した頁Ｎｏ
及び表面印刷か裏面印刷かの情報、エラーの発生したラ
インＮｏ及び水平方向のドット数等の情報が、エラー発
生時にリアルタイムにエラーログ登録用メモリに書き込
みができるメモリと制御回路とを画像データ送出異常検
出部に具備し、Ｈ／Ｗエラーが印刷中に画像データ送出
異常検出部で検出された場合には、エラー発生時の詳細
状況がエラー発生後にログ情報としてトレースできるよ
うにしたことを特徴とする、プリンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002037772A JP2003237182A (ja) | 2002-02-15 | 2002-02-15 | プリンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002037772A JP2003237182A (ja) | 2002-02-15 | 2002-02-15 | プリンタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003237182A true JP2003237182A (ja) | 2003-08-27 |
Family
ID=27779262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002037772A Pending JP2003237182A (ja) | 2002-02-15 | 2002-02-15 | プリンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003237182A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019123141A (ja) * | 2018-01-16 | 2019-07-25 | コニカミノルタ株式会社 | 画像処理装置およびプログラム |
-
2002
- 2002-02-15 JP JP2002037772A patent/JP2003237182A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019123141A (ja) * | 2018-01-16 | 2019-07-25 | コニカミノルタ株式会社 | 画像処理装置およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898861A (en) | Transparent keyboard hot plug | |
| US5933614A (en) | Isolation of PCI and EISA masters by masking control and interrupt lines | |
| US5864653A (en) | PCI hot spare capability for failed components | |
| CN100573445C (zh) | 将一个处理器与一个协处理器相接口的方法 | |
| US7970958B2 (en) | Peripheral interface alert message for downstream device | |
| JPH09190406A (ja) | 直接メモリアクセス制御装置及びこれを用いた伝送システム | |
| US5267246A (en) | Apparatus and method for simultaneously presenting error interrupt and error data to a support processor | |
| US7685473B2 (en) | Computer system, method of detecting a stall in a computer system, and signal-bearing medium embodying a program causing a computer system to perform a method of detecting a stall in a computer system | |
| CN101950280B (zh) | 产生多个串行总线芯片选择的方法 | |
| WO1996037850A1 (en) | Bidirectional parallel signal interface | |
| US6643796B1 (en) | Method and apparatus for providing cooperative fault recovery between a processor and a service processor | |
| US20060059466A1 (en) | Method to use an alternate I/O debug path | |
| US6529979B1 (en) | Method and apparatus for a high-speed serial communications bus protocol with positive acknowledgement | |
| JP2003237182A (ja) | プリンタ | |
| US5404559A (en) | Apparatus for asserting an end of cycle signal to a processor bus in a computer system if a special cycle is detected on the processor bus without taking action on the special cycle | |
| JP2005141532A (ja) | システムデバッグ装置 | |
| US20090113212A1 (en) | Multiprocessor electronic circuit including a plurality of processors and electronic data processing system | |
| JP2006113906A (ja) | バス監視装置及びバス監視装置付きコントローラ | |
| JP2011048511A (ja) | 半導体集積回路及び省電力制御方法 | |
| JP2020204916A (ja) | 情報処理装置 | |
| JPH07219812A (ja) | 異常監視方式 | |
| WO2024016864A1 (zh) | 处理器、获取信息的方法、单板及网络设备 | |
| JP2012182721A (ja) | 画像形成装置およびその制御方法 | |
| KR0126583B1 (ko) | 시스템 제어기 모듈에서의 요청기 읽기 제어기(Requester Read Controller In System Controller In System Control Module) | |
| JP2003022212A (ja) | 双方向ｒａｍ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060712 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061102 |