JP2003237145A - 画像形成装置およびメモリアクセス低減方法 - Google Patents

Abstract

(57)【要約】 【課題】受信されるデータを全て画一的に処理せず、処
理を工夫することでメモリアクセス回数を減らす。 【解決手段】ラスター順次で受信される画像データを内
部バッファ１０６ａ内に書き込み、この内部バッファ内
からＨＶ変換の対象となる単位データブロック分の画像
データを読み出してＨＶバッファ１０６ｂに書き込む。
さらに、このＨＶバッファ１０６ｂから縦方向に切り出
して画像データを読み出し、画像メモリ１０８に書き込
む。このようなＨＶ変換処理に際して、順次の単位デー
タブロックを逐次直前の単位データブロックの内容と比
較し、直前の単位データブロックと内容が同じであれ
ば、内部バッファの読み出しおよびＨＶバッファへの書
き込みの動作を省略し、ＨＶバッファ内に残っている直
前の単位データブロックの画像データを利用して画像メ
モリへの書き込みを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、印字ヘッドをラス
ター方向に走査するインクジェットプリンタのような画
像形成装置に関する。

【０００２】

【従来の技術】インクジェットプリンタは、一般に、ラ
スター順次に転送されるデータを受信し、印字ヘッドを
ラスター方向に走査して、この走査方向とほぼ直交する
方向に移動する用紙（記録媒体）上に印字を行う。ま
た、インクジェットプリンタの性格上、吐出するための
ノズル列はカラム方向（用紙搬送方向）に並んでいる。
従って受信された画像データは、複数のラスター分のデ
ータをカラム方向に切り出す必要がある。この処理は、
一般にＨＶ（Ｈｏｒｉｚｏｎｔａｌ／Ｖｅｒｔｉｃａ
ｌ）変換と呼ばれている。ＨＶ変換回路内には、ラスタ
ーデータの一部を格納するバッファを用意しており、受
信した画像データが一旦格納されたメモリからリードし
た画像データ部分をこのバッファに逐次格納していく。
バッファが全て埋まった段階で、このバッファから今度
はカラム方向にデータを切り出して、不連続アドレスで
メモリにライトしていく。不連続アドレスにライトする
のは、その後、印字ヘッドがリアルタイムに印字できる
ようにするため（言い換えればバーストリードするた
め）である。

【０００３】

【発明が解決しようとする課題】ところで、画像データ
はその性格上隣り合うデータが互いに似ていることが多
い。グラフィックはもちろん、特にＣＡＤの分野におい
ては印字デューティーが低いため、このような傾向にな
ることが多い。

【０００４】本発明は、この点に着目してなされたもの
であり、受信されるデータを全て画一的に処理するので
はなく処理を工夫することによりメモリアクセス回数を
減らすことができる画像形成装置およびメモリアクセス
低減方法を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明による、画像形成
装置のＨＶ変換時のメモリアクセス低減方法は、ラスタ
ー順次で受信される画像データを第１のバッファ内に書
き込む第１のステップと、この第１のバッファ内からＨ
Ｖ変換の対象となる単位データブロック分の画像データ
を読み出してＨＶ変換用の第２のバッファに書き込む第
２のステップと、この第２のバッファから縦方向に切り
出して画像データを読み出し、画像メモリに書き込む第
３のステップと、前記第１のステップにおいて、順次の
単位データブロックを逐次直前の単位データブロックの
内容と比較し、直前の単位データブロックと内容が同じ
であれば、前記第２のステップにおける前記第１のバッ
ファの読み出しおよび第２のバッファへの書き込みの動
作を省略し、前記第３のステップにおいて前記第２のバ
ッファ内に残っている直前の単位データブロックの画像
データを利用して画像メモリへの書き込みを行うことを
特徴とする。

【０００６】このようにラスター順次で受信される画像
データを単位データブロック毎に比較し、その結果、直
前の単位データブロックと同じ内容の単位データブロッ
クについては既に格納されている第２のバッファの内容
を用いることにより、第１のバッファのリードアクセス
（および第２のバッファへのライトアクセス）を行わな
くて済む。

【０００７】本発明による画像形成装置は、ラスター順
次に転送されるデータを受信して、ラスター方向に印字
走査を行って、この走査方向とほぼ直交する方向に移動
する記録媒体上に印字を行う画像形成装置において、前
記走査方向とほぼ直交するカラム方向に並んだ複数の印
字素子を有する印字ヘッドと、外部から得られる複数の
ラスター分のデータをカラム方向に切り出すＨＶ変換手
段と、このＨＶ変換手段の出力データを記憶する画像メ
モリと、このメモリ制御部により得られた印字用画像デ
ータに基づいて前記印字ヘッドを駆動する印字ヘッド駆
動部と、前記印字ヘッドの走査および前記記録媒体の走
査を行う走査手段とを備え、前記ＨＶ変換手段は、ラス
ター順次で受信される画像データを第１のバッファ内に
書き込み、この第１のバッファ内からＨＶ変換の対象と
なる単位データブロック分の画像データを読み出してＨ
Ｖ変換用の第２のバッファに書き込み、さらに、この第
２のバッファから縦方向に切り出して画像データを読み
出して前記画像メモリに書き込むＨＶ変換処理を実行
し、その際、順次の単位データブロックを逐次直前の単
位データブロックの内容と比較し、直前の単位データブ
ロックと内容が同じであれば、前記第１のバッファの読
み出しおよび第２のバッファへの書き込みの動作を省略
し、前記第２のバッファ内に残っている直前の単位デー
タブロックの画像データを利用して画像メモリへの書き
込みを行うことを特徴とする。

【０００８】

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら詳細に説明する。

【０００９】図１は、本発明の実施の形態に係る画像形
成装置の構成を示すブロック図である。同図に示す画像
形成装置は、印字制御部１０２および印字ヘッド（単に
ヘッドともいう）１０３を有し、印字制御部１０２には
リニアスケールセンサ４０２、主走査モータ１０５、お
よび図示しない副走査モータ、各種センサ等が接続され
ている。印字制御部１０２には、イメージスキャナ、パ
ソコン、ハードウェアＲＩＰ等の外部装置１０１を接続
することができる。

【００１０】図１に示す画像形成装置は、外部装置１０
１から転送されてくる画像データＩＮ＿ＤＡＴＡに基づ
き、ヘッド１０３を用いて記録紙に画像イメージを形成
する。具体的には印字制御部１０２がそのために必要な
信号の生成を行っている。印字制御部１０２は、ゼロデ
ータ検知部１０６、メモリコントロール部１０７、画像
メモリ１０８、データマスク部１０９、マスクメモリ部
１１０、リニアスケールカウント部１１１、印字トリガ
生成部１１２、ヘッド制御信号生成部１１３、主走査モ
ータ制御部１１４、ＣＰＵ１１５、メモリ１１６等から
構成されている。その中でも、ＣＰＵ１１５は画像デー
タが転送されてくる外部装置１０１とのインターフェー
スを行うと共に、メモリ１１６やＩ／Ｏ等、印字制御部
１０２全体の動作のコントロールを行っている。

【００１１】外部装置１０１から画像データＩＮ＿ＤＡ
ＴＡが転送されてくると、ＣＰＵ１１５からの命令で、
ゼロデータ検知部１０６にて画像データＩＮ＿ＤＡＴＡ
を取り込み、メモリコントロール部１０７経由で数バン
ド分の画像データを画像メモリ部１０８に一時保持す
る。そのために、本実施の形態では、外部装置から３２
ビットバスでラスタ方向の画像データを各色（本実施の
形態ではブラック・シアン・マゼンタ・イエロー・ライ
トシアン・ライトマゼンタの６色を使用している）３２
ライン単位で転送し、３２ラインの画像データを一旦、
ゼロデータ検知部１０６内の内部バッファに取り込む。
このゼロデータ検知部１０６において、ラスタ方向の画
像データをヘッドのノズルの並び方向のデータに変換す
るＨＶ変換（縦横変換）を横方向の３２ドットと縦方向
の３２ラインのブロックデータ単位で行う。このＨＶ変
換後のデータをメモリコントロール部１０７経由で画像
メモリ部１０８にライトする（書き込む）。３２ライン
分を、画像サイズ分の横方向全てのデータに対してＨＶ
変換して、画像メモリ１０８へデータライトした後に、
外部装置１０１から次の３２ラインの転送を行う動作を
繰り返す。以上のＨＶ変換は、画像メモリ１０８からデ
ータを読み出す際に、ヘッド１０３に与えるデータの取
得のためのメモリアクセスを容易にするための処理であ
り、この処理自体は公知である。

【００１２】ゼロデータ検出部１０６では、前記ＨＶ変
換を行う際に、横方向の３２ドットと縦方向３２ドット
の単位領域内のデータ“１”の個数を数える処理（ドッ
トカウント処理と称す）を同時に行い、画像メモリ１０
８に画像データをライトするときに、同時にドットカウ
ントデータも画像メモリ１０８の別領域にライトする処
理も行っている。これはヘッドのインク吐出による昇温
で吐出不良が発生するのを防止するために、印字ドット
数を事前にカウントしておき、規定値以上になった場合
に回復処理を行うと共に、インクの消費量を検出するの
ものである。但し、この処理自体は本発明と直接的に関
係しない。

【００１３】前記のデータ処理により、画像メモリ１０
８に数バンド分の画像データを格納後、印字走査を開始
して、順次画像メモリ１０８から画像データの読み出し
を開始する。この際、メモリコントロール部１０７は、
外部装置１０１からの画像データの入力と、ヘッド１０
３への画像データの読み出しを時分割に行うための、画
像メモリ部１０８のバス選択処理を行う。

【００１４】尚、本実施の形態では、ヘッド１０３を搭
載するキャリッジ（図示せず）の走査経路に並行してリ
ニアスケール（図示せず）を配置しており、キャリッジ
に搭載されリニアスケールを読み取るリニアスケールセ
ンサ４０２からヘッド１０３の走査に同期して出力され
る９０度位相のずれた信号ＬＩＮＳＣＬ＿Ａ／ＬＩＮＳ
ＣＬ＿Ｂを用いて、画像データＯＵＴ＿ＤＡＴＡの出力
およびヘッド駆動信号の生成、キャリッジの位置管理、
主走査モータの速度制御等の、印字制御の同期をとって
いる。リニアスケールセンサ４０２からの２相の信号の
位相関係からキャリッジの移動方向の検出を行う。また
この２相の信号からリニアスケールカウント部１１１
で、キャリッジの移動量をカウントし、ＣＰＵ１１５で
指定された位置情報に基づいて、画像メモリ１０８から
データを読み出す領域とヘッド制御信号を生成する領域
信号（ＷＩＮＤＯＷ）の生成を行う。また、印字トリガ
生成部１１２では、リニアスケールカウント部１１１と
同様にリニアスケールセンサ４０２から出力される２相
の信号から、印字タイミング信号（ＨＳＹＮＣ）を生成
する。メモリコントロール部１０７およびヘッド制御信
号生成部１１３では、ＷＩＮＤＯＷ信号とＨＳＹＮＣ信
号の両方がイネーブルとなっているタイミングで、画像
メモリ１０８からの画像データの読み出しとヘッド制御
信号の生成が行われる。高解像度のリニアスケールは非
常に高価であるため、本実施の形態では、低解像度（例
えば３００ｄｐｉ）のリニアスケールを用いて、印字ト
リガ生成部１１２で高解像度の印字トリガ（例えば１２
００ｄｐｉ）を、逓倍回路（図示せず）を用いて生成す
る。

【００１５】画像メモリ１０８から読み出された画像デ
ータは、データマスク部１０９でマルチパス印字のため
のデータマスク処理が行われる。そのために、ページ印
字開始前に、ＣＰＵ１１５によりデータマスク部１０９
を経由してマスクメモリ部１１０に、印字パス数に応じ
たマスクパタ一ンをデータライトしておく。印字開始後
に、キャリッジが駆動されてヘッド１０３が印字領域に
達したときに、ＨＳＹＮＣ信号に同期して、画像メモリ
１０８から画像データをリードし、同時にマスクメモリ
部１１０からマスクデータをリードして、データマスク
部１０９で両方のデータが“１”のデータの時のみ、デ
ータ“１”をヘッド１０３に出力する制御を行う。

【００１６】図２に、本実施の形態に関連した要素部分
のブロック図を示す。この図は、主として図１のゼロデ
ータ検知部１０６およびメモリコントロール部１０７の
機能を示したものである。メモリ１１は、図１の画像メ
モリ１０８およびゼロデータ検知部１０６内のバッファ
メモリを含むものとする。外部ＩＦ１３は、図１には示
さなかったが、ゼロデータ検知部１０６の前段に位置す
る機能部である。外部ＩＦ１３は、コントローラやホス
トなどの外部装置１０１から流れてくるラスターデータ
を受けて、メモリコントローラ１０にリクエストｅｘｔ
＿ｒｑｘを出力して、アドレスデータｄｍａａｄやライ
トデータｄｍａｗｄを出力する。メモリコントローラ１
０はこれらのデータを受けてアクノレッジ信号ａｃｋｘ
を出力し、メモリ１１（内部バッファ）に所定のデータ
をライトしていく。この処理を３２ラスター分続ける。

【００１７】一方、比較部１２ではこれらのデータをラ
イトデータｄｍａｗｄや、アクノレッジ信号ａｃｋｘ
（ｒｑ＿ａｃｋｘ）で監視し、タグ（ｔａｇ）をつけな
がら前回の３２ｂｉｔ×３２ｂｉｔのブロックデータと
の比較を行う。「タグ」とは、各データブロックについ
て付される識別子であり、この識別子は当該ブロックデ
ータの内容が直前のブロックデータの内容と完全一致し
たか否かを示す。このタグのデータは、ＨＶ変換部１４
が次にＨＶ変換をする際に、メモリコントローラ１０に
リードの要求をする必要があるかないかを示すフラグ情
報として機能する。比較した結果データはタグデータと
してフリップフロップ等の記憶装置に保存される。この
フリップフロップは図示しないが例えばゼロデータ検知
部１０６内に設けることができる。

【００１８】次に、ＨＶ変換部１４で、３２ｂｉｔ×３
２ｂｉｔのブロックデータをメモリ１１（内部バッフ
ァ）からリードし、ｂｉｔ３１列からｂｉｔ０列まで順
に縦方向に切り出して、メモリ１１の別の領域（画像メ
モリ１０８）にライトする。ｈｖ＿ｒｑｘはメモリコン
トローラ１０ヘのアクセス要求、ｄｍａｗｄは縦に切り
出したデータ、ｓｉｚはアクセス幅である。Ａｃｋｘ
（ｒｑ＿ａｃｋｘ）は、メモリコントローラ１０がリク
エストを受け付けたことを示す信号、ａｃｋｘ（ｄｔ＿
ａｃｋｘ）は、ＨＶバッファにメモリコントローラ１０
からデータｄｍａｒｄを書き込むための同期信号であ
る。

【００１９】ａｌｌ＿ｃｍｐｓｅｌはＨＶ変換部１４が
比較部１２に対し、どのタグの中のデータを参照するか
を指定する信号であり、ｅｄ＿ｓｔａｔｕｓは比較部１
２がＨＶ変換部１４に返す指定されたタグの中のデータ
である。

【００２０】次に、図３を用いて、ゼロデータ検知部１
０６でのＨＶ変換の詳細を説明する。外部装置１０１か
らは図３（ａ）に示す様に、各色毎にラスタ方向（横方
向）の３２ラインの画像データを３２ドット単位で転送
してくる。ゼロデータ検知部１０６では、内部に各色毎
に３２ライン分のバッファ１０６ａ（第１のバッファ）
を持っている。図３（ａ）のように順次内部バッファ１
００６ａに入力データを００ｈアドレスから３２アドレ
ス飛びに格納していく。また２ライン目は０１ｈアドレ
スから３２アドレス飛びに格納していき、それらの動作
を３２ライン目まで繰り返す。３２ライン分の画像デー
タの入力後、ＨＶ変換を実行する。ゼロデータ検知部１
０６は、また、図３（ｂ）に示すようにｎライン×ｎド
ット（１ブロックデータ）分のＨＶバッファ１０６ｂ
（第２のバッファ）を有しており、このＨＶバッファ１
０６ｂを用いてＨＶ変換を行う。ここにｎは３２であ
る。すなわち、３２ライン分の内部バッファ１０６ａの
００ｈから１Ｆｈまでの３２アドレス分のデータをリー
ドし、ＨＶバッファ１０６ｂに順次ライトしていく（図
におけるａ１〜ａ３２、ｂ１〜ｂ３２，...ｘ１〜ｘ３
２の順）。ＨＶバッファ１０６ｂでは３２ラインの１カ
ラム毎のデータ（例えば、ａ１，ｂ１．．．ｘ１）をリ
ードし、メモリコントロール部１０７を経由して各色毎
に画像メモリ部１０８にライトする。さらに順に（ａ
２．．．ｘ２）、（ａ３．．．ｘ３）…（ａ３２．．．
ｘ３２）のライトを実行する。以上の動作を横方向の画
像サイズに相当するブロックデータの個数分繰り返す。

【００２１】本実施の形態では２５６ノズルのヘッドを
用いており、ヘッドのカラム方向は３２ラインの８倍の
幅があるため、画像メモリ１０８内ではこれらのカラム
部分が隣接アドレスに位置することが望ましい。すなわ
ち、画像メモリ１０８へのデータの書き込みは、ＤＲＡ
Ｍを用いる場合バーストリードしやすいように８アドレ
ス置きにデータをライトする。隣接した８アドレス分の
データが１ヘッドの２５６ノズル分のコラムデータとな
る。２バンド分の画像メモリを有する場合は、１６アド
レス置きとなる。

【００２２】図４に、本発明の特徴的な動作概念図を示
す。図４（ａ）では、説明のために３２ラスター分の画
像データ１ラスターは便宜上、３２ドット×６の画像サ
イズを示している。画像データは、ラスター順次で、00
00000Bh,0000000Ah,0000000Ah,00000002h,00000004h,00
000003h（ｈは１６進数を示す）の順に受信され、次に0
000000Ah,0000000Ah,0000000Ah,00000002h,00000005h,0
0000006hの順に受信されている。このようにラスター順
次にデータを受信し、例えば３２ラスター分を受けてメ
モリに格納する。ＨＶ変換は、複数ラスター（ここでは
３２ラスター）の各ブロックデータから画像データを順
次縦に切り出す処理である。１回のＨＶ変換は、１デー
タブロックである横３２ｂｉｔ、縦３２ｂｉｔのデータ
が対象となり、順にラスター方向に処理をしていく。図
を例にとると、１データブロックの１ラスタ目の000000
0Bhと２ラスタ目の0000000Ah、順に３２ラスタ目の0000
000Ahまでを内部バッファ１０６ａからリードし、ＨＶ
バッファ１０６ｂに格納する。次にこのＨＶバッファ内
のデータを縦方向に切り出す。まずｂｉｔ３１列にある
データを縦方向に切り出す。すなわち、１ラスタ目のｂ
ｉｔ３１，２ラスタ目のｂｉｔ３１、．．．３２ラスタ
目のｂｉｔ３１の３２ｂｉｔデータを画像メモリ１０８
にライトする。次に１ラスタ目のｂｉｔ３０，２ラスタ
目のｂｉｔ３０、．．．３２ラスタ目のｂｉｔ３０の３
２ｂｉｔデータを画像メモリにライトする。このように
各ラスタのｂｉｔ列毎に切り出して、ｂｉｔ０列の３２
ｂｉｔデータをライトするまで繰り返す。これで１回の
ＨＶ変換処理は終了である。

【００２３】次にＨＶ変換対象方向を横３２ｂｉｔ分移
動し、１ラスタ目の0000000Ahと２ラスタ目の0000000A
h、順に３２ラスタ目の0000000Ahまでを、内部バッファ
１０６ａからリードし、ＨＶバッファ１０６ｂに格納
し、同様に今度は縦方向に切り出して画像メモリ１０８
に格納する。

【００２４】このように次々にＨＶ変換を行い、最後は
１ラスタ目の00000003hと２ラスタ目の00000006h、順に
３２ラスタ目の0000000Fhまでを内部バッファからリー
ドし、ＨＶバッファに格納し、同様に今度は縦方向に切
り出して画像メモリに格納する。これで所定のＨＶ変換
は終了である。

【００２５】本実施の形態では、このようにＨＶバッフ
ァに残ったデータを活用して、次に内部バッファをリー
ドしてＨＶバッファにライトしようとするブロックデー
タと前回のＨＶバッファに残っているブロックデータと
を比較し、両ブロックデータが同じであれば、内部バッ
ファからのリード動作を行うことなく、再度ＨＶバッフ
ァから同じデータを縦方向に切り出して、画像メモリに
ライト動作を行う。

【００２６】図４（ｂ）（ｃ）の例では、１回目のＨＶ
変換では内部バッファのリードおよびＨＶバッファへの
ライト、ならびに、ＨＶバッファから画像メモリへのラ
イトを行う通常処理である。これはラスターの最初なの
でＨＶバッファには有効なデータがないからである。次
に２回目のＨＶ変換では、ブロックデータの内容が１回
目のブロックデータと異なっているので、内部バッファ
のリードと画像メモリのライトの両方を行う通常処理で
ある。この例では、１ラスタ目のデータである0000000B
hと0000000Ahが異なっている。次に３回目のＨＶ変換で
は内部バッファのリードを省き、画像メモリのライトの
みを行う。これは２回目のブロックデータと３回目のブ
ロックデータが全く同じ内容のため、２回目に内部バッ
ファをリードした時のＨＶバッファに残ったデータを利
用できるからである。

【００２７】図５に、受信したデータを逐次比較して、
ＨＶ変換時にメモリアクセス（内部バッファのリード）
を行う必要の有無を判別する処理のタイミングチャート
を示す。ｅｘｔ＿ｒｑｘは、図２の外部ＩＦ１３からメ
モリ１１（内の内部バッファ）にデータをライトするた
めに、メモリコントローラ１０に出力するリクエスト信
号である。Ａｃｋｘ（ｒｅｑ＿ａｃｋｘ）は、メモリコ
ントローラ１０が、ｅｘｔ＿ｒｑｘのリクエストを受け
付けたことを示す信号である。Ａｃｋｘ（ｄｔ＿ａｃｋ
ｘ）は、データ送受信のための同期信号である。ｄｍａ
ｗｄは、ライトデータであり、外部ＩＦ１３からメモリ
コントローラ１０に出力される。Ｔａｇは、前述したタ
グに相当し、比較部１２で生成するカウンタ値である。
このカウンタ値は、Ａｃｋｘ信号（ｒｅｑ＿ａｃｋｘ）
で＋１ずつインクリメントする。ｄｍａｌｔｄは、ｄｍ
ａｗｄをａｃｋｘ信号でラッチした信号であり、比較部
１２で生成する。ｈｉｔ＿ｓｔａｔｕｓは、ｄｍａｗｄ
とｄｍａｌｔｄとを比較した結果として、両者の一致を
検出したことを示す信号であり、比較部１２で生成す
る。ａｌｌ＿ｃｍｐ（ｔａｇ）は、個々のｔａｇカウン
タ値について、ｈｉｔ＿ｓｔａｔｕｓの状態を示す履歴
であり、前述したフリップフロップで構成される。一度
でもｈｉｔ＿ｓｔａｔｕｓが一致していなければ、ｔａ
ｇカウンタ値に該当するａｌｌ＿ｃｍｐ（ｔａｇ）のフ
リップフロップをＬに落とし、当該ブロックデータが前
回のブロックデータと不一致だったことを記録する。

【００２８】ソフトウェアで予めラスタ幅をセット（幅
ｂｉｔ÷３２ｂｉｔ）して、このセットされた値とＴａ
ｇカウンタ値が同じとなったときに、Ａｃｋｘ信号が返
った時点で、１ラスタ分のデータをメモリにライトした
として、Ｔａｇカウンタ値を０クリアし、ｄｍａｌｔｄ
を０クリアする。

【００２９】これを３２ラスタ分繰り返し、ａｌｌ＿ｃ
ｍｐ（ｔａｇ）のフリップフロップがＨとして維持され
ている場合は、そのタグカウンタ値（特定の３２ｂｉｔ
×３２ｂｉｔデータブロックに相当）について、直前の
ブロックデータが今回のブロックデータと全く同じだっ
たこと示している。Ｌの時はそのブロックデータが直前
のブロックデータと同じでなかったことを示している。
これらのａｌｌ＿ｃｍｐ（ｔａｇ）信号をＨＶ変換部１
４側でモニタすることで、内部バッファのリードを行う
か否かを決定することができる。ａｌｌ＿ｃｍｐ（ｔａ
ｇ）信号は、ＨＶ変換終了後にソフトクリアする。

【００３０】図６に、ＨＶ変換部側の処理のタイミング
チャートを示す。ｈｖ＿ｒｑｘは、ＨＶ変換部１４から
メモリコントローラ１０にアクセスリクエストを出力す
る信号である。ａｃｋｘは、メモリコントローラ１０か
らＨＶ変換部１４に対して、ｈｖ＿ｒｑｘのリクエスト
を受け付けたことを示す信号である。Ｓｉｚは、ＨＶ変
換部１４とメモリコントローラ１０とのやりとりをする
アクセスサイズの指定データである。ａｌｌ＿ｃｍｐｓ
ｅｌは、比較部１２側にあるａｌｌ＿ｃｍｐ（ｔａｇ）
のフリップフロップ出力を見るためにＨＶ変換部１４が
出す選択信号であり、具体的にはデータブロックのカウ
ント値である。ａｌｌ＿ｃｍｐｓｅｌの値がａｌｌ＿ｃ
ｍｐ（ｔａｇ）のｔａｇに相当する部分である。ａｌｌ
＿ｃｍｐｓｅｌ＿ｃｎｔｅｎは、ａｌｌ＿ｃｍｐｓｅｌ
のカウントを指示するカウントイネーブル信号であり、
画像メモリへのシングルライト３２回目のａｃｋｘの時
にＨＶ変換部１４の内部信号として生成される。ｅｄ＿
ｓｔａｔｕｓは、比較部１２側で、選択信号ａｌｌ＿ｃ
ｍｐｓｅｌに従って、選択されたａｌｌ＿ｃｍｐ（ｔａ
ｇ）のフリップフロップ出力である。ＨＶ変換部１４
は、ＨＶバッファへの格納を行う前に「チェック」と示
した位置で信号ｅｄ＿ｓｔａｔｕｓを確認し、この信号
がＬなら内部バッファをリードしてＨＶバッファに格納
する。信号ｅｄ＿ｓｔａｔｕｓがＨなら、内部バッファ
のリード動作を省く。図６に示したチェックの位置では
ｅｄ＿ｓｔａｔｕｓはＬであるが、図７のａｌｌ＿ｃｍ
ｐｓｅｌが００２ｈのチェックの位置ではＨとなってい
る。したがって、図７に示した部分では内部バッファリ
ード（およびＨＶバッファ格納）動作を省略し、直ちに
画像メモリのライト動作に移行していることが分かる。

【００３１】以上、本発明の好適な実施の形態について
説明したが、請求の範囲に記載の範囲で種々の変形、変
更を行うことが可能である。例えば、上記で挙げた具体
的な数値はあくまで例示であり、本発明はこれらに限定
されるものではない。

【００３２】

【発明の効果】本発明によれば、ラスター順次に受信す
るデータを逐次比較することで、メモリアクセスする必
要の有無を判別し、ＨＶ変換を行う際のメモリアクセス
回数を大幅に削減できる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る画像形成装置の構成
を示すブロック図である。

【図２】本発明の実施の形態に関連した要素部分のブロ
ック図である。

【図３】図１のゼロデータ検知部１０６でのＨＶ変換の
詳細を説明するための図である。

【図４】本発明の特徴的な動作概念を説明するための図
である。

【図５】本発明の実施の形態において、受信したデータ
を逐次比較して、ＨＶ変換時にメモリアクセス（リー
ド）する必要の有無を判別する処理のタイミングチャー
トである。

【図６】本発明の実施の形態におけるＨＶ変換部側の処
理のタイミングチャートである。

【図７】図６のタイミング図に続くタイミングチャート
である。

【符号の説明】

１０…メモリコントローラ １１…メモリ １２…比較部 １３…外部ＩＦ １４…ＨＶ変換部 １０１…外部装置 １０２…印字制御部 １０３…印字ヘッド １０５…主走査モータ １０６…ゼロデータ検知部 １０６ａ…内部バッファ １０６ｂ…ＨＶバッファ １０７…メモリコントロール部 １０８…画像メモリ １０９…データマスク部 １１０…マスクメモリ部 １１１…リニアスケールカウント部 １１２…印字トリガ生成部 １１３…ヘッド制御信号生成部 １１４…主走査モータ制御部 ４０２…リニアスケールセンサ

Claims (4)

【特許請求の範囲】
1. 【請求項１】画像形成装置のＨＶ変換時のメモリアクセ
   ス低減方法であって、 ラスター順次で受信される画像データを第１のバッファ
   内に書き込む第１のステップと、 この第１のバッファ内からＨＶ変換の対象となる単位デ
   ータブロック分の画像データを読み出してＨＶ変換用の
   第２のバッファに書き込む第２のステップと、 この第２のバッファから縦方向に切り出して画像データ
   を読み出し、画像メモリに書き込む第３のステップとを
   備え、 前記第１のステップにおいて、順次の単位データブロッ
   クを逐次直前の単位データブロックの内容と比較し、直
   前の単位データブロックと内容が同じであれば、前記第
   ２のステップにおける前記第１のバッファの読み出しお
   よび第２のバッファへの書き込みの動作を省略し、前記
   第３のステップにおいて前記第２のバッファ内に残って
   いる直前の単位データブロックの画像データを利用して
   画像メモリへの書き込みを行うことを特徴とするメモリ
   アクセス低減方法。
2. 【請求項２】前記単位データブロックは、ｎライン×ｎ
   ドット（ｎは複数）の領域に対応することを特徴とする
   請求項１記載のメモリアクセス低減方法。
3. 【請求項３】前記第１のステップでは、前記第２のステ
   ップにおいて１つの単位データブロック内のデータをバ
   ーストリードできるように、受信される１ライン上のデ
   ータをｎドット単位に不連続なアドレスに書き込むこと
   を特徴とする請求項２記載のメモリアクセス低減方法。
4. 【請求項４】ラスター順次に転送されるデータを受信し
   て、ラスター方向に印字走査を行って、この走査方向と
   ほぼ直交する方向に移動する記録媒体上に印字を行う画
   像形成装置において、 前記走査方向とほぼ直交するカラム方向に並んだ複数の
   印字素子を有する印字ヘッドと、 外部から得られる複数のラスター分のデータをカラム方
   向に切り出すＨＶ変換手段と、 このＨＶ変換手段の出力データを記憶する画像メモリ
   と、 このメモリ制御部により得られた印字用画像データに基
   づいて前記印字ヘッドを駆動する印字ヘッド駆動部と、 前記印字ヘッドの走査および前記記録媒体の走査を行う
   走査手段とを備え、 前記ＨＶ変換手段は、 ラスター順次で受信される画像データを第１のバッファ
   内に書き込み、この第１のバッファ内からＨＶ変換の対
   象となる単位データブロック分の画像データを読み出し
   てＨＶ変換用の第２のバッファに書き込み、さらに、こ
   の第２のバッファから縦方向に切り出して画像データを
   読み出して前記画像メモリに書き込むＨＶ変換処理を実
   行し、その際、順次の単位データブロックを逐次直前の
   単位データブロックの内容と比較し、直前の単位データ
   ブロックと内容が同じであれば、前記第１のバッファの
   読み出しおよび第２のバッファへの書き込みの動作を省
   略し、前記第２のバッファ内に残っている直前の単位デ
   ータブロックの画像データを利用して画像メモリへの書
   き込みを行うことを特徴とする画像形成装置。