JP2003233434A

JP2003233434A - 消費電力管理装置

Info

Publication number: JP2003233434A
Application number: JP2002340299A
Authority: JP
Inventors: Shuichi Takada; 周一高田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-12-06
Filing date: 2002-11-25
Publication date: 2003-08-22

Abstract

(57)【要約】【課題】ＣＰＵが監視して行なう制御とは独立してデー
タ処理装置の消費電力を低減するよう管理する消費電力
管理装置を提供する。【解決手段】省電力管理装置は、特定のデータ処理装置
と他装置との間で授受される入力要求信号（１５、３
４）または当該入力要求信号に対応する受付信号（３
３，４１）を検出する検出手段（５０）と、上記データ
処理装置の状態及び検出手段（５０）検出結果に基づい
て、上記データ処理装置が特定の処理を行なうかを判断
する判断手段（５１）と、判断手段（５１）の判断結果
に従って、上記データ処理装置に同期クロックを供給す
るか否かを制御する供給制御手段（５２）とを備えた構
成とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は消費電力管理装置に
関し、特に、データ処理装置の消費電力が最小になるよ
うに管理する消費電力管理装置に関する。

【０００２】

【従来の技術】一般的に同期クロックで制御されるデジ
タル機器では、その消費電力は動作クロックの周波数と
動作電圧の２乗の積と回路規模とに比例しているが、近
年、ＬＳＩ化による大規模化が進み、それに伴って増大
する消費電力の削減が求められている。

【０００３】低消費電力化の基本的な考えとしては、動
作クロックの低周波数化、動作電圧の低減、あるいは回
路規模の削減である。さらに細かくは、複数のブロック
からなるデジタル機器において、動作を必要としない回
路ブロックのクロックや供給電圧を制御するものであ
り、ＣＰＵの制御の基に、周辺の回路ブロックのクロッ
クや供給電圧を制御すると消費電力の低減に効果が大き
い。例えば、ＣＰＵが実行するアプリケーションまたは
タスクの種類によって、作動する回路ブロックも異なる
ことから、回路ブロックの動作あるいは非動作などの使
用状況に応じて、ＣＰＵが、例えば動作クロックの供給
あるいは停止の制御を行なえば効果的に消費電力の制御
を行ないうる。

【０００４】特開平４−２１１８１９号には図１４に示
すように、上記消費電力を制御する方法が開示されてい
る。

【０００５】図１４に示すように、情報処理装置はマス
ターブロックであるＣＰＵ１と、スレーブブロックであ
るキーボードなどの入力装置２と、図形描画を行なうグ
ラフィックス装置３１と、画像等を蓄えるメモリ４と画
像を表示する出力装置５を備え、マスターブロックのＣ
ＰＵ１は、スレーブブロックの入力装置２、グラフィッ
クス装置３１、メモリ４及び出力装置５などを制御し、
その動作状態を管理している。

【０００６】例えば、ＣＰＵ１に入力装置２から再生指
示と再生すべき特定の形式の画像データの入力があった
とき、ＣＰＵ１はグラフィックス装置３１に入力要求信
号を出す。この入力要求を受けてグラフィックス装置３
１は自身が当該データを受付可能となったときに、受付
信号をＣＰＵ１に返すことによってＣＰＵ１は上記画像
データをグラフィックス装置３１に転送するようになっ
ている。

【０００７】一方、ＣＰＵ１は、グラフィックス装置３
１への入力要求を出力すると同時に、制御レジスタ１１
にクロック供給命令をセット(例えば“１１”をセット)
し、このクロック供給命令を受けてクロック制御装置１
２が図１５（ｂ）に示すように、状態信号をグラフィッ
クス装置３１が非待機状態であることを示す“１”にす
る。この状態を受けて図１５（ｃ）に示すように、この
非待機状態の期間Ｔ２においてグラフィックス装置３１
に第２同期クロック１４（図１５(ｃ)参照）が供給され
るようになっている。

【０００８】一方、グラフィックス装置３１は必要な処
理が終了すると、処理済のデータをメモリ４に蓄積する
ことになる。このときも、グラフィックス装置３１は、
入力要求信号をメモリ４に入力し、それに対応する受付
信号をメモリ４から受け取った後にデータ転送をするよ
うになっている。

【０００９】ＣＰＵ１はグラフィックス装置３１が非待
機状態になると、その状態を常時監視しており、グラフ
ィックス装置３１での処理が終了したことを検出する
と、制御レジスタ１１にクロック供給停止命令をセット
（例えば“００”をセット）するか、あるいは最低クロ
ック速度命令をセット（例えば“０１”をセット）し、
例えば、クロック供給停止命令をセットした場合、この
クロック供給停止命令を受けてクロック制御装置１２が
図１５（ｂ）に示すように、状態信号をグラフィックス
装置３１が待機状態であることを示す“０”にする。こ
の状態を受けて図１５（ｃ）に示すように、この待機状
態の期間Ｔ１及びＴ３においてグラフィック装置３１に
第２同期クロック１４の供給が停止されるようになって
いる。

【００１０】尚、上記で制御レジスタ１１に最低クロッ
ク速度命令がセットされると、グラフィックス装置３１
の状態が待機状態になるとともに、図１５に示す当該待
機状態の期間Ｔ１及びＴ３でグラフィックス装置３１に
供給される第２同期クロック１４は図示しないが最低周
波数となるようになっている。

【００１１】更に、ＣＰＵ１はグラフィックス装置３１
を起動した後、処理すべきタスクがなければ別な処理に
移ってもよく、また、グラフィックス装置３１の処理が
終わるまでＣＰＵ１は自らのクロック供給を制御して、
低消費電力化を行ってもよい。このような状態であって
も、ＣＰＵ１はグラフィックス装置３１の終了状態を監
視しておき、グラフィックス装置３１が終了状態になれ
ば、ＣＰＵ１はグラフィックス装置３１を待機状態にす
る制御を行なう。

【００１２】このように、ＣＰＵ１(マスター)はスレー
ブ（グラフィックス装置３１）の状態を監視しながらス
レーブへのクロックの供給を制御し、情報処理装置の消
費電力を低減するようになっている。

【００１３】

【特許文献１】特開平４−２１１８１９号公報

【特許文献２】ＵＳ 6,204,695 Ｂ１

【００１４】

【発明が解決しようとする課題】しかしながら、上記の
構成で、ＣＰＵ１はグラフィックス装置３１が一連の処
理を終了したか否かで、クロックを供給するか否かを判
断しているので、以下のような不都合が生じる。

【００１５】すなわち、例えばグラフィックス装置３１
がメモリ４に対して入力要求信号を出しても、受付信号
を受け取らない状態、すなわち、グラフィックス装置３
１が実際には稼動していない状態であっても、ＣＰＵ１
はグラフィックス装置３１が稼動しているとみなすの
で、制御レジスタ１１に設定されたクロック供給命令を
そのままの状態に保持している。したがって、実際はク
ロックが必要でない状態であってもグラフィックス装置
３１に第２同期クロック１４が供給されていることにな
り、電力ロスが発生していることになる。

【００１６】回路規模が更に大きくなると、ＣＰＵ１が
クロックの供給制御を十分にしきれないことになり、さ
らなるロスが発生することになる。

【００１７】すなわち、データ処理装置、例えばグラフ
ィックス装置３１では、その処理を高速化するために、
例えば、パイプラインなどの並列処理回路が用いられる
ことが多いが、これによって、当該グラフィックス装置
３１の回路規模が並列数に応じて増大し、また、パイプ
ライン構成であれば、入力されたデータはパイプライン
の各段で順次処理され、処理されたデータが順次出力さ
れるため、パイプラインの段数に応じた応答遅延が生じ
る。

【００１８】従来のクロック制御を用いた場合、上記の
並列処理回路ブロック全体のクロックを制御することは
可能であるが、パイプラインなど相互にデータの受け渡
しを行なうものでは、回路ブロックの一部に対してのみ
クロック制御するのが困難になってくる。従って、並列
化にともなって回路規模が増大しているので、並列処理
回路ブロックで構成されるグラフィックス装置３１はそ
れに比例して電力を消費することになる。

【００１９】更に、グラフィックス装置３１を、例え
ば、パイプライン構成を用いて並列化すれば、上記した
ごとくパイプライン段数に応じた応答遅延が生じるた
め、パイプラインの前段で処理が終わっていても、パイ
プラインの全ての処理段での処理が終了するまで、ＣＰ
Ｕ１はクロックの供給を停止する制御を行なうことがで
きない。従って、さらなる電力のロスが発生することに
なる。

【００２０】上述のように、従来のクロック制御では、
高速化のために構成回路が並列化された場合など、マス
ターであるＣＰＵの監視によって、きめの細かい電力制
御を行なうことが困難であるという問題があった。

【００２１】本発明は、上記従来の事情に基づいて提案
されたものであって、ＣＰＵが監視して行なう制御とは
独立してデータ処理装置の消費電力を低減するよう管理
する消費電力管理装置を提供することを目的とする。

【００２２】

【課題を解決するための手段】本発明に係る消費電力管
理装置は、上記目的を達成するために以下の手段を採用
している。すなわち、本発明は、図２に示すように、以
下に説明する検出手段５０、判断手段５１、及び供給制
御手段５２を備えたことを特徴としている。

【００２３】すなわち、検出手段５０は、特定のデータ
処理装置と他装置との間で授受される入力要求信号また
は当該入力要求信号に対する受付信号を検出するように
なっている。判断手段５１は、上記データ処理装置の状
態及び検出手段５０の検出結果に基づいて、上記データ
処理装置が特定の処理を行なうかの判断をする。また、
供給制御手段５２は、判断手段５１の判断結果に従っ
て、上記データ処理装置に同期クロックを供給するか否
かを制御する。

【００２４】このような構成によれば、消費電力管理装
置３２には、当該消費電力管理装置３２によって消費電
力が管理されている特定のデータ処理装置の状態、要求
信号及び受付信号が上記データ処理装置より入力されて
いるので、消費電力管理装置３２は、データ処理装置が
入力、出力、処理、及び入出力待ちのいずれを行なうか
を判断でき、従って、上記データ処理装置が入力、処理
及び出力を行なっているときのみ同期クロックを供給
し、それ以外は、同期クロックの供給を停止し、データ
処理装置の消費電力を低減することができる。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に従って詳細に説明する。尚、以下の実施の形
態は、本発明を具体化した一例であって、本発明の技術
的範囲を限定する性格のものではない。（実施の形態１）図１は、本実施の形態１における情報
処理装置の概略機能ブロック図である。図１の情報処理
装置として、グラフィック機能を有する、例えば、モバ
イル端末を対象にして説明する。

【００２６】入力装置２から特定の形式の画像データが
入力されると、ＣＰＵ１はデータ処理装置３１にデータ
転送をする旨の入力要求信号をデータ処理装置３１に送
信する。このとき、データ処理装置３１がデータの受け
入れ可能な状態であれば、上記入力要求信号に対応する
受付信号３３を返し、この受付信号３３を受けて、ＣＰ
Ｕ１は入力された画像データ１６をデータ処理装置３１
に転送するようになっている。この画像データ１６を受
け取ったデータ処理装置３１は、必要な処理、例えば描
画処理等を実行するようになっている。

【００２７】更に、データ処理装置３１で必要な処理が
施された画像データ１６は処理済の画像データ３５とし
てメモリ４に書き込まれるようになっている。このメモ
リ４への書き込みに先立って、データ処理装置３１から
入力要求信号が送られ、メモリ４が当該処理済みのデー
タを受け入れ可能であれば受付信号４１をデータ処理装
置３１に送信するようになっている。

【００２８】ここで、上記ＣＰＵ１から（あるいはデー
タ処理装置３１から）出される入力要求信号とデータ処
理装置３１から（あるいはメモリ４から）出される受付
信号３３（あるいは受付信号４１）は消費電力管理装置
３２にも入力される。更に、データ処理装置３１より消
費電力管理装置３２にデータ処理装置３１が処理動作を
行っている非待機中か、処理動作を休止している待機中
かを示す状態信号３６が入力されている。

【００２９】図２は消費電力管理装置３２の概略機能ブ
ロック図である。

【００３０】検出手段５０は、上記したＣＰＵ１からデ
ータ処理装置３１に出される入力要求信号である要求信
号１５、データ処理装置３１からＣＰＵ１に出される受
付信号３３、データ処理装置３１からメモリ４に出され
る入力要求信号である要求信号３４、及びメモリ４から
データ処理装置３１に出される受付信号４１を検出し
て、それぞれ後述する第１検出出力５３、第２検出出力
５４、第３検出出力５５、及び第４検出出力５６として
判断手段５１に入力する（上記検出出力５３〜５６につ
いては後述する）。更に、判断手段５１は、第１検出出
力５３、第２検出出力５４、第３検出出力５５、第４検
出出力５６、及びデータ処理装置３１から入力される状
態信号３６に基づいて、後で詳しく説明するように、デ
ータ処理装置３１が入力、出力、処理及び入出力待ちの
いずれを行なっている状態であるかを判断する。また、
供給制御手段５２は、判断手段５１の判断結果に従っ
て、データ処理装置３１に第２同期クロック１４を供給
すべきか否かの制御を行なうようになっている。

【００３１】図３は、本発明の消費電力管理装置の動作
を示すタイムチャートである。

【００３２】図３(a)に示すように、第１同期クロック
１３が消費電力管理装置３２の供給制御手段５２に常時
連続して供給されている。また、データ処理装置３１、
例えば、グラフィックス装置（以後データ処理装置３１
の１例としてグラフィックス装置を用いる）から消費電
力管理装置３２への出力である状態信号３６（図3
(ｂ)）は、第１同期クロック１３の時刻ｔｉ（より正確
には時刻ｔｉの次のクロックの立ち上がりで）で"Ｈ"
（high状態）となって非待機状態となり、また、時刻ｔ
ｋ（より正確には時刻ｔｋの次のクロックの立ち上がり
で）で状態信号３６は“Ｌ”（low状態）となって待機
状態となる。この状態は当該モバイル端末が稼動してい
る間繰り返されることになる。

【００３３】このように繰り返される非待機状態及び待
機状態において、待機状態の期間Ｔ１、Ｔ３、・・・、
Ｔｍ−１、Ｔｍ＋１では、消費電力管理装置３２は、図
３（ｃ）に示すように第２同期クロック１４の供給を停
止し、更に、後に詳しく述べるように、本発明では非待
機状態の期間Ｔ２，・・・、Ｔｍでも、消費電力管理装
置３２が第２同期クロック１４をグラフィックス装置３
１に供給するか否かの制御を行なっている。

【００３４】ここで、図４は状態信号３６が“Ｌ”から
“Ｈ”に切換わる場合の１例を示すタイムチャートであ
る。

【００３５】図４(c)に示す状態信号３６が“Ｌ”であ
るとき、すなわち、グラフィックス装置３１が待機状態
のとき、ＣＰＵ１からの図４(b)に示す要求信号１５が
時刻ｔｉで消費電力管理装置３２の検出手段５０で検出
されると、次の時刻ｔｉ＋１(例えば時刻ｔｉに対応す
るクロックの次のクロックに対応する時刻)で、図４(d)
に示す第２同期クロック１４が消費電力管理装置３２よ
りグラフィックス装置３１に供給されるようになってい
る。従って、上記時刻ｔｉ＋１でグラフィックス装置３
１の状態に対応する図４(c)に示す状態信号３６が
“Ｈ”となり、グラフィックス装置３１は待機状態から
非待機状態に切換わる。

【００３６】この状態を受けて判断手段５１が判断出力
５７を例えば“Ｈ”にし、供給制御手段５２は第２同期
クロック１４をグラフィックス装置３１に供給すること
になる。

【００３７】尚、状態信号３６の非待機状態から待機状
態への切換えは、グラフィックス装置３１が画像データ
１６あるいは画像データ３５の入力、処理、出力あるい
は出力待ちなどの処理動作を終了したときに当該グラフ
ィックス装置３１によって実行される。

【００３８】図５はＣＰＵ１からグラフィック装置３１
へのデータ入力と、第２同期クロック１４との関係を示
すタイムチャートである。図５(b)に示す状態信号３６
が“Ｈ”のとき、時刻ｔ１でＣＰＵ１からグラフィック
ス装置３１に図５(c)に示す要求信号１５が入力される
と、グラフィックス装置３１は受付が可能であれば、Ｃ
ＰＵ１に受付可能であることを示す受付信号３３（図５
(d)）をＣＰＵ１に対して出力する。また、グラフィッ
クス装置３１に入力される上記要求信号１５、グラフィ
ックス装置３１が出力する上記の状態信号３６及び受付
信号３３は消費電力管理装置３２に入力されているの
で、要求信号１５及び受付信号３３がともに“Ｈ”にな
ると、上記時刻ｔ１から、要求信号１５が“L”になる
時刻ｔkまでの期間（図面上は時刻ｔ１の次のクロック
に対応する時刻ｔ2から、要求信号１５が“L”になる時
刻ｔkの次のクロックに対応する時刻までの期間）Ｔ２
に、図５(f)に示す第２同期クロック１４が消費電力管
理装置３２よりグラフィックス装置３１に供給される。
従って、グラフィックス装置３１に供給される第２同期
クロック１４に同期して、要求信号１５が“Ｈ”となる
時刻に出力されている図５(e)に示す画像データ１６が
グラフィックス装置３１に入力されることになる。

【００３９】尚、図５に示す期間Ｔ１、Ｔ３では第２同
期クロック１４の供給が停止されており、これらの期間
がグラフィックス装置３１の消費電力が低減される期間
である。また、図５に示す状態信号３６が“Ｈ”であり
ながらグラフィックス装置３１が第２同期クロック１４
の供給を受けない期間Ｔａ、Ｔｂでは、後に詳しく述べ
るように、例えば、グラフィックス装置３１からメモリ
４への要求信号３４が“Ｈ”、かつ受付信号４１が
“Ｌ”で、グラフィックス装置３１が出力待ちになって
いる状態である（図１０（ｆ）参照）。

【００４０】図６はグラフィックス装置３１からメモリ
４への画像データ３５の出力を示すタイムチャートであ
る。

【００４１】図６(b)に示す状態信号３６が“Ｈ”、す
なわち、グラフィックス装置３１が非待機状態のとき、
時刻ｔ１でグラフィックス装置３１からメモリ４に図６
(c)に示す要求信号３４及び図６(e)に示す画像データ３
５が出力されたときであっても、メモリ４が何らかの事
情で上記画像データ３５の受け付けができない状態であ
れば、メモリ４は受付信号４１返さないので当該メモリ
４への画像データ３５の入力は禁止される（図６(g)に
示すアクセス待ち期間Ｔ１０参照）。この状態から時刻
ｔkで上記事情が解消すると、メモリ４は受付可能とな
り、グラフィックス装置３１に受付可能であることを示
す受付信号４１（図６(d)）をグラフィックス装置３１
に対して出力する。

【００４２】ここで、第２同期クロック１４は図６(f)
に示すように上記状態信号３６が“Ｈ”になったときか
ら上記アクセス待ち期間Ｔ１０が始まるまでの期間（図
面上は状態信号３６が“Ｈ”になったときから上記アク
セス待ち期間Ｔ１０が始まった次のクロックまでの期
間）Ｔ２，受付信号４１が“Ｈ”になってから“Ｌ”に
なるまでの期間（図面上は受付信号４１が“Ｈ”になっ
た次のクロックから“Ｌ”になったときの次のクロック
までの期間）Ｔ４、更に、受け付け信号４１が“Ｌ”に
なってから状態信号３６が“Ｌ”になるまでの期間Ｔ５
で第２同期クロック１４が消費電力管理装置３２よりグ
ラフィックス装置３１に出力され、上記期間Ｔ４で画像
データ３５（図６(e)）がグラフィックス装置３１から
メモリ４に読み込まれる。

【００４３】尚、期間Ｔ３（図面上はアクセス待ち期間
Ｔ１０が始まった時の次のクロックからアクセス待ち期
間Ｔ１０が終了したときの次のクロックまでの期間）
は、メモリ４からの受付信号４１を待っている期間であ
り、第２同期クロック１４の供給は停止される。すなわ
ち、グラフィックス装置３１の消費電力が低減される期
間である。また、図６に示す期間Ｔ１及びＴ６はグラフ
ィックス装置３１が待機状態にあり、消費電力管理装置
３２は第２同期クロック１４の供給をやはり停止してい
る。

【００４４】以上の記述を総括して、上記の入力、出力
及び出力待ちの状態に、処理中を考慮して第２同期クロ
ック１４が供給あるいは停止になる動作を図７のタイム
チャートで示す。

【００４５】図７(a)に示すように、第1同期クロック１
３は常時、消費電力管理装置３２に供給されている。こ
こで状態信号３６が非待機を示す“Ｈ”の状態であって
も、図７(c)に示す判断出力５７に応じて、消費電力管
理装置３２は第２同期クロック１４の出力を制御するよ
うになっている。

【００４６】ここで、状態信号３６が“Ｈ”、すなわ
ち、非待機状態のときに、グラフィックス装置３１が入
力、出力あるいは処理中であることを示す図７(c)の判
断出力５７が“Ｈ”となったとき消費電力管理装置３２
は第２同期クロック１４をグラフィックス装置３１に供
給し、判断出力５７が“Ｌ”となると第２同期クロック
１４の供給を停止する。図７(d)に示す期間Ｔ１，及び
期間Ｔ８はグラフィックス装置３１が待機状態で第２同
期クロック１４の供給を停止しており、図７に示す期間
Ｔ２，Ｔ３，・・・、Ｔ７は、グラフィックス装置３１
は非待機状態ではあるが、入出力待ち等で処理動作を行
なっていない期間であり、消費電力管理装置３２は第２
同期クロック１４の供給を停止している。従って、第２
同期クロック１４の供給は、図に示す期間Ｔ１，Ｔ２，
Ｔ３，・・・、Ｔ７、Ｔ８で停止され、これらの期間で
はグラフィックス装置３１の消費電力が低減される。

【００４７】次に、消費電力管理装置３２の動作をタイ
ムチャートで説明する。図８は第１検出出力５３及び第
２検出出力５４と第２同期クロック１４との関係を示す
タイムチャートである。

【００４８】図８(b)に示す状態信号３６が“Ｈ”のと
きに、同図(a)の第１同期クロック１３の時刻ｔｋで要
求信号１５及び受付信号３３が消費電力管理装置３２の
検出手段５０で検出される。当該要求信号１５の検出結
果として同図(c)に示す第１検出出力５３が“Ｈ”とな
り、また、受付信号３３の検出結果として同図(d)に示
す第２検出出力５４が“Ｈ”となる。この検出結果に基
づき、判断手段５１はグラフィックス装置３１が、図５
(e)に示す画像データ１６を入力すると判断して、図８
(e)に示すように判断出力５７を“Ｈ”として供給制御
手段５２に入力する。また、上記第１検出出力５３、第
２検出出力５４が“Ｌ”になると、判断出力５７を
“Ｌ”とする。

【００４９】これを受けて、図８(f)に示すように、上
記判断出力５７が“Ｈ”になってから“Ｌ”になるまで
の期間（図面上は判断出力５７が“Ｈ”となった時刻ｔ
kの次のクロックに対応する時刻ｔk+1から、第２検出出
力５４が“Ｌ”になった次の時刻迄の期間）Ｔ２、供給
制御手段５２はグラフィックス装置３１へ第２同期クロ
ック１４を供給するが、図８に示す期間Ｔａ及びＴｂ
（状態信号３６が“Ｈ”であっても判断出力５７が
“Ｌ”の期間）では、前記図５において説明したよう
に、例えば、要求信号３４が“Ｈ”、かつ受付信号４１
が“Ｌ”で、グラフィックス装置３１が出力待ちになっ
ていて第２同期クロック１４の供給を停止している(図
１０（ｆ）参照)。すなわち、判断出力５７が“Ｌ”に
相当する期間Ｔ１，およびＴ３では上記供給制御手段５
２は第２同期クロックの供給を停止する。従って、これ
らの第２同期クロック１４の供給が停止される期間がグ
ラフィックス装置３１の消費電力が低減される期間であ
る。

【００５０】また、図９は第３検出出力５５及び第４検
出出力５６と第２同期クロック１４との関係を示すタイ
ムチャートである。

【００５１】図９(b)に示すように状態信号３６が
“Ｈ”のときに、同図(a)に示すように時刻ｔｋで要求
信号３４が、また第１同期クロック１３の時刻ｔｐで受
付信号４１がそれぞれ消費電力管理装置３２の検出手段
５０で検出されて、要求信号３４の検出結果として同図
(c)の第３検出出力５５が“Ｈ”となり、また、メモリ
４が受付可能であることを示す受付信号４１の検出結果
として同図(d)に示す第４検出出力５６が“Ｈ”とな
る。

【００５２】上記検出結果に基づき、第３検出出力５５
が“Ｌ”、すなわち要求信号３４がないとき、あるいは
第４検出出力５６が“Ｈ”、すなわち受付信号４１が
“Ｈ”であるとき、判断手段５１の出力である図９(e)
に示す判断出力５７が“Ｈ”となって供給制御手段５２
へ出力する（図１０（ａ）、図１０（ｇ）、但し図１０
（ｅ）は未定義）。このことは、判断手段５１が図９
(e)に示すように期間（状態信号が“Ｈ”となる時刻ｔ
ｊから第３検出出力５５(要求信号３４に対応)が“Ｈ”
となる時刻ｔｋの次のクロック時刻までの期間）Ｔ２を
グラフィックス装置３１が処理中であると判断し、ま
た、判断手段５１が、図９(d)に示す第４検出出力５６
が“Ｈ”の期間（図面上は第４検出出力５６（受付信号
４１に対応）が“Ｈ”になる時刻ｔｐの次のクロックに
対応する時刻ｔｐ＋１から“Ｌ”になる時刻の次のクロ
ックに対応する時刻までの期間）Ｔ４、グラフィックス
装置３１が図６(e)に示す画像データ３５をメモリ４に
出力するものと判断したことを示している。

【００５３】さらに、上記第３検出出力５５が“Ｌ”に
なった後であって、状態信号３６が“Ｈ”のときはグラ
フィック装置３１が内部の処理をしているものと判断さ
れ、判断出力５７は“Ｈ”の状態を維持する。

【００５４】従って、判断手段５１の出力である判断出
力５７が“Ｈ”に相当する期間Ｔ２、Ｔ４、及びＴ５で
供給制御手段５２はグラフィックス装置３１へ第２同期
クロック１４を供給し、判断出力５７が“Ｌ”に相当す
る期間Ｔ１，Ｔ３及びＴ６で第２同期クロック１４の供
給を停止する。従って、これらの第２同期クロック１４
の供給が停止される期間がグラフィックス装置３１の消
費電力が低減される期間である。

【００５５】続いて、第２同期クロック１４の供給、及
び供給停止の動作をブール代数の真理値表として図１０
に示す。

【００５６】図１０に示すように、真理値表の入力欄は
要求信号１５、受付信号３３、要求信号３４、受付信号
４１及び状態信号３６であり、また、出力欄は第２同期
クロック１４の供給あるいは停止であり、また、グラフ
ィックス装置の欄はグラフィックス装置３１の動作状態
を示している。

【００５７】図１０(a),(c)の状態では、第２同期クロ
ック１４がグラフィックス装置３１に消費電力管理装置
３２から供給されており、グラフィックス装置３１は、
例えばＣＰＵ１から入力した画像データ１６を処理中で
ある。また、図１０(d)の入力状態では、第２同期クロ
ック１４がグラフィックス装置３１に供給されており、
グラフィックス装置３１は、例えばＣＰＵ１より画像デ
ータ１６を入力中である。更にまた、図１０(f)の入力
状態では、要求信号３４が“Ｈ”、要求信号１５、受付
信号３３及び受付信号４１が共に“Ｌ”、かつ状態信号
３６が“Ｈ”であって、消費電力管理装置３２からの第
２同期クロック１４の供給は停止されており、グラフィ
ックス装置３１は、例えばメモリ４への出力待ちの状態
である。更にまた、図１０(g)の入力状態では、第２同
期クロック１４がグラフィックス装置３１に供給されて
おり、グラフィックス装置３１は、例えばメモリ４に画
像データ３５を出力中である。更にまた、図１０(h)の
入力状態では、グラフィック装置３１は待機状態であ
り、第２同期クロック１４の供給は停止されている。

【００５８】上記の入力状態をブール式として、まとめ
ると、次の（数１）のＳで示される式となる。但し、
(数１)における“＋”は論理和を、“＆”は論理積を、
また、“not”は否定を表す。

【００５９】

【数１】要求信号１５、受付信号３３、要求信号３４、受付信号
４１及び状態信号３６は消費電力管理装置３２にも入力
されており、また、（数１）のＳは消費電力管理装置３
２の判断手段５７の出力に相当するので、(数１)は、上
記各信号の真理値の組合せが(数１)を満たし、（数１）
のＳが１、すなわち、グラフィックス装置３１が入力、
処理及び出力のいずれかを行なっていて、判断出力５７
が“Ｈ”となるとき、消費電力管理装置３２からグラフ
ィックス装置３１へ第２同期クロック１４が供給され、
それ以外の条件では第２同期クロック１４が供給されな
いことを示している。

【００６０】ところで、上記した実施の形態１では、図
１のデータ処理装置３１をグラフィックス装置とした
が、当該データ処理装置３１をキャッシュ・メモリある
いは他のデータ処理装置としてもよい。

【００６１】図１１は当該データ処理装置３１としてキ
ャッシュ・メモリを用いた情報処理装置の概略機能ブロ
ック図であり、実施の形態１の図１の構成、及び、上記
で図５から図９の各タイムチャートを参照して説明した
動作と異なる点についてのみ述べる。

【００６２】上記情報処理装置は、ＣＰＵ１とメモリ４
との間でデータの転送を頻繁に行なうが、ＣＰＵ１の処
理速度とメモリ４のアクセス速度には大きな差があり、
上記情報処理装置全体の処理速度を落とさないように、
キャッシュ・メモリ３１を備えデータに対するバッファ
機能を持たせるようにしている。当該キャッシュ・メモ
リ３１は消費電力管理装置３２によって消費電力が管理
されており、当該消費電力管理装置３２は要求信号１
５、受付信号３３、要求信号３４、受付信号４１及び状
態信号３６に基づいて、当該キャッシュ・メモリ３１の
消費電力を低減する制御を行なう。

【００６３】従って、ＣＰＵ１がメモリ４からデータを
取得する場合、キャッシュ・メモリ３１を調べて、その
なかに必要なデータがあると、当該データを使用する。
しかし、キャッシュ・メモリ３１に必要なデータが入っ
ていない（キャッシュ・ミスと呼ぶ）と、当該キャッシ
ュ・メモリ３１はアクセスの遅いメモリ４にアクセスし
て、例えば数十ｂｙｔｅｓあるいは数百ｂｙｔｅｓ程度
のデータをメモリ４より読み出して、キャッシュ・フィ
ルを行なう。

【００６４】このとき、キャッシュ・メモリ３１は要求
信号３４をメモリ４へ出力し、メモリ４から受付信号４
１が入力されるのを待つことになる。これは、図６(g)
に示すアクセス待ち期間Ｔ１０と同様に第２同期クロッ
ク１４を、キャッシュ・メモリ３１に供給するのを停止
してもよい期間になり、消費電力管理装置３２はキャッ
シュ・メモリ３１への第２同期クロック１４の供給を停
止する。従って、メモリ４が低速であれば、それだけア
クセス待ちの期間も長くなるので、アクセス待ちの期
間、消費電力管理装置３２は第２同期クロック１４の供
給を停止することによってキャッシュ・メモリ３１の消
費電力を大幅に低減する。

【００６５】また、上記の実施の形態１では、消費電力
管理装置３２でグラフィックス装置３１の消費電力を管
理する構成としたが、消費電力管理装置３２をＣＰＵ１
側に設けて、例えばＣＰＵ１が低速な装置にアクセスす
るとき第２同期クロック１４を制御して、ＣＰＵ１の消
費電力を低減するような構成としてもよい。

【００６６】上記したごとく、本実施の形態によれば、
データ処理装置（グラフィックス装置）３１が待機状態
のとき、消費電力管理装置３２よりデータ処理装置（グ
ラフィックス装置）３１に第２同期クロックの供給を停
止するとともに、データ処理装置（グラフィックス装
置）３１が非待機状態にあっても、消費電力管理装置３
２は、要求信号１５、受付信号３３、要求信号３４、受
付信号４１及び状態信号３６に基づいて、データ処理装
置（グラフィックス装置）３１への第２同期クロック１
４の供給及び停止の制御を行なう。すなわち、消費電力
管理装置３２は、インターフェイスを通じてデータ処理
装置（グラフィックス装置）３１へのデータの入出力及
び処理状態の管理を行い、第２同期クロック１４を供給
すべきか否かを判断する。従って、データ処理装置（グ
ラフィックス装置）３１が非待機状態であっても、デー
タ処理装置（グラフィックス装置）３１がデータの入出
力あるいは処理を行なっている場合のみ、上記消費電力
管理装置３２は第２同期クロック１４を供給してデータ
処理装置（グラフィックス装置）３１を動作させること
が可能となり、本実施の形態１によるクロック制御によ
りデータ処理装置（グラフィックス装置）３１を最大限
に低消費電力化することができる。

【００６７】また、図１５（ｃ）に示す従来のクロック
制御による第２同期クロック１４と図７（ｄ）に示す本
実施の形態１のクロック制御による第２同期クロック１
４とを比較すると後者では、前者よりも頻繁に第２同期
クロック１４の供給が停止されている。従って後者の本
実施の形態１によるクロック制御はデータ処理装置（グ
ラフィックス装置）３１の低消費電力化に大いに貢献し
ていることが理解できる。（実施の形態２）上記実施の形態１ではデータ処理装置
であるグラフィックス装置３１を１ユニットのみ用いる
場合であったが、例えば、グラフィックス装置３１を従
属接続して複数ユニット使用する構成であっても可能で
ある。

【００６８】図１２は、本実施の形態２における情報処
理装置の概略機能ブロック図であり、以下その構成が実
施の形態１と異なる点のみについて説明する。

【００６９】図１２に示すように、上記情報処理装置を
構成するデータ処理システム６は第１のデータ処理装置
３１ａ、例えばグラフィックス装置と、第２のデータ処
理装置３１ｂ、例えば別のグラフィックス装置を備え、
グラフィックス装置３１ａを前段に、グラフィックス装
置３１ｂを後段に従属接続した構成となっている。ま
た、消費電力管理装置３２ａがグラフィックス装置３１
ａの消費電力を、また、消費電力管理装置３２ｂがグラ
フィックス装置３１ｂの消費電力をそれぞれ独立して管
理している。

【００７０】従属接続されたグラフィックス装置３１
ａ、及びグラフィックス装置３１ｂはパイプラインを構
成する。また、パイプラインではデータ処理が順次流れ
作業のように、従属接続された装置でそれぞれ異なった
処理が行なわれるので、グラフィックス装置３１ａとグ
ラフィックス装置３１ｂとは、例えばハード仕様が同一
であるが、処理仕様が異なる。例えば、グラフィックス
処理が任意の図形を塗りつぶす処理であれば、図形輪郭
処理の実施、及び輪郭内の描画処理の実施とに処理は分
けられ、前段に図形輪郭処理を行なうグラフィックス装
置３１ａ、後段に輪郭内の描画を行なうグラフィックス
装置３１ｂが従属接続されてグラフィックス処理はパイ
プライン化される。

【００７１】また、パイプラインとしてグラフィックス
装置３１ａとグラフィックス装置３１ｂは従属接続さ
れ、上記したように、消費電力管理装置３２ａはグラフ
ィックス装置３１ａの消費電力を、また、消費電力管理
装置３２ｂはグラフィックス装置３１ｂの消費電力をそ
れぞれ管理している。すなわち、消費電力管理装置３２
ａは、ＣＰＵ１から出される要求信号１５ａ、グラフィ
ックス装置３１ａから出される受付信号３３ａ、グラフ
ィックス装置３１ａから出される要求信号３４ａ、グラ
フィックス装置３１ｂから出される受付信号４１ａ及び
状態信号３６ａに基づいて、第１同期クロック１３の制
御を行い、第２同期クロック１４ａを生成してグラフィ
ックス装置３１ａの消費電力を低減している。また、消
費電力管理装置３２ｂは、グラフィックス装置３１ａか
ら出される要求信号３４ａ、グラフィックス装置３１ｂ
から出される受付信号４１ａ、グラフィック装置３１ｂ
から出される要求信号３４ｂ、メモリ４から出される受
付信号４１ｂ、及び状態信号３６ｂに基づいて、第１同
期クロック１３の制御を行なって第２同期クロック１４
ｂを生成してグラフィックス装置３１ｂの消費電力を低
減している。

【００７２】ここで、実施の形態２の実施例を更に詳し
く書くと以下のようになる。図１３は図１２に示した情
報処理装置に対応する装置の内部の処理の流れ図及びク
ロック制御の状態を示す図であり、グラフィックス装置
３１ａ、３１ｂが３次元グラフィックス処理を行なう場
合を例として示しいている。

【００７３】一般に、コンピュータ内の３次元画像デー
タとして、三次元形状の表面をポリゴンの集合として表
わす場合が多く、また、このポリゴンの形状を三角形と
することも多い。

【００７４】図１３（ａ）に示すように、ＣＰＵ１は例
えば図１２に示す入力装置２を介して幾何学データ６１
を取り込む。この幾何学データ６１は、図１３（ａ）に
示すように複数のポリゴンより成り立っており、これら
のポリゴンからポリゴン（三角形）を１つずつ取り出
し、その１つのポリゴン（三角形）の頂点データ６２を
ポリゴン処理を行なっているグラフィック装置３１ａに
転送する。

【００７５】このグラフィックス装置３１ａが実行する
ポリゴン処理では受け取った頂点データ６２から後で説
明する頂点パラメータを求める。この求めた頂点パラメ
ータを中間データ６３として、画素処理を行なっている
グラフィック装置３１ｂに転送する。次にこのグラフィ
ックス装置３１ｂが実行する画素処理ではポリゴン（三
角形）ごとに画素単位で画素データ６４を求め、この画
素データ６４をメモリ４に書き込む。

【００７６】上記グラフィックス装置３１ａが実行する
ポリゴン処理で算出する頂点パラメータとしては、△Ｘ
／△Ｙ、△ＲＧＢ／△Ｘ、△ＲＧＢ／△Ｙ、△Ｚ／△
Ｘ、△Ｚ／△Ｙなどがあり、それぞれは以下の通りであ
る。

【００７７】 △Ｘ／△Ｙポリゴン（三角形）の辺の傾き △ＲＧＢ／△ＸＸ方向の色の傾き △ＲＧＢ／△ＹＹ方向の色の傾き △Ｚ／△ＸＸ方向の奥行きＺの傾き △Ｚ／△ＹＹ方向の奥行きＺの傾きまた、上記グラフィックス装置３１ｂが実行する画素処
理では、画素単位で上記ポリゴン処理で算出されたデー
タを用いて画素の色付け、画面空間でのアドレスの発生
などをおこなう。

【００７８】さらに、グラフィックス装置３１ａ、３１
ｂに供給する図１２に示す第２同期クロック１４ａ、１
４ｂの供給・停止、すなわちクロック制御は、以下のよ
うになる（図１３（ｂ）参照）。

【００７９】すなわち、ポリゴン処理の処理速度は、ど
んな形状のポリゴン（三角形）であっても一定時間で処
理をする。その処理速度を例えば１００／ポリゴンとす
る。また、画素処理の処理速度を例えば２クロック／画
素とし、メモリ４への書き込み時間はアクセス速度に比
例した時間で例えば６クロック／画素とする。また、１
つのポリゴン（三角形）を構成する画素数を１００画素
／ポリゴンとすると、１つのポリゴン当たりの処理に必
要なクロック数は、ポリゴン処理（グラフィックス装置
３１ａ）では１００クロックであり、画素処理（グラフ
ィックス装置３１ｂ）では２００クロックであり、メモ
リ４への書き込みでは６００クロックである。

【００８０】このことより、グラフィックス装置３１
ａ、グラフィックス装置３１ｂへのクロックの供給は以
下のようになる。すなわち、グラフィックス装置３１ａ
では、グラフィック装置３１ｂより図１２に示す受付信
号４１ａが、第１同期クロック１３に対して６：１の割
合でしか返ってこないため、図１２に示す消費電力管理
装置３２ａの制御のもとに第２同期クロック１４ａの供
給も６：１の割合となる。また、グラフィックス装置３
１ｂでは、メモリ４より図１２に示す受付信号４１ｂ
が、第１同期クロック１３に対して６：２の割合でしか
返ってこないため、図１２に示す消費電力管理装置３２
ｂの制御の基に図１２に示す第２同期クロック１４ｂの
供給も６：２の割合となる。

【００８１】このように、グラフィックス処理が例えば
ポリゴン処理と画素処理とにパイプライン化されること
によって、消費電力管理装置３２ａ、３２ｂは装置ごと
にクロックの供給・停止の制御が行ないえるので、消費
電力管理装置３２ａ、３２ｂはグラフィックス装置３１
ａ、３２ｂの消費電力の低減を効果的に行なうことがで
きる。

【００８２】尚、上記実施の形態２では、グラフィック
ス装置３１ａ及びグラフィックス装置３１ｂを２段従属
接続しているが、例えば、グラフィックス処理の機能を
細分化することによって、これを多段階に従属接続して
もよい。

【００８３】尚また、上記実施の形態２では、１つの消
費電力管理装置が１つのグラフィックス装置を管理して
いたが、１つの消費電力管理装置が複数のグラフィック
ス装置を管理するようにしてもよい。

【００８４】以上に説明した本実施の形態によれば、消
費電力管理装置３２ａあるいは消費電力管理装置３２ｂ
はそれぞれ独立に動作するので、例えば、各グラフィッ
クス装置３１ａ、３１ｂにおける処理時間が異なるなど
グラフィックス処理機能の差異の影響を受けない。ま
た、パイプラインなどの複雑な処理体系であっても、消
費電力管理装置３２ａおよび消費電力管理装置３２ｂは
全てのデータの入出力及び処理状態を管理するので、最
適なクロック制御を行ない得て、各装置を最大限に低消
費電力化することができる。

【００８５】上記した実施の形態１及び実施の形態２に
おいては、データ処理装置３１をグラフィックス装置、
キャッシュ・メモリあるいはＣＰＵなどとしたが、これ
に限定されるもではなく、データ処理装置を、例えば、
通信ＤＳＰ（Digital SignalProcessor）、ＭＰＥＧ（M
oving Picture Experts Group）エンジン、ＤＭＡ（Dir
ect Memory Access）コントローラ、ＭＩＤＩ（Music I
nstrument Digital Interface）チップなどとすること
も可能である。

【００８６】尚、実施の形態において"次のクロック"な
る表現を用いたがこれに限定されるものではない。ま
た、クロック供給を行なわないことを電力を切断するに
置き換えてもよい。

【００８７】

【発明の効果】以上のように、本発明の消費電力管理装
置によれば、インターフェイスを通じてデータ処理装置
へのデータの入出力及び処理状態の管理を行い、次のク
ロック時刻に同期クロックを供給すべきか否かを判断す
る。従って、データ処理装置が入出力待ちなどを含めた
処理動作中の非待機状態であっても、データ処理装置が
データの入出力あるいは処理を行なっている場合のみ、
同期クロックを供給してデータ処理装置を動作させる構
成としているため、クロック制御によりデータ処理装置
を最大限に低消費電力化することができる。また、デー
タ処理装置の処理速度が高速になればなるほど、データ
処理装置の周辺の装置との処理速度の差異が生じるの
で、上記の消費電力管理装置を用いることによって、デ
ータ処理装置の低消費電力化を最大限にすることがで
き、消費電力を、上記したようなクロック制御を行なわ
ない場合に比べて、３分の１から２分の１以上低減する
ことも可能である。

【００８８】さらに、この消費電力管理装置によって消
費電力が個々に管理されているデータ処理装置を従属接
続する構成とする場合、各グラフィックス装置における
処理時間が異なるなどグラフィックス処理機能の差異の
影響を受けず、また、パイプラインなどの複雑な処理体
系であっても、消費電力管理装置は全てのデータの入出
力及び処理状態を管理するので、最適なクロック制御を
行なうことができ、各データ処理装置を低消費電力化す
ることに効果が大きい。

【図面の簡単な説明】

【図１】本発明の実施の形態１における情報処理装置の
概略機能ブロック図である。

【図２】本発明の実施の形態１における消費電力管理装
置の概略機能ブロック図である。

【図３】本発明の実施の形態１における消費電力管理装
置の動作を示すタイムチャートである。

【図４】本発明の実施の形態１における状態信号が
“Ｌ”から“Ｈ”に切換わる動作を示すタイムチャート
である。

【図５】本発明の実施の形態１におけるＣＰＵからグラ
フィックス装置へのデータの入力を示すタイムチャート
である。

【図６】本発明の実施の形態１におけるグラフィックス
装置からメモリへのデータの出力を示すタイムチャート
である。

【図７】本発明の実施の形態１における状態信号及び判
断出力と同期クロックとの関係を示すタイムチャートで
ある。

【図８】本発明の実施の形態１における検出出力、判断
出力と同期クロックとの関係を示すタイムチャートであ
る。

【図９】本発明の実施の形態１における検出出力、判断
出力と同期クロックとの関係を示すタイムチャートであ
る。

【図１０】本発明の実施の形態１における同期クロック
の供給、及び供給停止の動作を示すブール代数の真理値
表である。

【図１１】本発明の実施の形態１におけるキャッシュ・
メモリを用いた情報処理装置の概略機能ブロック図であ
る。

【図１２】本発明の実施の形態２における情報処理装置
の概略機能ブロック図である。

【図１３】本発明の実施の形態２における情報処理装置
内の処理の流れ図である。

【図１４】従来の技術における情報処理装置の概略機能
ブロック図である。

【図１５】従来の技術におけるグラフィックス装置の同
期クロックを示すタイムチャートである。

【符号の説明】

１ＣＰＵ２入力装置４メモリ５出力装置６データ処理システム１３第１同期クロック１４第２同期クロック１５要求信号１６データ３１データ処理装置３２消費電力管理装置３３受付信号

Claims

【特許請求の範囲】

【請求項１】特定のデータ処理装置と他装置との間で
授受される入力要求信号または当該入力要求信号に対応
する受付信号を検出する検出手段と、上記データ処理装置の状態及び上記検出手段の検出結果
に基づいて、上記データ処理装置が特定の処理を行なう
かを判断する判断手段と、上記判断手段の判断結果に従って、上記データ処理装置
に同期クロックを供給するか否かを制御する供給制御手
段と、を備えたことを特徴とする消費電力管理装置。
【請求項２】上記判断手段が、上記データ処理装置への上記入力要求信号があると判断
したとき、上記供給制御手段に上記同期クロックの出力
を指示する請求項１記載の消費電力管理装置。
【請求項３】上記判断手段が、上記データ処理装置からの上記入力要求信号がなく、か
つ、上記データ処理装置がデータの入力、処理、出力、
及び入出力待ちのいずれかの処理動作を行なう非待機状
態であると判断したとき、上記供給制御手段に上記同期
クロックの出力を指示する請求項１記載の消費電力管理
装置。
【請求項４】上記判断手段が、上記データ処理装置への上記受付信号があると判断した
とき、上記供給制御手段に上記同期クロックの出力を指
示する請求項１記載の消費電力管理装置。
【請求項５】上記請求項１から請求項４のいずれかに記
載の消費電力管理装置によって管理される上記データ処
理装置を複数個従属接続したことを特徴とするデータ処
理システム。