JP2011503683A - グラフィック処理ユニットにおける需要ベースの電力制御 - Google Patents

グラフィック処理ユニットにおける需要ベースの電力制御 Download PDF

Info

Publication number
JP2011503683A
JP2011503683A JP2010529118A JP2010529118A JP2011503683A JP 2011503683 A JP2011503683 A JP 2011503683A JP 2010529118 A JP2010529118 A JP 2010529118A JP 2010529118 A JP2010529118 A JP 2010529118A JP 2011503683 A JP2011503683 A JP 2011503683A
Authority
JP
Japan
Prior art keywords
component
data
power
information identifying
power level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010529118A
Other languages
English (en)
Other versions
JP5384505B2 (ja
Inventor
デュ、ユン
ユ、チュン
ジャオ、グオファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2011503683A publication Critical patent/JP2011503683A/ja
Application granted granted Critical
Publication of JP5384505B2 publication Critical patent/JP5384505B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

本件明細書において、グラフィック処理ユニットとともに使用される電力制御装置が開示される。電力制御装置は、グラフィック処理ユニットのパイプラインの構成要素へ供給される電力をモニタ、管理、および制御する。電力制御装置は、パイプライン構成要素と関係して電力制御装置によって受信される状況情報に基づいて、パイプライン構成要素へ電力が供給されるべきかどうかおよびどの程度の電力が供給されるべきかを決定する。電力制御装置は、受信した状況情報を使用して傾向を識別し、前記識別された傾向に基づいて、パイプライン構成要素へ電力が供給されるべきかどうかおよびどの程度の電力が供給されるべきかを決定することができる。
【選択図】図2

Description

本件開示は、グラフィック処理ユニットに関係し、より詳細には、グラフィック処理ユニットにおける消費電力をモニタおよび制御することに関係する。
グラフィック処理ユニット(GPU)とは、ディスプレイ・デバイス上でのディスプレイのためにコンピュータ化されたグラフィックを生成するために使用される専用のグラフィック・レンダリング・デバイスである。GPUは、ある範囲の複合アルゴリズムについて、典型的な汎用目的の中央処理装置(CPU)より効率的な処理を提供する高度並列構造を用いて構築される。複合アルゴリズムとは、例えば、三次元のコンピュータ化されたグラフィックの表示に対応するアルゴリズムであってもよい。そのような場合、GPUは、ディスプレイ・デバイス上でディスプレイするためのイメージを抽出するためにCPUを使用するより短時間にディスプレイ・デバイス上でディスプレイするための三次元イメージを作成するために、いくつかのプリミティブ・グラフィック・オペレーションを実装することができる。
典型的なGPUは、イメージ・ジオメトリ(image geometry)を受信し、例えばディスプレイ・デバイス上でのディスプレイのために出力されることができるグラフィックを生成するためにパイプライン・アプローチを使用する。典型的なグラフィック・パイプラインは、多数のステージからなっていて、これらの多数のステージは、1つのステージの出力とは並列的に作動し、そのステージの出力は、パイプライン内の他のステージにおいて使用される。パイプライン内の各ステージは、1つまたは複数の構成要素によって実行される。各構成要素についてのワークロードは、例えば、構成要素によって作動されるべきデータ、およびデータに行なわれるべきオペレーションの数に基づいて変化しうる。加えて、ワークロードは、ある1つのイメージ・ジオメトリとその次のイメージ・ジオメトリとの間では異なるものになりうるし、また1つのイメージ・ジオメトリの中であっても、時間が異なると、異なるものになることがある。
図1は、イメージ・ジオメトリを処理するためにパイプラインを使用する従来のGPUシステムの構成要素を示している。GPUシステム100のグラフィック・パイプライン102は、入力アセンブラ104、頂点シェーダー106、ラスタ化装置108、断片シェーダー110、および出力併合装置112から構成され、各々は、資源114へのアクセスを有する。資源114は、イメージ・ジオメトリにおいて特定された各々の頂点と関連した座標および属性のような、グラフィック・パイプライン102によって使用されるデータ資源である。頂点座標は、例えば、イメージ・ジオメトリ内の頂点の位置を特定する、X、Y、およびZ(幅、高さ、及び深さ)座標、およびイメージ・ジオメトリのための透視パラメーターを具備するW座標による四次元座標システムに基づいてイメージ・ジオメトリ内の頂点を特定する。頂点属性は、例えば、頂点と関連した色、垂線(normal)、およびテクスチャ座標を含んでいてもよい。資源114はまた、グラフィック・パイプライン102によって使用される、テクスチャのような他のデータを含んでいてもよい。
入力アセンブラ104は、グラフィック・パイプライン102によって処理されるべきプリミティブの頂点をアセンブルする。頂点シェーダー106は、イメージのためにイメージ・ジオメトリに適用され、およびイメージ・ジオメトリ内の頂点座標および頂点の属性を生成する。ラスタ化108は、プリミティブ内の頂点のXY座標およびプリミティブ内に含まれるピクセルの数に基づいてプリミティブをピクセルに変換する。断片シェーダー110は、処理されたイメージのポスト処理および表示のために出力デバイスを使用して出力併合装置112へ出力されるピクセルをレンダーする。
グラフィック・パイプライン102の1つの構成要素(例えば、ラスタ化装置108)は、休止状態(例えば、所与のひとまとめのデータ上の処理を完結した、または何かの理由で残りのデータを処理することを待っている状態)であってもよい。1つの構成要素が休止状態にある間にも、その構成要素は、データを処理するために実際に全能力で作動している他の構成要素と同レベルの電力をまだ受信している。消費電力は、電源が何であるかにかかわらず、大きな関心事ではあるけれど、とりわけ、電源が限られた容量しか持っていない場合、例えば、限られた充電量のバッテリーのような場合は、特に大きな関心事である。
本件開示は、当該技術分野の欠点に対処すること、およびグラフィック・データを処理する構成要素によって決定される電力の需要に基づいて消費電力を制御することによってグラフィック・イメージ処理における効率性を提供することを目的としている。
グラフィック処理ユニットとともに使用される電力制御装置が本件明細書において開示されている。電力制御装置は、グラフィック処理ユニットのパイプラインの構成要素に供給される電力をモニタリング、管理、および制御する。前記電力制御装置は、パイプライン構成要素に関連して電力制御装置によって受信される状況情報に基づいて、前記パイプライン構成要素へ電力が供給されるべきかどうかおよびどの程度の電力が供給されるべきかを決定する。前記電力制御装置は、前記受信した状況情報を使用して傾向を特定することができ、および前記特定された傾向に基づいて、パイプライン構成要素へ電力が供給されるべきかどうかおよびどの程度の電力が供給されるべきかを決定することができる。
グラフィック処理ユニットのグラフィック・パイプライン構成要素は、構成要素が電力を必要とするかどうかおよびどの程度の電力を必要とするかを決定するようモニタされることができ、電力レベルは、他の構成要素へ供給される電力レベルとは独立に前記決定に基づいて前記構成要素へ供給されることができる。1つまたは複数の実施形態にしたがって、作動状態を識別する状況情報であって、前記構成要素と関連したバッファと関連した状況情報を含む、状況情報が分析される。非制限的例として、関連したバッファに記憶されるデータ量および/または前記構成要素の処理状態のような状況情報が、前記構成要素へ供給されるべき電力レベル、および前記構成要素へのクロック信号入力の周波数を識別するためにモニタされる。
この構成のおかげで(ただし、この構成の例に限られるわけではないが)、少なくとも消費電力の制御については、イメージ・ジオメトリの処理における効率性を達成することができる。パイプライン構成要素への電力を低減するまたは完全にシャットダウンする機会を識別し、および他のパイプライン構成要素へ供給される電力と独立して、あるパイプライン構成要素へ供給される電力を調節するための能力が提供される。このようにして(これもまた非制限的例ではあるが)、少なくともある期間の間、作動するのに電力を必要としない構成要素が識別され、およびパイプラインにおける他の構成要素に影響を及ぼすことなく、前記構成要素への電力がシャットオフされることができる。その結果、前記グラフィック処理ユニットによって消費される前記電力の量が制御され、および消費電力は、前記イメージ・ジオメトリを処理するために前記パイプラインによって必要とされる前記電力の量に制限することができる。
少なくとも1つの実施形態において、グラフィック処理ユニットによる使用のための方法が説明される。前記グラフィック処理ユニットのパイプラインの少なくとも1つの構成要素について、前記少なくとも1つの構成要素に対応する作動状態を識別する状況情報がモニタされ、および前記モニタされた作動状態に基づいて前記少なくとも1つの構成要素へ電力レベルが供給される。
1つまたは複数の実施形態にしたがって、グラフィック処理ユニットがイメージのためのイメージ・ジオメトリを処理するためにグラフィック処理パイプラインを実施するよう構成されている装置が説明される。電力制御装置は、前記少なくとも1つの構成要素に対応する作動状態を識別する状況情報をモニタし、前記モニタされた作動状態に基づいて前記少なくとも1つの構成要素に電力レベルを供給するように構成されている。
この簡潔な要約は、本件発明の本質がすぐに理解されることができるように提供されたものである。本件発明のより完全な理解は、添付の図面と一緒に好ましい実施形態(複数)の以下の詳細な説明を参照することによって、得ることができる。
上で述べられた本件開示の特徴および目的は、同様の参照数字が同様のエレメントを示している添付の図面とともに以下の説明を参照することでより明白になるだろう。
図1は、イメージ・ジオメトリを処理するためのパイプラインを備える従来のGPUシステムの構成要素を例示している。 図2は、本件開示の1つまたは複数の実施形態にしたがって、電力制御装置を使用して、コンピュータ化されたイメージを処理するための技術を実装するグラフィック処理ユニットを含む典型的デバイスを例示するブロック図である。 図3は、本件開示の1つまたは複数の実施形態にしたがって、電力をモニタ、管理、および制御するために電力制御装置を使用するグラフィック処理ユニット内のグラフィック処理ユニット・パイプラインを例示するブロック図の一例を提供している。 図4は、本件開示の1つまたは複数の実施形態にしたがって、グラフィック処理ユニットの電力制御装置に状況情報を提供するグラフィック処理ユニット・パイプラインの構成要素による使用のための処理の流れの一例を提供している。 図5Aは、本件開示の実施形態にしたがって、グラフィック処理ユニットの電力制御装置による使用のための処理の流れの一例を提供している。 図5Bは、本件開示の実施形態にしたがって、グラフィック処理ユニットの電力制御装置による使用のための処理の流れの一例を提供している。
発明の詳細な説明
前述の図面を参照して本件開示の特定の実施形態がこれから議論される。図面において、同様の参照数字は、同様の構成要素を指している。
1つまたは複数の実施形態にしたがって、電力供給が管理されている各々の構成要素の作動状態を識別する状況情報に基づいて、グラフィック処理ユニットのパイプラインの構成要素に供給される電力レベルを制御する電力制御装置によって電力がモニタされ、管理され、および制御される方法および装置が開示される。状況情報は、次のものに制限されないが、データ・バッファリングの傾向、バッファされるデータの量、構成要素の停止状態などであってもよい。
図2は、本件開示の1つまたは複数の実施形態にしたがって、GPUパイプラインにおける電力使用を制御および管理するための技術を実装するグラフィック処理ユニット(GPU)204を含む典型的なデバイス200を例示するブロック図である。図2の例において、デバイス200は、GPU204のオペレーションを制御することができる制御装置202を含む。制御装置202はまた、デバイス200のオペレーションを制御することもできる。本件明細書において説明されている技術にしたがって、GPU204は、GPUパイプライン208に結合されたGPUパイプライン208および資源206を含む。加えて、GPUは、GPUパイプライン208の構成要素によって使用される電力をモニタ、管理および制御するよう構成されている電力制御装置210を含む。
GPU204は、デバイス200内の制御装置202からイメージのためのイメージ・ジオメトリを受信する。イメージ・ジオメトリは、複合的な二次元または三次元のコンピュータ化されたグラフィックに対応するものであってよい。GPU204は、例えば、ディスプレイ・デバイス212を介してデバイス200のユーザーへイメージの効果、背景イメージ、またはビデオ・ゲーム・イメージを提供するためにイメージ・ジオメトリを処理する。イメージは、ビデオ・フレームのシーケンスのビデオ・フレームとして形成されることができる。ディスプレイ・デバイス212は、非制限的例として、液晶ディスプレイ(LCD)、ブラウン管(CRT)ディスプレイ、プラズマ・ディスプレイ、または他のタイプのディスプレイ、もしくは、デバイス200と統合または結合された他の出力デバイスであってもよい。
非制限的例として、いくつかの場合において、制御装置202は、デバイス200内で作動するアプリケーションからイメージ・ジオメトリを受信する。例えば、デバイス200は、外部のハード・ドライブまたは移動可能データ記憶デバイスから受信されるイメージ・ジオメトリに基づいてビデオ・ゲーム・アプリケーションを作動する計算デバイスであってもよい。他の典型的な場合において、制御装置202は、デバイス200の外部で作動するアプリケーションからイメージ・ジオメトリを受信することができる。例えば、デバイス200は、インターネットのような有線またはワイヤレス・ネットワークを介して外部のサーバーから受信されるイメージ・ジオメトリに基づいてビデオ・ゲーム・アプリケーションを作動する計算デバイスを具備することができる。イメージ・ジオメトリは、有線接続、ワイヤレス接続またはそれらの組み合わせの接続を介してストリーミング・メディアまたはブロードキャスト・メディアを介して受信されうる。
デバイス200のユーザーがイメージ効果をトリガーするとき、背景イメージを選択するとき、またはビデオ・ゲームを起動するとき、例えば、制御装置202は、アプリケーションから対応するイメージ・ジオメトリを受信し、およびそのイメージ・ジオメトリをGPU204へ送信する。GPU204は、ディスプレイ・デバイス212上での提示のために対応するイメージを準備するためにイメージ・ジオメトリを処理する。例えば、GPU204は、例えば、ディスプレイ・デバイス212のような出力デバイスへの出力のために、受信したイメージ・ジオメトリによって表わされるイメージを作成するための1つまたは複数のプリミティブ(例えば、ポイント、ライン、三角形、図形、多角形など)を形成するオペレーションを含むいくつかのプリミティブ・グラフィック・オペレーションを実装することができる。
本件明細書において説明される技術にしたがって、GPUパイプライン208は、資源206からイメージ・ジオメトリを受信し、および資源206に資源を格納することができる。以下でより詳細に議論されるように、GPUパイプライン208は、あるパイプライン処理ステージまたは構成要素から他のステージまたは他の構成要素へデータ(例えば、頂点値)を渡すためにいくつかのバッファを使用する。
1つまたは複数の実施形態にしたがって、頂点値は、頂点座標および頂点属性を具備する。頂点座標は、例えば、イメージ・ジオメトリの内部の頂点の位置を識別するX、Y、およびZ(幅、高さ、および深さ)座標、およびイメージ・ジオメトリのための透視パラメーターを具備するW座標による四次元座標システムに基づいて、イメージ・ジオメトリの内部の頂点を識別する。頂点属性は、例えば、頂点と関連した色、垂線、およびテクスチャ座標を含むことができる。
図2において例示される実施形態において、ディスプレイ・デバイス212は、デバイス200とは別のデバイスを具備する。ディスプレイ・デバイス212は、ワイヤレス接続、有線接続、またはそれらのいくつかの組み合わせの接続を介してデバイス200に結合されることができる。例えば、デバイス200は、サーバーまたは他の計算デバイス(例えば、通信サービス・プロバイダーのサーバーまたは計算デバイス)であってもよく、およびディスプレイ・デバイス212は、サーバーまたは他の計算デバイスに結合されたデバイス(例えば、モバイル・デバイス)の内部に含まれていてもよい。そのような典型的な場合において、非制限的例として、ディスプレイ・デバイス212は、モバイル無線電話、衛生無線電話、ネットワーク通信カード(例えば、ワイヤレス、有線、またはそれらの組み合わせ)を備える持ち運び可能コンピュータ、ネットワーク通信能力を備える携帯情報端末(PDA)、またはサービス・プロバイダーの計算デバイスと通信することができる任意の様々なデバイス、またはサービス・プロバイダーの計算デバイスに接続された他のデバイスの内部のディスプレイであってもよい。
本件明細書において開示される他の実施形態にしたがって、ディスプレイ・デバイス212は、デバイス200の内部に統合されることができる。非制限的例として、デバイス200は、モバイルおよび/またはハンドヘルド・デバイスであってもよく、ディスプレイ・デバイス212は、デバイス200の統合されたディスプレイであってもよい。他の非制限的例として、デバイス200は、デスクトップまたはノートブック・コンピュータであってもよく、ディスプレイ・デバイス212は、デバイス200の専用のモニタまたはディスプレイであってもよい。さらに他の非制限的例として、デバイス200はまた、有線通信デバイスまたは主に通信に向けられていないデバイスであってもよく、ディスプレイ・デバイス200は、デバイスの内部のディスプレイであってもよい。例えば、デバイス200は、ディスプレイ・デバイス212を含むPDAまたはハンドヘルド・ビデオ・ゲーム・デバイスであってもよい。これにより、様々な実施形態にしたがって、ディスプレイ・デバイス212上のディスプレイのためのビデオ・イメージは、ディスプレイ・デバイス212にローカルなまたは遠隔なデバイスから取得されることができる。
図3は、本件開示の1つまたは複数の実施形態にしたがって、GPUパイプライン308によって使用される電力をモニタ、管理、および制御するために電力制御装置210を使用するGPU(例えば、GPU204)の内部のGPUパイプライン308を例示するブロック図の一例を提供している。GPU204は、例えば図3のデバイス200と実質的に同じであるデバイスの内部に含まれることができる。GPUパイプライン308は、GPUパイプラインの様々なステージを実装するための任意の数または任意のタイプの構成要素を含んでもよい。非制限的な例として、図3のGPUパイプライン308は、入力アセンブラ314A、頂点シェーダー314B、ラスタ化装置314C、断片シェーダー314D、および出力合併装置314Eを含んでいる。入力アセンブラ314Aは、グラフィック・パイプライン102を介して処理されるべきプリミティブの頂点をアセンブルする。頂点シェーダー314Bは、イメージのためのイメージ・ジオメトリに適用され、およびイメージ・ジオメトリ内の頂点座標および頂点の属性を生成する。ラスタ化装置314Cは、プリミティブの内部の頂点のXY座標およびプリミティブに含まれるピクセルの数に基づいてプリミティブをピクセルに変換する。断片シェーダー314Dは、ピクセルをレンダーし、ピクセルは、処理されたイメージのポスト処理および提示をするために出力デバイスを使用して出力合併装置314Eへ出力される。
イメージのためのイメージ・ジオメトリおよびレンダリング・コマンドは、GPU204が属するデバイス(例えば、デバイス200)の制御装置(例えば、制御装置202)からGPU204によって受信される。イメージ・ジオメトリは、例えば、複合的な二次元または三次元のコンピュータ化されたグラフィックに対応するものであってよい。イメージ・ジオメトリおよびレンダリング・コマンドは、GPUパイプライン308をたどってGPUパイプライン302の様々な処理ステージに渡されてもよい。
電力制御装置210は、パイプライン308の構成要素の各々への電力およびクロック入力信号を他の構成要素と独立して前記構成要素の各々のために収集される状況情報に基づいて調節するよう構成されている。図3において図示されている一例において、入力アセンブラ314A、頂点シェーダー314B、ラスタ化装置314C、断片シェーダー314Dおよび出力合併装置314Eは各々、他の構成要素とは独立に電力およびクロック入力を受信することができる。この仕組みのおかげで、非制限的例として、電力制御装置210は、GPU204、および特にパイプライン308によって消費される電力をパイプライン308から受信されるフィードバックに基づいて管理することができる。さらなる非制限的例として、電力制御装置210は、電力および/またはクロック周波数を1つまたは複数のパイプライン308の構成要素に対して変更する(増加させるまたは減少させる)ことができる一方で、パイプライン308の他の構成要素のための電力および/またはクロック周波数を変更しないままにしておくことができる。電力制御装置は、例えば、制御装置202から分離されているものであってもよく、または代替的に制御装置202によって実装されるものであってもよい。
1つまたは複数の実施形態にしたがって、電力制御装置210は、電力およびクロック・スケジューラー(PCS)322と電力管理ユニット(PMU)336とを具備する。PCS332およびPMU336は、図3の例においては分離した構成要素として図示されているが、統合されたユニットであってもよく、または図示されている2つ以上の構成要素から構成されてもよいことが当然明白である。PMU336は、電力供給ライン340を介して構成要素314Aないし314Eの各々に電力を供給し、およびクロック信号ライン338を介して構成要素314Aないし314Eの各々のためにクロック周波数を設定するよう構成されている。電力およびクロック入力は、本件明細書において電力調節装置317とも呼ばれる電力調節ユニット(PAU)によって、および本件明細書においてクロック調節装置315とも呼ばれるクロック調節ユニット(CAU)によって、それぞれ調節されることができる。図3の例において、PAU317およびCAU315は、PMU336の一部であるように図示されている。しかしながら、PAU317およびCAU315は、PMU336から分離されてもよいことが当然明白である。電力供給ライン340(またはクロック信号ライン338)は、単一のラインとして図示されているけれど、1つまたは複数の実施形態にしたがって、構成要素314Aないし314Eの各々に対して1つずつ別々のラインを具備することができる。
1つまたは複数の実施形態にしたがって、電力供給ライン340を介して構成要素314Aないし314Eおよび調節装置317Aないし317Eのそれぞれに電力が供給される。さらなる非制限的例として、PAU317は、入力アセンブラ314Aに供給される電圧を残りの構成要素314Bないし314Eのいずれかに供給される電圧と独立して調節するために調節装置317Aを使用することができる。同様に、クロック信号ライン338を介して供給されるクロック信号入力は、各々の構成要素314Aないし314Eについて、調節装置315Aないし315Eを介して他の構成要素と独立にPMU336の制御の下でCAU315によってそれぞれ調節されることができる。他の非制限的例として、クロック信号入力は、構成要素314に供給される電力の関数(例えば、線形関数)であって、そのことによって、構成要素314に提供される電力レベルが構成要素314のためのクロック信号および結果のクロック周波数に帰着する。クロック周波数は、構成要素314がデータを処理すべく作動する1秒間あたりのサイクルを指定する。所与の構成要素314のためのクロック周波数、およびクロック信号入力は、他の構成要素314と関連したクロック周波数、およびクロック信号入力と独立であってもよい。調節装置315Aは、入力アセンブラ314Aにおけるクロック周波数およびクロック信号入力を調節するために、PMU336およびCAU315によって使用されることができる。クロック周波数およびクロック信号入力における入力アセンブラ314Aは、例えば、他の構成要素314Bないし314Eと関連したクロック周波数、およびクロック信号入力と独立に作動する。
PMU336は、PCS332から受信される制御入力に基づいてCAU315、PAU317、調節装置315Aないし315Eおよび317Aないし317E、電力供給ライン340、およびクロック信号ライン338を制御するよう構成されている。PCS332は、構成要素314Aないし314Eの各々のための電力およびクロック入力に対してどのような調節がなされるべきかについての決定をするために、状況ライン320を介して収集される状態または状況情報を、例えば構成要素314Aないし314Eの各々のためにモニタする。PCS332は、収集された状況情報を使用してなされた決定に基づいてPMU336に制御情報を転送する。状況情報は、次のものに制限されないが、データ・バッファリングの量および傾向、構成要素の処理状態、およびパイプライン308の処理状態を含むことができる。
1つまたは複数の実施形態にしたがって、例えば、1つの構成要素によるデータ出力は、バッファを使用して他の構成要素へ渡される。1つまたは複数の実施形態にしたがって、非同期バッファが使用され、そのことによって、バッファは、データがバッファから読み出されるクロック速度とは異なるクロック速度、または周波数でデータをバッファに書き込むべく潜在的に作動することができる。1つまたは複数の実施形態にしたがって、バッファは、先入れ、先出し(FIFO)バッファである。少なくとも1つの実施形態にしたがって、ある構成要素は、パイプライン308における他の構成要素によるオペレーションのために非同期FIFOバッファにデータを書き込む。加えて、非同期FIFOバッファは、例えば、データを記憶するために使用されているバッファの量に関する状況情報の形式でフィードバックを提供する。
非制限的例として、入力アセンブラ314Aは、イメージ・ジオメトリによって特定される頂点のための頂点値(例えば、座標および/または属性)を書き込みオペレーションおよびライン346Aを介して非同期バッファ324Aへ出力する。入力アセンブラ314Aは、クロック信号ライン338および調節装置315Aを介してPMU336によって設定されるクロック速度で作動しており、および電力ライン340および調節装置317Aを介して電力を受信している。入力アセンブラ314Aは、ライン342Aを介して資源206内の資源にアクセス(例えば、抽出および/または記憶)することができる。頂点シェーダー314Bは、電力340および調節装置317Bを介して供給される電力レベルと、クロック信号ライン338および調節装置315Bを介して受信されるクロック入力に基づくクロック速度と作動しており、これらの電力およびクロック入力は、電力制御装置210によって設定されるような入力アセンブラ314Aへ供給される電力および入力されるクロック信号と同じものであってもよいし、異なるものであってもよい。頂点シェーダー314Aは、入力アセンブラ314Aによってバッファ324Aに書き込まれたデータを読み出しオペレーションおよびライン348Bを使用してバッファ324Aから取り込み、ライン342Bを介して資源206内の資源にアクセスすることができる。上記で議論されたように、バッファ324Aは、読み出しおよび書き込みオペレーションのための異なるクロック速度に適応することができる。
バッファ324Aは、例えば、バッファ使用の形式で状況ライン322および320を介して電力制御装置210へフィードバックを周期的に提供する。前記情報が電力制御装置210へ提供される周波数は、あらかじめ定めておくことができる。例えば、10ミニ秒ごとのような、電力制御装置210が、収集された状況情報で作動することになっている所与の時間間隔にあらかじめ定めておくことができる。代替的に、電力制御装置210は、より多くのまたはより少ない頻度をベースに状況情報を収集しおよび作動することができる。電力制御装置210が状況情報を収集する周期は、例えば、現在のバッファの深さ(例えば、使用された/自由なバッファの量)、バッファの深さが変わるレート、バッファを使用する構成要素のオペレーションなどに基づいて動的に決定されることができる。1つまたは複数の実施形態にしたがって、前記フィードバックは、各々の読み出しまたは書き込みオペレーションで提供されることができる。
本件明細書において開示される実施形態にしたがって、入力アセンブラ314A、および/または314Bないし314Eのうちのいずれか1つまたは複数は、状況ライン320および状況出力信号ライン344Aないし344Eを介してPCS332へ状況情報を提供することができる。例えば、入力アセンブラ314Aのような構成要素は、構成要素314が、GPU204によって受信された所与のひとまとまりのデータについてのデータ処理を完結した状態(例えば、休止状態)を識別することができる。さらなる非制限的例として、入力アセンブラ314Aは、構成要素が、残りのデータを処理するために何らかの理由で待機している(例えば、資源206からの資源を待っている)待機状態または停止状態を識別することができる。
1つまたは複数の実施形態にしたがって、PCS332は、傾向(例えば、構成要素314によるバッファ324の使用の増加傾向)を特定するために、受信した状況情報を使用する。以下でより詳細に論じられるように、電力供給および/またはクロック信号入力における変更がなされるべきかどうかを決定するために、利用可能なバッファの深さと組み合わせて傾向が使用されることができる。代替的に、識別された傾向は、電力およびクロック速度に関する決定をするために他の状況情報(例えば、利用可能なバッファの深さに関する情報)と独立して使用されることができる。
頂点シェーダー314Bと同様に、かつ、図3に示される例に示されるパイプラインに沿って継続して、パイプラインに残っているいかなる構成要素(例えば、314Cないし314E)も、バッファ324(例えば、バッファ324Bないし324D)から取り出されたデータを処理することができ、および電力供給ライン340およびクロック信号ライン338のそれぞれからの電力供給およびクロック信号入力に基づいて、取り出されたデータで作動することができる。電力供給およびクロック信号入力は、構成要素314Cないし314Eに対応する調節装置317Cないし317Eおよび315Cないし315Eを介してPMU336によって調節される。
パイプライン構成要素の各々によって処理されるワークロードおよび/またはパイプライン構成要素にわたるワークロードにおけるいかなる違いにも関係なくすべてのパイプライン構成要素について同じ電圧およびクロック周波数が使用されるGPUパイプラインとともに使用される従来のアプローチとは対照的に、本件開示の実施形態は、PCS332によって受信された状況情報を使用する電力制御装置210によって決定されるような構成要素の314のワークロードに基づいて、他のパイプライン構成要素と独立して各々のパイプライン構成要素についての供給電力およびクロック信号を調節する能力を提供する。パイプライン構成要素314によって使用される1つまたは複数のバッファ324からおよび/または構成要素自身からPCS332へフィードバックされる状況情報に基づいて調節(複数)がなされてもよい。さらに、図3に示されていないが、入力は、GPU204の内部のいずれかの構成要素(例えば、資源206)から受信されることができるし、またはGPU204、デバイス200、またはディスプレイ・デバイス212の外部の構成要素から受信されることもできる。
非制限的例として、本件開示の実施形態は、一定の電力(例えば、1.2ボルトのような一定の電圧レベル)を供給するのではなくて、1つまたは複数の範囲内で電圧を変えることができる(例えば、各々が最小および最大電圧レベルを有する)。1つまたは複数の実施形態にしたがって、電力供給は、0.0ボルトから1.2ボルトに変化することができる。例えば、電力制御装置210が、パイプライン338の構成要素314が現在のひとまとまりのイメージ・データの処理を完結した(例えば、GPU204が制御装置202からのイメージ・ジオメトリを待っている)と決定する場合において、PCS332は、特定された構成要素314への電力供給を低減または中止するように信号ライン334を介してPMUに指示することができる。代替的に、構成要素314は、休止状態にあるが、なんらかの電力レベルを維持する必要があると電力制御装置210が決定する場合、PCS332は、構成要素314に対して電力を完全にオフにすることなく電力供給を低減するようPMU336に指示する。さらなる非制限的例として、本件開示の1つまたは複数の実施形態にしたがって、0.9ボルトの電圧レベルがそのような構成要素314に供給されることができ、これによって、構成要素は、停止状態にある間、作動状態を維持することができる。さらに他の非制限的例として、全能力で作動するために構成要素314に1.2ボルトの電圧レベルが供給されることができる。もちろん、本件開示の実施形態により任意の電圧レベル、および/または電圧の範囲が使用されることができることは当然明白である。加えて、本件開示の実施形態にしたがって、「停止」の電圧レベルと「全能力」の電圧レベルとの間で追加の電力供給レベルが使用されることができるので、構成要素314は、停止の電力レベルと全能力の電圧レベルとの間のどこかのレベルで作動することができる。停止状態と全能力状態の電圧レベルとの間の電圧レベルは、例えば、収集された状況情報に基づいて決定されることができる。開示されている実施形態にしたがって、クロック周波数またはクロック速度は、供給電圧の関数である。すなわち、構成要素314が作動する速度を指令するクロック速度は、構成要素への供給電力が増えるのにともなって、例えば、線形的に増加するようにされている。
構成要素314が資源を待っておらず、かつ処理されるべきバッファされたデータを有している間に全能力で作動することによって、構成要素314は、例えば、より少ない能力で作動した場合よりも高い可能性をもって、バッファされたデータの自己処理を完結することができ、このようにして、構成要素314は、構成要素314のための電力およびクロック入力がシャットオフされることができるポイントで休止状態に入ることができる可能性を高くすることができる。構成要素314が休止状態にある間、もうしそうでなければ構成要素314によって使用されていたであろう電力は、保存される(例えば、電力の供給および漏洩を最小限にする)ことができる。構成要素314が、バッファされたデータを処理する前に何らかの理由で待機をしなければならない場合、構成要素314に最小の作動電力およびクロック信号入力を供給することができ、これによって、電力使用を動的に低減することができる。
本件明細書において開示された実施形態にしたがって、パイプライン308の構成要素314への電力およびクロック入力を制御することによって、PCS332が作業負荷のために使用されることができる。非制限的例として、PCS332は、パイプライン308の特定の構成要素314に電力を提供するために、収集された状況情報を使用することができるので、当該構成要素は、当該構成要素に関連した作業を行うために全能力で作動することができる。加えて、PCS332は、パイプライン308の1つまたは複数の他の構成要素314に供給される電力を低減することができるので、これらの他の構成要素314は、ある期間の間、待機状態に置かれる。事実上、PCS332は、1つまたは複数の構成要素314に供給される増加された電力を補償するために1つまたは複数の構成要素314へ供給される電力を低減することができる。電力制御装置210は、バッファにおいてデータを蓄積するためにさらに使用され、その後、バッファされたデータを処理するために構成要素314をスケジュールするためのスケジューラーとして働く。
1つまたは複数の実施形態において、電力制御装置210は、初期の電力供給を構成要素314のすべてについて同じ値に設定することができるし、または代替的に、パイプライン338の初めの処理ステージ(複数)に位置する1つまたは複数の構成要素314のうちの第1の組に電力を供給し、その第1の組を全能力でまたは全能力よりやや下の能力で作動させるようにすることもできる。電力制御装置210は、パイプライン318の構成要素314の他のものから成る第2の組に電力を供給するタイミングを、当該第2の組の構成要素による処理のためにデータがバッファされるまで、遅らせることができる。PCS332は、バッファ324をモニタすることができ、このバッファ324には、前記第1の組の構成要素がデータを書き込み、前記第2の組の構成要素がデータを読み出し、読み出されたデータに基づいて、いつどの程度、第2の組の構成要素への電力供給を増やすべきかが決定される。いくらかの電力を受けている第1の組のうちのある構成要素または第2の組のうちのある構成要素のいずれか一方が、電力制御装置に状況情報を提供することができる。
図4は、本件開示の1つまたは複数の実施形態にしたがって、グラフィック処理ユニットの電力管理装置に状況情報を提供するグラフィック処理ユニット・パイプラインの構成要素による使用のための処理の流れの一例を提供している。図4において図示されている一例にしたがって、構成要素314は、待機状態(例えば、何らかの理由で、構成要素による処理のためにバッファされたデータの処理を継続するために待機している状態)、または休止状態(例えば、構成要素314が、所与のひとまとまりのイメージ・データについてのデータを処理することを完結している状態)に関する状況情報を提供する。構成要素314によって供給される他の状況情報が本件開示の1つまたは複数の実施形態により使用されることができることは当然明白である。
図4のステップ402において、構成要素314は、処理を開始するか、または構成要素314が停止状態または休止状態であった場合、処理を再開する。ステップ404において、構成要素314は、待機または休止状態に遭遇したかどうかを決定する。そうでない場合、処理は継続する。待機または休止状態が構成要素314によって遭遇されたら、電力制御装置210にその旨を知らせるために、処理は、ステップ406において続く。構成要素314は、ステップ408において状態の変化を待ち、およびステップ410において状態の変化を電力制御装置210に知らせる。
状態の変化が起きるのは、例えば、構成要素314がPMU336より電力供給を受けて休止状態から脱する場合、または構成要素314が待機状態に入る原因となった条件が変化する場合(例えば、資源206から資源が受け取られる場合)である。構成要素314は、ステップ402において処理を再開する。
図5Aおよび5Bを具備する図5は、本件開示の実施形態にしたがって、グラフィック処理ユニットの電力管理装置によって使用されるための処理の流れの一例を提供する。一般に、図5の一例において図示されている処理の流れは、パイプライン308の構成要素314の各々について電力制御装置210によって行なわれることができる。電力制御装置210は、構成要素314から/についての状況情報を受信し、受信した状況情報を使用して構成要素314のための電力制御装置210によって保持される傾向情報を更新し、および受信した状況情報および/または傾向情報に基づいて構成要素314のための電力およびクロック信号入力に対する調節をする。
図5Aに関して、ステップ502において、状況情報は、構成要素314から、または構成要素314に関連して、電力制御装置210により受信される。例えば、および本件明細書において議論されるように、状況情報は、構成要素314が休止または待機状態に入った場合のように、構成要素314の作動状態が変化したか否かの情報を含むことができる。それに加えて、かつ以下に限られるものではないが、状況情報は、バッファ324から受信した情報も含むことができ、構成要素314は、このバッファ324からデータを読み出し、またはこのバッファ324にデータを書き込むことができる。後者の情報は、現在の構成要素314、または電力制御装置214によって現在調べられている他の構成要素と関連して使用されることも可能である。
ステップ504において、電力制御装置210は、ステップ502において受信した状況情報を使用して構成要素214についての傾向情報を更新する。傾向情報は、例えば、構成要素314がデータを書き込む、または構成要素314がデータを読み出すバッファ324の利用可能な記憶装置の量が増加しているかまたは減少しているかを示すことができる。傾向情報は、現在の情報と以前に受信した情報との比較に基づいて決定されることができる。以前に受信した情報は、例えば、現在の情報の直前に受信した情報であってもよく、または複数の送信から受信した情報であってもよい。
ステップ506において、受信した状況情報から待機状態が示されているかどうかの決定がなされる。待機状態が示されているならば、電力制御装置210は、構成要素314に対する電力供給およびクロック入力を最小の量に低減させることができる。非制限的例として、PCS332は、電力供給ライン340を介して構成要素314に与えられる電力を調節317するよう、およびクロック信号ライン338を介して構成要素314に与えられるクロック信号を調節315するようPMU338を命ずることができる。電力制御装置210は、構成要素314に関連する追加の状況情報の受信を待つために、ステップ502において、この構成要素314に関連する処理を継続する。
構成要素314が待機状態にないと電力制御装置506が決定する場合、構成要素314が休止状態に入ったかどうかの決定をするために、処理は、ステップ508において継続する。構成要素314が休止状態に入ったという決定がなされた場合、構成要素314への電力供給およびクロック入力をシャットオフ/シャットダウンするよう処理がステップ512において継続し、および構成要素314と関係する追加の状況情報を待つよう処理がステップ502において継続する。
本件開示の実施形態にしたがって、構成要素314は、休止状態にあると考えられることができる。例えば、構成要素314によって処理されるべきデータが無い、または構成要素314によって処理されるべきデータの量が指定の閾値よりも低い。構成要素314が休止状態にあるとき、本件開示の実施形態は、休止状態の構成要素314への電力供給およびクロック信号入力をいつ(例えば、全能力に)増加するかを決定するために構成要素314のためにバッファされたデータの量をモニタすることができる。本件開示の1つまたは複数の実施形態にしたがって、待機状態から出る構成要素314のためにバッファされているデータの量はまた、構成要素314に全部の電力およびクロック信号入力を供給するかどうかを決定するために使用されることもできる。
図5Bを参照して、電力制御装置210は、バッファされているデータの量が増加しているようにみえるかどうかを決定するために傾向を調べる(例えば、規則的な断続的ベースのように、時間にわたって構成要素314と関連したバッファ324上の負荷を調べる)。より詳細には、非制限的例として、ステップ514において、構成要素314によって処理されるべきバッファされているデータの量が増加しているかどうかの決定が(例えば、傾向情報を使用して)なされる。もし増加していなければ、電力制御装置210は、構成要素314と関連した傾向を監視しつづけることができる。代替的に、バッファされているデータの量が決定された閾値を超えないことを確実にするよう処理がステップ520において続くことができる。
構成要素314のためにバッファされるデータの量が傾向情報の調査に基づいて増加していると電力制御装置210が決定する場合、バッファされているデータの量が閾値(例えば、所定の閾値)を超えるかどうかを決定するための処理がステップ520において継続する。増加していないと決定する場合、構成要素314のための電力供給およびクロック信号入力は、電力制御装置210によって変更されず、および構成要素314と関連して受信される状況情報を使用して更新されることができる構成要素314のための傾向情報を調べるための処理がステップ514において継続する。
ステップ514において、バッファされているデータの量が増加していると決定され、かつ、ステップ520において、バッファされているデータの量が閾値を超えると決定されたら、電力制御装置210が(例えば、PMU336を使用して)構成要素314に対する電力供給およびクロック信号入力を増加させる処理がステップ524において続く。その増加量は、所定の量であってもよい。例えば、電力およびクロック周波数は、全能力まで増加されることができる。代替的に、例えば、その増加は、バッファされるデータの量が増加するレート及び/またはバッファ・データ量に基づいて識別される全能力よりも低いなんらかの量であってもよい。ステップ514において、構成要素314に関連して受信される状況情報を使用して更新されることができる構成要素314のための傾向情報を調べるために処理を継続することができる。
本件開示の実施形態にしたがって構成される電力制御装置210を使用することの結果として、パイプライン構成要素への電力を低減または完全にシャットダウンする機会を識別する能力に少なくとも関係する消費電力を減らすことができ、また、ある1つのパイプライン構成要素への電力供給を、それとは別のパイプライン構成要素への電力供給とは独立して、調節することができる。
本件開示の実施形態は、一般目的マイクロプロセッサ、デジタル信号プロセッサ(DSP)、特定用途集積回路(ASIC)、フィールド・プログラマブル・ゲート・アレー(FPGA)、または他の同等の論理デバイスの中で実装されてもよい。
ソフトウェアにおいて実装される場合、本件技術は、ランダム・アクセス・メモリー(RAM)、読み込み専用メモリー(ROM)、非発揮性ランダム・アクセス・メモリー(NVRAM)、電子的に消去可能プログラム可能読み込み専用メモリー(EEPROM)、FLASHメモリー、または同様のもののようなコンピュータ可読媒体上の命令として具体化されることができる。前記命令は、本件開示において開示された機能の特定の態様を1つまたは複数のプロセッサに行なわせる。
さらなる非制限的例として、1つまたは複数の開示された実施形態は、ハードウェア結線回路として、特定用途集積回路に組み込まれた回路構成として、または非発揮性記憶装置にロードされたファームウェア・プログラム、または機械可読コードとしてデータ記憶装置媒体にロードされたまたはデータ記憶装置媒体からロードされたソフトウェア・プログラムとして、一部または全て実施されることができる。ここにおいて、そのようなコードは、マイクロプロセッサまたは他のデジタル信号処理ユニットのような論理エレメントの配列によって実行可能な命令である。データ記憶媒体は、半導体メモリー(これは、以下のものには制限されないが、動的または静的なRAM、ROM、および/またはフラッシュRAMを含んでもよい。)または強誘電性、オボニック(ovonic)、多因子、位相変更メモリー、または磁気または光ディスクのようなディスク媒体のような記憶エレメントの配列であってもよい。
最も実用的かつ好ましい実施形態となるよう現在考えられているものは何かという観点で本件装置および方法が説明されているとはいえ、本件開示は、開示された実施形態に制限される必要はないということが理解されるべきである。特許請求の範囲の要旨および範囲の内に含まれる様々な修正および同様の配置をカバーするよう意図されており、その特許請求の範囲は、全てのそのような修正および同様の構造を包含するように最も広い解釈に一致させられるべきである。本件開示は、以下の特許請求の範囲の一部のおよび全ての実施形態を含むものである。

Claims (25)

  1. グラフィック処理ユニットとともに使用される方法であって、
    前記グラフィック処理ユニットのグラフィック処理パイプラインの少なくとも1つの構成要素について、
    前記少なくとも1つの構成要素に対応する作動状態を識別する状況情報をモニタすることと、および
    前記モニタされた作動状態に基づいて前記少なくとも1つの構成要素へ電力レベルを供給することと
    を具備する方法。
  2. 前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記少なくとも1つの構成要素と関連したバッファ内のデータ量を識別する情報を具備し、および前記少なくとも1つの構成要素へ電力レベルを供給する前記ステップは、
    前記データ量が閾値量よりも上である場合に前記少なくとも1つの構成要素へ供給される前記電力レベルを増加させること
    をさらに具備する、請求項1に記載の方法。
  3. 前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記少なくとも1つの構成要素に関連したバッファ内の少なくとも1つの以前のデータ量および前記バッファ内の現在のデータ量を識別する情報を具備する、請求項1に記載の方法であって、前記少なくとも1つの構成要素へ電力レベルを供給する前記ステップは、
    前記バッファ内の前記少なくとも1つの以前のデータ量および前記バッファ内の前記現在のデータ量を使用して傾向を決定することと、
    増加している傾向に少なくとも基づいて、前記少なくとも1つの構成要素へ供給される前記電力レベルを増加させることと、および
    低減している傾向に少なくとも基づいて、前記少なくとも1つの構成要素へ供給される前記電力レベルを低減させることと
    をさらに具備する、請求項1に記載の方法。
  4. 前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記少なくとも1つの構成要素がデータを処理するために待機していることを示す待機状態を識別する情報を具備する、請求項1に記載の方法であって、前記方法は、
    前記少なくとも1つの構成要素の示された待機状態に応答して、
    前記少なくとも1つの構成要素へ供給される前記電力レベルを低減することと、および
    前記少なくとも1つの構成要素へのクロック信号入力をオフにすることと
    をさらに具備する、請求項1に記載の方法。
  5. 前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記少なくとも1つの構成要素のデータ処理が完了状態に到達したことを示す休止状態を識別する情報を具備する、請求項1に記載の方法であって、前記方法は、前記少なくとも1つの構成要素の示された休止状態に応答して前記少なくとも1つの構成要素への電力の供給を終了させることをさらに具備する、請求項1に記載の方法。
  6. 前記電力レベルは、前記少なくとも1つの構成要素によって処理するためのクロックの周波数を決定する、請求項1に記載の方法。
  7. 前記グラフィック処理パイプラインの初めの処理状態において、前記少なくとも1つの構成要素へ供給される初期の電力レベルは、前記グラフィック処理パイプラインの1つまたは複数の構成要素が前記少なくとも1つの構成要素によって処理されるべきデータを生成するまで遅らされる、請求項1に記載の方法。
  8. コンピュータ実行可能プログラムコードが記憶されるコンピュータ可読メモリー媒体であって、前記プログラムコードは、グラフィック処理ユニットとともに使用されるものであって、かつ
    前記グラフィック処理ユニットのグラフィック処理パイプラインの少なくとも1つの構成要素について、
    前記少なくとも1つの構成要素に対応する作動状態を識別する状況情報をモニタし、および
    前記モニタされた作動状態に基づいて前記少なくとも1つの構成要素へ電力レベルを供給する
    ためのコードを具備する、コンピュータ可読メモリー媒体。
  9. 前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記少なくとも1つの構成要素と関連したバッファ内のデータ量を識別する情報を具備し、および前記少なくとも1つの構成要素へ電力レベルを供給するための前記コードは、
    前記データ量が閾値量よりも上である場合に前記少なくとも1つの構成要素へ供給される前記電力レベルを増加するためのコード
    をさらに具備する、請求項8に記載の媒体。
  10. 前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記バッファ内の少なくとも1つの以前のデータ量および前記バッファ内の現在のデータ量を識別する情報を具備する、請求項8に記載の媒体であって、前記少なくとも1つの構成要素へ電力レベルを供給するための前記コードは、
    前記バッファ内の前記少なくとも1つ前のデータ量および前記バッファ内の前記現在のデータ量を使用して傾向を決定し、
    増加している傾向に少なくとも基づいて、前記少なくとも1つの構成要素へ供給される前記電力レベルを増加し、および
    低減している傾向に少なくとも基づいて、前記少なくとも1つの構成要素へ供給される前記電力レベルを低減する
    ためのコードをさらに具備する、請求項8に記載の媒体。
  11. 前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記少なくとも1つの構成要素がデータを処理するために待機していることを示す待機状態を識別する情報を具備する、請求項8に記載の媒体であって、前記コードは、
    前記少なくとも1つの示された構成要素の待機状態に応答して、
    前記少なくとも1つの構成要素へ供給される前記電力レベルを低減することと、および
    前記少なくとも1つの構成要素へのクロック信号入力をオフにすることと
    をさらに具備する、請求項8に記載の媒体。
  12. 前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記少なくとも1つの構成要素のデータ処理が完了状態に到達したことを示す休止状態を識別する情報を具備する、請求項8に記載の媒体であって、前記コードは、前記少なくとも1つの構成要素の示された休止状態に対応して前記少なくとも1つの構成要素への電力の供給を終了させるためのコードをさらに具備する、請求項8に記載の媒体。
  13. 前記グラフィック処理パイプラインの初めの処理状態において、前記少なくとも1つの構成要素へ供給されるべき初期の電力レベルは、前記グラフィック処理パイプラインの1つまたは複数の他の構成要素が前記少なくとも1つの構成要素によって処理されるべきデータを生成するまで遅らされる、請求項8に記載の媒体。
  14. グラフィック処理装置であって、
    イメージのためのイメージ・ジオメトリを処理するようグラフィック処理パイプラインを実行するように構成されているグラフィック処理ユニットであって、前記グラフィック処理パイプラインは、少なくとも1つの構成要素を具備する、グラフィック処理ユニットと、
    前記少なくとも1つの構成要素に対応する作動状態を識別する状況情報をモニタし、および
    前記モニタされた作動状態に基づいて前記少なくとも1つの構成要素へ電力レベルを供給する
    ように構成されている電力制御装置と
    を具備する装置。
  15. 前記グラフィック処理ユニットは、前記少なくとも1つの構成要素と関連したバッファをさらに具備し、前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記バッファ内のデータ量を識別する情報を具備し、および前記少なくとも1つの構成要素へ電力レベルを供給するよう構成されている前記電力制御装置は、
    前記データ量が閾値量よりも上である場合に前記少なくとも1つの構成要素へ供給される前記電力レベルを増加するようさらに構成されている、請求項14に記載の装置。
  16. 前記グラフィック処理ユニットは、前記少なくとも1つの構成要素と関連したバッファを具備し、前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記バッファ内の少なくとも1つの以前のデータ量および前記バッファ内の現在のデータ量を識別する情報を具備し、および前記少なくとも1つの構成要素へ電力レベルを供給するよう構成されている前記電力制御装置は、
    前記バッファ内の前記少なくとも1つの以前のデータ量および前記バッファ内の前記現在のデータ量を使用して傾向を決定し、
    増加している傾向に少なくとも基づいて、前記少なくとも1つの構成要素へ供給される前記電力レベルを増加し、および
    低減している傾向に少なくとも基づいて、前記少なくとも1つの構成要素へ供給される前記電力レベルを低減する
    ようにさらに構成されている、請求項14に記載の装置。
  17. 前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記少なくとも1つの構成要素がデータを処理するために待機していることを示す待機状態を識別する情報を具備する、請求項14に記載の装置であって、前記電力制御装置は、
    前記少なくとも1つの構成要素の示された待機状態に応答して、
    前記少なくとも1つの構成要素へ供給される前記電力レベルを低減し、および
    前記少なくとも1つの構成要素へのクロック信号入力をオフにする
    ようにさらに構成されている、請求項14に記載の装置。
  18. 前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記少なくとも1つの構成要素のデータ処理が完了状態に到達したことを示す休止状態を識別する情報を具備する、請求項14に記載の装置であって、前記電力制御装置は、前記少なくとも1つの構成要素の示された休止状態に応答して前記少なくとも1つの構成要素への電力の供給を終了させるようにさらに構成されている、請求項14に記載の装置。
  19. 前記グラフィック処理パイプラインの初めの処理状態において、前記電力制御装置は、前記グラフィック処理パイプラインの1つまたは複数の他の構成要素が前記少なくとも1つの構成要素によって処理されるべきデータを生成するまで前記少なくとも1つの構成要素へ初期の電力レベルを供給することを遅らすようにさらに構成されている、請求項14に記載の装置。
  20. イメージのためのイメージ・ジオメトリを処理するようにグラフィック処理パイプラインを実行するためのグラフィック処理手段であって、前記グラフィック処理パイプラインは、少なくとも1つの構成要素を具備する、グラフィック処理手段と、
    前記少なくとも1つの構成要素に対応する作動状態を識別する状況情報をモニタし、および
    前記モニタされた作動状態に基づいて前記少なくとも1つの構成要素へ電力レベルを供給する電力制御手段と
    を具備する装置。
  21. 前記グラフィック処理手段は、前記少なくとも1つの構成要素と関連したバッファリング手段をさらに具備し、前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記バッファリング手段におけるデータ量を識別する情報を具備し、および前記少なくとも1つの構成要素に電力レベルを供給する前記電力制御手段は、
    前記データ量が閾値量よりも上である場合に前記少なくとも1つの構成要素へ供給される前記電力レベルを増加するための手段
    をさらに具備する、請求項20に記載の装置。
  22. 前記グラフィック処理手段は、前記少なくとも1つの構成要素と関連したバッファリング手段をさらに具備し、前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記バッファリング手段内の少なくとも1つの以前のデータ量および前記バッファリング手段内の現在のデータ量を識別する情報を具備し、および前記少なくとも1つの構成要素に電力レベルを供給する前記電力制御手段は、
    前記バッファリング手段における前記少なくとも1つの以前のデータ量および前記バッファリング手段における前記現在のデータ量を使用して傾向を決定するための手段と、
    増加している傾向に少なくとも基づいて、前記少なくとも1つの構成要素へ供給される前記電力レベルを増加させる手段と、および
    低減している傾向に少なくとも基づいて、前記少なくとも1つの構成要素へ供給される前記電力レベルを低減する手段と
    をさらに具備する、請求項20に記載の装置。
  23. 前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記少なくとも1つの構成要素がデータを処理するために待機していることを示す待機状態を識別する情報を具備する、請求項20に記載の装置であって、前記電力制御手段は、
    前記少なくとも1つの構成要素の示された待機状態に対応して、
    前記少なくとも1つの構成要素へ供給される前記電力レベルを低減する手段と、および
    前記少なくとも1つの構成要素へのクロック信号入力をオフにするための手段と
    をさらに具備する、請求項20に記載の装置。
  24. 前記少なくとも1つの構成要素に対応する作動状態を識別する前記状況情報は、前記少なくとも1つの構成要素のデータ処理が完了状態に到達したことを示す休止状態を識別する情報を具備する、請求項20に記載の装置であって、前記電力制御手段は、前記少なくとも1つの構成要素の示された休止状態に応答して前記少なくとも1つの構成要素への電力の供給を終了させるための手段をさらに具備する、請求項20に記載の装置。
  25. 前記グラフィック処理パイプラインの初めの処理状態において、前記電力制御手段は、前記グラフィック処理パイプラインの1つまたは複数の他の構成要素が前記少なくとも1つの構成要素によって処理されるべきデータを生成するまで前記少なくとも1つの構成要素への初期の電力レベルの供給を遅らすための手段をさらに具備する、請求項20に記載の装置。
JP2010529118A 2007-10-11 2008-10-10 グラフィック処理ユニットにおける需要ベースの電力制御 Active JP5384505B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/870,597 2007-10-11
US11/870,597 US8458497B2 (en) 2007-10-11 2007-10-11 Demand based power control in a graphics processing unit
PCT/US2008/079644 WO2009049255A2 (en) 2007-10-11 2008-10-10 Demand-based power control in a graphics processing unit

Publications (2)

Publication Number Publication Date
JP2011503683A true JP2011503683A (ja) 2011-01-27
JP5384505B2 JP5384505B2 (ja) 2014-01-08

Family

ID=39832206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010529118A Active JP5384505B2 (ja) 2007-10-11 2008-10-10 グラフィック処理ユニットにおける需要ベースの電力制御

Country Status (7)

Country Link
US (1) US8458497B2 (ja)
EP (1) EP2048570B1 (ja)
JP (1) JP5384505B2 (ja)
KR (1) KR101183845B1 (ja)
CN (1) CN101821697B (ja)
TW (1) TW200926049A (ja)
WO (1) WO2009049255A2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510694B1 (ko) * 2007-12-12 2015-04-10 엘지전자 주식회사 데이터 처리 장치 및 방법
US8711153B2 (en) * 2007-12-28 2014-04-29 Intel Corporation Methods and apparatuses for configuring and operating graphics processing units
US8253732B2 (en) * 2008-01-03 2012-08-28 International Business Machines Corporation Method and system for remote visualization client acceleration
KR100969322B1 (ko) 2008-01-10 2010-07-09 엘지전자 주식회사 멀티 그래픽 컨트롤러를 구비한 데이터 처리 장치 및 이를이용한 데이터 처리 방법
US8199158B2 (en) * 2008-06-11 2012-06-12 Intel Corporation Performance allocation method and apparatus
US8660816B2 (en) * 2009-05-07 2014-02-25 Oracle International Corporation Method, system, and computer program product for determining a hang state and distinguishing a hang state from an idle state
US8862906B2 (en) * 2011-04-01 2014-10-14 Intel Corporation Control of platform power consumption using coordination of platform power management and display power management
TWI447643B (zh) * 2011-06-17 2014-08-01 Mstar Semiconductor Inc 資料存取方法以及可存取資料的電子裝置
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
CN103593040B (zh) * 2012-08-17 2016-06-01 宏碁股份有限公司 电源管理系统及电源管理方法
KR20140030823A (ko) * 2012-09-04 2014-03-12 삼성전자주식회사 3차원 작업 부하를 이용하여 dvfs 정책을 수행하는 시스템-온 칩 및 이의 동작 방법
US9269120B2 (en) * 2012-11-06 2016-02-23 Intel Corporation Dynamically rebalancing graphics processor resources
KR101454219B1 (ko) * 2012-11-27 2014-10-24 포항공과대학교 산학협력단 그래픽 처리 장치의 전력 관리 방법 및 전력 관리 시스템
US9275601B2 (en) 2012-12-12 2016-03-01 Intel Corporation Techniques to control frame display rate
US9424620B2 (en) * 2012-12-29 2016-08-23 Intel Corporation Identification of GPU phase to determine GPU scalability during runtime
US9019291B2 (en) * 2013-02-25 2015-04-28 Apple Inc. Multiple quality of service (QoS) thresholds or clock gating thresholds based on memory stress level
US9547356B2 (en) * 2013-02-28 2017-01-17 Intel Corporation Context aware power management for graphics devices
US10043230B2 (en) * 2013-09-20 2018-08-07 Nvidia Corporation Approach to reducing voltage noise in a stalled data pipeline
US9472169B2 (en) 2014-04-22 2016-10-18 Apple Inc. Coordinate based QoS escalation
US10025367B2 (en) * 2014-08-19 2018-07-17 Intel Corporation Dynamic scaling of graphics processor execution resources
KR102248787B1 (ko) * 2014-08-28 2021-05-06 삼성전자 주식회사 Gpu의 리소스에 대한 전력 소비 제어방법 및 장치
US20160093345A1 (en) * 2014-09-26 2016-03-31 Qualcomm Incorporated Dynamic random access memory timing adjustments
US10136384B1 (en) * 2014-10-14 2018-11-20 Altera Corporation Methods and apparatus for performing buffer fill level controlled dynamic power scaling
EP3193235B1 (en) * 2014-12-12 2021-02-24 VIA Alliance Semiconductor Co., Ltd. Graphics processing system and power gating method thereof
US10015048B2 (en) 2014-12-27 2018-07-03 Intel Corporation Programmable protocol parser for NIC classification and queue assignments
CN106155263B (zh) * 2015-04-14 2021-07-20 华为技术有限公司 一种参数调节方法及装置
KR102450556B1 (ko) 2015-04-17 2022-10-04 삼성전자주식회사 불휘발성 메모리 장치들을 제어할 수 있는 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
WO2016195225A1 (ko) * 2015-05-29 2016-12-08 이화여자대학교 산학협력단 Gpgpu 어플리케이션을 위한 dvfs 기법이 적용된 모바일 디바이스
US10162405B2 (en) * 2015-06-04 2018-12-25 Intel Corporation Graphics processor power management contexts and sequential control loops
US9825862B2 (en) 2015-08-26 2017-11-21 Barefoot Networks, Inc. Packet header field extraction
KR101666549B1 (ko) * 2015-09-15 2016-10-17 인천대학교 산학협력단 컴퓨팅 디바이스의 중앙 프로세싱 유닛의 주파수를 동적으로 제어하는 방법
US9912774B2 (en) 2015-12-22 2018-03-06 Intel Corporation Accelerated network packet processing
CN107610039A (zh) * 2016-07-12 2018-01-19 联发科技股份有限公司 图像处理方法及图像处理装置
DE102016015511A1 (de) * 2016-12-23 2018-06-28 Bayerische Motoren Werke Ag Niedrig-Energie-Betrieb von Kraftfahrzeugfunktionen während des Betriebes des Kraftfahrzeuges
US11245572B1 (en) 2017-01-31 2022-02-08 Barefoot Networks, Inc. Messaging between remote controller and forwarding element
US10757028B1 (en) 2017-04-23 2020-08-25 Barefoot Networks, Inc. Configurable forwarding element deparser
US11503141B1 (en) 2017-07-23 2022-11-15 Barefoot Networks, Inc. Stateful processing unit with min/max capability
US10474408B2 (en) 2017-09-07 2019-11-12 Apple Inc. Image data processing pipeline bypass systems and methods
US10771387B1 (en) 2017-09-28 2020-09-08 Barefoot Networks, Inc. Multiple packet data container types for a processing pipeline
CN115562469B (zh) * 2022-12-07 2023-03-07 深流微智能科技(深圳)有限公司 一种功耗管理方法、装置、图像处理器及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100857A (ja) * 1999-09-28 2001-04-13 Nec Corp 無線機器の消費電力低減方法及び無線機器
JP2003233434A (ja) * 2001-12-06 2003-08-22 Matsushita Electric Ind Co Ltd 消費電力管理装置
JP2003256065A (ja) * 2002-02-26 2003-09-10 Nec Corp クロック制御方法、クロック制御回路及びデータ処理装置
WO2007089014A1 (ja) * 2006-02-03 2007-08-09 National University Corporation Kobe University デジタルvlsi回路およびそれを組み込んだ画像処理システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW226057B (ja) * 1991-12-23 1994-07-01 Philips Nv
US6345362B1 (en) 1999-04-06 2002-02-05 International Business Machines Corporation Managing Vt for reduced power using a status table
US6647502B1 (en) * 1999-07-13 2003-11-11 Sony Corporation Method and apparatus for providing power based on the amount of data stored in buffers
US6820209B1 (en) 1999-07-15 2004-11-16 Apple Computer, Inc. Power managed graphics controller
US7444531B2 (en) * 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US6993669B2 (en) * 2001-04-18 2006-01-31 Gallitzin Allegheny Llc Low power clocking systems and methods
US6865653B2 (en) * 2001-12-18 2005-03-08 Intel Corporation System and method for dynamic power management using data buffer levels
US7281140B2 (en) 2001-12-28 2007-10-09 Intel Corporation Digital throttle for multiple operating points
US6931559B2 (en) * 2001-12-28 2005-08-16 Intel Corporation Multiple mode power throttle mechanism
US7134028B2 (en) 2003-05-01 2006-11-07 International Business Machines Corporation Processor with low overhead predictive supply voltage gating for leakage power reduction
US7500123B2 (en) * 2004-06-28 2009-03-03 Ati Technologies Ulc Apparatus and method for reducing power consumption in a graphics processing device
US7800621B2 (en) * 2005-05-16 2010-09-21 Ati Technologies Inc. Apparatus and methods for control of a memory controller
US7437582B1 (en) * 2005-08-10 2008-10-14 Xilinx, Inc. Power control in a data flow processing architecture
US7401242B2 (en) 2005-09-27 2008-07-15 International Business Machines Corporation Dynamic power management in a processor design
US7412353B2 (en) * 2005-09-28 2008-08-12 Intel Corporation Reliable computing with a many-core processor
US8069354B2 (en) * 2007-08-14 2011-11-29 Mips Technologies, Inc. Power management for system having one or more integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100857A (ja) * 1999-09-28 2001-04-13 Nec Corp 無線機器の消費電力低減方法及び無線機器
JP2003233434A (ja) * 2001-12-06 2003-08-22 Matsushita Electric Ind Co Ltd 消費電力管理装置
JP2003256065A (ja) * 2002-02-26 2003-09-10 Nec Corp クロック制御方法、クロック制御回路及びデータ処理装置
WO2007089014A1 (ja) * 2006-02-03 2007-08-09 National University Corporation Kobe University デジタルvlsi回路およびそれを組み込んだ画像処理システム

Also Published As

Publication number Publication date
EP2048570A1 (en) 2009-04-15
WO2009049255A2 (en) 2009-04-16
JP5384505B2 (ja) 2014-01-08
TW200926049A (en) 2009-06-16
US8458497B2 (en) 2013-06-04
CN101821697A (zh) 2010-09-01
WO2009049255A3 (en) 2009-10-29
EP2048570B1 (en) 2018-10-31
KR101183845B1 (ko) 2012-09-18
US20090096797A1 (en) 2009-04-16
CN101821697B (zh) 2013-09-18
KR20100072346A (ko) 2010-06-30

Similar Documents

Publication Publication Date Title
JP5384505B2 (ja) グラフィック処理ユニットにおける需要ベースの電力制御
US8072459B2 (en) Data processing unit with multi-graphic controller and method for processing data using the same
TWI393067B (zh) 具有電源閘控功能之繪圖處理系統及電源閘控方法,及其電腦程式產品
JP6072834B2 (ja) 方法、プログラム、装置、およびシステム
US8310488B2 (en) Dynamic context switching between architecturally distinct graphics processors
US8112640B2 (en) Method of controlling voltage of power supplied to 3D graphics data processor and the 3D graphics data processor using the method
KR101723127B1 (ko) 그래픽 프로세서 내의 simd 유닛들의 동적 인에이블링 및 디스에이블링
US9047835B2 (en) Thermal and power aware graphics processing
US20150177822A1 (en) Application-transparent resolution control by way of command stream interception
US7446773B1 (en) Apparatus, system, and method for integrated heterogeneous processors with integrated scheduler
KR102521654B1 (ko) 컴퓨팅 시스템 및 컴퓨팅 시스템에서 타일-기반 렌더링의 그래픽스 파이프라인을 수행하는 방법
US7898545B1 (en) Apparatus, system, and method for integrated heterogeneous processors
CN115699072A (zh) 用于工作负载处理的任务图调度
JP2022545604A (ja) 切り替え可能なグラフィックシステムのパフォーマンス、エネルギー消費ベースのアプリケーション、及びリアルタイムシステムの電力/熱バジェットを改善するための機器及び方法
CN115562469B (zh) 一种功耗管理方法、装置、图像处理器及存储介质
Bergman Energy efficient graphics: Making the rendring process power aware
KR20080031106A (ko) 3차원 그래픽스 데이터를 처리하는 장치에 공급하는전원의 전압을 제어하는 방법 및 이를 이용하는 3차원그래픽스 데이터 처리 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120410

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130520

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131002

R150 Certificate of patent or registration of utility model

Ref document number: 5384505

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250