JP6072834B2 - 方法、プログラム、装置、およびシステム - Google Patents
方法、プログラム、装置、およびシステム Download PDFInfo
- Publication number
- JP6072834B2 JP6072834B2 JP2014556525A JP2014556525A JP6072834B2 JP 6072834 B2 JP6072834 B2 JP 6072834B2 JP 2014556525 A JP2014556525 A JP 2014556525A JP 2014556525 A JP2014556525 A JP 2014556525A JP 6072834 B2 JP6072834 B2 JP 6072834B2
- Authority
- JP
- Japan
- Prior art keywords
- gpu
- power
- core
- cpu
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4893—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues taking into account power or heat criteria
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
近年、オペレーティングシステムはいくつかのタスクがGPUに割り当てられるように開発されてきた。加えて、OpenCL(Open Computing Language)のようなフレームワークは、命令が異なる種類の処理リソースを用いて実行されるように開発されている。
これは、命令の割り当てをCPUの方に偏らせ、「5」での決定ブロックを回避する。
1例として、命令又はソフトウェアキューは監視されてよい。最大限の状態である又はビジー状態である場合には、コアは最大限に負荷を負っていると考えてよい。より正確な決定のために、コマンドを保持するソフトウェアキューの状態が期間監視されることができ、期間中、ビジー時間の長さが空き時間の長さと比較されて、利用の相対量を決定することができる。ビジー時間の割合が期間について決定されてよい。その上、この又は他の利用量は、「4」での決定のために閾値と比較されることができる。
その後、CPU又はGPUのコアが予測された未来の電力値に基づいて選択される。
Claims (23)
- 方法であって、
命令を受信する段階と、
中央処理コア(CPU)とグラフィクスプロセッシングコア(GPU)の電力値を受信する段階と、
前記受信された電力値を用いて前記CPUと前記GPUについて電力バジェットを決定する段階と、
前記CPUの電力バジェットおよび前記GPUの電力バジェットの少なくとも一方を閾値と比較することによって、前記受信された電力値に基づいて、前記CPUと前記GPUの中からコアを選択する段階と、
前記命令を、処理のための前記選択されたコアへ送信する段階とを含む
方法。 - 電力値を受信する段階は、現在の電力消費値を受信する段階を含む、
請求項1に記載の方法。 - 電力値を受信する段階は、電力値を定期的に受信する段階と、命令を受信した時に用いるために、前記受信された電力値を記憶する段階とを含む、
請求項1又は2に記載の方法。 - 前記定期的な電力値を用いて、経時的に電力値の履歴をトラッキングする段階と、
前記トラッキングされた履歴に基づいて、各コアについて未来の電力値を予測する段階とを更に含み、
コアを選択する段階は、前記予測された未来の電力値に基づいてコアを選択する段階を含む、
請求項3に記載の方法。 - 履歴をトラッキングする段階は、前記コアについて、最大可能電力消費量と比較した電力消費量の履歴をトラッキングする段階を含む、
請求項4に記載の方法。 - コアを選択する段階は、最も大きい前記電力バジェットを有する前記コアを選択することによってコアを選択する段階を含む、
請求項1から5のいずれか1項に記載の方法。 - 電力バジェットを決定する段階は、最大可能電力消費量と比較した計画された未来の電力消費量を決定する段階を含む、
請求項6に記載の方法。 - コアを選択する段階は、前記GPUが利用可能な追加の電力ヘッドルームを有する場合には前記GPUを選択する段階と、前記GPUが追加の電力ヘッドルームを有さない場合には前記CPUを選択する段階とを含む、
請求項1から7のいずれか1項に記載の方法。 - 命令を受信する段階は、コマンドを受信する段階と、前記コマンドを、独立して処理されうる複数の命令にパースする段階とを含む、
請求項1から8のいずれか1項に記載の方法。 - 前記複数の命令を、前記CPUで処理されるべき命令、前記GPUで処理されるべき命令、及び前記CPU又は前記GPUのいずれかで処理できる命令に分類する段階を更に含み、
前記命令を送信する段階は、処理のための前記選択されたコアへ、前記CPU又は前記GPUのいずれかで処理できる前記命令を送信する段階を含む、
請求項9に記載の方法。 - 複数の命令を有するプログラムであって、前記命令が、コンピュータで動作された時に、前記コンピュータに、
命令を受信する段階と、
中央処理コア(CPU)とグラフィクスプロセッシングコア(GPU)の電力値を受信する段階と、
前記受信された電力値を用いて前記CPUと前記GPUについて電力バジェットを決定する段階と、
前記CPUの電力バジェットおよび前記GPUの電力バジェットの少なくとも一方を閾値と比較することによって、前記受信された電力値に基づいて、前記CPUと前記GPUの中からコアを選択する段階と、
処理のための前記選択されたコアへ前記命令を送信する段階と
を含む動作を実行させる、
プログラム。 - 電力値を受信する段階は、電力値を定期的に受信する段階と、命令を受信した時に用いるために、前記受信された電力値を記憶する段階とを含み、
前記動作はさらに、
前記定期的な電力値を用いて、経時的に電力値の履歴をトラッキングする段階と、
前記トラッキングされた履歴に基づいて、各コアについて未来の電力値を予測する段階とを更に含み、
コアを選択する段階は、前記予測された未来の電力値に基づいてコアを選択する段階を含む、
請求項11に記載のプログラム。 - 命令を受信する段階は、コマンドを受信する段階と、前記コマンドを、独立して処理されうる複数の命令にパースする段階とを含む、
請求項11又は12に記載のプログラム。 - 命令を受信する処理ドライバと、
中央処理コア(CPU)とグラフィクスプロセッシングコア(GPU)の電力値をロードバランシングエンジンへ送信するパワー制御ユニットと、
受信された前記電力値を用いて前記CPUと前記GPUについて電力バジェットを決定し、前記CPUの電力バジェットおよび前記GPUの電力バジェットの少なくとも一方を閾値と比較することによって前記受信された電力値に基づいて、前記CPUと前記GPUの中からコアを選択し、処理のための前記選択されたコアへ前記命令を送信する前記ロードバランシングエンジンと、
を備える装置。 - 前記パワー制御ユニットは、現在の電力消費値を送信する、
請求項14に記載の装置。 - 前記ロードバランシングエンジンは、最も大きい前記電力バジェットを有する前記コアを選択することによってコアを選択する、
請求項14又は15に記載の装置。 - 中央処理コア(CPU)と、
グラフィクスプロセッシングコア(GPU)と、
複数のソフトウェア命令とデータを格納するメモリと、
前記CPUと前記GPUの電力値をロードバランシングエンジンへ送信するパワー制御ユニット(PCU)と、
前記メモリ内に受信された前記電力値を格納し、受信された前記電力値を用いて前記CPUと前記GPUについて電力バジェットを決定し、前記CPUの電力バジェットおよび前記GPUの電力バジェットの少なくとも一方を閾値と比較することによって受信された前記電力値に基づいて前記CPUと前記GPUの中からコアを選択し、処理のために前記選択されたコアへ前記命令を送信する前記ロードバランシングエンジンとを備える、
システム。 - 前記ロードバランシングエンジンは、前記GPUが利用可能な追加の電力ヘッドルームを有する場合には前記GPUを選択し、前記GPUが追加の電力ヘッドルームを有さない場合には前記CPUを選択することによってコアを選択する、
請求項17に記載のシステム。 - 前記ロードバランシングエンジンは更に、複数の前記命令を、前記CPUで処理されるべき命令、前記GPUで処理されるべき命令、及び前記CPU又は前記GPUのいずれかで処理できる命令に分類し、処理のための前記選択されたコアへ、前記CPU又は前記GPUのいずれかで処理できる命令のみを送信する、
請求項17又は18に記載のシステム。 - 前記閾値は、実行しているソフトウェアの特定の種類をサポートするために前記コアの選択にバイアスをかけるように設定される
請求項1から10のいずれか1項に記載の方法。 - 前記閾値は、実行しているソフトウェアの特定の種類をサポートするために前記コアの選択にバイアスをかけるように設定される
請求項11から13のいずれか1項に記載のプログラム。 - 前記閾値は、実行しているソフトウェアの特定の種類をサポートするために前記コアの選択にバイアスをかけるように設定される
請求項14から16のいずれか1項に記載の装置。 - 前記閾値は、実行しているソフトウェアの特定の種類をサポートするために前記コアの選択にバイアスをかけるように設定される
請求項17から19のいずれか1項に記載のシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2012/024341 WO2013119226A1 (en) | 2012-02-08 | 2012-02-08 | Dynamic cpu gpu load balancing using power |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015509622A JP2015509622A (ja) | 2015-03-30 |
JP6072834B2 true JP6072834B2 (ja) | 2017-02-01 |
Family
ID=48947859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014556525A Expired - Fee Related JP6072834B2 (ja) | 2012-02-08 | 2012-02-08 | 方法、プログラム、装置、およびシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US20140052965A1 (ja) |
EP (1) | EP2812802A4 (ja) |
JP (1) | JP6072834B2 (ja) |
CN (1) | CN104106053B (ja) |
WO (1) | WO2013119226A1 (ja) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8669990B2 (en) | 2009-12-31 | 2014-03-11 | Intel Corporation | Sharing resources between a CPU and GPU |
US9110664B2 (en) * | 2012-04-20 | 2015-08-18 | Dell Products L.P. | Secondary graphics processor control system |
WO2014019127A1 (en) * | 2012-07-31 | 2014-02-06 | Intel Corporation (A Corporation Of Delaware) | Hybrid rendering systems and methods |
KR102213668B1 (ko) * | 2013-09-06 | 2021-02-08 | 삼성전자주식회사 | 제너럴 퍼포즈 프로그래머블 컴퓨팅 디바이스에서의 멀티미디어 데이터 프로세싱 방법 및 그에 따른 데이터 프로세싱 시스템 |
CN105637556B (zh) * | 2013-10-14 | 2019-06-28 | 马维尔国际贸易有限公司 | 用于图形处理单元功率管理的系统和方法 |
US10114431B2 (en) | 2013-12-31 | 2018-10-30 | Microsoft Technology Licensing, Llc | Nonhomogeneous server arrangement |
US20150188765A1 (en) * | 2013-12-31 | 2015-07-02 | Microsoft Corporation | Multimode gaming server |
US10634814B2 (en) * | 2014-01-17 | 2020-04-28 | Conocophillips Company | Advanced parallel “many-core” framework for reservoir simulation |
WO2015151548A1 (ja) * | 2014-04-03 | 2015-10-08 | ソニー株式会社 | 電子機器および記録媒体 |
JP6363409B2 (ja) * | 2014-06-25 | 2018-07-25 | Necプラットフォームズ株式会社 | 情報処理装置の試験方法および情報処理装置 |
WO2016064429A1 (en) * | 2014-10-25 | 2016-04-28 | Mcafee, Inc. | Computing platform security methods and apparatus |
US10073972B2 (en) | 2014-10-25 | 2018-09-11 | Mcafee, Llc | Computing platform security methods and apparatus |
US9690928B2 (en) | 2014-10-25 | 2017-06-27 | Mcafee, Inc. | Computing platform security methods and apparatus |
US10417052B2 (en) | 2014-10-31 | 2019-09-17 | Hewlett Packard Enterprise Development Lp | Integrated heterogeneous processing units |
US10169104B2 (en) * | 2014-11-19 | 2019-01-01 | International Business Machines Corporation | Virtual computing power management |
CN104461849B (zh) * | 2014-12-08 | 2017-06-06 | 东南大学 | 一种移动处理器上cpu与gpu软件功耗测量方法 |
CN104778113B (zh) * | 2015-04-10 | 2017-11-14 | 四川大学 | 一种矫正功率传感器数据的方法 |
KR102247742B1 (ko) * | 2015-04-21 | 2021-05-04 | 삼성전자주식회사 | 애플리케이션 프로세서와 시스템 온 칩 |
US10445850B2 (en) * | 2015-08-26 | 2019-10-15 | Intel Corporation | Technologies for offloading network packet processing to a GPU |
US10268714B2 (en) | 2015-10-30 | 2019-04-23 | International Business Machines Corporation | Data processing in distributed computing |
US10613611B2 (en) * | 2016-06-15 | 2020-04-07 | Intel Corporation | Current control for a multicore processor |
US10281975B2 (en) | 2016-06-23 | 2019-05-07 | Intel Corporation | Processor having accelerated user responsiveness in constrained environment |
US10452117B1 (en) * | 2016-09-22 | 2019-10-22 | Apple Inc. | Processor energy management system |
KR101862981B1 (ko) * | 2017-02-02 | 2018-05-30 | 연세대학교 산학협력단 | 명령어 기반 카운터를 통한 성능 및 전력량 예측 시스템 및 방법 |
US10551881B2 (en) | 2017-03-17 | 2020-02-04 | Microsoft Technology Licensing, Llc | Thermal management hinge |
US10043232B1 (en) * | 2017-04-09 | 2018-08-07 | Intel Corporation | Compute cluster preemption within a general-purpose graphics processing unit |
US10409614B2 (en) | 2017-04-24 | 2019-09-10 | Intel Corporation | Instructions having support for floating point and integer data types in the same register |
DE102017109239A1 (de) * | 2017-04-28 | 2018-10-31 | Ilnumerics Gmbh | Computerimplementiertes verfahren, computerlesbares medium und heterogenes rechnersystem |
US10474458B2 (en) | 2017-04-28 | 2019-11-12 | Intel Corporation | Instructions and logic to perform floating-point and integer operations for machine learning |
US10509449B2 (en) | 2017-07-07 | 2019-12-17 | Hewlett Packard Enterprise Development Lp | Processor power adjustment |
CN107423135B (zh) | 2017-08-07 | 2020-05-12 | 上海兆芯集成电路有限公司 | 均衡装置以及均衡方法 |
CN109697115B (zh) * | 2017-10-20 | 2023-06-06 | 伊姆西Ip控股有限责任公司 | 用于调度应用的方法、装置以及计算机可读介质 |
US10719120B2 (en) * | 2017-12-05 | 2020-07-21 | Facebook, Inc. | Efficient utilization of spare datacenter capacity |
WO2020036573A1 (en) | 2018-08-17 | 2020-02-20 | Hewlett-Packard Development Company, L.P. | Modifications of power allocations for graphical processing units based on usage |
US10884482B2 (en) * | 2018-08-30 | 2021-01-05 | International Business Machines Corporation | Prioritizing power delivery to processing units using historical workload information |
US10559057B2 (en) * | 2018-09-27 | 2020-02-11 | Intel Corporation | Methods and apparatus to emulate graphics processing unit instructions |
JP7408671B2 (ja) | 2019-03-15 | 2024-01-05 | インテル コーポレイション | シストリックアレイに対するブロックスパース演算のためのアーキテクチャ |
US11934342B2 (en) | 2019-03-15 | 2024-03-19 | Intel Corporation | Assistance for hardware prefetch in cache access |
US20220179787A1 (en) | 2019-03-15 | 2022-06-09 | Intel Corporation | Systems and methods for improving cache efficiency and utilization |
CN111754381A (zh) | 2019-03-26 | 2020-10-09 | 华为技术有限公司 | 图形渲染方法、装置和计算机可读存储介质 |
KR20210012642A (ko) * | 2019-07-26 | 2021-02-03 | 에스케이하이닉스 주식회사 | 데이터 처리 시스템 및 그 동작 방법 |
TWI775095B (zh) * | 2020-06-11 | 2022-08-21 | 香港商冠捷投資有限公司 | 顯示裝置及動態功率分配方法 |
WO2022025872A1 (en) * | 2020-07-29 | 2022-02-03 | Hewlett-Packard Development Company, L.P. | Power budget allocations |
US11379269B2 (en) * | 2020-08-26 | 2022-07-05 | International Business Machines Corporation | Load balancing based on utilization percentage of CPU cores |
US20220240408A1 (en) * | 2021-01-22 | 2022-07-28 | Nvidia Corporation | Static data center power balancing and configuration |
US11947941B2 (en) | 2021-08-24 | 2024-04-02 | Red Hat, Inc. | Dynamic computation offloading to graphics processing unit |
US20230117690A1 (en) * | 2021-10-14 | 2023-04-20 | Jason Heger | Dual system on a chip eyewear |
US20230124748A1 (en) * | 2021-10-14 | 2023-04-20 | Jason Heger | Dual system on a chip eyewear |
US20230117720A1 (en) * | 2021-10-14 | 2023-04-20 | Jason Heger | Dual system on a chip eyewear |
WO2023243098A1 (ja) * | 2022-06-17 | 2023-12-21 | 日本電信電話株式会社 | アクセラレータオフロード装置、アクセラレータオフロード方法およびプログラム |
CN116402674A (zh) * | 2023-04-03 | 2023-07-07 | 摩尔线程智能科技(北京)有限责任公司 | Gpu的命令处理方法、装置、电子设备和存储介质 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2814880B2 (ja) * | 1993-06-04 | 1998-10-27 | 日本電気株式会社 | 異なる命令特性を持つ複数のcpuによって構成される計算機システムの制御装置 |
US7143300B2 (en) * | 2001-07-25 | 2006-11-28 | Hewlett-Packard Development Company, L.P. | Automated power management system for a network of computers |
US7721118B1 (en) * | 2004-09-27 | 2010-05-18 | Nvidia Corporation | Optimizing power and performance for multi-processor graphics processing |
US20070124618A1 (en) * | 2005-11-29 | 2007-05-31 | Aguilar Maximino Jr | Optimizing power and performance using software and hardware thermal profiles |
US7694160B2 (en) * | 2006-08-31 | 2010-04-06 | Ati Technologies Ulc | Method and apparatus for optimizing power consumption in a multiprocessor environment |
US8284205B2 (en) * | 2007-10-24 | 2012-10-09 | Apple Inc. | Methods and apparatuses for load balancing between multiple processing units |
US7949889B2 (en) * | 2008-01-07 | 2011-05-24 | Apple Inc. | Forced idle of a data processing system |
JP5395539B2 (ja) * | 2009-06-30 | 2014-01-22 | 株式会社東芝 | 情報処理装置 |
CN101650685A (zh) * | 2009-08-28 | 2010-02-17 | 曙光信息产业(北京)有限公司 | 设备能效的确定方法和装置 |
US8826048B2 (en) * | 2009-09-01 | 2014-09-02 | Nvidia Corporation | Regulating power within a shared budget |
US8669990B2 (en) * | 2009-12-31 | 2014-03-11 | Intel Corporation | Sharing resources between a CPU and GPU |
CN101820384A (zh) * | 2010-02-05 | 2010-09-01 | 浪潮(北京)电子信息产业有限公司 | 一种集群服务动态分配方法及装置 |
-
2012
- 2012-02-08 WO PCT/US2012/024341 patent/WO2013119226A1/en active Application Filing
- 2012-02-08 EP EP12868073.3A patent/EP2812802A4/en not_active Ceased
- 2012-02-08 JP JP2014556525A patent/JP6072834B2/ja not_active Expired - Fee Related
- 2012-02-08 CN CN201280069225.1A patent/CN104106053B/zh active Active
- 2012-02-08 US US13/995,485 patent/US20140052965A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN104106053B (zh) | 2018-12-11 |
CN104106053A (zh) | 2014-10-15 |
EP2812802A1 (en) | 2014-12-17 |
EP2812802A4 (en) | 2016-04-27 |
US20140052965A1 (en) | 2014-02-20 |
WO2013119226A1 (en) | 2013-08-15 |
JP2015509622A (ja) | 2015-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6072834B2 (ja) | 方法、プログラム、装置、およびシステム | |
US9805438B2 (en) | Dynamically rebalancing graphics processor resources | |
US9832247B2 (en) | Processing video data in a cloud | |
US10331496B2 (en) | Runtime dispatching among a hererogeneous groups of processors | |
US9652300B2 (en) | Systems, methods, and computer program products for preemption of threads at a synchronization barrier | |
US10228748B2 (en) | Context aware power management for graphics devices | |
US10031770B2 (en) | System and method of delayed context switching in processor registers | |
JP5792337B2 (ja) | グラフィクスのレンダリング中における電力消費の低減 | |
US9710403B2 (en) | Power saving method and apparatus for first in first out (FIFO) memories | |
TW201331749A (zh) | 顯示控制器之電源管理技術 | |
US9792151B2 (en) | Energy efficient burst mode | |
US9514715B2 (en) | Graphics voltage reduction for load line optimization | |
US20150170317A1 (en) | Load Balancing for Consumer-Producer and Concurrent Workloads | |
US20150106601A1 (en) | Method for Automatically Adapting Application to Suitable Multicore Processing Mode and Mobile Device | |
US20150170315A1 (en) | Controlling Frame Display Rate | |
US10261570B2 (en) | Managing graphics power consumption and performance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161128 |
|
R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6072834 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |