CN105637556B - 用于图形处理单元功率管理的系统和方法 - Google Patents

用于图形处理单元功率管理的系统和方法 Download PDF

Info

Publication number
CN105637556B
CN105637556B CN201480056445.XA CN201480056445A CN105637556B CN 105637556 B CN105637556 B CN 105637556B CN 201480056445 A CN201480056445 A CN 201480056445A CN 105637556 B CN105637556 B CN 105637556B
Authority
CN
China
Prior art keywords
gpu
indicates
pixel
frequency
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480056445.XA
Other languages
English (en)
Other versions
CN105637556A (zh
Inventor
李俊涛
史蒂文·高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN105637556A publication Critical patent/CN105637556A/zh
Application granted granted Critical
Publication of CN105637556B publication Critical patent/CN105637556B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Graphics (AREA)
  • Power Sources (AREA)
  • Image Generation (AREA)
  • User Interface Of Digital Computer (AREA)
  • Multimedia (AREA)

Abstract

提供了用于图形处理单元(GPU)的频率调整的系统和方法。一种系统包括：命令解析器，被配置为解析与一个或多个未来GPU操作相关联的一个或多个第一命令以获得命令信息；处理部件，被配置为至少部分地基于命令信息来确定用于未来GPU操作的操作时间；以及频率控制部件，被配置为至少部分地基于用于未来GPU操作的操作时间来调整GPU频率。

Description

用于图形处理单元功率管理的系统和方法
相关申请的交叉引用
本公开内容要求于2013年10月14日提交的美国临时专利申请No.61/890,583的优先权和权益，将其整体通过引用并入本文中。
技术领域
在本专利文档中描述的技术大体涉及图形处理，并且更具体地涉及对图形处理单元的功率管理。
背景技术
图形处理单元(GPU)常常包括并行结构，该并行结构通过快速地执行一系列基元操作并将得到的图像显示在图形显示器上来高效地操纵图形对象。GPU已经被使用在诸如移动电话、个人计算机、工作站、以及游戏控制台的许多电子设备中。
发明内容
根据本文中描述的教导，提供了用于图形处理单元(GPU)的频率调整的系统和方法。一种系统包括：命令解析器，被配置为解析与一个或多个未来GPU操作相关联的一个或多个命令以获得命令信息；处理部件，被配置为至少部分地基于命令信息来确定用于未来GPU操作的操作时间；以及频率控制部件，被配置为至少部分地基于用于未来GPU操作的操作时间来调整GPU频率。
在一个实施例中，提供了一种用于图形处理单元(GPU)的频率调整的方法。解析与未来GPU操作相关联的一个或多个命令以获得命令信息。至少部分地基于命令信息来确定用于未来GPU操作的操作时间。至少部分地基于用于未来GPU操作的操作时间来调整GPU频率。
在另一实施例中，提供了一种用于图形处理单元(GPU)的频率调整的计算机实施的系统。该系统包括一个或多个数据处理器和计算机可读存储介质。该存储介质被编码有用于命令一个或多个数据处理器来执行某些操作的指令。解析与未来GPU操作相关联的一个或多个命令以获得命令信息。至少部分地基于命令信息来确定用于未来GPU操作的操作时间。至少部分地基于用于未来GPU操作的操作时间来调整GPU频率。
附图说明
图1-图4描绘了示出用于GPU频率调整的系统的示例图。
图5描绘了示出用于GPU频率调整的系统的示例框图。
图6描绘了用于GPU频率调整的示例流程图。
具体实施方式
可以采用许多不同的方法来改善图形处理单元(GPU)的性能，例如增加更多着色器(shader)、更多内核以及更多处理单元，执行更多纹理压缩，以及增大GPU的运行频率。然而，伴随着这样的性能改善，GPU的功率消耗常常明显增大。为了在减少功率消耗的同时实现高效图形处理，可以在采样窗口(例如，100ms)期间监视GPU的工作负载，并且根据所采样的工作负载来调整GPU的运行频率。例如，如果所采样的工作负载高，则可以增大GPU的运行频率。相反地，如果所采样的工作负载低，则可以减小GPU的运行频率。这样的基于采样的功率管理使得GPU的运行频率要基于GPU的过去工作负载来被调整，这可能导致例如在对波动的工作负载的处理期间对工作负载改变的延迟响应。
图1描绘了示出用于GPU频率调整的系统的示例图。如图1所示，与未来GPU操作相关联的一个或多个命令102被分析以用于预测用于未来GPU操作的操作时间104，并且根据所预测的操作时间104来调整GPU运行频率。具体地，操作时间预测部件106(例如，在预测时间段期间)至少部分地基于命令102来确定操作时间104。频率控制部件108根据所预测的操作时间104来确定频率调整110，使得GPU运行频率针对由操作时间104指示的预测的未来工作负载而被调整。
如图2所示，操作时间预测部件106包括命令解析器202和处理部件204。具体地，命令解析器204分析命令102以获得命令信息206，并且处理部件204至少部分地基于命令信息206来确定操作时间104。对操作时间104的预测还可以将根据先前GPU操作的历史信息考虑在内。如图3所示，历史信息部件208生成历史信息210，并且处理部件204使用命令信息206和历史信息210两者来确定所预测的操作时间104。处理部件204可以通过估计GPU带宽和GPU周期来确定操作时间104。
在一些实施例中，命令102包括与三维GPU操作相关的一个或多个三维命令。针对三维命令，命令信息206包括：清晰范围(C.w,C.h)、顶点计数(VC)、顶点着色器指令(VSI)、像素着色器指令(PSI)、以及纹理的每像素平均字节数(tbpp)等等。历史信息210包括：顶点切割率(VCR)、三角形剔除率(TCR)、每三角形像素(PPT)、采样的纹理像素(TPS)、以及深度测试通过率(DTPR)等等。
处理部件204使用命令信息206和历史信息210两者来确定操作时间104：
其中，Tbusy表示操作时间104，TSI表示总GPU着色器指令，fshader表示着色器频率，SC表示着色器计数，TMB表示总GPU存储器带宽，并且TB表示与三维命令相关联的GPU总带宽。
具体地，处理部件204如下来确定三角形计数(TC)：
其中，VC表示顶点数，VCR表示顶点切割率，TCR表示三角形剔除率，并且a表示第一恒定参数。例如，对于三角形，a等于3，并且对于三角形条带和三角形扇，a等于1。
此外，处理部件204如下来确定像素计数(PC)：
PC＝TC×PPT (3)
其中，PPT表示每三角形像素。处理部件204如下来确定总GPU着色器指令(TSI)：
TSI＝sum(VC×VSI)+sum(PC×DTPR×PSI) (4)
其中，VSI表示顶点着色器指令，DTPR表示深度测试通过率，PSI表示像素着色器指令，并且sum表示求和运算。
另外，处理部件204如下来确定总GPU存储器带宽(TMB)：
TMB＝((C.w×C.h)×b+PC×DTPR)×bpp+PC×TPS×tbpp (5)
其中，(C.w,C.h)表示清晰范围，bpp表示每像素字节数，tbpp表示纹理的每像素平均字节数，TPS表示采样的纹理像素，并且b表示第二恒定参数。
在某些实施例中，命令102包括与二维GPU操作相关的一个或多个二维命令(例如，复制、缩放、旋转、缩放并旋转、滤波等等)。针对二维命令，命令信息206包括：源宽度、源高度、源格式、源图像的每像素字节数(SBPP)、目的宽度、目的高度、目的格式、目的图像的每像素字节数(DBPP)、源图像的像素计数(PSB)、目的图像的像素计数(PDB)、滤波器质量、旋转角度、缩放参数等等。处理部件204如下来确定操作时间104：
其中，Tbusy表示操作时间104，CC表示与二维命令相关联的时钟周期数，f2D表示与二维命令相关联的频率，TTB表示与二维命令相关联的总带宽，并且TB表示与二维命令相关联的GPU总带宽。
具体地，处理部件204如下来确定与二维命令相关联的总带宽(TTB)：
TTB＝OB×(1+CP) (7)
其中，OB表示原始带宽，并且CP表示缓存代价。表1示出了与二维命令相关联的缓存代价的示例。
表1
缓存代价 平面YUV RGBA
缩放 4 1
旋转 25％ 20％
缩放+旋转 50％ 40％
另外，处理部件204如下来确定与二维命令相关联的时钟周期计数(CC)：
其中，PDB表示目的图像的像素计数，并且PPC表示每时钟周期像素数。表2示出了与二维命令相关联的PPC的示例。
表2
例如，当命令102包括拉伸位块传输命令时，处理部件204如下来确定OB：
OB＝2×PDB×DBPP (9)
其中，DBPP表示目的图像的每像素字节数。当命令102包括滤波器位块传输命令时，处理部件204如下来确定OB：
OB＝PSB×SBPP+PDB×DBPP (10)
其中，SBPP表示源图像的每像素字节数，PSB表示源图像的像素计数，并且DBPP表示目的图像的每像素字节数。当命令102包括高质量滤波器位块传输命令时，处理部件204如下来确定OB：
OB＝2×(PSB×SBPP+PDB×DBPP) (11)
其中，SBPP表示源图像的每像素字节数，PSB表示源图像的像素计数，并且DBPP表示目的图像的每像素字节数。
图4描绘了示出用于GPU频率调整的系统的另一示例图。如图4所示，系统100还包括GPU命令部件402和某些GPU硬件部件404。GPU命令部件402向命令解析器202提供命令102以用于命令信息206的提取。另外，GPU命令部件402向GPU流水线406提供命令102以用于命令运行。频率控制部件108将频率调整110输出到频率模块408以调整GPU运行频率。另外，性能计数器部件410基于GPU性能来生成对历史信息208的反馈参数412。例如，反馈参数412包括GPU性能参数和/或关键性能参数。
图5描绘了示出用于GPU频率调整的系统的示例框图。如图5所示，命令解析器202提取与二维命令和/或三维命令相关联的命令信息206。命令信息206与历史信息210一起被用于预测未来GPU工作负载(例如，操作时间104)。例如，频率控制部件108基于操作时间104来确定GPU在下一采样窗口期间有多忙。如果在下一采样窗口的持续时间上所预测的操作时间104的百分比高于阈值，则(例如，立即)增大GPU运行频率。另一方面，如果在下一采样窗口的持续时间上所预测的操作时间104的百分比低于阈值，则(例如，立即)减小GPU运行频率。在一些实施例中，可以基于预测来实现与总体GPU性能相关的软件服务质量(QoS)。如果GPU操作需要在特定时间段内被完成，则GPU运行频率能够被相应地调整。
图6描绘了用于GPU频率调整的示例流程图。如图6所示，至少部分地基于对GPU操作时间的预测来执行GPU频率调整。具体地，在702，解析与未来GPU操作相关联的一个或多个第一命令以获得命令信息。在704，至少部分地基于命令信息来确定用于未来GPU操作的操作时间；以及在706，至少部分地基于用于未来GPU操作的操作时间来调整GPU频率。
所撰写的本说明书使用示例来公开本发明，包括最好的模式，并且还使得本领域技术人员能够制造并使用本发明。本发明的可取得专利的范围可以包括本领域技术人员进行的其他示例。然而，还可以使用其他实施方式，诸如被配置为执行本文中描述的方法和系统的固件或适当地设计的硬件。例如，本文中描述的系统和方法可以作为协处理器或作为硬件加速器被实施在独立的处理引擎中。在又一示例中，本文中描述的系统和方法可以被提供在许多不同类型的计算机可读介质上，计算机可读介质包括计算机存储机构(例如，CD-ROM、磁盘、RAM、闪速存储器、计算机的硬盘驱动器等等)，该计算机存储机构包含用于由一个或多个处理器运行以执行方法的操作并实施本文中描述的系统的指令。

Claims (18)

1.一种用于图形处理单元(GPU)的频率调整的系统，所述系统包括：
命令解析器，被配置为解析与一个或多个未来GPU操作相关联的一个或多个第一命令以获得命令信息；
处理部件，被配置为至少部分地基于所述命令信息来确定用于所述未来GPU操作的操作时间；以及
频率控制部件，被配置为至少部分地基于用于所述未来GPU操作的所述操作时间来调整GPU频率,
其中：
所述第一命令包括一个或多个三维命令；并且
所述处理部件还被配置为如下来确定所述操作时间(Tbusy)：
其中TSI表示总GPU着色器指令，fshader表示着色器频率，SC表示着色器计数，TMB表示总GPU存储器带宽，并且TB表示与所述三维命令相关联的GPU总带宽。
2.根据权利要求1所述的系统，还包括：
历史信息部件，被配置为生成与一个或多个先前GPU操作相关联的历史信息；
其中所述处理部件还被配置为使用所述命令信息和所述历史信息来确定所述操作时间。
3.根据权利要求2所述的系统，还包括：
性能计数器部件，被配置为确定与所述先前GPU操作相关联的一个或多个反馈参数并且向所述历史信息部件提供所述反馈参数。
4.根据权利要求2所述的系统，其中：
所述第一命令包括一个或多个三维命令；
所述命令信息包括以下的一项或多项：清晰范围(C.w,C.h)、顶点计数(VC)、顶点着色器指令(VSI)、像素着色器指令(PSI)以及纹理的每像素平均字节数(tbpp)；并且
所述历史信息包括以下的一项或多项：顶点切割率(VCR)、三角形剔除率(TCR)、每三角形像素(PPT)、采样的纹理像素(TPS)以及深度测试通过率(DTPR)。
5.根据权利要求1所述的系统，其中：
所述处理部件还被配置为如下来确定三角形计数(TC)：
其中VC表示顶点计数，VCR表示顶点切割率，TCR表示三角形剔除率，并且a表示第一恒定参数；
所述处理部件还被配置为如下来确定像素计数(PC)：
PC＝TC×PPT
其中PPT表示每三角形像素；
所述处理部件还被配置为如下来确定所述总GPU着色器指令(TSI)：
TSI＝sum(VC×VSI)+sum(PC×DTPR×PSI)
其中VSI表示顶点着色器指令，DTPR表示深度测试通过率，PSI表示像素着色器指令，并且sum表示求和运算；并且
所述处理部件还被配置为如下来确定所述总GPU存储器带宽(TMB)：
TMB＝((C.w×C.h)×b+PC×DTPR)×bpp+PC×TPS×tbpp
其中(C.w,C.h)表示清晰范围，bpp表示每像素字节数，tbpp表示纹理的每像素平均字节数，TPS表示采样的纹理像素，并且b表示第二恒定参数。
6.根据权利要求1所述的系统，其中：
所述第一命令包括一个或多个二维命令；
所述命令信息包括以下的一项或多项：源宽度、源高度、源格式、源图像的每像素字节数(SBPP)、目的宽度、目的高度、目的格式、目的图像的每像素字节数(DBPP)、所述源图像的像素计数(PSB)、所述目的图像的像素计数(PDB)、滤波器质量、旋转角度、以及缩放参数。
7.根据权利要求1所述的系统，其中所述频率控制部件还被配置为：
至少部分地基于所述操作时间来确定预测的GPU使用；
响应于所述预测的GPU使用高于阈值，增大所述GPU频率；并且
响应于所述预测的GPU使用低于所述阈值，减小所述GPU频率。
8.一种用于图形处理单元(GPU)的频率调整的系统，所述系统包括：
命令解析器，被配置为解析与一个或多个未来GPU操作相关联的一个或多个第一命令以获得命令信息；
处理部件，被配置为至少部分地基于所述命令信息来确定用于所述未来GPU操作的操作时间；以及
频率控制部件，被配置为至少部分地基于用于所述未来GPU操作的所述操作时间来调整GPU频率,
其中：
所述第一命令包括一个或多个二维命令；并且
所述处理部件还被配置为如下来确定所述操作时间(Tbusy)：
其中CC表示与所述二维命令相关联的时钟周期数，f2D表示与所述二维命令相关联的频率，TTB表示与所述二维命令相关联的总带宽，并且TB表示与所述二维命令相关联的GPU总带宽。
9.根据权利要求8所述的系统，其中：
所述处理部件还被配置为如下来确定与所述二维命令相关联的所述总带宽(TTB)：
TTB＝OB×(1+CP)
其中OB表示原始带宽，并且CP表示缓存代价；并且
所述处理部件还被配置为如下来确定与所述二维命令相关联的所述时钟周期数(CC)：
其中PDB表示目的图像的像素计数，并且PPC表示每时钟周期像素数。
10.根据权利要求9所述的系统，其中：
所述第一命令包括拉伸位块传输命令；并且
所述处理部件还被配置为如下来确定所述原始带宽(OB)：
OB＝2×PDB×DBPP
其中DBPP表示所述目的图像的每像素字节数。
11.根据权利要求9所述的系统，其中：
所述第一命令包括滤波器位块传输命令；并且
所述处理部件还被配置为如下来确定所述原始带宽(OB)：
OB＝PSB×SBPP+PDB×DBPP
其中SBPP表示源图像的每像素字节数，PSB表示所述源图像的像素计数，并且DBPP表示所述目的图像的每像素字节数。
12.根据权利要求9所述的系统，其中：
所述第一命令包括高质量滤波器位块传输命令；并且
所述处理部件还被配置为如下来确定所述原始带宽(OB)：
OB＝2×(PSB×SBPP+PDB×DBPP)
其中SBPP表示源图像的每像素字节数，PSB表示所述源图像的像素计数，并且DBPP表示所述目的图像的每像素字节数。
13.一种用于图形处理单元(GPU)的频率调整的方法，所述方法包括：
解析与未来GPU操作相关联的一个或多个第一命令以获得命令信息；
至少部分地基于所述命令信息来确定用于所述未来GPU操作的操作时间；以及
至少部分地基于用于所述未来GPU操作的所述操作时间来调整GPU频率，
其中：
所述第一命令包括一个或多个三维命令；并且
所述操作时间(Tbusy)被如下确定：
其中TSI表示总GPU着色器指令，fshader表示着色器频率，SC表示着色器计数，TMB表示总GPU存储器带宽，并且TB表示与所述三维命令相关联的GPU总带宽。
14.根据权利要求13所述的方法，还包括：
生成与一个或多个先前GPU操作相关联的历史信息；
其中所述操作时间使用所述命令信息和所述历史信息被确定。
15.根据权利要求14所述的方法，其中：
所述第一命令包括一个或多个三维命令；
所述命令信息包括以下的一项或多项：清晰范围(C.w,C.h)、顶点计数(VC)、顶点着色器指令(VSI)、像素着色器指令(PSI)、以及纹理的每像素平均字节数(tbpp)；并且
所述历史信息包括以下的一项或多项：顶点切割率(VCR)、三角形剔除率(TCR)、每三角形像素(PPT)、采样的纹理像素(TPS)、以及深度测试通过率(DTPR)。
16.一种用于图形处理单元(GPU)的频率调整的方法，所述方法包括：
解析与未来GPU操作相关联的一个或多个第一命令以获得命令信息；
至少部分地基于所述命令信息来确定用于所述未来GPU操作的操作时间；以及
至少部分地基于用于所述未来GPU操作的所述操作时间来调整GPU频率，
其中：
所述第一命令包括一个或多个二维命令；并且
所述操作时间(Tbusy)被如下确定：
其中CC表示与所述二维命令相关联的时钟周期数，f2D表示与所述二维命令相关联的频率，TTB表示与所述二维命令相关联的总带宽，并且TB表示与所述二维命令相关联的GPU总带宽。
17.根据权利要求16所述的方法，其中：
所述第一命令包括一个或多个二维命令；
所述命令信息包括以下的一项或多项：源宽度、源高度、源格式、源图像的每像素字节数(SBPP)、目的宽度、目的高度、目的格式、目的图像的每像素字节数(DBPP)、所述源图像的像素计数(PSB)、所述目的图像的像素计数(PDB)、滤波器质量、旋转角度以及缩放参数。
18.一种用于图形处理单元(GPU)的频率调整的计算机实施的系统，所述系统包括：
一个或多个数据处理器；以及
计算机可读存储介质，被编码有用于命令所述一个或多个数据处理器来执行操作的指令，所述操作包括：
解析与未来GPU操作相关联的一个或多个第一命令以获得命令信息；
至少部分地基于所述命令信息来确定用于所述未来GPU操作的操作时间；以及
至少部分地基于用于所述未来GPU操作的所述操作时间来调整GPU频率，
其中：
所述第一命令包括一个或多个三维命令；并且
所述操作还包括如下来确定所述操作时间(Tbusy)：
其中TSI表示总GPU着色器指令，fshader表示着色器频率，SC表示着色器计数，TMB表示总GPU存储器带宽，并且TB表示与所述三维命令相关联的GPU总带宽。
CN201480056445.XA 2013-10-14 2014-10-14 用于图形处理单元功率管理的系统和方法 Expired - Fee Related CN105637556B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361890583P 2013-10-14 2013-10-14
US61/890,583 2013-10-14
PCT/IB2014/002822 WO2015056100A2 (en) 2013-10-14 2014-10-14 Systems and methods for graphics process units power management

Publications (2)

Publication Number Publication Date
CN105637556A CN105637556A (zh) 2016-06-01
CN105637556B true CN105637556B (zh) 2019-06-28

Family

ID=52809288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480056445.XA Expired - Fee Related CN105637556B (zh) 2013-10-14 2014-10-14 用于图形处理单元功率管理的系统和方法

Country Status (4)

Country Link
US (1) US9875516B2 (zh)
EP (1) EP3058552A4 (zh)
CN (1) CN105637556B (zh)
WO (1) WO2015056100A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332230B2 (en) * 2015-08-31 2019-06-25 Qualcomm Incorporated Characterizing GPU workloads and power management using command stream hinting
US10331195B2 (en) * 2016-06-06 2019-06-25 Qualcomm Incorporated Power and performance aware memory-controller voting mechanism
CN107844187B (zh) * 2016-09-21 2020-06-12 龙芯中科技术有限公司 功耗管理方法、装置及电子设备
KR102555347B1 (ko) * 2016-10-04 2023-07-14 삼성디스플레이 주식회사 디스플레이 시스템 및 이의 구동 방법
US10649518B2 (en) * 2017-01-26 2020-05-12 Ati Technologies Ulc Adaptive power control loop
CN110308784A (zh) * 2019-04-30 2019-10-08 东莞恒创智能科技有限公司 基于Nvidia TX2的CPU、GPU联合调频节能优化方法
US11442495B2 (en) * 2020-03-06 2022-09-13 Advanced Micro Devices, Inc. Separate clocking for components of a graphics processing unit
CN112363842B (zh) * 2020-11-27 2023-01-06 Oppo（重庆）智能科技有限公司 图形处理器的频率调整方法、装置、电子设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034470A (zh) * 2005-10-26 2007-09-12 威盛电子股份有限公司 指令解析器以及图形处理单元及其方法
CN102314213A (zh) * 2010-07-09 2012-01-11 精英电脑股份有限公司 动态调整工作频率的计算机系统
CN103019367A (zh) * 2012-12-03 2013-04-03 福州瑞芯微电子有限公司 基于Android系统的嵌入式GPU动态调频方法及装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6397343B1 (en) 1999-03-19 2002-05-28 Microsoft Corporation Method and system for dynamic clock frequency adjustment for a graphics subsystem in a computer
US8112640B2 (en) * 2006-10-02 2012-02-07 Samsung Electronics Co., Ltd. Method of controlling voltage of power supplied to 3D graphics data processor and the 3D graphics data processor using the method
US20090225090A1 (en) * 2008-03-04 2009-09-10 Asustek Computer Inc. Apparatus for adjusting parameters of display card
US20100123717A1 (en) * 2008-11-20 2010-05-20 Via Technologies, Inc. Dynamic Scheduling in a Graphics Processor
US8643656B2 (en) * 2010-09-30 2014-02-04 Nec Laboratories America, Inc. Energy-aware task consolidation on graphics processing unit (GPU)
US9196013B2 (en) * 2011-10-31 2015-11-24 Apple Inc. GPU workload prediction and management
JP6072834B2 (ja) 2012-02-08 2017-02-01 インテル・コーポレーション 方法、プログラム、装置、およびシステム
US10559123B2 (en) * 2012-04-04 2020-02-11 Qualcomm Incorporated Patched shading in graphics processing
KR101471303B1 (ko) * 2013-10-02 2014-12-10 포항공과대학교 산학협력단 그래픽 처리 장치를 위한 전력 관리 장치 및 방법
US9396515B2 (en) * 2013-08-16 2016-07-19 Nvidia Corporation Rendering using multiple render target sample masks

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034470A (zh) * 2005-10-26 2007-09-12 威盛电子股份有限公司 指令解析器以及图形处理单元及其方法
CN102314213A (zh) * 2010-07-09 2012-01-11 精英电脑股份有限公司 动态调整工作频率的计算机系统
CN103019367A (zh) * 2012-12-03 2013-04-03 福州瑞芯微电子有限公司 基于Android系统的嵌入式GPU动态调频方法及装置

Also Published As

Publication number Publication date
EP3058552A2 (en) 2016-08-24
US9875516B2 (en) 2018-01-23
EP3058552A4 (en) 2017-05-17
WO2015056100A2 (en) 2015-04-23
US20150103085A1 (en) 2015-04-16
WO2015056100A3 (en) 2015-12-10
CN105637556A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
CN105637556B (zh) 用于图形处理单元功率管理的系统和方法
AU2016201655B2 (en) Estimating depth from a single image
US20190122417A1 (en) Hybrid render with deferred primitive batch binning
KR102499397B1 (ko) 그래픽스 파이프라인을 수행하는 방법 및 장치
CN108022202B (zh) 一种超前消隐几何引擎结构
JP6811796B2 (ja) 拡張現実アプリケーションのためのビデオにおけるリアルタイムオーバーレイ配置
EP2820562B1 (en) Using cost estimation to improve performance of tile rendering for image processing
EP2149861A2 (en) Method, apparatus, and computer program product for improved graphics performance
CN114004840A (zh) 图像处理方法、训练方法、检测方法、装置、设备及介质
JP2020536332A (ja) キーフレームスケジューリング方法及び装置、電子機器、プログラム並びに媒体
CN113393468A (zh) 图像处理方法、模型训练方法、装置和电子设备
Zhang et al. An efficient dynamic volume rendering for large-scale meteorological data in a virtual globe
CN114092673A (zh) 图像处理的方法、装置、电子设备和存储介质
CN107247657B (zh) 用于展示网页坐标点击量的方法、装置和系统
CN114037630A (zh) 一种模型训练及图像去雾方法、装置、设备及存储介质
US8687011B2 (en) Techniques for efficient sampling for image effects
Jerome et al. WAVE: A 3D Online Previewing Framework for Big Data Archives.
KR102673649B1 (ko) 원근(투영) 보간 함수들의 최적화된 연산
US20190311510A1 (en) Techniques for automatic and dynamic opacity settings for scatterplots
Rahim et al. Evaluation of adaptive subdivision method on mobile device
CN103440030B (zh) 一种面向oled显示器的三维绘制图像的节能显示方法
KR101379905B1 (ko) 이미지 렌더링 방법 및 시스템
CN112966723B (zh) 视频数据增广方法、装置、电子设备及可读存储介质
Hongying et al. Image completion by a fast and adaptive exemplar-based image inpainting
US8810572B2 (en) Tessellation cache for object rendering

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200515

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200515

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200515

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190628

CF01 Termination of patent right due to non-payment of annual fee