JP2003233086A

JP2003233086A - 液晶表示装置

Info

Publication number: JP2003233086A
Application number: JP2002034941A
Authority: JP
Inventors: Takashi Okada; 隆史岡田; Yukio Tanaka; 幸生田中; Masanori Kimura; 雅典木村; Katsuhiko Kumakawa; 克彦熊川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-02-13
Filing date: 2002-02-13
Publication date: 2003-08-22

Abstract

(57)【要約】【課題】大型、高精細液晶表示装置において、低コス
トを維持し、かつ表示ムラを低減した、すなわち画像性
能の高い液晶表示装置を実現する。【解決手段】ソース信号駆動回路においてマルチプレ
クサ構成を採用し、かつ前後段の画素電極間容量の値
を、マルチプレクサ駆動により信号が振り分けられる複
数のカラムに接続される画素間において異なった値とな
るように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に関
し、低コスト、及び高画質を同時に満たすように構成し
たものである。

【０００２】

【従来の技術】近年、液晶表示装置の大型化、高精細
化、高画質化が急激に進んでおり、これらの要求を満た
すための取り組みが盛んに行われている。

【０００３】液晶表示装置の高精細化が進むと、表示部
に画像信号を供給するためのソースドライバの出力端子
数が増大するためにコスト高になるという問題が生じ
る。これを解決する方法として、マルチプレクサ駆動が
よく用いられる。マルチプレクサ駆動とは、１本のソー
スドライバからの出力を複数のソースラインに振り分け
る駆動方法であり、これによってソースドライバ出力端
子数を減らすことが可能となる。例えば、３ライン分の
シリアルデータをマルチプレクサ素子に入力し、これを
パラレルに変換して画素に書き込む場合は、ソースドラ
イバ出力端子数は３分の１に低減できるため、従来では
例えば１パネルにつき３個のソースドライバＩＣが必要
であったところを、１個でまかなうことが可能となる。
構成上は、振り分け数はいくつでも可能であるが、通常
では２ライン振り分け、或いは３ライン振り分けが一般
的である。振り分け数が多くなるとその分、１ソースラ
インあたりのマルチプレクサゲートのオン期間が短くな
り、各ソースラインへのデータ書き込みに対して充電誤
差が生じやすくなる。従って、この充電誤差が許容範囲
内に入る程度に、ライン振り分け数を決定することが一
般的である。

【０００４】一方、マルチプレクサ駆動に伴うもう１つ
の課題として、ソースラインに信号が書き込まれ、マル
チプレクサ素子がオフした後、ソースドライバ入力信号
レベルが大きく変動することにより、その変動がマルチ
プレクサ素子等の容量を介して、保持されているソース
ライン信号を変動させることによる表示ムラが挙げられ
る。これに対する対策としては、例えば特開２００１−
１０９４３５号公報に開示されているように、マルチプ
レクサ駆動に伴うソース信号書き込みの振り分け順序
を、１水平期間ごとに異なるように駆動することによ
り、電位変動を分散させて視認しにくいようにする方法
や、特開２００１−３２４９６３に開示されているよう
に、ソースラインの保持電位の変動分に応じて予め入力
電位をシフトすることにより補正する方法などが用いら
れている。

【０００５】

【発明が解決しようとする課題】しかしながら、マルチ
プレクサ駆動に伴うソース信号書き込みの振り分け順序
を工夫した場合においても、電位変動が減少するわけで
はないため、表示ムラは視認される場合もある。又、ソ
ース入力信号で補正する場合も、複雑な調整が必要とな
るという欠点も有する。

【０００６】本発明は、以上のような課題を解決するた
めになされたものであり、ソース信号供給方法としてマ
ルチプレクサ駆動を用いることによる低コスト化の利点
を損なうことなく、表示ムラ等を画質上問題とならない
水準にまで低減させることを目的とするものである。

【０００７】

【課題を解決するための手段】本発明の液晶表示装置
は、請求項１に記載のように、ソース信号回路にマルチ
プレクサ駆動を用いる液晶表示装置であって、注目する
ゲートラインに画素トランジスタを介して接続される画
素電極と、同一のソースラインに前記画素トランジスタ
を介して接続され、前記注目するゲートラインの１ライ
ン後段のゲートラインに画素トランジスタを介して接続
される前記画素電極との間に形成される容量値をＣｄｄ
とおくとき、前記マルチプレクサ駆動により、１水平期
間内の複数の選択期間で駆動される隣接する前記ソース
ラインに、前記画素トランジスタを介して接続される前
記画素電極の間で、前記Ｃｄｄを異なった値となるよう
に構成されることを特徴とする。

【０００８】又、請求項４に記載のように、ソース信号
回路にマルチプレクサ駆動を用いる液晶表示装置であっ
て、注目するゲートラインに画素トランジスタを介して
接続される画素電極と、同一のソースラインに前記画素
トランジスタを介して接続され、前記注目するゲートラ
インの１ライン後段のゲートラインに画素トランジスタ
を介して接続される前記画素電極との間に形成される容
量値をＣｄｄとおくとき、同じく同一の前記ソースライ
ンに前記画素トランジスタを介して接続される複数の前
記画素電極に対応する前記Ｃｄｄの値が、前記画素電極
に、それぞれ前記画素トランジスタを介して接続されて
いる複数のゲートラインおきに規則的に異なる値を有す
るような前記ソースラインが表示領域内に少なくとも１
本は存在するように構成されることを特徴とする。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図８を用いて説明する。

【００１０】（実施の形態１）まず、マルチプレクサ駆
動の定義を明確化するために、マルチプレクサ駆動を行
うための構成、及び各ノードにおける信号波形について
述べる。図６（ａ）はマルチプレクサ駆動部の構成を示
す説明図、図６（ｂ）は従来の駆動方法での各ノードの
理想信号波形を示す説明図である。以下に図６を用い
て、画素に信号がどのようにして書き込まれるかを順を
追って説明する。

【００１１】まず、ソース信号入力ノード１０１にソー
スシリアル信号入力パルス波形１１９が外部のソースド
ライバから入力される。ここでは通常よく用いられるラ
イン反転駆動を想定しており、１水平期間ごとに信号の
極性が切り変わる。この際、通常の駆動方法では１水平
期間内に入力される信号は１本のソースラインに書き込
まれる信号のみであるのに対し、マルチプレクサ駆動で
は複数本のソースラインに書き込まれる信号を有してお
り、図６の例では２本分である。すなわち、１水平期間
のうち前半と後半に信号を分けてシリアルに２種類のソ
ース信号電位１（１１９（ａ））、ソース信号電位２
（１１９（ｂ））を出力しており、通常この期間は等間
隔であるので２分の１水平期間ごとに信号を切り換えて
いる。ライン反転駆動の場合はこの１水平期間内のシリ
アル信号は全て同極性となっているが、ドット反転駆動
の場合にはこれらのシリアル信号間も互いに逆極性に交
互に出力される。本発明において課題としている表示ム
ラは、ドット反転駆動の場合に主に発生するものである
ため、図６においてはドット反転駆動を想定することに
している。

【００１２】次に、画素用ゲート信号入力ノード１１０
に入力されている画素用ゲート信号入力パルス波形１２
０がオンすると、画素用ゲート信号ライン１１１を通し
て画素トランジスタ素子１（１１２（ａ））、画素トラ
ンジスタ素子２（１１２（ｂ））が導通する。次に、マ
ルチプレクサ用ゲート信号入力ノード１（１０３）に入
力されているマルチプレクサ用ゲート信号入力パルス波
形１（１２１（ａ））がオンすると、マルチプレクサ素
子１（１０７（ａ））が導通し、ソース信号電位１（１
１９（ａ））が、マルチプレクサ素子１（１０７
（ａ））、ソースライン１（１０８（ａ））、ソース電
極１（１０９（ａ））、及び画素トランジスタ素子１
（１１２（ａ））を介して画素電極１（１１３（ａ））
に書き込まれる。この時、マルチプレクサ用ゲート信号
入力ノード２（１０５）に入力されているマルチプレク
サ用ゲート信号入力パルス波形２（１２１（ｂ））はま
だオフ状態であるので、画素電極２（１１３（ｂ））に
はソース信号電位１（１１９（ａ））は書き込まれな
い。マルチプレクサ用ゲート信号入力パルス波形１（１
２１（ａ））がオフし書き込みが終了した後、マルチプ
レクサ用ゲート信号入力パルス波形２（１２１（ｂ））
がオンすると、今度はマルチプレクサ素子２（１０７
（ｂ））が導通し、ソース信号電位２（１１９（ｂ））
が、マルチプレクサ素子２（１０７（ｂ））、ソースラ
イン２（１０８（ｂ））、ソース電極２（１０９
（ｂ））、及び画素トランジスタ素子２（１１２
（ｂ））を介して画素電極２（１１３（ｂ））に書き込
まれる。この時、マルチプレクサ用ゲート信号入力ノー
ド１（１０３）に入力されているマルチプレクサ用ゲー
ト信号入力パルス波形１（１２１（ａ））はすでにオフ
状態となっているので、画素電極１（１１３（ａ））に
はソース信号電位２（１１９（ｂ））は書き込まれず、
従って直前に書き込まれたソース信号電位１（１１９
（ａ））を保持している。

【００１３】ここで、ソース電極１（１０９（ａ））の
電位変化、すなわちソース信号出力パルス波形１（１２
２（ａ））に着目すると、まずマルチプレクサ用ゲート
信号入力パルス波形１（１２１（ａ））がオンするタイ
ミングで電位が変動し、信号のスルー状態を経て、マル
チプレクサ用ゲート信号入力パルス波形１（１２１
（ａ））がオフした後、そのまま信号のホールド状態に
移行するので電位そのものは前の状態が維持される。こ
の状態は、次の１水平期間において再びマルチプレクサ
用ゲート信号入力パルス波形１（１２１（ａ））がオン
状態になるまで維持され、この時点で新たな信号電位に
切り替わる。また、ソース電極２（１０９（ｂ））の電
位変化についても同様にして、電位が切り替わる。次
に、画素電極１（１１３（ａ））の電位変化、すなわち
画素書き込み電位パルス波形１（１２３（ａ））に着目
すると、まずソース信号出力パルス波形１（１２２
（ａ））の変動に追随して電位が変動し、信号のスルー
状態を経て、画素用ゲート信号入力パルス波形１２０が
オフした後、そのまま信号のホールド状態に移行するの
で電位そのものは前の状態が維持される。この状態は、
次のフレームにおいて再び画素用ゲート信号入力パルス
波形１２０がオン状態になるまで維持され、この時点で
新たな信号電位に切り替わる。また、画素電極２（１１
３（ｂ））の電位変化についても同様にして、電位が切
り替わる。以上がマルチプレクサ駆動の基本動作につい
ての説明である。

【００１４】尚、図６は簡単のためソースラインの２ラ
イン振り分け方式の場合を例にとって示しているが、３
ライン振り分け、もしくはそれ以上についても原理的に
可能であり、基本的な動作は同じである。従って、以下
の実施の形態に記載する例も、全て２ライン振り分け方
式に対して説明するが、これらはあくまで例であり、２
ライン振り分け方式のみに限るものではない。

【００１５】次に、マルチプレクサ駆動を実際に行う際
に表示ムラが発生する原因を、図７を用いて説明する。
図７は、マルチプレクサ駆動部の実信号波形を示す説明
図である。図７において、ソース信号電位１（１１９
（ａ））とソース信号電位２（１１９（ｂ））とは互い
に逆極性であるため、電位変動の振幅が大きい。この
時、マルチプレクサ用ゲート信号入力パルス波形１（１
２１（ａ））はすでにオフ状態となっていて、ソース信
号出力パルス波形１（１２２（ａ））はすでにホールド
状態にあるため、マルチプレクサ素子１（１０７
（ａ））のソース信号入力ライン１０２、及びソースラ
イン１（１０８（ａ））にそれぞれ接続している端子間
に生じている容量、或いはソース配線間容量等を介し
て、上述の電位変動の影響を受けて、ソース信号出力変
動電圧２０１が生じる。一方、画素書き込み電位パルス
波形１（１２３（ａ））は、ソース信号出力変動電圧２
０１が発生する時点ではスルー状態であるため、ソース
信号出力変動電圧２０１に相当する画素書き込み変動電
圧２０２が生じ、この結果、表示ムラが発生することに
なり、画質上問題となることがわかる。

【００１６】図８は、以上のような駆動回路を有した液
晶表示装置を示す説明図である。アレイ基板３０１上に
ソースドライバ３０２、ゲートドライバ３０３等の他
に、マルチプレクサ素子１（１０７（ａ））、２（１０
７（ｂ））及び、マルチプレクサ用ゲートライン１（１
０４）、２（１０６）に、図７に示すようなマルチプレ
クサ用ゲート信号入力パルス波形１（１２１（ａ））、
及び２（１２１（ｂ））を出力するためのマルチプレク
サ駆動用コントローラＩＣ３０４が設けられている。パ
ルス波形は、このマルチプレクサ駆動用コントローラＩ
Ｃ３０４が有するパルス発生機能により生成され、出力
される。

【００１７】以下に、上記のような表示ムラの課題を解
決するための、本発明における実施の形態１について述
べる。図２は、本発明の実施の形態１の液晶表示装置に
おいて、信号書き込み前後における画素電極の電位波形
を示す説明図である。図２において、（ａ）は図６に示
す画素電極１（１１３（ａ））（以下、画素Ｐと記
述）、（ｂ）は同じく画素電極２（１１３（ｂ））（以
下、画素Ｑと記述）に対する電位波形をそれぞれ示して
いる。ここで、本実施の形態１における駆動方法として
は、１水平期間ごとに、画素電位の書込電位が逆極性と
なる、いわゆる１Ｈライン反転を想定している。さら
に、上下方向に隣り合う画素電極間で形成される容量を
Ｃｄｄとおくとき、Ｃｄｄがある特定の値を有すること
を想定している。以下に図２を用いて、画素電極の電位
変動について順を追って説明する。

【００１８】まず、図２（ａ）において、画素用ゲート
信号入力パルス波形（ｎ段目）４０１がオンすると、ソ
ース信号入力波形４０２の正極側ソース電位４０２
（ａ）に向かい、画素書込電位パルス波形（ｎ段目）４
０３が変化する。次に、画素用ゲート信号入力パルス波
形（ｎ段目）４０１がオフすると、画素書込電位パルス
波形（ｎ段目）４０３はスルー状態からホールド状態へ
移行する。その後、１水平期間遅れて同様に画素用ゲー
ト信号入力パルス波形（ｎ＋１段目）４０４がオンする
と、ソース信号入力波形４０２の負極側ソース電位４０
２（ｂ）に向かい、画素書込電位パルス波形（ｎ＋１段
目）４０５が変化する。この際に、画素書込電位パルス
波形（ｎ段目）４０３が、画素書込電位パルス波形（ｎ
＋１段目）４０５が変化するタイミングで、負極側に若
干の電位変動を生じている。これは、上述したＣｄｄの
容量を介して画素書込電位パルス波形（ｎ＋１段目）４
０５の変動が画素書込電位パルス波形（ｎ段目）４０３
に影響したためである。同様にして画素書込電位パルス
波形（ｎ＋１段目）４０５は、正極側に若干の電位変動
を生じる。すなわち、１Ｈライン反転を想定した場合、
Ｃｄｄを介した電位変動は、表示内の全画素電極に対
し、液晶に印加される電圧が小さくなる方向に発生する
ことがわかる。つまり、通常のノーマリーホワイトで動
作する液晶を用いた場合では、画面全体にわたり、若干
白っぽく表示されることになる。

【００１９】尚、図２ではマルチプレクサ駆動を想定し
ない場合の電位波形を示しており、本実施の形態１はマ
ルチプレクサ駆動を前提としたものであるが、上記画素
電位の変動の仕方はマルチプレクサ駆動とは本質的に無
関係な現象であるため、説明の煩雑さを避けるために、
マルチプレクサ駆動を想定しない場合について説明を行
った。

【００２０】ところで、本発明の目的はマルチプレクサ
駆動に起因する表示ムラを低減することであるが、図６
における画素電極１（１１３（ａ））（画素Ｐに相
当）、画素電極２（１１３（ｂ））（画素Ｑに相当）に
おいて、上記容量Ｃｄｄが同じ値である場合は、上記表
示ムラは何ら解決されない。そこで本発明は、上記容量
Ｃｄｄを介した電位変動を積極的に利用し、画素Ｐと画
素Ｑとで上記容量Ｃｄｄの値を故意に異ならせるように
構成することで、表示ムラを低減させることを目論んだ
ものである。以下にそのメカニズムについて説明する。

【００２１】画素Ｐ、及び画素ＱにおけるＣｄｄの値を
それぞれＣｄｄ（Ｐ）、及びＣｄｄ（Ｑ）とおくと、図
２に示すＣｄｄ（Ｐ）起因での画素電位変動量△Ｖｐ
（Ｃｄｄ）４０６（ａ）、及びＣｄｄ（Ｑ）起因での画
素電位変動量△Ｖｑ（Ｃｄｄ）４０６（ｂ）は、Ｃｄｄ
（Ｐ）とＣｄｄ（Ｑ）の大きさの比に応じて変化する。
そこで、画素Ｐ、及び画素Ｑの全変動量をそれぞれ△Ｖ
ｐ、△Ｖｑとおくと、これらはＣｄｄ（Ｐ）起因での画
素電位変動量△Ｖｐ（Ｃｄｄ）４０６（ａ）、Ｃｄｄ
（Ｑ）起因での画素電位変動量△Ｖｑ（Ｃｄｄ）４０６
（ｂ）、及びソース信号出力変動電圧△Ｖ（Ｃｍｘ）２
０１を用いて以下のように表せる。

【００２２】△Ｖｐ＝△Ｖｐ（Ｃｄｄ）＋△Ｖ（Ｃｍ
ｘ）、△Ｖｑ＝△Ｖｑ（Ｃｄｄ）ここで、電圧変動が小さくなる方向をマイナスと考える
と、△Ｖｐ（Ｃｄｄ）＜０、△Ｖｐ（Ｃｄｄ）＜０、△
Ｖ（Ｃｍｘ）＜０となる。表示ムラは、△Ｖｐ−△Ｖｑ
≠０となることに対応する。ここで、Ｃｄｄ（Ｐ）＝Ｃ
ｄｄ（Ｑ）の場合、△Ｖｐ（Ｃｄｄ）＝△Ｖｑ（Ｃｄ
ｄ）となり、△Ｖｐ−△Ｖｑ＝△Ｖ（Ｃｍｘ）≠０とな
り、表示ムラが発生する。そこで、Ｃｄｄ（Ｐ）＜Ｃｄ
ｄ（Ｑ）とした場合を考える。この場合、｜△Ｖｐ（Ｃ
ｄｄ）｜＜｜△Ｖｑ（Ｃｄｄ）｜となり、０＜｜△Ｖｐ
−△Ｖｑ｜＜｜△Ｖ（Ｃｍｘ）｜、すなわち表示ムラを
低減することが可能であることがわかる。

【００２３】次に、Ｃｄｄ（Ｐ）＜Ｃｄｄ（Ｑ）を実現
するための、具体的な画素構成について図１、図３を用
いて述べる。図１は、１画素内の構造を示した平面図で
あり、（ａ）は画素Ｐ、（ｂ）は画素Ｑをそれぞれ示し
ている。図１において、前後段間の画素容量部（画素
Ｐ）５０１（ａ）はＣｄｄ（Ｐ）なる容量値を有し、同
じく前後段間の画素容量部（画素Ｑ）５０１（ｂ）はＣ
ｄｄ（Ｑ）なる容量値を有し、Ｃｄｄ（Ｐ）＜Ｃｄｄ
（Ｑ）となるようにそれぞれ形成されている。Ｃｄｄな
る容量は、画素電極（ｎ段目）５０２と画素電極（ｎ＋
１段目）５０３との間に形成され、これらはいわゆるオ
ーバラップ容量ではなく、平行平板容量により形成され
る。この場合、平行平板容量は、画素電極（ｎ段目）５
０２と画素電極（ｎ＋１段目）５０３との間の距離Ｄｉ
ｎｔの逆数と、これらの対向する長さＬｉｎｔとの積に
比例する形で決定される。従って、容量Ｃｄｄを異なら
しめる方法として、上記２種類の値（Ｄｉｎｔ、Ｌｉｎ
ｔ）のどちらかを変化させる、すなわち２通りの方法が
あり、どちらの方法を用いても良いが、図１ではＬｉｎ
ｔは固定とし、Ｄｉｎｔの方を変化させている。図１に
おいて、画素電極間距離Ｄｉｎｔ（Ｐ）（画素Ｐ）５０
４（ａ）、及び画素電極間距離Ｄｉｎｔ（Ｑ）（画素
Ｑ）５０４（ｂ）は、Ｄｉｎｔ（Ｐ）＞Ｄｉｎｔ（Ｑ）
となるように構成されており、この結果、Ｃｄｄ（Ｐ）
＜Ｃｄｄ（Ｑ）を満足することが可能となっている。図
３は、図１に示した１画素内の構造の平面図におけるＡ
−Ａ'矢視断面図を示したものであり、（ａ）は画素
Ｐ、（ｂ）は画素Ｑをそれぞれ示している。図３におい
て、蓄積容量電極（ｎ段目）５０５と画素電極（ｎ段
目）５０２との間にいわゆるオーバラップ容量により、
蓄積容量部（ｎ段目）５０６が形成されている。この蓄
積容量部（ｎ段目）５０６は、書き込まれた画素電位を
保持するために必要となるものである。一方、蓄積容量
電極（ｎ段目）５０５と画素電極（ｎ＋１段目）５０３
との間にもいわゆるオーバラップ容量により、蓄積容量
電極（ｎ段目）−画素電極（ｎ＋１段目）間容量部５０
７が形成されている。この容量は、実際には必要な容量
ではないにも関わらず、このようなオーバラップ構成に
する理由は、Ｄｉｎｔの値を画素によって変えたい時
に、画素電極（ｎ＋１段目）５０３のエッジの位置を変
更する方法が最も好ましいが、それに伴って開口率が変
化するのを防ぐためである。Ｄｉｎｔの値を変える方法
として、画素電極（ｎ段目）５０２のエッジの位置を変
更する方法もあり、こちらもオーバラップ構成であるた
め開口率の変動はないが、蓄積容量部（ｎ段目）５０６
の容量値が画素によって変化してしまい、表示特性に影
響する可能性があるので好ましくない。一方、蓄積容量
電極（ｎ段目）−画素電極（ｎ＋１段目）間容量部５０
７は、画素電極（ｎ＋１段目）５０３のエッジの位置の
変更により同じく変化してしまうが、上述のようにもと
もと必要な容量でないので設計的な制約を受けておら
ず、従って表示上は問題とならない。以上述べたように
構成することによって、表示ムラを低減することができ
る。

【００２４】尚、図３の構成は、特にトップゲート型の
薄膜トランジスタの形成プロセスを想定した場合の構成
となっているが、ボトムゲート型の薄膜トランジスタの
形成プロセスを用いる場合においても同様の考え方で構
成することは可能である。又、高開口率を実現する、い
わゆるＨＡ（ＨｉｇｈＡｐｕｒｔｕｒｅ）構成や、Ｃ
ＯＡ（ＣｏｌｏｒＦｉｌｔｅｒＯｎＡｒｒａｙ）
構成を用いても、同様に構成することは可能である。

【００２５】（実施の形態２）表示ムラの課題を解決す
るための、本発明における実施の形態２について以下に
述べる。

【００２６】まず本題に入る前に、実施の形態１との比
較において、前提となる駆動条件についての違いと、そ
の違いを考慮しなければならない背景について述べる。
実施の形態１では、駆動方法として１Ｈライン反転駆動
を前提としており、通常はこのような方法を用いる。そ
れに対し、実施の形態２は、複数ラインごとのライン反
転駆動を前提とするものである。これは、例えばＯＣＢ
（ＯｐｔｉｃａｌｌｙＣｏｍｐｅｎｓａｔｅｄＢｉｒ
ｅｆｒｉｎｇｅｎｃｅ）液晶など、高速応答する液晶を
用いる場合、逆転移と呼ばれる現象を防止するために黒
挿入と呼ばれる駆動を行う必要があるが、これは１走査
期間の複数倍の期間に１回の割合で黒信号を書き込むも
のであり、例えば４Ｈ期間に１回の割合で黒信号を書き
込む場合は、４ラインごとのライン反転駆動を行う必要
が生じる。この駆動方法を４Ｈライン反転駆動と呼ぶこ
とにし、以下にこれを前提として説明していく。

【００２７】図４は、本発明の実施の形態２の液晶表示
装置において、信号書き込み前後における画素電極の電
位波形を示す説明図である。図４において、（ａ）は１
ライン後段の画素の電位極性が同極性のライン、（ｂ）
は同じく１ライン後段の画素の電位極性が逆極性のライ
ンに対する電位波形をそれぞれ示している。ここで実施
の形態１の場合と同様に、上下方向に隣り合う画素電極
間で形成される容量をＣｄｄとおくとき、Ｃｄｄがある
特定の値を有することを想定している。以下に図４を用
いて、画素電極の電位変動について順を追って説明す
る。

【００２８】まず、図４（ａ）において、画素用ゲート
信号入力パルス波形（ｎ段目）７０１がオンすると、ソ
ース信号入力波形７０２の正極側ソース電位１（７０２
（ａ））に向かい、画素書込電位パルス波形（ｎ段目）
７０３が変化する。次に、画素用ゲート信号入力パルス
波形（ｎ段目）７０１がオフすると、画素書込電位パル
ス波形（ｎ段目）７０３はスルー状態からホールド状態
へ移行する。その後、１水平期間遅れて同様に画素用ゲ
ート信号入力パルス波形（ｎ＋１段目）７０４がオンす
ると、ソース信号入力波形７０２の正極側ソース電位２
（７０２（ｂ））に向かい、画素書込電位パルス波形
（ｎ＋１段目）７０５が変化する。この際に、画素書込
電位パルス波形（ｎ段目）７０３が、画素書込電位パル
ス波形（ｎ＋１段目）７０５が変化するタイミングで、
正極側に若干の電位変動を生じている。これは、上述し
たＣｄｄの容量を介して画素書込電位パルス波形（ｎ＋
１段目）７０５の変動が画素書込電位パルス波形（ｎ段
目）７０３に影響したためである。

【００２９】次に、図４（ｂ）の後段が逆極性の場合に
ついてであるが、これは実施の形態１の１Ｈライン反転
の類推からわかる通り、負極側に若干の電位変動を生じ
る。すなわち、１ライン後段の画素の電位極性が同極性
の場合と、逆極性の場合とでは電位変動の受ける方向が
逆になることがわかる。ところで、４Ｈライン反転を想
定した場合、１ライン後段の画素の電位極性は、同極性
が３ライン続いた後、逆極性が１ラインというように、
規則的に同極性と逆極性が繰り返される。従って、容量
Ｃｄｄを介した電位変動は、周期的な横筋という形で表
示上視認され、表示ムラの新たな原因の１つとなる。

【００３０】尚、図２において前に説明したのと同様
に、図４においてもマルチプレクサ駆動を想定しない場
合の電位波形を示しており、本実施の形態２はマルチプ
レクサ駆動を前提としたものであるが、上記画素電位の
変動の仕方はマルチプレクサ駆動とは本質的に無関係な
現象であるため、説明の煩雑さを避けるために、マルチ
プレクサ駆動を想定しない場合について説明を行った。

【００３１】次に、４Ｈライン反転に、通常考えられる
１Ｖカラム反転を組み合わせた、いわゆる４Ｈ１Ｖ反転
駆動を想定した場合の充電ムラが生じるメカニズムを図
５（ａ）を用いて説明する。図５（ａ）は、従来型の４
Ｈ１Ｖ反転駆動における画素電位極性を示す説明図であ
る。図５（ａ）において、画素は電位変動の受け方によ
って４種類に分けられる。すなわち、画素Ｐ（１ライン
後段：同極性）８０１（ａ）、画素Ｐ（１ライン後段：
逆極性）８０２（ａ）、画素Ｑ（１ライン後段：同極
性）８０３（ａ）、画素Ｑ（１ライン後段：逆極性）８
０４（ａ）の４種類である。この４週類の画素に対し、
画素電位の全変動量をそれぞれ、△Ｖｐｐ、△Ｖｐｍ、
△Ｖｑｐ、△Ｖｑｍとおき、Ｃｄｄ起因での画素電位変
動量の絶対値を｜△Ｖ（Ｃｄｄ）｜、Ｃｍｘ起因での画
素電位変動量の絶対値を｜△Ｖ（Ｃｍｘ）｜とおくと
き、△Ｖｐｐ、△Ｖｐｍ、△Ｖｑｐ、△Ｖｑｍを、△Ｖ
（Ｃｄｄ）、△Ｖ（Ｃｍｘ）を用いて以下のように表せ
る。

【００３２】 △Ｖｐｐ＝＋｜△Ｖ（Ｃｄｄ）｜−｜△Ｖ（Ｃｍｘ）｜ △Ｖｐｍ＝−｜△Ｖ（Ｃｄｄ）｜−｜△Ｖ（Ｃｍｘ）｜ △Ｖｑｐ＝＋｜△Ｖ（Ｃｄｄ）｜ △Ｖｑｍ＝−｜△Ｖ（Ｃｄｄ）｜ただし、議論の単純化のため、ここでの容量Ｃｄｄは全
画素について共通の値であると仮定する。

【００３３】上式からわかるように、画素Ｐに着目する
と、△Ｖｐｐは△Ｖ（Ｃｍｘ）による電位変動を△Ｖ
（Ｃｄｄ）により、低減する方向に作用しているのに対
し、△Ｖｐｐは、逆に△Ｖ（Ｃｍｘ）による電位変動を
△Ｖ（Ｃｄｄ）により、増長する方向に作用している。
そこで本発明において、４Ｈ１Ｖ駆動の方法に工夫を施
すことにより、充電ムラの低減することを目論んだ。以
下にその方法について図５（ｂ）を用いて説明する。

【００３４】図５（ｂ）は、本発明における４Ｈ１Ｖ反
転駆動における画素電位極性を示す説明図である。従来
型では画素Ｐと画素Ｑの極性は、１ライン後段が同極性
であろうと逆極性であろうと、常に互いに逆極性である
のに対し、本発明においては、画素Ｐ（１ライン後段：
同極性）８０１（ｂ）と同ラインにおける隣りの画素Ｑ
の極性は、互いに逆極性となり、かつ、画素Ｐ（１ライ
ン後段：逆極性）８０２（ｂ）と同ラインにおける隣り
の画素Ｑの極性は、互いに同極性となるように駆動され
ている。すなわち、４ラインに１ラインの割合で、画素
Ｐと画素Ｑが同極性であるため、完全な１Ｖ反転とはな
っていない。そもそも従来、１Ｖ反転を用いている理由
は、２カラム以上の反転駆動においては、画素電極の左
右にそれぞれ存在するソース−画素間容量に起因する周
期的な縦筋、或いは表示パターンによってはフリッカが
発生する懸念が生じるからである。その意味では本発明
の駆動方法はいわば、疑似１Ｖ反転ともいえるものであ
り、４ライン中３ラインは１Ｖ反転とすることにより、
実際上は、縦筋、フリッカ等は問題ないレベルに抑制さ
れている。この場合の画素電位変動について同様に表す
と、 △Ｖｐｐ＝＋｜△Ｖ（Ｃｄｄ）｜−｜△Ｖ（Ｃｍｘ）｜ △Ｖｐｍ＝−｜△Ｖ（Ｃｄｄ）｜ △Ｖｑｐ＝＋｜△Ｖ（Ｃｄｄ）｜ △Ｖｑｍ＝−｜△Ｖ（Ｃｄｄ）｜となり、従来駆動において問題となっていた、△Ｖｐｍ
における電位変動の増長を抑制することが可能となる。
一方、△Ｖｐｐは、｜△Ｖ（Ｃｄｄ）｜≒｜△Ｖ（Ｃｍ
ｘ）｜となるように｜△Ｖ（Ｃｄｄ）｜を制御すること
により、△Ｖｐｐ≒０とすることが可能である。しかし
ながら、ここで問題となることは、△Ｖｐｐ≒０となる
程度にまで｜△Ｖ（Ｃｄｄ）｜を大きくとると、今度は
｜△Ｖｐｍ｜、｜△Ｖｑｐ｜、｜△Ｖｑｍ｜が増大して
しまう点である。このうち、△Ｖｑｐについては、隣接
が△Ｖｐｐ≒０であるため、さほど問題とはならないの
に対し、△Ｖｐｍと△Ｖｑｍとは隣接し、かつ共に同程
度の変動量であることから、横スジとして視認される懸
念がある。そこで本発明では、画素Ｐ（１ライン後段：
逆極性）８０２（ｂ）と、画素Ｑ（１ライン後段：逆極
性）８０４（ｂ）に対応するＣｄｄの値をＣｄｄ（Ｈ
１）とし、１ライン後段が同極性である画素、すなわち
画素Ｐ（１ライン後段：同極性）８０１（ｂ）と、画素
Ｑ（１ライン後段：同極性）８０３（ｂ）に対応するＣ
ｄｄの値をＣｄｄ（Ｈ２）とするとき、Ｃｄｄ（Ｈ１）
＜Ｃｄｄ（Ｈ２）となるように構成する。このとき、画
素電位変動量を改めて記述すると、 △Ｖｐｐ＝＋｜△Ｖ（Ｃｄｄ（Ｈ２））｜−｜△Ｖ（Ｃ
ｍｘ）｜ △Ｖｐｍ＝−｜△Ｖ（Ｃｄｄ（Ｈ１））｜ △Ｖｑｐ＝＋｜△Ｖ（Ｃｄｄ（Ｈ２））｜ △Ｖｑｍ＝−｜△Ｖ（Ｃｄｄ（Ｈ１））｜と表せる。このようにすることにより、｜△Ｖｐｐ｜を
小さく保ったまま、同時に｜△Ｖｐｍ｜、及び｜△Ｖｐ
ｍ｜も小さく保つことができ、表示ムラをさらに低減す
ることが可能となる。

【００３５】尚、本実施の形態２では、説明を簡略化す
るため、画素Ｐと画素Ｑとの間でＣｄｄを同じ値として
説明を行ったが、これらを互いに異ならしめるよう設定
してもよい。特に、画素Ｐ（１ライン後段：同極性）８
０１（ｂ）と、画素Ｑ（１ライン後段：同極性）８０３
（ｂ）に対応するＣｄｄの値をそれぞれＣｄｄ（Ｈ２：
Ｐ）、Ｃｄｄ（Ｈ２：Ｑ）とし、Ｃｄｄ（Ｈ２：Ｐ）＞
Ｃｄｄ（Ｈ２：Ｑ）を満たすよう設定すれば、△Ｖｑｐ
も同時に低減することができ、さらに効果的である。画
素Ｐと画素ＱとでＣｄｄを異ならせる点については、実
施の形態１においてもすでに述べている。ただし、Ｃｄ
ｄ（Ｐ）＜Ｃｄｄ（Ｑ）であり、不等号が本実施の形態
２の場合と逆である点には留意する必要がある。これ
は、実施の形態１が、１Ｈライン反転駆動を想定したも
のであることに起因しており、４Ｈライン反転において
は不等号が逆になることは、実施の形態１からの類推に
より明らかである。

【００３６】尚、Ｃｄｄ（Ｈ１）＜Ｃｄｄ（Ｈ２）を実
現するための具体的な画素構成については、実施の形態
１においてＣｄｄ（Ｐ）＜Ｃｄｄ（Ｑ）を実現するため
の、具体的な画素構成として示した図１、図３の構成を
適用することが可能であることはいうまでもない。以上
述べたように構成することによって、表示ムラを低減す
ることができる。

【００３７】尚、本実施の形態２においては、発明の要
素として２つの項目がある。すなわち、４Ｈ１Ｖ反転駆
動の新規方式、及びＣｄｄ（Ｈ１）＜Ｃｄｄ（Ｈ２）と
する画素構成であり、本実施の形態２の記述では、まず
最初に４Ｈ１Ｖ反転駆動の新規方式の効果について述
べ、次にこの駆動方式を前提とし、さらにＣｄｄ（Ｈ
１）＜Ｃｄｄ（Ｈ２）の構成を組み合わせることで、さ
らなる効果が得られることを述べたが、これらはそれぞ
れ単独で用いる場合においても個別に効果を奏するもの
である。上述したように、ＯＣＢ液晶等を用いる際に必
要となる黒挿入駆動を行うためには例えば４Ｈ１Ｖ反転
のような、複数ラインごとの反転駆動を用いる必要があ
るが、ここでいう４Ｈ１Ｖ反転とは、本実施の形態２の
記述における、従来型の４Ｈ１Ｖ反転の場合を指してお
り、新規方式では黒挿入駆動を行うことはできない。従
って、ＯＣＢ液晶等を用いる場合は、従来型の４Ｈ１Ｖ
反転を用いざるを得ないが、これに本実施の形態２にお
ける発明の要素の１つであるＣｄｄ（Ｈ１）＜Ｃｄｄ
（Ｈ２）の構成を組み合わせることにより、表示ムラの
低減効果を得ることは可能である。一方、ＯＣＢ液晶等
を用いない場合は、このような制約はなく、従来型の４
Ｈ１Ｖ反転、４Ｈ１Ｖ反転の新規方式、或いは１Ｈごと
の反転というこれら３通りのどれを用いてもよい。この
際にこれらの駆動を選定する方法としては、ΔＶ（Ｃｄ
ｄ）に起因する横筋ムラ要因と、ΔＶ（Ｃｍｘ）に起因
する縦筋ムラ要因のどちらが表示ムラの主要因であるか
によって判断すればよい。すなわち、前者の場合であれ
ば１Ｈごとの反転駆動を用い、後者の場合であれば従来
型の４Ｈ１Ｖ反転を用いればよいが、４Ｈ１Ｖ反転の新
規方式を用いれば、さらに表示ムラは低減される。

【００３８】

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。すなわ
ち、大型、高精細液晶表示装置において、低コストを維
持し、かつ表示ムラを低減した、すなわち画像性能の高
い液晶表示装置を実現することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の液晶表示装置における
画素構成を示す平面図

【図２】本発明の実施の形態１の液晶表示装置における
画素電位波形を示す説明図

【図３】本発明の実施の形態１の液晶表示装置における
画素構成を示す断面図

【図４】本発明の実施の形態２の液晶表示装置における
画素電位波形を示す説明図

【図５】本発明の実施の形態２の液晶表示装置における
画素電位極性を示す説明図

【図６】マルチプレクサ駆動部の構成及び各ノードの理
想信号波形を示す説明図

【図７】マルチプレクサ駆動部の実信号波形を示す説明
図

【図８】マルチプレクサ駆動部を有する液晶表示装置の
全体構成を示す説明図

【符号の説明】

１０１ソース信号入力ノード１０２ソース信号入力ライン１０３マルチプレクサ用ゲート信号入力ノード１１０４マルチプレクサ用ゲートライン１１０５マルチプレクサ用ゲート信号入力ノード２１０６マルチプレクサ用ゲートライン２１０７（ａ）マルチプレクサ素子１１０７（ｂ）マルチプレクサ素子２１０８（ａ）ソースライン１１０８（ｂ）ソースライン２１０９（ａ）ソース電極１１０９（ｂ）ソース電極２１１０画素用ゲート信号入力ノード１１１画素用ゲート信号ライン１１２（ａ）画素トランジスタ素子１１１２（ｂ）画素トランジスタ素子２１１３（ａ）画素電極１（画素Ｐ）１１３（ｂ）画素電極２（画素Ｑ）１１４（ａ）液晶容量１１１４（ｂ）液晶容量２１１５（ａ）蓄積容量１１１５（ｂ）蓄積容量２１１６共通容量線信号入力ノード１１７共通容量線信号入力ライン１１８対向電極１１９ソースシリアル信号入力パルス波形１１９（ａ）ソース信号電位１１１９（ｂ）ソース信号電位２１２０画素用ゲート信号入力パルス波形１２１（ａ）マルチプレクサ用ゲート信号入力パルス
波形１１２１（ｂ）マルチプレクサ用ゲート信号入力パルス
波形２１２２（ａ）ソース信号出力パルス波形１１２２（ｂ）ソース信号出力パルス波形２１２３（ａ）画素書き込み電位パルス波形１１２３（ｂ）画素書き込み電位パルス波形２２０１ソース信号出力変動電圧２０２画素書き込み変動電圧３０１アレイ基板３０２ソースドライバ３０３ゲートドライバ３０４マルチプレクサ駆動用コントローラＩＣ４０１画素用ゲート信号入力パルス波形（ｎ段目）４０２ソース信号入力波形４０２（ａ）正極側ソース電位４０２（ｂ）負極側ソース電位４０３画素書込電位パルス波形（ｎ段目）４０４画素用ゲート信号入力パルス波形（ｎ＋１段
目）４０５画素書込電位パルス波形（ｎ＋１段目）４０６（ａ）Ｃｄｄ（Ｐ）起因での画素電位変動量Δ
Ｖｐ（Ｃｄｄ）４０６（ｂ）Ｃｄｄ（Ｑ）起因での画素電位変動量Δ
Ｖｑ（Ｃｄｄ）５０１（ａ）前後段間の画素容量部（画素Ｐ）５０１（ｂ）前後段間の画素容量部（画素Ｑ）５０２画素電極（ｎ段目）５０３画素電極（ｎ＋１段目）５０４（ａ）画素電極間距離Ｄｉｎｔ（Ｐ）（画素
Ｐ）５０４（ｂ）画素電極間距離Ｄｉｎｔ（Ｑ）（画素
Ｑ）５０５蓄積容量電極（ｎ段目）５０６蓄積容量部（ｎ段目）５０７蓄積容量電極（ｎ段目）−画素電極（ｎ＋１段
目）間容量部６０１ガラス基板６０２アンダーコート絶縁膜６０３ゲート絶縁膜６０４層間絶縁膜６０５パッシベーション用絶縁膜７０１画素用ゲート信号入力パルス波形（ｎ段目）７０２ソース信号入力波形７０２（ａ）正極側ソース電位１７０２（ｂ）正極側ソース電位２７０３画素書込電位パルス波形（ｎ段目）７０４画素用ゲート信号入力パルス波形（ｎ＋１段
目）７０５画素書込電位パルス波形（ｎ＋１段目）８０１（ａ）画素Ｐ（１ライン後段：同極性）８０１（ｂ）画素Ｐ（１ライン後段：同極性）８０２（ａ）画素Ｐ（１ライン後段：逆極性）８０２（ｂ）画素Ｐ（１ライン後段：逆極性）８０３（ａ）画素Ｑ（１ライン後段：同極性）８０３（ｂ）画素Ｑ（１ライン後段：同極性）８０４（ａ）画素Ｑ（１ライン後段：逆極性）８０４（ｂ）画素Ｑ（１ライン後段：逆極性）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６２３Ｙ６２４６２４Ｂ６４２６４２Ａ６８０６８０Ｆ 3/36 3/36 (72)発明者木村雅典大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者熊川克彦大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 2H092 JA24 JB22 JB31 JB61 NA01 2H093 NA06 NA16 NA31 NC02 NC16 NC34 NC35 ND10 5C006 AC11 AC26 AC27 AF42 BA19 BB16 BC06 BC08 BC23 FA22 FA38 GA02 5C080 AA10 BB05 CC03 DD05 DD07 DD22 DD28 FF11 FF13 JJ02 JJ04 JJ06 5C094 AA03 AA05 AA14 BA03 BA43 CA19 EA04 EA07 FB19

Claims

【特許請求の範囲】

【請求項１】ソース信号回路にマルチプレクサ駆動を
用いる液晶表示装置であって、注目するゲートラインに
画素トランジスタを介して接続される画素電極と、同一
のソースラインに前記画素トランジスタを介して接続さ
れ、前記注目するゲートラインの１ライン後段のゲート
ラインに画素トランジスタを介して接続される前記画素
電極との間に形成される容量値をＣｄｄとおくとき、前
記マルチプレクサ駆動により、１水平期間内の複数の選
択期間で駆動される隣接する前記ソースラインに、前記
画素トランジスタを介して接続される前記画素電極の間
で、前記Ｃｄｄを異なった値となるように構成されるこ
とを特徴とする液晶表示装置。
【請求項２】前記１水平期間内の複数の選択期間のう
ち、最初の前記選択期間で駆動される前記画素電極に相
当する前記ＣｄｄをＣｄｄ（Ｖ１）、同じく２番目以降
の前記選択期間で駆動される前記画素電極に相当する前
記Ｃｄｄを総称してＣｄｄ（Ｖｎ）とおくとき、表示領
域内の全ての前記画素電極において、Ｃｄｄ（Ｖ１）＜
Ｃｄｄ（Ｖｎ）を満たすように構成されることを特徴と
する請求項１に記載の液晶表示装置。
【請求項３】前記注目するゲートラインに画素トラン
ジスタを介して接続される画素電極に書き込まれる電圧
極性と、前記注目するゲートラインの１ライン後段のゲ
ートラインに画素トランジスタを介して接続される前記
画素電極に書き込まれる電圧極性とは、表示領域内の全
ての前記画素電極において互いに逆極性であり、かつ前
記１水平期間内の複数の選択期間で駆動される前記画素
電極にそれぞれ書き込まれる電圧極性は、隣り合う前記
画素電極間においては、表示領域内の全ての前記画素電
極において互いに逆極性となるよう駆動することを特徴
とする請求項２に記載の液晶表示装置。
【請求項４】ソース信号回路にマルチプレクサ駆動を
用いる液晶表示装置であって、注目するゲートラインに
画素トランジスタを介して接続される画素電極と、同一
のソースラインに前記画素トランジスタを介して接続さ
れ、前記注目するゲートラインの１ライン後段のゲート
ラインに画素トランジスタを介して接続される前記画素
電極との間に形成される容量値をＣｄｄとおくとき、同
じく同一の前記ソースラインに前記画素トランジスタを
介して接続される複数の前記画素電極に対応する前記Ｃ
ｄｄの値が、前記画素電極に、それぞれ前記画素トラン
ジスタを介して接続されている複数のゲートラインおき
に規則的に異なる値を有するような前記ソースラインが
表示領域内に少なくとも１本は存在するように構成され
ることを特徴とする液晶表示装置。
【請求項５】前記注目するゲートラインに画素トラン
ジスタを介して接続される画素電極に書き込まれる電圧
極性と、前記注目するゲートラインの１ライン後段のゲ
ートラインに画素トランジスタを介して接続される前記
画素電極に書き込まれる電圧極性とが互いに逆極性であ
るときの、前記注目するゲートラインに画素トランジス
タを介して接続される画素電極に対応する前記Ｃｄｄを
Ｃｄｄ（Ｈ１）、同じく前記注目するゲートラインに画
素トランジスタを介して接続される画素電極に書き込ま
れる電圧極性と、前記注目するゲートラインの１ライン
後段のゲートラインに画素トランジスタを介して接続さ
れる前記画素電極に書き込まれる電圧極性とが互いに同
極性であるときの、前記注目するゲートラインに画素ト
ランジスタを介して接続される画素電極に対応する前記
ＣｄｄをＣｄｄ（Ｈ２）とおくとき、表示領域内の少な
くとも特定の一部の領域は、Ｃｄｄ（Ｈ１）＜Ｃｄｄ
（Ｈ２）を満たすように構成されることを特徴とする請
求項４に記載の液晶表示装置。
【請求項６】前記Ｃｄｄとして前記Ｃｄｄ（Ｈ１）を
有する前記画素電極に書き込まれる電圧と、前記画素電
極に前記画素トランジジスタを介して接続されている前
記同一のゲートラインに属し、かつ前記画素電極に電圧
が書き込まれた選択期間の次の選択期間に画素電極に書
き込まれる電圧とは互いに逆極性となり、かつ前記Ｃｄ
ｄとして前記Ｃｄｄ（Ｈ２）を有する前記画素電極に書
き込まれる電圧と、前記画素電極に前記画素トランジジ
スタを介して接続されている前記同一のゲートラインに
属し、かつ前記画素電極に電圧が書き込まれた選択期間
の次の選択期間に画素電極に書き込まれる電圧とは互い
に同極性となるように、表示領域内の少なくとも特定の
一部の領域は駆動するように構成されることを特徴とす
る請求項５に記載の液晶表示装置。