JP2003228062A - Liquid crystal display device and manufacturing method therefor - Google Patents

Liquid crystal display device and manufacturing method therefor

Info

Publication number
JP2003228062A
JP2003228062A JP2002028961A JP2002028961A JP2003228062A JP 2003228062 A JP2003228062 A JP 2003228062A JP 2002028961 A JP2002028961 A JP 2002028961A JP 2002028961 A JP2002028961 A JP 2002028961A JP 2003228062 A JP2003228062 A JP 2003228062A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
reflective layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002028961A
Other languages
Japanese (ja)
Other versions
JP4009776B2 (en
Inventor
Shintaro Kuwayama
晋太郎 桑山
Hiromitsu Ishii
裕満 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2002028961A priority Critical patent/JP4009776B2/en
Publication of JP2003228062A publication Critical patent/JP2003228062A/en
Application granted granted Critical
Publication of JP4009776B2 publication Critical patent/JP4009776B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To flatten an upper surface of an insulating layer under a rugged reflecting layer in a reflection type liquid crystal display device provided with a rugged reflecting layer on the internal surface side of a thin film transistor substrate. <P>SOLUTION: A gate electrode 38, an auxiliary capacitance line 36, and a reflecting layer 37 formed from an aluminum metal are formed at the same time on a thin film transistor substrate 31. Minute groove parts 37a are formed on the upper surface of the reflecting layer 37 by half etching. Thus, A rugged reflecting layer 37 can be obtained even if the upper surface of a thin film transistor substrate 31 under the reflecting layer 37 is flat. The reflecting layer 37 can be formed on a gate insulating film 41. Moreover, a pixel electrode 32 can be used as a reflecting layer as described above. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は液晶表示装置およ
びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a manufacturing method thereof.

【0002】[0002]

【従来の技術】図14は従来の反射型の液晶表示装置の
一例の一部の断面図を示したものである。この液晶表示
装置は、ガラス基板などからなる薄膜トランジスタ基板
1を備えている。薄膜トランジスタ基板1の上面の各所
定の箇所には、アルミニウムやアルミニウム合金などの
アルミニウム系金属からなるゲート電極2を含む走査ラ
イン(図示せず)が設けられている。
2. Description of the Related Art FIG. 14 is a partial sectional view of an example of a conventional reflection type liquid crystal display device. This liquid crystal display device includes a thin film transistor substrate 1 made of a glass substrate or the like. A scanning line (not shown) including a gate electrode 2 made of an aluminum-based metal such as aluminum or an aluminum alloy is provided at each predetermined position on the upper surface of the thin film transistor substrate 1.

【0003】ゲート電極2などを含む薄膜トランジスタ
基板1の上面全体には窒化シリコンからなるゲート絶縁
膜3が設けられている。ゲート絶縁膜3の上面の所定の
箇所でゲート電極2に対応する部分には真性アモルファ
スシリコンからなる半導体薄膜4が設けられている。半
導体薄膜4の上面のほぼ中央部には窒化シリコンからな
るチャネル保護膜5が設けられている。
A gate insulating film 3 made of silicon nitride is provided on the entire upper surface of the thin film transistor substrate 1 including the gate electrode 2 and the like. A semiconductor thin film 4 made of intrinsic amorphous silicon is provided on a portion of the upper surface of the gate insulating film 3 corresponding to the gate electrode 2. A channel protection film 5 made of silicon nitride is provided on the upper surface of the semiconductor thin film 4 substantially in the center thereof.

【0004】チャネル保護膜5の上面両側およびその両
側における半導体薄膜4の上面にはn型アモルファスシ
リコンからなるオーミックコンタクト層6、7が設けら
れている。一方のオーミックコンタクト層6の上面には
クロムやクロム合金などのクロム系金属からなるソース
電極8が設けられている。他方のオーミックコンタクト
層7の上面およびゲート絶縁膜3の上面の所定の箇所に
はクロム系金属からなるドレイン電極9を含むデータラ
イン(図示せず)が設けられている。
Ohmic contact layers 6 and 7 made of n-type amorphous silicon are provided on both upper surfaces of the channel protection film 5 and on the upper surface of the semiconductor thin film 4 on both sides thereof. A source electrode 8 made of a chromium-based metal such as chromium or a chromium alloy is provided on the upper surface of one ohmic contact layer 6. A data line (not shown) including a drain electrode 9 made of a chromium-based metal is provided at a predetermined position on the upper surface of the other ohmic contact layer 7 and the upper surface of the gate insulating film 3.

【0005】そして、ゲート電極2、ゲート絶縁膜3、
半導体薄膜4、チャネル保護膜5、オーミックコンタク
ト層6、7、ソース電極8およびドレイン電極9によ
り、薄膜トランジスタ10が構成されている。
Then, the gate electrode 2, the gate insulating film 3,
A thin film transistor 10 is composed of the semiconductor thin film 4, the channel protective film 5, the ohmic contact layers 6 and 7, the source electrode 8 and the drain electrode 9.

【0006】薄膜トランジスタ10などを含むゲート絶
縁膜3の上面全体にはポリイミドやアクリル樹脂などの
有機材料からなるオーバーコート膜11が設けられてい
る。オーバーコート膜11のソース電極8の所定の箇所
に対応する部分にはコンタクトホール12が設けられて
いる。オーバーコート膜11の上面の画素電極形成領域
の大部分は、微細なテーパ付きの凹部13が形成されて
いることにより、微細な凸凹となっている。
An overcoat film 11 made of an organic material such as polyimide or acrylic resin is provided on the entire upper surface of the gate insulating film 3 including the thin film transistor 10 and the like. A contact hole 12 is provided in a portion of the overcoat film 11 corresponding to a predetermined portion of the source electrode 8. Most of the pixel electrode formation region on the upper surface of the overcoat film 11 has fine irregularities due to the formation of the fine tapered depressions 13.

【0007】オーバーコート膜11の上面の画素電極形
成領域には高反射性のアルミニウム系金属からなる画素
電極14がコンタクトホール12を介してソース電極8
に接続されて設けられている。この場合、画素電極14
は、オーバーコート膜11の上面の微細な凸凹に追従し
て、微細な凸凹状に形成されている。
In the pixel electrode formation region on the upper surface of the overcoat film 11, a pixel electrode 14 made of highly reflective aluminum-based metal is provided through the contact hole 12 and the source electrode 8 is formed.
It is connected to and provided. In this case, the pixel electrode 14
Are formed in a fine uneven shape so as to follow the fine unevenness on the upper surface of the overcoat film 11.

【0008】ここで、画素電極14を高反射性のアルミ
ニウム系金属によって形成しているのは、画素電極14
に反射機能を持たせるためである。また、画素電極14
を微細な凸凹状に形成しているのは、外光を散乱反射さ
せることにより、防眩機能(例えば、観測者自身や観測
者の背後の景色などの映り込みを防止する機能)を持た
せるためである。
Here, the pixel electrode 14 is formed of a highly reflective aluminum-based metal because
This is because it has a reflection function. In addition, the pixel electrode 14
Is formed into a fine uneven shape, and has an anti-glare function (for example, a function to prevent reflection of the observer himself or the scenery behind the observer) by scattering and reflecting external light. This is because.

【0009】次に、上記従来の液晶表示装置の薄膜トラ
ンジスタ基板1側の製造方法について説明する。まず、
図15に示すように、薄膜トランジスタ基板1の上面の
所定の箇所にアルミニウム系金属からなるゲート電極2
を含む走査ライン(図示せず)を形成する。次に、ゲー
ト電極2などを含む薄膜トランジスタ基板1の上面全体
に窒化シリコンからなるゲート絶縁膜3、真性アモルフ
ァスシリコン膜21および窒化シリコン膜を連続して成
膜し、窒化シリコン膜をパターニングすることにより、
チャネル保護膜5を形成する。次に、真性アモルファス
シリコン膜21の上面に形成された自然酸化膜(図示せ
ず)をNH4F溶液を用いて除去する。
Next, a method of manufacturing the thin film transistor substrate 1 side of the conventional liquid crystal display device will be described. First,
As shown in FIG. 15, a gate electrode 2 made of an aluminum-based metal is provided at a predetermined position on the upper surface of the thin film transistor substrate 1.
Forming a scan line (not shown). Next, the gate insulating film 3, which is made of silicon nitride, the intrinsic amorphous silicon film 21, and the silicon nitride film are continuously formed on the entire upper surface of the thin film transistor substrate 1 including the gate electrode 2 and the silicon nitride film is patterned. ,
The channel protection film 5 is formed. Next, the natural oxide film (not shown) formed on the upper surface of the intrinsic amorphous silicon film 21 is removed using an NH4F solution.

【0010】次に、チャネル保護膜5を含む真性アモル
ファスシリコン膜21の上面全体にn型アモルファスシ
リコン膜22を成膜する。次に、n型アモルファスシリ
コン膜22および真性アモルファスシリコン膜21を連
続してパターニングすることにより、図16に示すよう
に、オーミックコンタクト層6、7および半導体薄膜4
を形成する。
Next, an n-type amorphous silicon film 22 is formed on the entire upper surface of the intrinsic amorphous silicon film 21 including the channel protective film 5. Next, by sequentially patterning the n-type amorphous silicon film 22 and the intrinsic amorphous silicon film 21, as shown in FIG. 16, ohmic contact layers 6 and 7 and the semiconductor thin film 4 are formed.
To form.

【0011】次に、図17に示すように、一方のオーミ
ックコンタクト層6の上面にクロム系金属からなるソー
ス電極8を形成する。また、ソース電極8の形成と同時
に、他方のオーミックコンタクト層7の上面およびゲー
ト絶縁膜3の上面の所定の箇所にクロム系金属からなる
ドレイン電極9を含むデータライン(図示せず)を形成
する。
Next, as shown in FIG. 17, a source electrode 8 made of a chromium-based metal is formed on the upper surface of one ohmic contact layer 6. At the same time when the source electrode 8 is formed, a data line (not shown) including a drain electrode 9 made of a chromium-based metal is formed at a predetermined position on the upper surface of the other ohmic contact layer 7 and the upper surface of the gate insulating film 3. .

【0012】次に、薄膜トランジスタ10などを含むゲ
ート絶縁膜3の上面全体に塗布法によりポリイミドやア
クリル樹脂などの有機材料からなるオーバーコート膜1
1を形成する。次に、オーバーコート膜11のソース電
極8の所定の箇所に対応する部分にコンタクトホール1
2を形成する。次に、オーバーコート膜11の上面の画
素電極形成領域の大部分に、図14に示すように、微細
なテーパ付きの凹部13を形成する。
Next, the overcoat film 1 made of an organic material such as polyimide or acrylic resin is applied to the entire upper surface of the gate insulating film 3 including the thin film transistor 10 by a coating method.
1 is formed. Next, the contact hole 1 is formed in a portion of the overcoat film 11 corresponding to a predetermined portion of the source electrode 8.
Form 2. Next, as shown in FIG. 14, a fine tapered recess 13 is formed in most of the pixel electrode formation region on the upper surface of the overcoat film 11.

【0013】ここで、微細なテーパ付きの凹部13の形
成方法について説明する(特開平10−319422公
報参照)。まず、図17に示すように、コンタクトホー
ル12を含むオーバーコート膜11の上面にレジスト膜
23をパターン形成する。この場合、レジスト膜23の
画素電極形成領域の大部分に対応する部分には微細な凸
部23aが形成されている。
Here, a method of forming the finely tapered concave portion 13 will be described (see Japanese Patent Laid-Open No. 10-319422). First, as shown in FIG. 17, a resist film 23 is patterned on the upper surface of the overcoat film 11 including the contact holes 12. In this case, a fine convex portion 23a is formed in a portion of the resist film 23 corresponding to most of the pixel electrode formation region.

【0014】次に、熱処理を行うことにより、凸部23
aの上部の角を取って当該上部を丸くする。次に、ポリ
イミドやアクリル樹脂などの有機材料からなるオーバー
コート膜11のうち、凸部23aを含むレジスト膜23
で覆われていない部分をウェットエッチングによりハー
フエッチングする。すると、図14に示すように、凸部
23aの上部を角を取って丸くしていることにより、オ
ーバーコート膜11の上面の画素電極形成領域の大部分
に微細なテーパ付きの凹部13が形成される。
Next, heat treatment is performed to form the protrusions 23.
Take the top corner of a and round the top. Next, of the overcoat film 11 made of an organic material such as polyimide or acrylic resin, the resist film 23 including the convex portion 23a.
The part not covered with is half-etched by wet etching. Then, as shown in FIG. 14, since the upper portion of the convex portion 23a is rounded with its corners rounded, a fine tapered concave portion 13 is formed in most of the pixel electrode formation region on the upper surface of the overcoat film 11. To be done.

【0015】この場合、オーバーコート膜11を窒化シ
リコンなどからなる無機材料をCVD法により成膜して
形成すると、その上面に微細なテーパ付きの凹部13を
形成することは困難である。そこで、上述の如く、オー
バーコート膜11をポリイミドやアクリル樹脂などの有
機材料を塗布法により塗布して形成している。
In this case, if the overcoat film 11 is formed by depositing an inorganic material such as silicon nitride by the CVD method, it is difficult to form the finely tapered recess 13 on the upper surface thereof. Therefore, as described above, the overcoat film 11 is formed by applying an organic material such as polyimide or acrylic resin by a coating method.

【0016】次に、レジスト膜23を剥離する。次に、
図14に示すように、オーバーコート膜11の上面の画
素電極形成領域にアルミニウム系金属からなる画素電極
2をコンタクトホール12を介してソース電極8に接続
させて形成する。この場合、画素電極14は、オーバー
コート膜11の上面の微細な凸凹に追従して、微細な凸
凹状に形成される。かくして、図14に示す薄膜トラン
ジスタ基板1側が得られる。
Next, the resist film 23 is peeled off. next,
As shown in FIG. 14, the pixel electrode 2 made of an aluminum-based metal is formed in the pixel electrode formation region on the upper surface of the overcoat film 11 so as to be connected to the source electrode 8 through the contact hole 12. In this case, the pixel electrode 14 is formed in a fine uneven shape following the fine unevenness of the upper surface of the overcoat film 11. Thus, the thin film transistor substrate 1 side shown in FIG. 14 is obtained.

【0017】[0017]

【発明が解決しようとする課題】このように、上記従来
の液晶表示装置では、反射機能を有する凸凹な画素電極
14下のオーバーコート膜11の上面に微細なテーパ付
きの凹部13を形成するために、オーバーコート膜11
をポリイミドやアクリル樹脂などの有機材料を塗布法に
より塗布して形成している。しかしながら、塗布法によ
り塗布されたポリイミドやアクリル樹脂などの有機材料
からなるオーバーコート膜11では、CVD法により成
膜された窒化シリコンなどの無機材料からなる絶縁膜と
比較して緻密さに欠けるなどのため、画素電極14を形
成するためのアルミニウム系金属膜をスパツタ法により
成膜するときの耐熱性、当該アルミニウム系金属膜をウ
ェットエッチングして画素電極14を形成するときの耐
薬品浸食性、耐湿性に問題が発生しやすいという問題が
あった。そこで、この発明は、凸凹な反射層下の絶縁層
の上面を微細な凸凹ではなくほぼ平坦とすることができ
る液晶表示装置およびその製造方法を提供することを目
的とする。
As described above, in the above-described conventional liquid crystal display device, the fine tapered recessed portion 13 is formed on the upper surface of the overcoat film 11 below the uneven pixel electrode 14 having a reflecting function. Overcoat film 11
Is formed by applying an organic material such as polyimide or acrylic resin by a coating method. However, the overcoat film 11 made of an organic material such as polyimide or acrylic resin applied by the coating method is less dense than an insulating film made of an inorganic material such as silicon nitride formed by the CVD method. Therefore, heat resistance when an aluminum-based metal film for forming the pixel electrode 14 is formed by a sputtering method, chemical corrosion resistance when the aluminum-based metal film is wet-etched to form the pixel electrode 14, There is a problem that the moisture resistance tends to occur. Therefore, an object of the present invention is to provide a liquid crystal display device and a method for manufacturing the same in which the upper surface of the insulating layer below the uneven reflective layer can be made substantially flat instead of fine unevenness.

【0018】[0018]

【課題を解決するための手段】請求項1に記載の発明
は、2枚の基板間に液晶が封入された液晶表示装置にお
いて、前記2枚の基板のうちの表示面側とは反対側の基
板の内面側に表示面側が微細な凸凹でその反対側がほぼ
平坦な反射層が設けられていることを特徴とするもので
ある。請求項2に記載の発明は、請求項1に記載の発明
において、前記表示面側とは反対側の基板の内面側に複
数の画素電極がマトリクス状に配置され、前記反射層は
前記表示面側とは反対側の基板と前記各画素電極との間
にそれぞれ設けられていることを特徴とするものであ
る。請求項3に記載の発明は、請求項2に記載の発明に
おいて、前記反射層と前記画素電極との間に無機材料か
らなる絶縁膜が設けられていることを特徴とするもので
ある。請求項4に記載の発明は、請求項2に記載の発明
において、前記複数の画素電極にそれぞれスイッチング
素子が接続され、前記反射層は前記スイッチング素子を
構成する電極のいずれかと同一の平面上に該電極と同一
の材料によって形成されて設けられていることを特徴と
するものである。請求項5に記載の発明は、請求項1に
記載の発明において、前記反射層により、マトリクス状
に配置された複数の画素電極が形成されていることを特
徴とするものである。請求項6に記載の発明は、請求項
5に記載の発明において、前記画素電極は無機材料から
なる絶縁膜上に設けられていることを特徴とするもので
ある。請求項7に記載の発明は、2枚の基板間に液晶が
封入された液晶表示装置の製造方法において、前記2枚
の基板のうちの表示面側とは反対側の基板の内面側に表
示面側およびその反対側がほぼ平坦な反射層を形成し、
該反射層の表示面側に異方性エッチングにより微細な凹
部を形成することを特徴とするものである。請求項8に
記載の発明は、請求項7に記載の発明において、前記反
射層を、その表示面側上にマトリクス状に形成される複
数の画素電極にそれぞれ対応するように形成することを
特徴とするものである。請求項9に記載の発明は、請求
項8に記載の発明において、前記反射層上に無機材料か
らなる絶縁膜を形成し、その上に前記画素電極を形成す
ることを特徴とするものである。請求項10に記載の発
明は、請求項8に記載の発明において、前記反射層を、
前記複数の画素電極にそれぞれ接続されるスイッチング
素子を構成するいずれかの電極の形成と同時に該電極と
同一の材料によって形成することを特徴とするものであ
る。請求項11に記載の発明は、請求項10に記載の発
明において、前記反射層と同時に形成する前記電極の表
面に陽極酸化膜を形成することを特徴とするものであ
る。請求項12に記載の発明は、請求項7に記載の発明
において、前記反射層により、マトリクス状に配置され
た複数の画素電極を形成することを特徴とするものであ
る。請求項13に記載の発明は、請求項12に記載の発
明において、前記画素電極を無機材料からなる絶縁膜上
に形成することを特徴とするものである。請求項14に
記載の発明は、請求項7に記載の発明において、前記異
方性エッチングは加工液を用いたハーフエッチングであ
ることを特徴とするものである。請求項15に記載の発
明は、請求項7に記載の発明において、前記反射層をア
ルミニウム系金属によって形成することを特徴とするも
のである。請求項16に記載の発明は、請求項15に記
載の発明において、前記異方性エッチングはふっ酸系溶
液を用いたハーフエッチングであることを特徴とするも
のである。請求項17に記載の発明は、請求項16に記
載の発明において、前記ふっ酸系溶液はNH4F溶液で
あることを特徴とするものである。そして、この発明に
よれば、表示面とは反対側がほぼ平坦な反射層の表示面
側を微細な凸凹としているので、凸凹な反射層下の絶縁
層の上面を微細な凸凹とする必要はなく、従って凸凹な
反射層下の絶縁層の上面をほぼ平坦とすることができ
る。
According to a first aspect of the present invention, in a liquid crystal display device in which liquid crystal is sealed between two substrates, one of the two substrates opposite to the display surface side is provided. It is characterized in that a reflective layer is provided on the inner surface side of the substrate, in which the display surface side is finely uneven and the opposite side is substantially flat. According to a second aspect of the invention, in the first aspect of the invention, a plurality of pixel electrodes are arranged in a matrix on the inner surface side of the substrate opposite to the display surface side, and the reflective layer is the display surface. It is characterized in that it is provided between the substrate on the side opposite to the side and each of the pixel electrodes. According to a third aspect of the invention, in the second aspect of the invention, an insulating film made of an inorganic material is provided between the reflective layer and the pixel electrode. According to a fourth aspect of the present invention, in the second aspect of the present invention, a switching element is connected to each of the plurality of pixel electrodes, and the reflective layer is on the same plane as any of the electrodes forming the switching element. It is characterized in that it is formed and provided of the same material as the electrode. A fifth aspect of the invention is characterized in that, in the first aspect of the invention, a plurality of pixel electrodes arranged in a matrix are formed by the reflective layer. According to a sixth aspect of the present invention, in the fifth aspect, the pixel electrode is provided on an insulating film made of an inorganic material. According to a seventh aspect of the present invention, in a method of manufacturing a liquid crystal display device in which a liquid crystal is sealed between two substrates, a display is provided on an inner surface side of the substrate opposite to the display surface side of the two substrates. Form a reflective layer whose surface side and the opposite side are almost flat,
It is characterized in that fine concave portions are formed on the display surface side of the reflective layer by anisotropic etching. The invention according to claim 8 is the invention according to claim 7, wherein the reflective layer is formed so as to correspond to a plurality of pixel electrodes formed in a matrix on the display surface side thereof. It is what A ninth aspect of the present invention is characterized in that, in the eighth aspect, an insulating film made of an inorganic material is formed on the reflective layer, and the pixel electrode is formed thereon. . The invention according to claim 10 is the invention according to claim 8, wherein the reflective layer comprises:
It is characterized in that it is formed of the same material as the electrodes at the same time as the formation of any of the electrodes constituting the switching element connected to each of the plurality of pixel electrodes. An eleventh aspect of the invention is characterized in that, in the tenth aspect of the invention, an anodic oxide film is formed on the surface of the electrode formed at the same time as the reflective layer. According to a twelfth aspect of the invention, in the seventh aspect of the invention, the reflective layer forms a plurality of pixel electrodes arranged in a matrix. According to a thirteenth aspect of the present invention, in the twelfth aspect of the present invention, the pixel electrode is formed on an insulating film made of an inorganic material. According to a fourteenth aspect of the present invention, in the invention according to the seventh aspect, the anisotropic etching is half etching using a working liquid. According to a fifteenth aspect of the invention, in the invention according to the seventh aspect, the reflective layer is formed of an aluminum-based metal. According to a sixteenth aspect of the invention, in the fifteenth aspect of the invention, the anisotropic etching is half etching using a hydrofluoric acid solution. The invention according to claim 17 is the invention according to claim 16, characterized in that the hydrofluoric acid-based solution is an NH 4 F solution. Further, according to the present invention, since the display surface side of the reflection layer which is substantially flat on the side opposite to the display surface is made finely uneven, it is not necessary to make the upper surface of the insulating layer below the uneven reflection layer finely uneven. Therefore, the upper surface of the insulating layer below the uneven reflective layer can be made substantially flat.

【0019】[0019]

【発明の実施の形態】(第1実施形態)図1はこの発明
の第1実施形態としての液晶表示装置の要部の断面図を
示し、図2は同液晶表示装置の薄膜トランジスタ基板側
の要部の透過平面図を示したものである。ただし、この
場合、図1は図2のA−A線に沿う部分に相当する断面
図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) FIG. 1 is a sectional view of a main part of a liquid crystal display device according to a first embodiment of the present invention, and FIG. It is the transmission top view of the part. However, in this case, FIG. 1 is a sectional view corresponding to a portion along the line AA in FIG.

【0020】この液晶表示装置は、ガラス基板などから
なる薄膜トランジスタ基板31および対向基板51を備
えている。薄膜トランジスタ基板31の上面側には、マ
トリクス状に配置された複数の画素電極32と、これら
の画素電極32にそれぞれ接続された複数の薄膜トラン
ジスタ33と、行方向に配置され、薄膜トランジスタ3
3に走査信号を供給する複数の走査ライン34と、列方
向に配置され、薄膜トランジスタ33にデータ信号を供
給する複数のデータライン35と、行方向に配置され、
各画素電極32と重合する部分で補助容量部を形成する
複数の補助容量ライン36と、各画素電極32のほぼ中
央部と重合する位置に配置された複数の反射層37とが
設けられている。
This liquid crystal display device is provided with a thin film transistor substrate 31 and a counter substrate 51 made of a glass substrate or the like. On the upper surface side of the thin film transistor substrate 31, a plurality of pixel electrodes 32 arranged in a matrix, and a plurality of thin film transistors 33 respectively connected to these pixel electrodes 32 are arranged in the row direction.
3, a plurality of scan lines 34 for supplying a scan signal to 3 and a plurality of data lines 35 arranged in the column direction, and a plurality of data lines 35 for supplying a data signal to the thin film transistor 33, arranged in the row direction,
A plurality of auxiliary capacitance lines 36 forming an auxiliary capacitance portion at a portion overlapping with each pixel electrode 32, and a plurality of reflective layers 37 arranged at positions overlapping with substantially the central portion of each pixel electrode 32 are provided. .

【0021】すなわち、薄膜トランジスタ基板31の上
面の各所定の箇所には、高反射性のアルミニウム系金属
からなるゲート電極38を含む走査ライン34、補助容
量ライン36および反射層37が設けられている。この
場合、ゲート電極38を含む走査ライン34の表面およ
び補助容量ライン36の表面にはそれぞれ陽極酸化膜3
9、40が設けられているが、反射層37の表面には陽
極酸化膜は設けられていない。また、反射層37の上面
は、微細な凹部37aが形成されていることにより、微
細な凸凹状となっている。
That is, the scanning line 34 including the gate electrode 38 made of a highly reflective aluminum-based metal, the auxiliary capacitance line 36, and the reflective layer 37 are provided at predetermined positions on the upper surface of the thin film transistor substrate 31. In this case, the anodic oxide film 3 is formed on the surface of the scanning line 34 including the gate electrode 38 and the surface of the auxiliary capacitance line 36, respectively.
9 and 40 are provided, but no anodic oxide film is provided on the surface of the reflective layer 37. In addition, the upper surface of the reflective layer 37 has a fine concave-convex shape due to the formation of the fine concave portions 37a.

【0022】ゲート電極38などを含む薄膜トランジス
タ基板31の上面全体には窒化シリコンからなるゲート
絶縁膜41が設けられている。ゲート絶縁膜41の上面
の所定の箇所でゲート電極38に対応する部分には真性
アモルファスシリコンからなる半導体薄膜42が設けら
れている。半導体薄膜42の上面のほぼ中央部には窒化
シリコンからなるチャネル保護膜43が設けられてい
る。
A gate insulating film 41 made of silicon nitride is provided on the entire upper surface of the thin film transistor substrate 31 including the gate electrode 38 and the like. A semiconductor thin film 42 made of intrinsic amorphous silicon is provided on a portion of the upper surface of the gate insulating film 41 corresponding to the gate electrode 38. A channel protective film 43 made of silicon nitride is provided on the upper surface of the semiconductor thin film 42 at approximately the center thereof.

【0023】チャネル保護膜43の上面両側およびその
両側における半導体薄膜42の上面にはn型アモルファ
スシリコンからなるオーミックコンタクト層44、45
が設けられている。一方のオーミックコンタクト層44
の上面にはクロム系金属からなるソース電極46が設け
られている。他方のオーミックコンタクト層45の上面
およびゲート絶縁膜41の上面の所定の箇所にはクロム
系金属からなるドレイン電極47を含むデータライン3
5が設けられている。
Ohmic contact layers 44 and 45 made of n-type amorphous silicon are formed on both upper surfaces of the channel protection film 43 and on the upper surfaces of the semiconductor thin film 42 on both sides thereof.
Is provided. One ohmic contact layer 44
A source electrode 46 made of a chromium-based metal is provided on the upper surface of the. The data line 3 including a drain electrode 47 made of a chromium-based metal is provided at a predetermined position on the upper surface of the other ohmic contact layer 45 and the upper surface of the gate insulating film 41.
5 are provided.

【0024】そして、ゲート電極38、陽極酸化膜3
9、ゲート絶縁膜41、半導体薄膜42、チャネル保護
膜43、オーミックコンタクト層44、45、ソース電
極46およびドレイン電極47により、薄膜トランジス
タ33が構成されている。
Then, the gate electrode 38 and the anodic oxide film 3 are formed.
A thin film transistor 33 is constituted by 9, the gate insulating film 41, the semiconductor thin film 42, the channel protective film 43, the ohmic contact layers 44 and 45, the source electrode 46 and the drain electrode 47.

【0025】薄膜トランジスタ33などを含むゲート絶
縁膜41の上面全体には窒化シリコンからなるオーバー
コート膜48が設けられている。オーバーコート膜48
のソース電極46の所定の箇所に対応する部分にはコン
タクトホール49が設けられている。オーバーコート膜
48上には、反射層37の全体を覆うITOからなる画
素電極32が設けられ、該画素電極32はコンタクトホ
ール49を介してソース電極46に接続されている。画
素電極32を含むオーバーコート膜48の上面には配向
膜50が設けられている。
An overcoat film 48 made of silicon nitride is provided on the entire upper surface of the gate insulating film 41 including the thin film transistors 33 and the like. Overcoat film 48
A contact hole 49 is provided in a portion of the source electrode 46 corresponding to a predetermined position. A pixel electrode 32 made of ITO is provided on the overcoat film 48 so as to cover the entire reflective layer 37, and the pixel electrode 32 is connected to the source electrode 46 via a contact hole 49. An alignment film 50 is provided on the upper surface of the overcoat film 48 including the pixel electrodes 32.

【0026】一方、対向基板51の下面にはブラックマ
スク52および赤、緑、青のカラーフィルタ53が設け
られ、その下面には対向電極54が設けられ、その下面
には配向膜55が設けられている。そして、薄膜トラン
ジスタ基板31と対向基板51とはシール材(図示せ
ず)を介して互いに貼り合わされている。また、シール
材の内側における両基板31、51の配向膜50、55
間には液晶56が封入されている。なお、図2におい
て、反射層37よりも小さめの一点鎖線で囲まれた領域
は、ブラックマスク52の開口部52aである。
On the other hand, a black mask 52 and red, green and blue color filters 53 are provided on the lower surface of the counter substrate 51, a counter electrode 54 is provided on the lower surface thereof, and an alignment film 55 is provided on the lower surface thereof. ing. Then, the thin film transistor substrate 31 and the counter substrate 51 are attached to each other via a sealing material (not shown). In addition, the alignment films 50 and 55 of both substrates 31 and 51 inside the sealing material
A liquid crystal 56 is enclosed between them. In FIG. 2, the area surrounded by the dashed-dotted line which is smaller than the reflective layer 37 is the opening 52 a of the black mask 52.

【0027】このように、この液晶表示装置では、画素
電極32の中央部下にオーバーコート膜48およびゲー
ト絶縁膜41を介して反射層37を設け、且つ、図2に
示すように、反射層37を画素電極32よりも小さめで
ブラックマスク52の開口部52aよりも大きめとして
いる。この場合、反射層37は、できるだけ大きくした
方が望ましい。従って、図2において、反射層37の上
辺を補助容量ライン36に可及的に近づけ、左右辺を画
素電極32の左右辺と一致させまたはその外側に配置
し、下辺を走査ライン34に可及的に近づけるようにし
てもよい。
As described above, in this liquid crystal display device, the reflective layer 37 is provided below the central portion of the pixel electrode 32 via the overcoat film 48 and the gate insulating film 41, and as shown in FIG. Is smaller than the pixel electrode 32 and larger than the opening 52a of the black mask 52. In this case, it is desirable that the reflective layer 37 be as large as possible. Therefore, in FIG. 2, the upper side of the reflective layer 37 is brought as close as possible to the auxiliary capacitance line 36, the left and right sides are aligned with or outside the left and right sides of the pixel electrode 32, and the lower side is placed as close as possible to the scanning line 34. You may make it close to each other.

【0028】そして、この反射型の液晶表示装置では、
対向基板51の上面側(表示面側)から入射された外光
が対向基板51、カラーフィルタ53、対向電極54、
配向膜55、液晶56、配向膜50、画素電極32およ
び両絶縁膜48、41を透過して反射層37の微細な凸
凹な上面で散乱反射され、この散乱反射光が上記とは逆
の光路を経て対向基板51の上面側に出射され、これに
より表示を行う。
In this reflection type liquid crystal display device,
External light incident from the upper surface side (display surface side) of the counter substrate 51, the counter substrate 51, the color filter 53, the counter electrode 54,
The light is transmitted through the alignment film 55, the liquid crystal 56, the alignment film 50, the pixel electrode 32, and the both insulating films 48 and 41, and is scattered and reflected by the fine uneven surface of the reflection layer 37. After that, the light is emitted to the upper surface side of the counter substrate 51, so that display is performed.

【0029】次に、図1および図2に示す液晶表示装置
の薄膜トランジスタ基板31側の製造方法の一例につい
て説明する。まず、図3に示すように、薄膜トランジス
タ基板31の上面全体にスパッタ法によりアルミニウム
系金属膜を成膜し、アルミニウム系金属膜をフォトリソ
グラフィ法によりパターニングすることにより、ゲート
電極38を含む走査ライン34、補助容量ライン36お
よび反射層37を形成する。この場合のパターニング
は、ゲート電極38を含む走査ライン34および補助容
量ライン36は次の工程で陽極酸化を行うため、配線に
より電気的に接続され、反射層37は、いずれの配線と
も接続されないよう電気的に分離された島状に形成す
る。
Next, an example of a method of manufacturing the thin film transistor substrate 31 side of the liquid crystal display device shown in FIGS. 1 and 2 will be described. First, as shown in FIG. 3, an aluminum-based metal film is formed on the entire upper surface of the thin film transistor substrate 31 by a sputtering method, and the aluminum-based metal film is patterned by a photolithography method, so that the scanning line 34 including the gate electrode 38 is formed. , The auxiliary capacitance line 36 and the reflective layer 37 are formed. In the patterning in this case, since the scanning line 34 including the gate electrode 38 and the auxiliary capacitance line 36 are anodized in the next step, they are electrically connected by wiring, and the reflection layer 37 is not connected to any wiring. It is formed into an electrically isolated island.

【0030】この状態では、反射層37の下面は薄膜ト
ランジスタ基板31の平坦な上面に追従して平坦であ
り、上面もほぼ平坦である。また、この場合、反射層3
7を、ゲート電極38などの形成と同時にゲート電極3
8などと同一の材料つまり高反射性のアルミニウム系金
属膜によって形成しているので、プロセスの増加は生じ
ない。
In this state, the lower surface of the reflective layer 37 is flat following the flat upper surface of the thin film transistor substrate 31, and the upper surface is also substantially flat. In this case, the reflective layer 3
7 at the same time when the gate electrode 38 and the like are formed.
Since it is formed of the same material as 8 or the like, that is, a highly reflective aluminum-based metal film, the number of processes does not increase.

【0031】次に、陽極酸化処理を行うことにより、ゲ
ート電極38を含む走査ライン34の表面および補助容
量ライン36の表面にそれぞれ陽極酸化膜39、40を
形成する。この場合、反射層37は島状であるため、反
射層37には陽極酸化用電流が供給されず、従って反射
層37の表面には陽極酸化膜は形成されない。このよう
に、陽極酸化処理の前にパターニングしておくと、非陽
極酸化部分である反射層37上にレジスト膜を形成する
ことなく陽極酸化処理を行うことが可能となり、プロセ
スの増加は生じない。
Next, an anodic oxidation process is performed to form anodic oxide films 39 and 40 on the surface of the scanning line 34 including the gate electrode 38 and the surface of the auxiliary capacitance line 36, respectively. In this case, since the reflective layer 37 has an island shape, the anodizing current is not supplied to the reflective layer 37, and thus the anodized film is not formed on the surface of the reflective layer 37. As described above, if the patterning is performed before the anodizing treatment, the anodizing treatment can be performed without forming the resist film on the reflection layer 37 which is the non-anodizing portion, and the number of processes does not increase. .

【0032】次に、図4に示すように、陽極酸化膜3
9、40などを含む薄膜トランジスタ基板31の上面に
レジスト膜61をパターン形成する。この場合、レジス
ト膜61の反射層37に対応する部分には開口部62が
形成されている。次に、ふっ酸系溶液例えばNH4F溶
液を用いてハーフエッチングを行うと、図5に示すよう
に、反射層37の上面に微細な凹部37aが形成され
る。
Next, as shown in FIG. 4, the anodic oxide film 3 is formed.
A resist film 61 is patterned on the upper surface of the thin film transistor substrate 31 including 9, 40 and the like. In this case, an opening 62 is formed in the portion of the resist film 61 corresponding to the reflective layer 37. Next, when half etching is performed using a hydrofluoric acid solution such as NH4F solution, as shown in FIG. 5, fine recesses 37a are formed on the upper surface of the reflective layer 37.

【0033】ここで、微細な凹部37aの形成を考察す
るに、第1に、例えばアルミニウム合金膜は多結晶状態
であり、このアルミニウム合金膜に対するNH4F溶液
によるエッチングは異方性であるため、アルミニウム合
金膜の結晶方位毎にエッチレートが異なる。第2に、ア
ルミニウム合金膜の結晶粒界に不純物が偏析しているた
め、アルミニウム合金膜の結晶粒界のエッチング速度が
他の部分よりも早い。以上の2点から、NH4F溶液を
用いてハーフエッチングを行うと、反射層37の上面に
微細な凹部37aが形成されるものと思われる。
Here, considering the formation of the fine recesses 37a, firstly, for example, the aluminum alloy film is in a polycrystalline state, and the etching with the NH4F solution to this aluminum alloy film is anisotropic. The etch rate differs depending on the crystal orientation of the alloy film. Secondly, since the impurities are segregated in the crystal grain boundaries of the aluminum alloy film, the etching rate of the crystal grain boundaries of the aluminum alloy film is higher than that in other portions. From the above two points, it is considered that when half etching is performed using the NH4F solution, fine recesses 37a are formed on the upper surface of the reflective layer 37.

【0034】次に、レジスト膜61を剥離する。次に、
図6に示すように、ゲート電極38などを含む薄膜トラ
ンジスタ基板31の上面全体にCVD法により窒化シリ
コンからなるゲート絶縁膜41、真性アモルファスシリ
コン膜63および窒化シリコン膜を連続して成膜し、窒
化シリコン膜をフォトリソグラフィ法によりパターニン
グすることにより、チャネル保護膜43を形成する。次
に、真性アモルファスシリコン膜31の上面に形成され
た自然酸化膜(図示せず)をNH4F溶液を用いて除去
する。
Next, the resist film 61 is peeled off. next,
As shown in FIG. 6, a gate insulating film 41 made of silicon nitride, an intrinsic amorphous silicon film 63, and a silicon nitride film are continuously formed by a CVD method on the entire upper surface of the thin film transistor substrate 31 including the gate electrode 38 and the like. The channel protection film 43 is formed by patterning the silicon film by photolithography. Next, the natural oxide film (not shown) formed on the upper surface of the intrinsic amorphous silicon film 31 is removed using an NH4F solution.

【0035】次に、チャネル保護膜43を含む真性アモ
ルファスシリコン膜63の上面全体にCVD法によりn
型アモルファスシリコン膜64を成膜する。次に、n型
アモルファスシリコン膜64および真性アモルファスシ
リコン膜63をフォトリソグラフィ法により連続してパ
ターニングすることにより、図7に示すように、オーミ
ックコンタクト層44、45および半導体薄膜42を形
成する。
Next, the entire upper surface of the intrinsic amorphous silicon film 63 including the channel protective film 43 is n-doped by the CVD method.
A type amorphous silicon film 64 is formed. Next, the n-type amorphous silicon film 64 and the intrinsic amorphous silicon film 63 are continuously patterned by a photolithography method to form ohmic contact layers 44 and 45 and a semiconductor thin film 42 as shown in FIG.

【0036】次に、図8に示すように、半導体薄膜42
およびオーミックコンタクト層44、45を含むゲート
絶縁膜41の上面全体にスパッタ法によりクロム系金属
膜を成膜し、クロム系金属膜をフォトリソグラフィ法に
よりパターニングすることにより、ソース電極46およ
びドレイン電極47を含むデータライン35を形成す
る。
Next, as shown in FIG. 8, the semiconductor thin film 42.
A chromium-based metal film is formed on the entire upper surface of the gate insulating film 41 including the ohmic contact layers 44 and 45 by the sputtering method, and the chromium-based metal film is patterned by the photolithography method. Forming a data line 35 including

【0037】次に、薄膜トランジスタ33などを含むゲ
ート絶縁膜41の上面全体にCVD法により窒化シリコ
ンからなるオーバーコート膜48を成膜する。次に、オ
ーバーコート膜48のソース電極46の所定の箇所に対
応する部分にフォトリソグラフィ法によりコンタクトホ
ール49を形成する。
Next, an overcoat film 48 made of silicon nitride is formed on the entire upper surface of the gate insulating film 41 including the thin film transistor 33 and the like by the CVD method. Next, a contact hole 49 is formed in the portion of the overcoat film 48 corresponding to a predetermined portion of the source electrode 46 by photolithography.

【0038】次に、図1に示すように、コンタクトホー
ル49内を含むオーバーコート膜48の上面全体にスパ
ッタ法によりITO膜を成膜し、ITO膜をフォトリソ
グラフィ法によりパターニングすることにより、画素電
極32をコンタクトホール49を介してソース電極46
に接続させて形成する。次に、画素電極32を含むオー
バーコート膜48の上面に配向膜50を形成する。かく
して、図1に示す薄膜トランジスタ基板31側が得られ
る。
Next, as shown in FIG. 1, an ITO film is formed on the entire upper surface of the overcoat film 48 including the inside of the contact hole 49 by a sputtering method, and the ITO film is patterned by a photolithography method to form a pixel. The electrode 32 is connected to the source electrode 46 through the contact hole 49.
It is formed by connecting to. Next, the alignment film 50 is formed on the upper surface of the overcoat film 48 including the pixel electrodes 32. Thus, the thin film transistor substrate 31 side shown in FIG. 1 is obtained.

【0039】このように、この製造方法では、薄膜トラ
ンジスタ基板31上に、高反射性のアルミニウム系金属
により、上面に微細な凹部37aを有する反射層37を
形成しているので、反射層37下の薄膜トランジスタ基
板31の上面に微細な凹部を形成する必要はない。ま
た、ITOからなる画素電極32は反射機能を備えてい
ないので微細な凸凹状とする必要はなく、従ってその下
のオーバーコート膜48の上面に微細な凹部を形成する
必要もない。この結果、オーバーコート膜48を窒化シ
リコンなどからなる無機材料をCVD法により成膜して
形成しても、何ら支障はなく、オーバーコート膜48の
耐熱性、耐薬品浸食性、耐湿性を向上することができ
る。
As described above, according to this manufacturing method, since the reflective layer 37 having the fine concave portions 37a on the upper surface is formed on the thin film transistor substrate 31 by the highly reflective aluminum-based metal, the layer below the reflective layer 37 is formed. It is not necessary to form fine recesses on the upper surface of the thin film transistor substrate 31. Further, since the pixel electrode 32 made of ITO does not have a reflection function, it is not necessary to form a fine uneven shape, and therefore it is not necessary to form a fine concave portion on the upper surface of the overcoat film 48 thereunder. As a result, even if the overcoat film 48 is formed by depositing an inorganic material such as silicon nitride by the CVD method, there is no problem, and the heat resistance, chemical erosion resistance, and moisture resistance of the overcoat film 48 are improved. can do.

【0040】(第2実施形態)図9はこの発明の第2実
施形態としての液晶表示装置の薄膜トランジスタ基板3
1側の図1同様の断面図を示したものである。この液晶
表示装置において、図1に示す場合と異なる点は、反射
層37を、薄膜トランジスタ基板31上ではなく、ゲー
ト絶縁膜41上に設けたことである。
(Second Embodiment) FIG. 9 shows a thin film transistor substrate 3 of a liquid crystal display device according to a second embodiment of the present invention.
1 is a cross-sectional view of the side 1 similar to FIG. 1. This liquid crystal display device is different from the case shown in FIG. 1 in that the reflective layer 37 is provided on the gate insulating film 41, not on the thin film transistor substrate 31.

【0041】次に、この液晶表示装置の薄膜トランジス
タ基板31側の製造方法の一例の一部について説明す
る。この場合、図7に示す状態において、当然のことな
がら、薄膜トランジスタ基板31上には反射層37は形
成されていない。そして、図7に示す状態において、半
導体薄膜42およびオーミックコンタクト層44、45
を含むゲート絶縁膜41の上面全体にスパッタ法により
アルミニウム系金属膜を成膜し、アルミニウム系金属膜
をフォトリソグラフィ法によりパターニングすることに
より、図10に示すように、ソース電極46およびドレ
イン電極47などを形成し、その形成と同時に、ゲート
絶縁膜41の上面の所定の箇所に反射層37を形成す
る。パターニングは、反射層37が、ソース電極46、
およびドレイン電極47を含むデータライン35などの
いずれの配線にも接続されないよう電気的に分離された
島状に形成する。
Next, a part of an example of a method of manufacturing the thin film transistor substrate 31 side of this liquid crystal display device will be described. In this case, of course, in the state shown in FIG. 7, the reflective layer 37 is not formed on the thin film transistor substrate 31. Then, in the state shown in FIG. 7, the semiconductor thin film 42 and the ohmic contact layers 44, 45.
As shown in FIG. 10, the source electrode 46 and the drain electrode 47 are formed by forming an aluminum-based metal film on the entire upper surface of the gate insulating film 41 including the film by sputtering and patterning the aluminum-based metal film by photolithography. Etc. are formed, and at the same time as the formation, the reflective layer 37 is formed at a predetermined position on the upper surface of the gate insulating film 41. In the patterning, the reflection layer 37 is formed by the source electrode 46,
Also, the electrodes are formed in an electrically isolated island shape so as not to be connected to any wiring such as the data line 35 including the drain electrode 47.

【0042】この状態では、反射層37の下面はゲート
絶縁膜41のほぼ平坦な上面に追従してほぼ平坦であ
り、上面もほぼ平坦である。また、この場合、反射層3
7を、ソース電極46およびドレイン電極47などの形
成と同時にソース電極46およびドレイン電極47など
と同一の材料つまり高反射性のアルミニウム系金属膜に
よって形成しているので、プロセスの増加は生じない。
In this state, the lower surface of the reflecting layer 37 is substantially flat following the substantially flat upper surface of the gate insulating film 41, and the upper surface is also substantially flat. In this case, the reflective layer 3
Since 7 is formed of the same material as the source electrode 46, the drain electrode 47, etc., that is, the highly reflective aluminum-based metal film at the same time as the formation of the source electrode 46, the drain electrode 47, etc., the number of processes does not increase.

【0043】次に、図11に示すように、薄膜トランジ
スタ33およびデータライン35などを含むゲート絶縁
膜41の上面にレジスト膜71をパターン形成する。こ
の場合、レジスト膜71の反射層37に対応する部分に
は開口部72が形成されている。次に、ふっ酸系溶液例
えばNH4F溶液を用いてハーフエッチングを行うと、
反射層37の上面に微細な凹部37aが形成される。次
に、レジスト膜71を剥離する。
Next, as shown in FIG. 11, a resist film 71 is patterned on the upper surface of the gate insulating film 41 including the thin film transistors 33 and the data lines 35. In this case, an opening 72 is formed in the portion of the resist film 71 corresponding to the reflective layer 37. Next, when half etching is performed using a hydrofluoric acid-based solution such as NH4F solution,
A fine recess 37 a is formed on the upper surface of the reflective layer 37. Next, the resist film 71 is peeled off.

【0044】次に、図9に示すように、薄膜トランジス
タ33などを含むゲート絶縁膜41の上面全体にCVD
法により窒化シリコンからなるオーバーコート膜48を
成膜する。次に、オーバーコート膜48のソース電極4
6の所定の箇所に対応する部分にフォトリソグラフィ法
によりコンタクトホール49を形成する。
Next, as shown in FIG. 9, CVD is performed on the entire upper surface of the gate insulating film 41 including the thin film transistor 33 and the like.
An overcoat film 48 made of silicon nitride is formed by a method. Next, the source electrode 4 of the overcoat film 48
A contact hole 49 is formed in a portion corresponding to a predetermined portion of 6 by photolithography.

【0045】次に、コンタクトホール49内を含むオー
バーコート膜48の上面全体にスパッタ法によりITO
膜を成膜し、ITO膜をフォトリソグラフィ法によりパ
ターニングすることにより、画素電極32をコンタクト
ホール49を介してソース電極46に接続させて形成す
る。次に、画素電極32を含むオーバーコート膜48の
上面に配向膜50を形成する。かくして、図9に示す薄
膜トランジスタ基板31側が得られる。
Next, ITO is formed on the entire upper surface of the overcoat film 48 including the inside of the contact hole 49 by sputtering.
A film is formed and the ITO film is patterned by a photolithography method, so that the pixel electrode 32 is formed so as to be connected to the source electrode 46 through the contact hole 49. Next, the alignment film 50 is formed on the upper surface of the overcoat film 48 including the pixel electrodes 32. Thus, the thin film transistor substrate 31 side shown in FIG. 9 is obtained.

【0046】このように、この製造方法では、ゲート絶
縁膜41上に、高反射性のアルミニウム系金属により、
上面に微細な凹部37aを有する反射層37を形成して
いるので、反射層37下のゲート絶縁膜41の上面に微
細な凹部を形成する必要はない。また、ITOからなる
画素電極32は反射機能を備えていないので微細な凸凹
状とする必要はなく、従ってその下のオーバーコート膜
48の上面に微細な凹部を形成する必要もない。この結
果、この場合も、オーバーコート膜48を窒化シリコン
などからなる無機材料をCVD法により成膜して形成し
ても、何ら支障はなく、オーバーコート膜48の耐熱
性、耐薬品浸食性、耐湿性を向上することができる。
As described above, in this manufacturing method, the highly reflective aluminum-based metal is formed on the gate insulating film 41.
Since the reflective layer 37 having the fine recesses 37a is formed on the upper surface, it is not necessary to form the fine recesses on the upper surface of the gate insulating film 41 below the reflective layer 37. Further, since the pixel electrode 32 made of ITO does not have a reflection function, it is not necessary to form a fine uneven shape, and therefore it is not necessary to form a fine concave portion on the upper surface of the overcoat film 48 thereunder. As a result, also in this case, there is no problem even if the overcoat film 48 is formed by depositing an inorganic material such as silicon nitride by the CVD method, and the heat resistance and chemical erosion resistance of the overcoat film 48, Moisture resistance can be improved.

【0047】(第3実施形態)図12はこの発明の第3
実施形態としての液晶表示装置の薄膜トランジスタ基板
31側の図1同様の断面図を示したものである。この液
晶表示装置において、図1に示す場合と異なる点は、画
素電極32に反射板としての機能を持たせたことであ
る。
(Third Embodiment) FIG. 12 shows a third embodiment of the present invention.
1 is a cross-sectional view similar to FIG. 1 on a thin film transistor substrate 31 side of a liquid crystal display device as an embodiment. This liquid crystal display device is different from the case shown in FIG. 1 in that the pixel electrode 32 has a function as a reflection plate.

【0048】次に、この液晶表示装置の薄膜トランジス
タ基板31側の製造方法の一例の一部について説明す
る。この場合、図8に示す状態において、当然のことな
がら、薄膜トランジスタ基板31上には反射層37は形
成されていない。そして、図8に示す状態において、コ
ンタクトホール49内を含むオーバーコート膜48の上
面全体にスパッタ法によりアルミニウム系金属膜を成膜
し、アルミニウム系金属膜をフォトリソグラフィ法によ
りパターニングすることにより、図13に示すように、
画素電極32をコンタクトホール49を介してソース電
極46に接続させて形成する。
Next, a part of an example of a method of manufacturing the liquid crystal display device on the thin film transistor substrate 31 side will be described. In this case, of course, in the state shown in FIG. 8, the reflective layer 37 is not formed on the thin film transistor substrate 31. Then, in the state shown in FIG. 8, an aluminum-based metal film is formed on the entire upper surface of the overcoat film 48 including the inside of the contact hole 49 by a sputtering method, and the aluminum-based metal film is patterned by a photolithography method. As shown in 13,
The pixel electrode 32 is formed by being connected to the source electrode 46 via the contact hole 49.

【0049】この状態では、画素電極32の下面はゲー
ト絶縁膜41のほぼ平坦な上面に追従してほぼ平坦であ
り、上面もほぼ平坦である。また、この場合、画素電極
32を高反射性のアルミニウム系金属膜によって形成し
ているだけであるので、プロセスの増加は生じない。
In this state, the lower surface of the pixel electrode 32 is substantially flat following the substantially flat upper surface of the gate insulating film 41, and the upper surface is also substantially flat. Further, in this case, since the pixel electrode 32 is only formed of the highly reflective aluminum-based metal film, the number of processes does not increase.

【0050】次に、ふっ酸系溶液例えばNH4F溶液を
用いてハーフエッチングを行うと、図12に示すよう
に、画素電極32の上面に微細な凹部32aが形成され
る。次に、画素電極32を含むオーバーコート膜48の
上面に配向膜50を形成する。かくして、図12に示す
薄膜トランジスタ基板31側が得られる。
Next, half etching is performed using a hydrofluoric acid solution such as NH4F solution to form fine recesses 32a on the upper surface of the pixel electrode 32, as shown in FIG. Next, the alignment film 50 is formed on the upper surface of the overcoat film 48 including the pixel electrodes 32. Thus, the thin film transistor substrate 31 side shown in FIG. 12 is obtained.

【0051】このように、この製造方法では、オーバー
コート膜48上に、高反射性のアルミニウム系金属によ
り、上面に微細な凹部32aを有する画素電極32を形
成しているので、画素電極32下のオーバーコート膜4
8の上面に微細な凹部を形成する必要はない。従って、
この場合も、オーバーコート膜48を窒化シリコンなど
からなる無機材料をCVD法により成膜して形成して
も、何ら支障はなく、オーバーコート膜48の耐熱性、
耐薬品浸食性、耐湿性を向上することができる。また、
画素電極32の上面に微細な凹部32aを形成すると
き、レジスト膜を用いていないので、上記第1、第2実
施形態の場合と比較して、製造工程数を少なくすること
ができる。
As described above, in this manufacturing method, since the pixel electrode 32 having the fine concave portions 32a on the upper surface is formed on the overcoat film 48 by the highly reflective aluminum-based metal, the pixel electrode 32 is formed below the pixel electrode 32. Overcoat film 4
It is not necessary to form fine recesses on the upper surface of 8. Therefore,
Also in this case, there is no problem even if the overcoat film 48 is formed by depositing an inorganic material such as silicon nitride by the CVD method, and the heat resistance of the overcoat film 48 is
Chemical corrosion resistance and moisture resistance can be improved. Also,
Since no resist film is used when forming the minute recesses 32a on the upper surface of the pixel electrode 32, the number of manufacturing steps can be reduced as compared with the case of the first and second embodiments.

【0052】(その他の実施形態)なお、上記各実施形
態では、チャネル保護タイプのアモルファスシリコン薄
膜トランジスタについて説明したが、これに限らず、チ
ャネルエッチタイプのアモルファスシリコン薄膜トラン
ジスタやボトムゲートタイプのポリシリコン薄膜トラン
ジスタなどであってもよい。また、スイッチング素子と
して、薄膜トランジスタの他、MIMなどの非線形素子
を用いた液晶表示装置にも適用可能である。さらに、ス
イッチング素子を用いた液晶表示装置に限らず、単純マ
トリクス型の液晶表示装置などにも適用可能である。
(Other Embodiments) In each of the above embodiments, the channel protection type amorphous silicon thin film transistor has been described. However, the present invention is not limited to this. May be Further, it can be applied to a liquid crystal display device using a non-linear element such as MIM as a switching element in addition to a thin film transistor. Further, the present invention can be applied not only to a liquid crystal display device using a switching element but also to a simple matrix liquid crystal display device and the like.

【0053】[0053]

【発明の効果】以上説明したように、この発明によれ
ば、表示面とは反対側がほぼ平坦な反射層の表示面側を
微細な凸凹としているので、凸凹な反射層下の絶縁層の
上面を微細な凸凹とする必要はなく、従って凸凹な反射
層下の絶縁層の上面をほぼ平坦とすることができる。こ
の結果、画素電極下の絶縁膜(オーバーコート膜)を窒
化シリコンなどの無機材料によって形成することが可能
となり、画素電極下の絶縁膜の耐熱性、耐薬品浸食性、
耐湿性を向上することができる。
As described above, according to the present invention, since the display surface side of the reflection layer which is substantially flat on the side opposite to the display surface is made finely uneven, the upper surface of the insulating layer below the uneven reflection layer. Does not need to be finely uneven, and therefore the upper surface of the insulating layer below the uneven reflecting layer can be made substantially flat. As a result, the insulating film (overcoat film) under the pixel electrode can be formed of an inorganic material such as silicon nitride, and the heat resistance and chemical erosion resistance of the insulating film under the pixel electrode can be reduced.
Moisture resistance can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1実施形態としての液晶表示装置
の要部の断面図。
FIG. 1 is a sectional view of an essential part of a liquid crystal display device as a first embodiment of the present invention.

【図2】図1に示す液晶表示装置の薄膜トランジスタ基
板側の透過平面図。
FIG. 2 is a transparent plan view of the thin film transistor substrate side of the liquid crystal display device shown in FIG.

【図3】図1および図2に示す液晶表示装置の薄膜トラ
ンジスタ基板側の製造に際し、当初の製造工程の断面
図。
FIG. 3 is a cross-sectional view of an initial manufacturing process in manufacturing the thin film transistor substrate side of the liquid crystal display device shown in FIGS. 1 and 2.

【図4】図3に続く製造工程の断面図。FIG. 4 is a cross-sectional view of the manufacturing process following FIG.

【図5】図4に続く製造工程の断面図。FIG. 5 is a cross-sectional view of the manufacturing process following FIG.

【図6】図5に続く製造工程の断面図。FIG. 6 is a cross-sectional view of the manufacturing process following FIG.

【図7】図6に続く製造工程の断面図。FIG. 7 is a cross-sectional view of the manufacturing process following FIG.

【図8】図7に続く製造工程の断面図。FIG. 8 is a cross-sectional view of the manufacturing process following FIG.

【図9】この発明の第2実施形態としての液晶表示装置
の薄膜トランジスタ基板側の図1同様の断面図。
FIG. 9 is a cross-sectional view similar to FIG. 1 on a thin film transistor substrate side of a liquid crystal display device according to a second embodiment of the present invention.

【図10】図9に示す薄膜トランジスタ基板側の製造に
際し、所定の製造工程の断面図。
10 is a cross-sectional view of a predetermined manufacturing process in manufacturing the thin film transistor substrate side shown in FIG.

【図11】図10に続く製造工程の断面図。FIG. 11 is a cross-sectional view of the manufacturing process following FIG.

【図12】この発明の第3実施形態としての液晶表示装
置の薄膜トランジスタ基板側の図1同様の断面図。
FIG. 12 is a sectional view similar to FIG. 1 on a thin film transistor substrate side of a liquid crystal display device according to a third embodiment of the present invention.

【図13】従来の液晶表示装置の薄膜トランジスタ基板
側の透過平面図。
FIG. 13 is a transparent plan view of a thin film transistor substrate side of a conventional liquid crystal display device.

【図14】図13に示す薄膜トランジスタ基板側の製造
に際し、当初の製造工程の断面図。
14 is a cross-sectional view of an initial manufacturing process in manufacturing the thin film transistor substrate side shown in FIG.

【図15】図14に続く製造工程の断面図。FIG. 15 is a cross-sectional view of the manufacturing process following FIG.

【図16】図15に続く製造工程の断面図。16 is a cross-sectional view of the manufacturing process following FIG.

【図17】図16に続く製造工程の断面図。FIG. 17 is a cross-sectional view of the manufacturing process following FIG.

【符号の説明】[Explanation of symbols]

31 薄膜トランジスタ基板 32 画素電極 32a 凹部 33 薄膜トランジスタ 37 反射層 37a 凹部 38 ゲート電極 41 ゲート絶縁膜 46 ソース電極 47 ドレイン電極 48 オーバーコート膜 51 対向基板 56 液晶 31 thin film transistor substrate 32 pixel electrodes 32a recess 33 thin film transistor 37 Reflective layer 37a recess 38 Gate electrode 41 Gate insulation film 46 source electrode 47 drain electrode 48 Overcoat film 51 Counter substrate 56 LCD

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H090 HA02 HA04 HB02X HD03 HD08 JA05 JC03 LA01 LA20 2H091 FA16Y FB08 FC26 GA02 GA07 GA16 LA02 LA04 MA00 MA10 2H092 GA11 GA12 GA17 GA19 HA05 JA24 JB08 JB56 JB58 KA12 KB13 KB22 MA17 MA24 NA13 NA17 NA18 NA19 NA21 NA29   ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 2H090 HA02 HA04 HB02X HD03                       HD08 JA05 JC03 LA01 LA20                 2H091 FA16Y FB08 FC26 GA02                       GA07 GA16 LA02 LA04 MA00                       MA10                 2H092 GA11 GA12 GA17 GA19 HA05                       JA24 JB08 JB56 JB58 KA12                       KB13 KB22 MA17 MA24 NA13                       NA17 NA18 NA19 NA21 NA29

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 2枚の基板間に液晶が封入された液晶表
示装置において、前記2枚の基板のうちの表示面側とは
反対側の基板の内面側に表示面側が微細な凸凹でその反
対側がほぼ平坦な反射層が設けられていることを特徴と
する液晶表示装置。
1. A liquid crystal display device in which a liquid crystal is sealed between two substrates, wherein the display surface side has fine irregularities on the inner surface side of the substrate opposite to the display surface side. A liquid crystal display device characterized in that a reflection layer having a substantially flat surface on the opposite side is provided.
【請求項2】 請求項1に記載の発明において、前記表
示面側とは反対側の基板の内面側に複数の画素電極がマ
トリクス状に配置され、前記反射層は前記表示面側とは
反対側の基板と前記各画素電極との間にそれぞれ設けら
れていることを特徴とする液晶表示装置。
2. The invention according to claim 1, wherein a plurality of pixel electrodes are arranged in a matrix on the inner surface side of the substrate opposite to the display surface side, and the reflective layer is opposite to the display surface side. A liquid crystal display device, wherein the liquid crystal display device is provided between the substrate on the side and each of the pixel electrodes.
【請求項3】 請求項2に記載の発明において、前記反
射層と前記画素電極との間に無機材料からなる絶縁膜が
設けられていることを特徴とする液晶表示装置。
3. The liquid crystal display device according to claim 2, wherein an insulating film made of an inorganic material is provided between the reflective layer and the pixel electrode.
【請求項4】 請求項2に記載の発明において、前記複
数の画素電極にそれぞれスイッチング素子が接続され、
前記反射層は前記スイッチング素子を構成する電極のい
ずれかと同一の平面上に該電極と同一の材料によって形
成されて設けられていることを特徴とする液晶表示装
置。
4. The invention according to claim 2, wherein a switching element is connected to each of the plurality of pixel electrodes,
The liquid crystal display device, wherein the reflective layer is formed and provided on the same plane as any of the electrodes forming the switching element by using the same material as the electrode.
【請求項5】 請求項1に記載の発明において、前記反
射層により、マトリクス状に配置された複数の画素電極
が形成されていることを特徴とする液晶表示装置。
5. The liquid crystal display device according to claim 1, wherein a plurality of pixel electrodes arranged in a matrix are formed by the reflective layer.
【請求項6】 請求項5に記載の発明において、前記画
素電極は無機材料からなる絶縁膜上に設けられているこ
とを特徴とする液晶表示装置。
6. The liquid crystal display device according to claim 5, wherein the pixel electrode is provided on an insulating film made of an inorganic material.
【請求項7】 2枚の基板間に液晶が封入された液晶表
示装置の製造方法において、前記2枚の基板のうちの表
示面側とは反対側の基板の内面側に表示面側およびその
反対側がほぼ平坦な反射層を形成し、該反射層の表示面
側に異方性エッチングにより微細な凹部を形成すること
を特徴とする液晶表示装置の製造方法。
7. A method of manufacturing a liquid crystal display device in which liquid crystal is sealed between two substrates, wherein a display surface side and an inner surface side of the substrate opposite to the display surface side of the two substrates are provided. A method for manufacturing a liquid crystal display device, characterized in that a reflective layer having a substantially flat surface on the opposite side is formed, and fine recesses are formed on the display surface side of the reflective layer by anisotropic etching.
【請求項8】 請求項7に記載の発明において、前記反
射層を、その表示面側上にマトリクス状に形成される複
数の画素電極にそれぞれ対応するように形成することを
特徴とする液晶表示装置の製造方法。
8. The liquid crystal display according to claim 7, wherein the reflective layer is formed so as to correspond to a plurality of pixel electrodes formed in a matrix on the display surface side thereof. Device manufacturing method.
【請求項9】 請求項8に記載の発明において、前記反
射層上に無機材料からなる絶縁膜を形成し、その上に前
記画素電極を形成することを特徴とする液晶表示装置の
製造方法。
9. The method for manufacturing a liquid crystal display device according to claim 8, wherein an insulating film made of an inorganic material is formed on the reflective layer, and the pixel electrode is formed thereon.
【請求項10】 請求項8に記載の発明において、前記
反射層を、前記複数の画素電極にそれぞれ接続されるス
イッチング素子を構成するいずれかの電極の形成と同時
に該電極と同一の材料によって形成することを特徴とす
る液晶表示装置の製造方法。
10. The invention according to claim 8, wherein the reflective layer is formed of the same material as the electrodes at the same time when any of the electrodes constituting the switching elements connected to the plurality of pixel electrodes is formed. A method for manufacturing a liquid crystal display device, comprising:
【請求項11】 請求項10に記載の発明において、前
記反射層と同時に形成する前記電極の表面に陽極酸化膜
を形成することを特徴とする液晶表示装置の製造方法。
11. The method of manufacturing a liquid crystal display device according to claim 10, wherein an anodic oxide film is formed on a surface of the electrode formed simultaneously with the reflective layer.
【請求項12】 請求項7に記載の発明において、前記
反射層により、マトリクス状に配置された複数の画素電
極を形成することを特徴とする液晶表示装置の製造方
法。
12. The method for manufacturing a liquid crystal display device according to claim 7, wherein the reflective layer forms a plurality of pixel electrodes arranged in a matrix.
【請求項13】 請求項12に記載の発明において、前
記画素電極を無機材料からなる絶縁膜上に形成すること
を特徴とする液晶表示装置の製造方法。
13. The method of manufacturing a liquid crystal display device according to claim 12, wherein the pixel electrode is formed on an insulating film made of an inorganic material.
【請求項14】 請求項7に記載の発明において、前記
異方性エッチングは加工液を用いたハーフエッチングで
あることを特徴とする液晶表示装置の製造方法。
14. The method of manufacturing a liquid crystal display device according to claim 7, wherein the anisotropic etching is half etching using a working liquid.
【請求項15】 請求項7に記載の発明において、前記
反射層をアルミニウム系金属によって形成することを特
徴とする液晶表示装置の製造方法。
15. The method of manufacturing a liquid crystal display device according to claim 7, wherein the reflective layer is formed of an aluminum-based metal.
【請求項16】 請求項15に記載の発明において、前
記異方性エッチングはふっ酸系溶液を用いたハーフエッ
チングであることを特徴とする液晶表示装置の製造方
法。
16. The method of manufacturing a liquid crystal display device according to claim 15, wherein the anisotropic etching is half etching using a hydrofluoric acid solution.
【請求項17】 請求項16に記載の発明において、前
記ふっ酸系溶液はNH4F溶液であることを特徴とする
液晶表示装置の製造方法。
17. The method for manufacturing a liquid crystal display device according to claim 16, wherein the hydrofluoric acid solution is an NH4F solution.
JP2002028961A 2002-02-06 2002-02-06 Liquid crystal display device and manufacturing method thereof Expired - Fee Related JP4009776B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002028961A JP4009776B2 (en) 2002-02-06 2002-02-06 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002028961A JP4009776B2 (en) 2002-02-06 2002-02-06 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003228062A true JP2003228062A (en) 2003-08-15
JP4009776B2 JP4009776B2 (en) 2007-11-21

Family

ID=27749956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002028961A Expired - Fee Related JP4009776B2 (en) 2002-02-06 2002-02-06 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4009776B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5184517B2 (en) * 2007-04-13 2013-04-17 シャープ株式会社 Liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5184517B2 (en) * 2007-04-13 2013-04-17 シャープ株式会社 Liquid crystal display
US8659726B2 (en) 2007-04-13 2014-02-25 Sharp Kabushiki Kaisha Liquid crystal display and method of manufacturing liquid crystal display

Also Published As

Publication number Publication date
JP4009776B2 (en) 2007-11-21

Similar Documents

Publication Publication Date Title
KR100316036B1 (en) Transverse electrical field type active matrix liquid crystal display apparatus and method for producing same
US8848125B2 (en) Thin film transistor having a copper signal line
JP4919644B2 (en) Liquid crystal display
JP2003222854A (en) Liquid crystal display device and manufacturing method therefor
KR101272488B1 (en) Thin Transistor Substrate, Method Of Fabricating The Same, Liquid Crystal Display Having The Same And Method Of Fabricating Liquid Crystal Display Having The Same
US20060290830A1 (en) Semi-transmissive liquid crystal display device and method of manufacture thereof
JP3904828B2 (en) Liquid crystal display
WO2018188152A1 (en) Method for manufacturing tft array substrate
US6757037B2 (en) Electro-optic device, manufacturing method therefor, and electronic equipment
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
KR100475110B1 (en) Reflective type Liquid Crystal Display Device and method for manufacturing the same
JPH10307296A (en) Liquid crystal display device
JPH1152419A (en) Active matrix type liquid crystal display device and its production
US20070188682A1 (en) Method for manufacturing a display device
KR100801521B1 (en) Method of fabricating pixel structure
US6452210B2 (en) Thin film transistor substrate and fabricating method thereof
JPH1138440A (en) Active matrix type liquid crystal display device and its production
JP2003228062A (en) Liquid crystal display device and manufacturing method therefor
KR20020006376A (en) A method for fabricating array substrate for liquid crystal display device and the same
KR100364836B1 (en) Liquid Crystal Display Device
JP2004020688A (en) Display device and method for manufacturing the same
JPH07199222A (en) Liquid crystal display device
JP2004219796A (en) Liquid crystal display
JP2004184565A (en) Reflective display device
JP2002090726A (en) Liquid crystal display device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041001

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070820

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees