KR100801521B1 - Method of fabricating pixel structure - Google Patents

Method of fabricating pixel structure Download PDF

Info

Publication number
KR100801521B1
KR100801521B1 KR1020060054164A KR20060054164A KR100801521B1 KR 100801521 B1 KR100801521 B1 KR 100801521B1 KR 1020060054164 A KR1020060054164 A KR 1020060054164A KR 20060054164 A KR20060054164 A KR 20060054164A KR 100801521 B1 KR100801521 B1 KR 100801521B1
Authority
KR
South Korea
Prior art keywords
layer
forming
transparent conductive
reflective
hole
Prior art date
Application number
KR1020060054164A
Other languages
Korean (ko)
Other versions
KR20070072823A (en
Inventor
치웬 야오
Original Assignee
우 옵트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우 옵트로닉스 코포레이션 filed Critical 우 옵트로닉스 코포레이션
Publication of KR20070072823A publication Critical patent/KR20070072823A/en
Application granted granted Critical
Publication of KR100801521B1 publication Critical patent/KR100801521B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

픽셀 구조체를 제조하는 방법이 제공된다. 주사선, 데이터 선 및 상기 주사선과 데이터 선에 전기적으로 연결된 능동 소자가 기판 상부에 형성된다. 상기 기판 상부에 유전층이 형성되고, 그 위에 패터닝된 포토레지스트층이 형성된다. 상기 패터닝된 포토레지스트층은 제1 리세스들 및 상기 유전층의 일부를 노출시키는 제1 관통홀을 갖는다. 상기 패터닝된 포토레지스트층을 식각 마스크로 이용하여 상기 유전층의 일부가 제거되어 패터닝된 유전층이 형성된다. 상기 패터닝된 유전층은 제2 리세스들 및 상기 능동 소자의 일부를 노출시키는 제2 관통홀을 갖는다. 상기 패터닝된 포토레지스트층이 제거되고 상기 패터닝된 유전층 상에 반사층이 형성된다. 상기 반사층은 상기 제2 리세스들을 덮고 상기 능동 소자에 전기적으로 연결된다.A method of manufacturing a pixel structure is provided. Scan lines, data lines, and active elements electrically connected to the scan lines and data lines are formed on the substrate. A dielectric layer is formed over the substrate, and a patterned photoresist layer is formed thereon. The patterned photoresist layer has first recesses and a first through hole exposing a portion of the dielectric layer. A portion of the dielectric layer is removed using the patterned photoresist layer as an etch mask to form a patterned dielectric layer. The patterned dielectric layer has second recesses and a second through hole exposing a portion of the active device. The patterned photoresist layer is removed and a reflective layer is formed on the patterned dielectric layer. The reflective layer covers the second recesses and is electrically connected to the active element.

픽셀 구조체(pixel structure), 주사선(scan line), 데이터 선(data line), 능동 소자(active device), 반사층, 투명 도전층 Pixel structure, scan line, data line, active device, reflective layer, transparent conductive layer

Description

픽셀 구조체 제조 방법{METHOD OF FABRICATING PIXEL STRUCTURE}Method of manufacturing pixel structure {METHOD OF FABRICATING PIXEL STRUCTURE}

도 1a 내지 도 1d는 미국특허 제6,490,019호에 따른 반사 액정 디스플레이를 제조하기 위한 방법을 보여주는 개략적인 단면도들이다.1A-1D are schematic cross-sectional views showing a method for manufacturing a reflective liquid crystal display according to US Pat. No. 6,490,019.

도 2a 내지 도 2f는 본 발명의 제1 실시예에 따른 픽셀 구조체를 제조하기 위한 방법을 보여주는 개략적인 단면도들이다.2A-2F are schematic cross-sectional views showing a method for manufacturing a pixel structure according to a first embodiment of the present invention.

도 2g는 상기 제1 실시예에 따른 픽셀 구조체를 제조하는 다른 방법을 보여주는 개략적인 단면도이다.2G is a schematic cross-sectional view showing another method of manufacturing the pixel structure according to the first embodiment.

도 3은 도 2f에 도시된 픽셀 구조체의 평면도이다.3 is a top view of the pixel structure shown in FIG. 2F.

도 4a 및 도 4b는 본 발명의 제2 실시예에 따른 픽셀 구조체를 제조하기 위한 방법을 보여주는 개략적인 단면도들이다.4A and 4B are schematic cross-sectional views showing a method for manufacturing a pixel structure according to a second embodiment of the present invention.

도 4c 및 도 4d는 본 발명의 상기 제2 실시예에 따른 픽셀 구조체를 제조하기 위한 다른 방법을 보여주는 개략적인 단면도들이다.4C and 4D are schematic cross-sectional views showing another method for manufacturing a pixel structure according to the second embodiment of the present invention.

도 5는 도 4b에 도시된 픽셀 구조체의 평면도이다.FIG. 5 is a top view of the pixel structure shown in FIG. 4B.

본 발명은 픽셀 구조체를 제조하는 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 반투과(transflective) 액정 디스플레이(LCD) 패널 또는 반사(reflective) LCD 패널용 픽셀 구조체를 제조하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a pixel structure. More particularly, the present invention relates to a method of manufacturing a pixel structure for a transflective liquid crystal display (LCD) panel or a reflective LCD panel.

대부분의 박막 트랜지스터 액정 디스플레이 소자들은 통상 3개의 주요한 유형들, 즉 투과형, 반사형 및 반투과형(transflective type) 중 하나에 속하는 것으로 분류된다. 이러한 분류는 광원의 이용 및 어레이 기판에서의 차이에 기초한다. 투과의 박막 트랜지스터 액정 디스플레이(투과 TFT-LCD)는 배면 광원을 사용한다. 상기 박막 트랜지스터 어레이 기판 상의 픽셀 전극들은 상기 배면 광원의 광의 투과를 돕기 위한 투명 전극들이다. 반사형 박막 트랜지스터 액정 디스플레이(반사 TFT-LCD)는 정면 광원 또는 외부 광원을 광원으로 사용한다. 상기 박막 트랜지스터 어레이 기판 상의 픽셀 전극들은 정면 광원 또는 외부 광원의 광을 반사시키기에 적합한 양호한 반사 특성을 갖는 금속 전극들 또는 다른 반사 전극들이다. 한편, 반투과형 박막 트랜지스터 액정 디스플레이(반투과 TFT-LCD)는 투과 TFT-LCD와 반사 TFT-LCD 양자를 통합한 구조체로 볼 수 있다. 달리 말해, 반투과 TFT-LCD는 이미지를 표시함에 있어서 배면 광원 및 정면 광원 또는 외부광원을 동시에 이용할 수 있다.Most thin film transistor liquid crystal display devices are usually classified into one of three main types, transmissive, reflective and transflective types. This classification is based on the use of light sources and differences in array substrates. The transparent thin film transistor liquid crystal display (transmission TFT-LCD) uses a back light source. The pixel electrodes on the thin film transistor array substrate are transparent electrodes for assisting transmission of light of the back light source. A reflective thin film transistor liquid crystal display (reflective TFT-LCD) uses a front light source or an external light source as a light source. The pixel electrodes on the thin film transistor array substrate are metal electrodes or other reflective electrodes having good reflecting properties suitable for reflecting light of a front light source or an external light source. On the other hand, the transflective thin film transistor liquid crystal display (transflective TFT-LCD) can be seen as a structure integrating both a transmissive TFT-LCD and a reflective TFT-LCD. In other words, the transflective TFT-LCD can simultaneously use a back light source and a front light source or an external light source in displaying an image.

도 1a 내지 도 1d는 미국특허 제6,490,019호에 따른 반사 액정 디스플레이를 제조하기 위한 방법을 보여주는 개략적인 단면도들이다. 종래의 반사형 액정 디스플레이는 다음 단계들에 따라 제조될 수 있다. 우선, 도 1a에 도시된 바와 같이, 제1 절연층(50)이 기판(10) 상에 형성된다. 다음, 게이트(52)가 상기 제1 절연층(50) 상에 형성된다. 도 1b에 도시된 바와 같이, 제2 절연층(54)이 상기 제1 절 연층(50) 상에 형성되어 상기 게이트(52)를 덮는다. 그 후, 반도체층(57)이 상기 게이트(52) 상부의 상기 제2 절연층(54) 상에 형성된다. 반도체층(57)은 채널층(56)과 그 위에 배치된 오믹 콘택층(58)을 포함한다.1A-1D are schematic cross-sectional views showing a method for manufacturing a reflective liquid crystal display according to US Pat. No. 6,490,019. A conventional reflective liquid crystal display can be manufactured according to the following steps. First, as shown in FIG. 1A, a first insulating layer 50 is formed on the substrate 10. Next, a gate 52 is formed on the first insulating layer 50. As shown in FIG. 1B, a second insulating layer 54 is formed on the first insulation layer 50 to cover the gate 52. Thereafter, a semiconductor layer 57 is formed on the second insulating layer 54 above the gate 52. The semiconductor layer 57 includes a channel layer 56 and an ohmic contact layer 58 disposed thereon.

도 1c에 도시된 바와 같이, 소오스(60) 및 드레인(62)이 상기 오믹 콘택층(58) 상에 형성된다. 다음, 보호층(64)이 상기 기판(10) 상부에 형성되어 상기 소오스(60) 및 드레인(62)을 덮는다. 그 후, 보호층(64)의 일부가 제거되어 콘택홀(63)을 형성한다. 상기 콘택홀(63)은 상기 드레인(62)의 일부를 노출시킨다. 그 후, 상기 제1 절연층(50), 제2 절연층(54) 및 보호층(64)이 식각되어 복수개의 오목부들(66a)을 형성한다. 상기 오목부들(66a)을 형성하는 방법은 건식 식각 공정을 수행하는 것을 포함한다.As shown in FIG. 1C, a source 60 and a drain 62 are formed on the ohmic contact layer 58. Next, a protective layer 64 is formed on the substrate 10 to cover the source 60 and the drain 62. After that, part of the protective layer 64 is removed to form the contact hole 63. The contact hole 63 exposes a portion of the drain 62. Thereafter, the first insulating layer 50, the second insulating layer 54, and the protective layer 64 are etched to form a plurality of recesses 66a. The method of forming the recesses 66a may include performing a dry etching process.

상기 보호층(64)이 상기 제1 절연층(50) 및 제2 절연층(54)과 다른 식각률을 가지므로, 상기 오목부들(66a)은 경사진 형상을 갖는다. 상기 제1 절연층(50)은 상기 오목부들(66a)을 형성하는데 필요한 시간을 증가시키므로, 보호층(64)이 더 긴 식각 시간에 노출된다. 달리 말해, 상기 오목부들(66a)은 더 완만한 경사 프로파일(profile)을 갖게 된다.Since the protective layer 64 has an etching rate different from that of the first insulating layer 50 and the second insulating layer 54, the recesses 66a have an inclined shape. Since the first insulating layer 50 increases the time required to form the recesses 66a, the protective layer 64 is exposed to a longer etching time. In other words, the recesses 66a have a gentler inclination profile.

도 1d에 도시된 바와 같이, 반사 전극(68)이 상기 보호층(64) 상에 형성된다. 상기 반사 전극(68)은 상기 오목부들(66a)의 표면을 덮는다. 상기 반사 전극(68)은 상기 콘택홀(63)을 통해 드레인(62)에 전기적으로 연결된다. 상기 오목부들(66a)이 완만한 경사 프로파일을 가지나, 상기 반사 전극(68)은 여전히 쉽게 단선된다.As shown in FIG. 1D, a reflective electrode 68 is formed on the protective layer 64. The reflective electrode 68 covers the surfaces of the recesses 66a. The reflective electrode 68 is electrically connected to the drain 62 through the contact hole 63. Although the recesses 66a have a gentle inclined profile, the reflective electrode 68 is still easily disconnected.

상술된 미국특허 제6,490,019호는 실제로 반사 전극(68) 내의 단선 발생을 경감시킬 수 있지만, 제조 공정에서 상기 제1 절연층(50)을 형성하는 추가 단계가 요구된다. 더욱이, 완만한 표면에도 불구하고 상기 오목부들의 더 깊은 깊이에 기인하여 상기 반사 전극(68) 내의 단선 가능성이 여전히 존재한다.U. S. Patent No. 6,490, 019 described above can actually mitigate the occurrence of disconnection in the reflective electrode 68, but an additional step of forming the first insulating layer 50 is required in the manufacturing process. Moreover, despite the smooth surface there is still a possibility of disconnection in the reflective electrode 68 due to the deeper depth of the recesses.

따라서, 본 발명의 적어도 하나의 목적은 반투과 액정 디스플레이 패널 또는 반사 액정 디스플레이 패널에 적합한 픽셀 구조체를 제조하는 방법을 제공하는 것이다.Accordingly, at least one object of the present invention is to provide a method of manufacturing a pixel structure suitable for a transflective liquid crystal display panel or a reflective liquid crystal display panel.

상기 목적 및 다른 장점들을 달성하기 위해, 그리고 본 발명의 목적에 따라, 여기서 구체화되고 개략적으로 설명되는 바와 같이, 본 발명은 다음 단계들을 포함하는 픽셀 구조체 제조 방법을 제공한다. 우선, 기판이 준비된다. 그 후, 주사선, 데이터 선 및 능동 소자가 상기 기판 상부에 형성된다. 상기 능동 소자는 상기 주사선 및 상기 데이터 선에 전기적으로 연결된다. 유전층이 상기 기판 상에 형성되어 상기 능동 소자 및 데이터 선을 덮는다. 그 후, 패터닝된 포토레지스트층이 상기 유전층 상에 형성된다. 상기 패터닝된 포토레지스트층은 제1 관통홀 및 복수개의 제1 리세스(recess)들을 가지며, 상기 제1 관통홀은 상기 유전층의 일부를 노출시킨다. In order to achieve the above objects and other advantages, and in accordance with the purpose of the present invention, as embodied and outlined herein, the present invention provides a method of manufacturing a pixel structure comprising the following steps. First, a substrate is prepared. Thereafter, scanning lines, data lines and active elements are formed on the substrate. The active element is electrically connected to the scan line and the data line. A dielectric layer is formed on the substrate to cover the active device and the data lines. A patterned photoresist layer is then formed on the dielectric layer. The patterned photoresist layer has a first through hole and a plurality of first recesses, the first through hole exposing a portion of the dielectric layer.

상기 패터닝된 포토레지스트층을 식각 마스크로 사용하여 상기 유전층의 일부가 제거되어 패터닝된 유전층을 형성한다. 상기 패터닝된 유전층은 제2 관통홀 및 복수개의 제2 리세스들을 가지며, 상기 제2 관통홀은 상기 능동 소자의 일부를 노출시킨다. 상기 패터닝된 포토레지스트층이 제거되고 반사층이 상기 패터닝된 유전층 상에 형성된다. 상기 반사층은 상기 제2 리세스들을 덮고 상기 능동 소자에 전기적으로 연결된다.Using the patterned photoresist layer as an etch mask, a portion of the dielectric layer is removed to form a patterned dielectric layer. The patterned dielectric layer has a second through hole and a plurality of second recesses, the second through hole exposing a portion of the active element. The patterned photoresist layer is removed and a reflective layer is formed on the patterned dielectric layer. The reflective layer covers the second recesses and is electrically connected to the active element.

본 발명의 일 실시예에 따르면, 상기 패터닝된 포토레지스트층을 형성하는 방법은 해프톤(half-tone) 마스크를 사용하는 것을 포함한다.According to an embodiment of the present invention, the method of forming the patterned photoresist layer includes using a half-tone mask.

본 발명의 일 실시예에 따르면, 상기 유전층의 일부를 제거하는 방법은 건식 식각 또는 습식 식각 공정을 수행하는 것을 포함한다.According to an embodiment of the present invention, the method of removing a portion of the dielectric layer includes performing a dry etching or a wet etching process.

본 발명의 일 실시예에 따르면, 상기 반사층은 또한 상기 제2 관통홀을 덮고 상기 제2 관통홀을 통해 상기 능동 소자에 전기적으로 연결된다.According to one embodiment of the invention, the reflective layer also covers the second through hole and is electrically connected to the active element through the second through hole.

본 발명의 일 실시예에 따르면, 상기 패터닝된 포토레지스트층을 제거한 후 그리고 상기 반사층을 형성하기 전에, 투명 도전층이 상기 패터닝된 유전층 상에 형성된다. 상기 투명 도전층은 상기 제2 관통홀 및 상기 제2 리세스들을 덮는다. 이에 더하여, 상기 반사층은 상기 투명 도전층을 통해 상기 능동 소자에 전기적으로 연결된다. 더욱이, 상기 반사층은 상기 투명 도전층의 일부를 노출시키는 개구부를 갖는다. According to one embodiment of the present invention, after removing the patterned photoresist layer and before forming the reflective layer, a transparent conductive layer is formed on the patterned dielectric layer. The transparent conductive layer covers the second through hole and the second recesses. In addition, the reflective layer is electrically connected to the active element through the transparent conductive layer. Moreover, the reflective layer has an opening that exposes a portion of the transparent conductive layer.

본 발명의 일 실시예에 따르면, 상기 패터닝된 포토레지스트층을 제거한 후 그리고 상기 반사층을 형성하기 전에, 투명 도전층이 상기 패터닝된 유전층 상에 형성된다. 이에 더하여, 상기 투명 도전층은 상기 반사층을 통해 상기 능동 소자에 전기적으로 연결된다. 더욱이, 상기 반사층은 상기 투명 도전층의 일부를 노출시키 는 개구부를 갖는다.According to one embodiment of the present invention, after removing the patterned photoresist layer and before forming the reflective layer, a transparent conductive layer is formed on the patterned dielectric layer. In addition, the transparent conductive layer is electrically connected to the active element through the reflective layer. Moreover, the reflective layer has an opening that exposes a portion of the transparent conductive layer.

본 발명의 일 실시예에 따르면, 상기 반사층을 형성한 후에 투명 도전층이 상기 반사층 상에 형성된다. 상기 투명 도전층은 상기 제2 관통홀을 덮는다. 이에 더하여, 상기 반사층은 상기 투명 도전층을 통해 상기 능동 소자에 전기적으로 연결된다. 더욱이, 상기 반사층은 개구부를 가지고 상기 투명 도전층이 상기 개구부를 덮는다.According to an embodiment of the present invention, after the reflective layer is formed, a transparent conductive layer is formed on the reflective layer. The transparent conductive layer covers the second through hole. In addition, the reflective layer is electrically connected to the active element through the transparent conductive layer. Moreover, the reflective layer has an opening and the transparent conductive layer covers the opening.

본 발명의 일 실시예에 따르면, 상기 주사선, 상기 데이터 선 및 상기 능동소자를 형성하는 방법은 상기 기판 상부에 주사선 및 상기 주사선에 연결된 게이트를 형성하는 것을 포함한다. 그 후, 상기 기판 상에 게이트 절연층이 형성되어 상기 게이트를 덮는다. 그 후, 상기 게이트 상부의 상기 게이트 절연층 상에 반도체층이 형성된다. 그 후, 데이터 선 및 상기 데이터 선에 연결된 소오소/드레인이 상기 기판 상부에 형성된다. 상기 소오스/드레인은 각각 상기 게이트의 양측 상의 상기 반도체층 상에 배치된다. 이에 더하여, 앞서 언급된 제2 관통홀이 상기 소오스/드레인의 일부를 노출시킨다.According to an embodiment of the present invention, the method for forming the scan line, the data line and the active element includes forming a scan line and a gate connected to the scan line on the substrate. Thereafter, a gate insulating layer is formed on the substrate to cover the gate. Thereafter, a semiconductor layer is formed on the gate insulating layer above the gate. Thereafter, a data line and a source / drain connected to the data line are formed on the substrate. The source / drain is respectively disposed on the semiconductor layer on both sides of the gate. In addition, the aforementioned second through hole exposes a portion of the source / drain.

따라서, 본 발명은 해프톤 마스크를 사용하여 제1 관통홀 및 제1 리세스들을 갖는 패터닝된 포토레지스트층을 형성한다. 그 후, 상기 패터닝된 포토레지스트층을 식각 마스크로 사용하여 상기 유전층에 대해 건식 식각 또는 습식 식각이 수행되어 상기 제2 관통홀 및 제2 리세스들을 형성한다. 그 결과, 상기 제2 리세스들의 깊이 및 프로파일을 양호하게 제어할 수 있다.Thus, the present invention forms a patterned photoresist layer having a first through hole and first recesses using a halftone mask. Thereafter, dry etching or wet etching is performed on the dielectric layer using the patterned photoresist layer as an etching mask to form the second through holes and the second recesses. As a result, the depth and profile of the second recesses can be well controlled.

앞선 일반적인 설명 및 다음의 상세한 설명은 모두 예로써 설명되는 것이며, 청구된 바와 같은 본 발명의 상세한 설명을 제공하기 위한 것이다. 한편, 본 발명의 이해를 돕기 위해 도면들이 본 명세서에 포함되어 그 일부를 구성한다. 도면들은 본 발명의 실시예들을 예시하며 설명과 함께 본 발명의 원리들을 설명하는데 기여한다.The foregoing general description and the following detailed description are all described by way of example, and are intended to provide a detailed description of the invention as claimed. On the other hand, in order to help the understanding of the present invention is included in the specification to form a part thereof. The drawings illustrate embodiments of the invention and together with the description serve to explain the principles of the invention.

본 발명의 바람직한 실시예들에 대해 상세하게 참조될 것이며, 본 발명의 예들이 도면들에 예시된다. 가능한 한, 동일한 참조번호들이 동일하거나 유사한 구성요소들을 지시하기 위해 도면들 및 설명에서 사용된다.Reference will now be made in detail to preferred embodiments of the invention, examples of which are illustrated in the drawings. Wherever possible, the same reference numerals are used in the drawings and the description to refer to the same or similar components.

도 2a 내지 도 2f는 본 발명의 제1 실시예에 따른 픽셀 구조체를 제조하기 위한 방법을 보여주는 개략적인 단면도들이다. 도 2g는 상기 제1 실시예에 따른 픽셀 구조체를 제조하는 다른 방법을 보여주는 개략적인 단면도이다. 도 3은 도 2f에 도시된 픽셀 구조체의 평면도이다. 도 2a 및 도 3에 도시된 바와 같이, 본 발명에서 상기 방법은 반투과 액정 디스플레이 패널 또는 반사 액정 디스플레이 패널의 픽셀 구조체 제조에 적합하다. 본 실시예에 있어서, 반사 액정 디스플레이 패널의 픽셀 구조체가 설명상 예로써 사용된다. 상기 픽셀 구조체를 제조하는 방법은 다음 단계들을 포함한다. 우선, 기판(110)이 준비된다. 기판(110)은 유리 기판, 석영(quartz) 기판 또는 다른 조직의 기판일 수 있다. 다음, 주사선(120), 데이터 선130) 및 능동 소자(140)가 상기 기판(110) 상부에 형성된다. 능동 소자(140)는 주사선(120) 및 데이터 선(130)에 전기적으로 연결된다. 예컨대, 능동 소자(140)는 바텀(bottom) 게이트를 갖는 박막 트랜지스터, 탑(top) 게이트를 갖는 박막 트랜지스터, 저온 폴리실리콘을 갖는 박막 트랜지스터 또는 다른 유형의 능동 소자들일 수 있다. 본 실시예에 있어서, 바텀 게이트를 갖는 박막 트랜지스터가 설명상 상기 능동 소자의 예로써 사용된다.2A-2F are schematic cross-sectional views showing a method for manufacturing a pixel structure according to a first embodiment of the present invention. 2G is a schematic cross-sectional view showing another method of manufacturing the pixel structure according to the first embodiment. 3 is a top view of the pixel structure shown in FIG. 2F. As shown in Figs. 2A and 3, the method in the present invention is suitable for manufacturing pixel structures of a transflective liquid crystal display panel or a reflective liquid crystal display panel. In this embodiment, the pixel structure of the reflective liquid crystal display panel is used as an illustrative example. The method of manufacturing the pixel structure includes the following steps. First, the substrate 110 is prepared. The substrate 110 may be a glass substrate, a quartz substrate, or a substrate of another tissue. Next, the scan line 120, the data line 130, and the active element 140 are formed on the substrate 110. The active element 140 is electrically connected to the scan line 120 and the data line 130. For example, the active element 140 may be a thin film transistor having a bottom gate, a thin film transistor having a top gate, a thin film transistor having a low temperature polysilicon, or other types of active devices. In this embodiment, a thin film transistor having a bottom gate is used as an example of the active element in the description.

더 상세하게, 제1 도전층이 기판(110) 상에 형성된다. 그 후, 제1 도전층이 패터닝되어 주사선(120) 및 상기 주사선(120)에 연결된 게이트(142)를 형성한다. 그 후, 게이트 절연층(144)이 상기 기판(110) 상에 형성되어 상기 게이트(142)를 덮는다. 그 후, 반도체층(146)이 상기 게이트(142) 상부의 상기 게이트 절연층(144) 상에 형성된다. 반도체층(146)은 채널층(146a) 및 그 위에 배치된 오믹 콘택층(146b)을 포함한다. 다음, 제2 도전층이 상기 기판(110) 상부에 형성된다. 상기 제2 도전층은 패터닝되어 데이터 선(130) 및 상기 데이터 선(130)에 연결된 소오스/드레인(148)을 형성한다. 소오스/드레인(148)은 각각 상기 게이트(142)의 양측 상의 상기 반도체층(144) 상에 배치된다. 그 후, 상기 오믹 콘택층(146b) 및 채널층(146a)의 일부가 제거되고, 그것에 의해 상기 능동 소자(140)를 제조하기 위한 단계들이 완성된다.In more detail, a first conductive layer is formed on the substrate 110. Thereafter, the first conductive layer is patterned to form the scan line 120 and the gate 142 connected to the scan line 120. Thereafter, a gate insulating layer 144 is formed on the substrate 110 to cover the gate 142. Thereafter, a semiconductor layer 146 is formed on the gate insulating layer 144 over the gate 142. The semiconductor layer 146 includes a channel layer 146a and an ohmic contact layer 146b disposed thereon. Next, a second conductive layer is formed on the substrate 110. The second conductive layer is patterned to form a data line 130 and a source / drain 148 connected to the data line 130. Source / drain 148 is disposed on the semiconductor layer 144 on both sides of the gate 142, respectively. Thereafter, a portion of the ohmic contact layer 146b and the channel layer 146a are removed, thereby completing the steps for manufacturing the active element 140.

도 2b에 도시된 바와 같이, 유전층(150)이 상기 기판(110) 상부에 형성되어 능동 소자(140) 및 데이터 선(130)을 덮는다. 본 실시예에 있어서, 유전층(150)은 보호층(passivation layer)일 수 있다. 그 후, 패터닝된 포토레지스트층(210)이 유전층(150) 상에 형성된다. 패터닝된 포토레지스트층(210)은 제1 관통홀(212) 및 복수개의 제1 리세스들(recesses, 214)을 갖는다. 상기 제1 관통홀(212)은 유전층(150)의 일부를 노출시킨다. 패터닝된 포토레지스트층(210)을 형성하는 방법은 상기 유전층(150) 상에 포토레지스트 물질층을 형성하는 것을 포함하고, 해프 톤(half-tone) 마스크를 통해 상기 포토레지스트 물질층에 노광 공정이 수행된다. 더 상세하게, 상기 해프톤 마스크는 투명 영역, 불투명 영역 및 반투명 영역을 포함한다. 투명 영역은 제1 관통홀(212)에 대응하고, 반투명 영역은 제1 리세스들(214)에 대응한다. 상기 반투명 영역 및 투명 영역은 서로 다른 광투과율을 갖기 때문에, 현상 공정이 수행된 후, 제1 관통홀(212) 및 제1 리세스들(214)이 패터닝된 포토레지스트층(210) 내에 형성된다.As shown in FIG. 2B, a dielectric layer 150 is formed on the substrate 110 to cover the active element 140 and the data line 130. In this embodiment, the dielectric layer 150 may be a passivation layer. Thereafter, a patterned photoresist layer 210 is formed on the dielectric layer 150. The patterned photoresist layer 210 has a first through hole 212 and a plurality of first recesses 214. The first through hole 212 exposes a portion of the dielectric layer 150. The method of forming the patterned photoresist layer 210 includes forming a photoresist material layer on the dielectric layer 150, wherein an exposure process is performed on the photoresist material layer through a half-tone mask. Is performed. In more detail, the halftone mask includes a transparent region, an opaque region and a translucent region. The transparent region corresponds to the first through hole 212, and the translucent region corresponds to the first recesses 214. Since the translucent region and the transparent region have different light transmittances, after the development process is performed, the first through hole 212 and the first recesses 214 are formed in the patterned photoresist layer 210. .

도 2c 내지 도 2e에 도시된 바와 같이, 패터닝된 포토레지스트층(210)을 마스크로 사용하여 유전층(150)의 일부가 제거되어 패터닝된 유전층(152)을 형성한다. 패터닝된 유전층(152)은 제2 관통홀(152a) 및 복수개의 제2 리세스들(152b)을 갖는다. 이에 더하여, 상기 제2 관통홀(152a)은 상기 능동 소자(140)의 일부를 노출시킨다. 상기 제2 관통홀(152a)이 능동 소자(140)의 일부를 노출시키므로, 제2 관통홀(152a)은 콘택홀로 간주될 수 있다.As shown in FIGS. 2C-2E, a portion of dielectric layer 150 is removed using patterned photoresist layer 210 as a mask to form patterned dielectric layer 152. The patterned dielectric layer 152 has a second through hole 152a and a plurality of second recesses 152b. In addition, the second through hole 152a exposes a portion of the active element 140. Since the second through hole 152a exposes a part of the active element 140, the second through hole 152a may be regarded as a contact hole.

더 상세하게, 상기 패터닝된 유전층(152)을 형성하는 방법은 다음 단계들을 포함한다. 우선, 유전층(150)의 일부가 제거되어 도 2c에 도시된 바와 같이 제2 관통홀(152a)을 형성한다. 다음, 도 2d에 도시된 바와 같이 제1 리세스들(214)이 아래의 유전층(150)을 노출시키도록 상기 패터닝된 포토레지스트층(210)의 일부가 제거된다. 그 후, 상기 유전층(150)의 일부가 제거되어 도 2e에 도시된 바와 같이 제2 리세스들(152b)을 형성한다. 이에 더하여, 상기 제2 관통홀(152a) 및 상기 제2 리세스들(152b)을 형성하는 방법은 건식 식각 공정 또는 습식 식각 공정을 수행하는 것을 포함한다. 본 실시예에 있어서, 상기 건식 식각 공정이 사용된다. 그 후, 패터닝된 포토레지스트층(210)이 제거된다.More specifically, the method of forming the patterned dielectric layer 152 includes the following steps. First, a portion of the dielectric layer 150 is removed to form the second through hole 152a as shown in FIG. 2C. Next, as shown in FIG. 2D, a portion of the patterned photoresist layer 210 is removed such that the first recesses 214 expose the underlying dielectric layer 150. A portion of the dielectric layer 150 is then removed to form second recesses 152b as shown in FIG. 2E. In addition, the method of forming the second through hole 152a and the second recesses 152b may include performing a dry etching process or a wet etching process. In this embodiment, the dry etching process is used. Thereafter, the patterned photoresist layer 210 is removed.

도 2f 및 도 3에 도시된 바와 같이, 투명 도전층(160)이 상기 패터닝된 유전층(152) 상에 형성된다. 투명 도전층(160)은 제2 관통홀(152a) 및 제2 리세스들(152b)을 덮는다. 따라서, 상기 투명 도전층(160)은 상기 제2 관통홀(152a)을 통해 상기 능동 소자(140)에 전기적으로 연결된다. 이에 더하여, 상기 투명 도전층(160)은 인디움주석 산화막(ITO), 인디움아연 산화막(IZO), 알루미늄아연 산화막(AZO) 또는 다른 투명 도전 물질들을 사용하여 제조될 수 있다. 다음, 반사층(170)이 상기 투명 도전층(160) 상에 형성된다. 반사층(170)은 적어도 상기 제2 리세스들(152b)을 덮는다. 더욱이, 반사층(170)은 상기 투명 도전층(160)을 통해 능동 소자(140)에 전기적으로 연결된다. 이 단계까지, 픽셀 구조체(100)의 제조가 대체로 완성된다. 상기 반사층(170)은 알루미늄, 알루미늄 얼로이, 은 또는 고반사율을 갖는 다른 금속을 사용하여 제조될 수 있다.As shown in FIGS. 2F and 3, a transparent conductive layer 160 is formed on the patterned dielectric layer 152. The transparent conductive layer 160 covers the second through hole 152a and the second recesses 152b. Therefore, the transparent conductive layer 160 is electrically connected to the active element 140 through the second through hole 152a. In addition, the transparent conductive layer 160 may be manufactured using indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), or other transparent conductive materials. Next, a reflective layer 170 is formed on the transparent conductive layer 160. The reflective layer 170 covers at least the second recesses 152b. In addition, the reflective layer 170 is electrically connected to the active element 140 through the transparent conductive layer 160. By this step, the fabrication of the pixel structure 100 is largely complete. The reflective layer 170 may be manufactured using aluminum, aluminum alloy, silver, or another metal having high reflectivity.

도 2g에 도시된 바와 같이, 본 실시예에 있어서, 상기 투명 도전층(160) 및 상기 반사층(170)을 형성하는 것은 제한되지 않는다. 상기 반사층(170)을 단독으로 형성할 수 있다. 이 경우, 상기 반사층(170)은, 상기 제2 관통홀(152a)을 통해 상기 능동 소자(140)에 전기적으로 연결될 수 있도록, 상기 제2 관통홀(152a)을 덮는다.As shown in FIG. 2G, in the present embodiment, forming the transparent conductive layer 160 and the reflective layer 170 is not limited. The reflective layer 170 may be formed alone. In this case, the reflective layer 170 covers the second through hole 152a to be electrically connected to the active element 140 through the second through hole 152a.

본 발명에 있어서, 제1 관통홀(212) 및 제1 리세스들(214)을 갖는 패터닝된 포토레지스트층(210)을 형성하기 위해 해프톤 마스크가 사용된다. 그 후, 상기 패터닝된 포토레지스트층(210)이 식각 공정에서 마스크로 사용되어 상기 제2 관통 홀(152a) 및 제2 리세스들(152b)을 형성한다. 따라서, 상기 제2 리세스들(152b)의 깊이 및 프로파일이 양호하게 제어될 수 있다. 이에 더하여, 본 발명에 있어서 상기 픽셀 구조체를 제조하는 방법은 추가 장비가 요구되지 않도록 기존 공정들과 호환가능하다. 또한, 추가의 제1 절연층을 필요로하는 종래기술과 대비하여, 반사 액정 디스플레이 패널의 픽셀 구조체를 형성하기 위해 본 발명에서 추가 박막층들을 제조할 것이 요구되지 않는다. 더욱이, 본 발명에 있어서, 상기 제2 리세스들(152b)의 깊이가 종래기술보다 더 얕다. 그러므로 반사층(170)은 쉽게 단선되지 않는다.In the present invention, a halftone mask is used to form the patterned photoresist layer 210 having the first through hole 212 and the first recesses 214. Thereafter, the patterned photoresist layer 210 is used as a mask in an etching process to form the second through hole 152a and the second recesses 152b. Thus, the depth and profile of the second recesses 152b can be well controlled. In addition, the method of manufacturing the pixel structure in the present invention is compatible with existing processes so that no additional equipment is required. Also, in contrast to the prior art which requires an additional first insulating layer, it is not required to manufacture additional thin film layers in the present invention to form the pixel structure of the reflective liquid crystal display panel. Moreover, in the present invention, the depth of the second recesses 152b is shallower than in the prior art. Therefore, the reflective layer 170 is not easily disconnected.

도 4a 및 도 4b는 본 발명의 제2 실시예에 따른 픽셀 구조체를 제조하기 위한 방법을 보여주는 개략적인 단면도들이다. 도 5는 도 4b에 도시된 픽셀 구조체의 평면도이다. 도 4c 및 도 4d는 본 발명의 상기 제2 실시예에 따른 픽셀 구조체를 제조하기 위한 다른 방법을 보여주는 개략적인 단면도들이다. 도 4a 및 도 5에 도시된 바와 같이, 본 실시예는 앞의 실시예와 매우 유사하다. 주요한 차이는, 본 실시예에 있어서, 제2 관통홀(312a) 및 제2 리세스들(312b)이 습식 식각 공정을 수행하여 제조된다는 것이다. 그러므로 상기 제2 리세스들(312b)은 반구형 프로파일을 가질 수 있다.4A and 4B are schematic cross-sectional views showing a method for manufacturing a pixel structure according to a second embodiment of the present invention. FIG. 5 is a top view of the pixel structure shown in FIG. 4B. 4C and 4D are schematic cross-sectional views showing another method for manufacturing a pixel structure according to the second embodiment of the present invention. As shown in Figs. 4A and 5, this embodiment is very similar to the previous embodiment. The main difference is that, in the present embodiment, the second through hole 312a and the second recesses 312b are manufactured by performing a wet etching process. Therefore, the second recesses 312b may have a hemispherical profile.

도 4b 및 도 5에 도시된 바와 같이, 패터닝된 포토레지스트층(210)을 제거한 후, 투명 도전층(160)이 패터닝된 유전층(310) 상에 형성된다. 투명 도전층(160)은 제2 관통홀(312a) 및 제2 리세스들(312b)을 덮는다. 따라서, 상기 투명 도전층(160)은 상기 제2 관통홀(312a)을 통해 능동 소자(140)에 전기적으로 연결된다. 그 후, 반사층(320)이 투명 도전층(160) 상에 형성된다. 반사층(320)은 적어도 제2 리세스들(312b)을 덮고 투명 도전층(160)의 일부를 노출시키는 개구부(320a)를 갖는다. 즉, 개구부(320a)는 또는 투명 영역이다. 픽셀 구조체(300)가 반사 영역 및 투명 영역으로 구분될 수 있으므로, 반투과 액정 디스플레이 패널에 사용될 수 있다.As shown in FIGS. 4B and 5, after removing the patterned photoresist layer 210, a transparent conductive layer 160 is formed on the patterned dielectric layer 310. The transparent conductive layer 160 covers the second through hole 312a and the second recesses 312b. Therefore, the transparent conductive layer 160 is electrically connected to the active element 140 through the second through hole 312a. Thereafter, the reflective layer 320 is formed on the transparent conductive layer 160. The reflective layer 320 has an opening 320a covering at least the second recesses 312b and exposing a portion of the transparent conductive layer 160. In other words, the opening 320a is or a transparent region. Since the pixel structure 300 may be divided into a reflective area and a transparent area, the pixel structure 300 may be used in a transflective liquid crystal display panel.

도 4c에 도시된 바와 같이, 반사층(320)은 직접 제2 관통홀(312a)을 통해 능동 소자(140)에 전기적으로 연결될 수 있으며, 투명 도전층(160)은 상기 반사층(320)을 통해 능동 소자(140)에 전기적으로 연결될 수 있다.As shown in FIG. 4C, the reflective layer 320 may be electrically connected to the active element 140 directly through the second through hole 312a, and the transparent conductive layer 160 may be active through the reflective layer 320. It may be electrically connected to the device 140.

도 4d에 도시된 바와 같이, 본 실시예에 있어서 투명 도전층(160)과 반사층(320)의 형성 순서에 제한이 없다. 그러므로 또 다른 실시예에 있어서, 반사층(320)은 투명 도전층(160) 전에 형성될 수 있다. 더욱이, 투명 도전층(160)이 제2 관통홀(312a)을 통해 능동 소자(140)에 전기적으로 연결될 수 있다.As shown in FIG. 4D, the order of forming the transparent conductive layer 160 and the reflective layer 320 is not limited in this embodiment. Therefore, in another embodiment, the reflective layer 320 may be formed before the transparent conductive layer 160. In addition, the transparent conductive layer 160 may be electrically connected to the active element 140 through the second through hole 312a.

본 발명의 범위 및 사상을 벗어나지 않으면서 본 발명의 구조체에 다양한 변형 및 변경이 이루어질 수 있다는 것은 본 기술 분야에서 숙련된 자들에게 자명할 것이다. 앞의 관점에서, 본 발명은 다음의 청구범위 및 그것의 균등 범위 내에 들어가도록 제공된 변형 및 변경들을 포함한다.It will be apparent to those skilled in the art that various modifications and variations can be made to the structure of the present invention without departing from the scope and spirit of the invention. In view of the foregoing, the present invention includes modifications and variations provided to fall within the following claims and their equivalents.

본 발명의 실시예들에 따르면, 반투과 액정 디스플레이 패널 또는 반사 액정 디스플레이 패널에 적합한 픽셀 구조체를 제조하는 방법을 제공할 수 있다. 또한, 해프톤 마스크를 사용하여 패터닝된 포토레지스트층을 형성하고, 이를 마스크로 사 용하여 제2 관통홀 및 제2 리세스들을 형성하므로, 상기 제2 리세스들의 깊이 및 프로파일이 양호하게 제어될 수 있다.According to embodiments of the present invention, a method of manufacturing a pixel structure suitable for a transflective liquid crystal display panel or a reflective liquid crystal display panel can be provided. In addition, since the patterned photoresist layer is formed using a halftone mask, and the second through hole and the second recesses are formed using the mask, the depth and profile of the second recesses can be well controlled. have.

또한, 본 발명의 방법은 기존 공정들과 호환가능하므로, 상기 픽셀 구조체를 제조하기 위해 추가 장비가 요구되지 않는다. 이에 더하여, 반사 액정 디스플레이 패널의 픽셀 구조체를 형성하기 위해 본 발명에서 추가 박막층들을 제조할 것이 요구되지 않는다. 더욱이, 상기 제2 리세스들의 깊이를 종래기술보다 더 얕게 할 수 있어, 반사층이 쉽게 단선되지 않는다.In addition, the method of the present invention is compatible with existing processes, so no additional equipment is required to manufacture the pixel structure. In addition, it is not required to manufacture additional thin film layers in the present invention to form the pixel structure of the reflective liquid crystal display panel. Moreover, the depth of the second recesses can be made shallower than the prior art, so that the reflective layer is not easily disconnected.

Claims (11)

픽셀 구조체를 제조하기 위한 방법에 있어서,A method for manufacturing a pixel structure, 기판을 준비하고,Prepare the substrate, 상기 기판 상부에 주사선, 데이터 선 및 능동 소자를 형성하되, 상기 능동 소자는 상기 주사선 및 데이터 선에 전기적으로 연결되고,Forming a scan line, a data line, and an active element on the substrate, wherein the active element is electrically connected to the scan line and the data line, 상기 기판 상부에 유전층을 형성하여 상기 능동 소자 및 데이터 선을 덮고,Forming a dielectric layer on the substrate to cover the active device and the data line; 상기 유전층 상에 패터닝된 포토레지스트층을 형성하되, 상기 패터닝된 포토레지스트층은 제1 관통홀 및 복수개의 제1 리세스들을 가지며, 상기 제1 관통홀은 상기 유전층의 일부를 노출시키고,Forming a patterned photoresist layer on the dielectric layer, the patterned photoresist layer having a first through hole and a plurality of first recesses, the first through hole exposing a portion of the dielectric layer, 상기 패터닝된 포토레지스트층을 식각 마스크로 사용하여 상기 유전층의 일부를 제거하여 패터닝된 유전층을 형성하되, 상기 패터닝된 유전층은 제2 관통홀 및 복수개의 제2 리세스들을 가지며, 상기 제2 관통홀은 상기 능동 소자의 일부를 노출시키고,A portion of the dielectric layer is removed using the patterned photoresist layer as an etch mask to form a patterned dielectric layer, wherein the patterned dielectric layer has a second through hole and a plurality of second recesses, and the second through hole. Exposes a portion of the active element, 상기 패터닝된 포토레지스트층을 제거하고,Removing the patterned photoresist layer, 상기 패터닝된 유전층 상에 반사층을 형성하는 단계들을 포함하되, 상기 반사층은 상기 제2 리세스들을 덮고 상기 능동 소자에 전기적으로 연결된 픽셀 구조체 제조방법.Forming a reflective layer on the patterned dielectric layer, the reflective layer covering the second recesses and electrically connected to the active device. 청구항 1에 있어서, 해프톤(half-tone) 마스크가 상기 패터닝된 포토레지스 트층을 형성하는 공정에서 사용되는 픽셀 구조체 제조방법.The method of claim 1, wherein a half-tone mask is used in the process of forming the patterned photoresist layer. 청구항 1에 있어서, 상기 유전층의 일부를 제거하는 단계는 건식 식각 또는 습식 식각을 수행하는 것을 포함하는 픽셀 구조체 제조방법.The method of claim 1, wherein removing the portion of the dielectric layer comprises performing dry etching or wet etching. 청구항 1에 있어서, 상기 반사층은 또한 상기 제2 관통홀을 덮으며, 상기 반사층이 상기 제2 관통홀을 통해 상기 능동 소자에 전기적으로 연결되는 픽셀 구조체 제조방법.The method of claim 1, wherein the reflective layer also covers the second through hole, and the reflective layer is electrically connected to the active element through the second through hole. 청구항 1에 있어서, 상기 패터닝된 포토레지스트층을 제거하는 단계 후 및 상기 반사층을 형성하는 단계 전에, 상기 패터닝된 유전층 상에 투명 도전층을 형성하는 단계를 더 포함하되, 상기 투명 도전층은 상기 제2 관통홀 및 상기 제2 리세스들을 덮고, 상기 반사층은 상기 투명 도전층을 통해 상기 능동 소자에 전기적으로 연결되는 픽셀 구조체 제조방법.The method of claim 1, further comprising forming a transparent conductive layer on the patterned dielectric layer after removing the patterned photoresist layer and before forming the reflective layer, wherein the transparent conductive layer is formed of the first layer. 2 covering the through hole and the second recesses, wherein the reflective layer is electrically connected to the active element through the transparent conductive layer. 청구항 5에 있어서, 상기 반사층은 상기 투명 도전층의 일부를 노출시키는 개구부를 갖는 픽셀 구조체 제조방법.The method of claim 5, wherein the reflective layer has an opening that exposes a portion of the transparent conductive layer. 청구항 1에 있어서, 상기 패터닝된 포토레지스트층을 제거하는 단계 후 및 상기 반사층을 형성하는 단계 전에, 상기 패터닝된 유전층 상에 투명 도전층을 형 성하는 단계를 더 포함하되, 상기 투명 도전층은 상기 반사층을 통해 상기 능동 소자에 전기적으로 연결되는 픽셀 구조체 제조방법.The method of claim 1, further comprising forming a transparent conductive layer on the patterned dielectric layer after removing the patterned photoresist layer and before forming the reflective layer, wherein the transparent conductive layer comprises: And a pixel structure electrically connected to the active device through a reflective layer. 청구항 7에 있어서, 상기 반사층은 상기 투명 도전층의 일부를 노출시키는 개구부를 갖는 픽셀 구조체 제조방법.The method of claim 7, wherein the reflective layer has an opening that exposes a portion of the transparent conductive layer. 청구항 1에 있어서, 상기 반사층을 형성하는 단계 후에, 상기 반사층 상에 투명 도전층을 형성하는 단계를 더 포함하되, 상기 투명 도전층은 상기 제2 관통홀을 덮고, 상기 반사층은 상기 투명 도전층을 통해 상기 능동 소자에 전기적으로 연결되는 픽셀 구조체 제조방법.The method of claim 1, further comprising forming a transparent conductive layer on the reflective layer after the forming of the reflective layer, wherein the transparent conductive layer covers the second through hole, and the reflective layer covers the transparent conductive layer. And a pixel structure electrically connected to the active element through the pixel element. 청구항 9에 있어서, 상기 반사층은 개구부를 갖고, 상기 투명 도전층은 상기 개구부를 덮는 픽셀 구조체 제조방법.The method of claim 9, wherein the reflective layer has an opening and the transparent conductive layer covers the opening. 청구항 1에 있어서, 상기 주사선, 상기 데이터 선 및 상기 능동소자를 형성하는 단계들은The method of claim 1, wherein the forming of the scan line, the data line and the active element 상기 기판 상에 주사선 및 상기 주사선에 연결된 게이트를 형성하고,Forming a scan line and a gate connected to the scan line on the substrate, 상기 기판 상에 게이트 절연층을 형성하여 상기 게이트를 덮고,Forming a gate insulating layer on the substrate to cover the gate; 상기 게이트 상부의 상기 게이트 절연층 상에 반도체층을 형성하고,Forming a semiconductor layer on the gate insulating layer above the gate, 데이터 선 및 상기 데이터 선에 연결된 소오소/드레인을 형성하는 것을 포함 하되, 상기 소오스/드레인은 각각 상기 게이트의 양측 상의 상기 반도체층 상에 배치되고, 상기 제2 관통홀이 상기 소오스/드레인의 일부를 노출시키는 픽셀 구조체 제조방법.Forming a source line / drain connected to the data line and the data line, wherein the source / drain is respectively disposed on the semiconductor layer on both sides of the gate, and the second through hole is part of the source / drain. Method of manufacturing a pixel structure to expose the.
KR1020060054164A 2006-01-02 2006-06-16 Method of fabricating pixel structure KR100801521B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW095100041A TWI292625B (en) 2006-01-02 2006-01-02 Fabricating method for pixel structure
TW95100041 2006-01-02

Publications (2)

Publication Number Publication Date
KR20070072823A KR20070072823A (en) 2007-07-05
KR100801521B1 true KR100801521B1 (en) 2008-02-12

Family

ID=38223961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060054164A KR100801521B1 (en) 2006-01-02 2006-06-16 Method of fabricating pixel structure

Country Status (4)

Country Link
US (1) US20070153170A1 (en)
JP (1) JP2007183556A (en)
KR (1) KR100801521B1 (en)
TW (1) TWI292625B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080061924A (en) * 2006-12-28 2008-07-03 엘지디스플레이 주식회사 Thin film transistor substrate and manufacturing method thereof
TWI342430B (en) 2008-01-07 2011-05-21 Au Optronics Corp Array substrate adapted for liquid crystal display device and liquid crystal display device
JP2010108957A (en) * 2008-10-28 2010-05-13 Hitachi Displays Ltd Display device and method of manufacturing the same
JP2010145927A (en) * 2008-12-22 2010-07-01 Casio Computer Co Ltd Liquid crystal display device
CN107887336B (en) * 2016-09-29 2019-10-11 元太科技工业股份有限公司 Display device and its dot structure
CN208705629U (en) * 2018-10-08 2019-04-05 惠科股份有限公司 Display, display panel and array substrate thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021332A (en) * 2000-09-14 2002-03-20 이데이 노부유끼 Semipermeable liquid crystal display device and manufacturing method thereof
KR20030058093A (en) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 Method for manufacturing liquid crystal display device
JP2003195347A (en) 2001-12-25 2003-07-09 Seiko Epson Corp Electrooptic device, electronic equipment, and method for manufacturing electrooptic device
JP2003215317A (en) 2002-01-24 2003-07-30 Seiko Epson Corp Reflector plate, its manufacturing method, liquid crystal display device, its manufacturing method, and electronic apparatus
JP2003295211A (en) 2003-03-18 2003-10-15 Sharp Corp Method for manufacturing liquid crystal display device
KR20040062363A (en) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 Fabrication method of an array substrate having a reflective plate for a liquid crystal display device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001194662A (en) * 2000-01-14 2001-07-19 Nec Corp Reflection type liquid crystal display device and its manufacturing method
KR100654159B1 (en) * 2000-02-10 2006-12-05 엘지.필립스 엘시디 주식회사 Reflection type liquid crystal display device and mothed for fabricating the same
JP4560924B2 (en) * 2000-09-19 2010-10-13 ソニー株式会社 Liquid crystal display
KR100858297B1 (en) * 2001-11-02 2008-09-11 삼성전자주식회사 Reflective-transmissive type liquid crystal display device and method of manufacturing the same
US7209107B2 (en) * 2002-11-06 2007-04-24 Sharp Kabushiki Kaisha Liquid crystal display device and manufacturing method for the same
KR20040062074A (en) * 2002-12-31 2004-07-07 엘지전자 주식회사 Structure for fixing fpcb of swing arm assembly in optical recorder
JP2004241617A (en) * 2003-02-06 2004-08-26 Seiko Epson Corp Electro-optical substrate, electro-optical device, method for manufacturing the same, and electronic apparatus
KR100617031B1 (en) * 2003-12-30 2006-08-30 엘지.필립스 엘시디 주식회사 Trans-reflective liquid crystal display device and method for fabricating the same
JP4464715B2 (en) * 2004-03-09 2010-05-19 三菱電機株式会社 Liquid crystal display device and manufacturing method thereof
KR101127817B1 (en) * 2004-12-24 2012-03-20 엘지디스플레이 주식회사 Thin Film Transistor Substrate of Transflective Type And Method for Fabricating The Same, Liquid Crystal Display Panel Using The Same And Method for Fabricating The Same
JP2005275432A (en) * 2005-06-08 2005-10-06 Seiko Epson Corp Electro-optic device and electronic equipment
US7696079B2 (en) * 2005-09-27 2010-04-13 Chunghwa Picture Tubes, Ltd. Methods for patterning films, fabricating organic electroluminescence display and fabricating thin film transistor array substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021332A (en) * 2000-09-14 2002-03-20 이데이 노부유끼 Semipermeable liquid crystal display device and manufacturing method thereof
JP2003195347A (en) 2001-12-25 2003-07-09 Seiko Epson Corp Electrooptic device, electronic equipment, and method for manufacturing electrooptic device
KR20030058093A (en) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 Method for manufacturing liquid crystal display device
JP2003215317A (en) 2002-01-24 2003-07-30 Seiko Epson Corp Reflector plate, its manufacturing method, liquid crystal display device, its manufacturing method, and electronic apparatus
KR20040062363A (en) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 Fabrication method of an array substrate having a reflective plate for a liquid crystal display device
JP2003295211A (en) 2003-03-18 2003-10-15 Sharp Corp Method for manufacturing liquid crystal display device

Also Published As

Publication number Publication date
TW200727482A (en) 2007-07-16
TWI292625B (en) 2008-01-11
JP2007183556A (en) 2007-07-19
KR20070072823A (en) 2007-07-05
US20070153170A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
US10304861B2 (en) Array substrate and method of manufacturing the same, and display panel
JP4855457B2 (en) Manufacturing method of reflection-transmission type liquid crystal display device
US7049215B2 (en) Thin film transistor array panel and fabricating method thereof
US10056414B2 (en) Thin film transistor array substrate having black matrix formed in non-display zone and common electrode formed in display zone
JP2007243144A (en) Manufacturing method for pixel array substrate
KR100801521B1 (en) Method of fabricating pixel structure
JP2006201793A (en) Thin film transistor array panel and method of manufacturing the same
JP2007334284A (en) Array substrate for liquid crystal display device and its manufacturing method
JP2004212532A (en) Method for manufacturing transflective display device, and transflective display device
US10177180B2 (en) Method for forming pixel structure
US20050213002A1 (en) Transflective liquid crystal display and method of fabricating the same
TWI412856B (en) Thin film transistor substrate of liquid crystal display panel and manufacturing method thereof
US20070188682A1 (en) Method for manufacturing a display device
JP2002350897A (en) Method for manufacturing matrix substrate for liquid crystal
TWI396916B (en) Method of forming thin film transistor array substrate
JPH10209463A (en) Method for wiring formation of display device, manufacture of display device, and display device
TWI673552B (en) Display panel and method from manufacturing the same
JP4558752B2 (en) Manufacturing method of liquid crystal display device
KR100527086B1 (en) Method for manufacturing liquid crystal display device
KR20080004898A (en) Array substrate of transflective type fringe field switching mode liquid crystal display and the method thereof
KR101221950B1 (en) The array substrate for liquid crystal display device using organic semiconductor and Method of fabricating the same
TW201316109A (en) Pixel structure of reflective type electrophoretic display device and method of making the same
JP4455827B2 (en) LIQUID CRYSTAL DISPLAY DEVICE SUBSTRATE, ITS MANUFACTURING METHOD, AND LIQUID CRYSTAL DISPLAY DEVICE EQUIPPED WITH THE SAME
KR20060023716A (en) Method of manufacturing the reflective-transmissive type liquid crystal display
KR100701667B1 (en) Transflective type liquid crystal display and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 12