JP2003223136A - 表示装置およびその駆動方法 - Google Patents

表示装置およびその駆動方法

Info

Publication number
JP2003223136A
JP2003223136A JP2002022835A JP2002022835A JP2003223136A JP 2003223136 A JP2003223136 A JP 2003223136A JP 2002022835 A JP2002022835 A JP 2002022835A JP 2002022835 A JP2002022835 A JP 2002022835A JP 2003223136 A JP2003223136 A JP 2003223136A
Authority
JP
Japan
Prior art keywords
pixel
period
voltage
switching transistor
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002022835A
Other languages
English (en)
Other versions
JP3892732B2 (ja
Inventor
Shigeyuki Nishitani
茂之 西谷
Toshihiro Sato
敏浩 佐藤
Genshiro Kawachi
玄士朗 河内
Hajime Akimoto
秋元　　肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002022835A priority Critical patent/JP3892732B2/ja
Publication of JP2003223136A publication Critical patent/JP2003223136A/ja
Application granted granted Critical
Publication of JP3892732B2 publication Critical patent/JP3892732B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0606—Manual adjustment
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

(57)【要約】 【課題】 ＥＬ素子のような電流駆動型発光素子を有す
る表示装置において、従来よりも駆動回路の構成が簡単
で、しかも、動画を表示した際に画質劣化を低減するこ
とが可能な駆動方法を提供する。 【解決手段】 電流駆動型発光素子と、スイッチングト
ランジスタと、スイッチングトランジスタに接続される
保持容量素子とを有する画素を複数備える表示装置にお
いて、１フレーム期間の初めの第１の期間に、全画素内
の駆動トランジスタをオフとして、全画素の電流駆動型
発光素子の発光を停止させた状態で、１ライン毎にスイ
ッチングトランジスタのゲート電極に順次走査駆動信号
を印加して各画素の保持容量素子に映像信号電圧を書き
込み、１フレーム期間の第２の期間に、各画素の保持容
量素子に書き込まれた映像信号電圧により決定される１
回以上の発光期間内に、各画素の電流駆動型発光素子を
発光させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表示装置およびそ
の駆動方法に係り、特に、アクティブマトリクス方式の
有機エレクトロルミネッセンスディスプレイの駆動方法
に関する。
【０００２】
【従来の技術】アクティブマトリクス駆動の有機エレク
トロルミネッセンスディスプレイ（以下、ＡＭＯＬＥＤ
と記す）は、従来の液晶ディスプレイの次の世代のフラ
ットパネルディスプレイとして期待されている。従来、
ＡＭＯＬＥＤの駆動回路としては、例えば、特開２００
０−１６３０１４号公報に開示されているような、有機
エレクトロルミネッセンス素子（以下、単に、ＥＬ素子
という。）に電流を供給するための駆動用の薄膜トラン
ジスタ（以下、ＥＬ駆動ＴＦＴという）、ＥＬ駆動ＴＦ
Ｔのゲート電極に接続され、映像信号電圧を保持する保
持コンデンサと、前記保持コンデンサに映像信号電圧を
供給するためのスイッチ用の薄膜トランジスタ（以下、
スイッチＴＦＴという）からなる２トランジスタ構成の
回路がもっとも基本的な画素回路として知られている。
（以下、第１の従来技術という）
【０００３】
【発明が解決しようとする課題】前記第１の従来技術で
ある２トランジスタ構成の基本画素回路の大きな問題と
して、ＥＬ駆動ＴＦＴを構成する半導体薄膜（通常は、
多結晶シリコン膜が使用される）の結晶性の場所毎のバ
ラツキにより、ＥＬ駆動ＴＦＴのしきい電圧（Ｖｔｈ）
や移動度（μ）が画素毎にばらつくために生じる画像の
不均一性がある。しきい電圧や移動度のバラツキは、そ
のまま、ＥＬ素子の駆動電流値のバラツキとなるため、
発光強度がバラツキ、表示上では微細なムラとなって見
えることになる。この表示ムラは駆動電流値が小さい中
間調表示時に特に問題となる。このようなＥＬ駆動ＴＦ
Ｔの特性のバラツキによる表示不均一を抑制するため
に、例えば、特開２０００−３３０５２７号公報には、
ＥＬ駆動ＴＦＴを、完全にオフか、または完全にオン状
態とする２値スイッチとして駆動し、画像の階調表示は
発光の時間幅を変えることにより表示する、所謂パルス
幅変調による駆動法が開示されている。（以下、第２の
従来技術という）第２の従来技術による画像表示の均一
化効果については、既に実証されており、パルス幅変調
駆動はＡＭＯＬＥＤの駆動法として有力な方法の一つで
はある。しかしながら、前記第２の従来技術では、デジ
タル階調に対応した短い信号パルスを処理する必要があ
ることから、駆動回路の動作周波数が高くなり、回路の
消費電力が大きくなるという問題点があった。また、通
常は簡単な回路で済む垂直側走査回路が複雑になり回路
面積が増大するという問題点があった。
【０００４】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、ＥＬ素
子のような電流駆動型発光素子を有する表示装置におい
て、従来よりも駆動回路の構成が簡単で、しかも、動画
を表示した際に画質劣化を低減することが可能な駆動方
法を提供することにある。また、本発明の他の目的は、
前記駆動方法を実施するために最適な表示装置を提供す
ることにある。本発明の前記並びにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
にする。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。即ち、本発明は、電流駆動型発光素
子（例えば、有機エレクトロルミネッセンス素子）を有
する画素を複数備える表示装置の駆動方法であって、１
フレーム期間の初めの第１の期間に、全画素の前記電流
駆動型発光素子の発光を停止させた状態で、前記各画素
に映像信号電圧を書き込み、１フレーム期間の前記第１
の期間に続く第２の期間に、前記各画素に書き込まれた
映像信号電圧により決定される１回以上の発光期間内
に、各画素内の前記電流駆動型発光素子を発光させる。
本発明によれば、１フレーム期間内に、電流駆動型発光
素子の発光を停止する第１の期間を設けるようにしたの
で、動画を表示する場合に高画質の画像を表示させるこ
とが可能となる。
【０００６】また、本発明は、電流駆動型発光素子と、
スイッチングトランジスタと、前記スイッチングトラン
ジスタに接続される保持容量素子とを有する画素を複数
備える表示装置の駆動方法であって、１フレーム期間の
初めの第１の期間に、前記全画素内の前記電流駆動型発
光素子の発光を停止させた状態で、前記各画素の前記ス
イッチングトランジスタのゲート電極に走査駆動信号を
印加して前記各画素の前記保持容量素子に映像信号電圧
を書き込み、１フレーム期間の前記第１の期間に続く第
２の期間に、前記各画素の前記スイッチングトランジス
タのゲート電極に印加する走査駆動信号を停止するとと
もに、前記各画素の前記保持容量素子に書き込まれた映
像信号電圧により決定される１回以上の発光期間内に、
前記各画素の電流駆動型発光素子を発光させる。本発明
によれば、１フレーム期間内に、電流駆動型発光素子の
発光を停止する第１の期間を設けるようにしたので、動
画を表示する場合に高画質の画像を表示させることが可
能となるばかりか、発光期間中、即ち、第２の期間中は
前記スイッチングトランジスタのゲート電極に印加する
走査駆動信号（例えば、走査クロック）を停止させるよ
うにしたので、消費電力の増加を抑えることが可能とな
る。
【０００７】また、本発明は、電流駆動型発光素子と、
前記電流駆動型発光素子に駆動電流を供給する駆動トラ
ンジスタと、スイッチングトランジスタと、前記スイッ
チングトランジスタに接続される保持容量素子と、出力
端子が前記駆動トランジスタのゲート電極に接続される
とともに、一方の入力端子に前記保持容量素子に保持さ
れる電圧が印加され、他方の入力端子に階調制御電圧が
印加される比較器とを有する画素を複数備える表示装置
であって、１フレーム期間の初めの第１の期間に、前記
各画素の前記スイッチングトランジスタのゲート電極に
走査駆動信号を印加して前記各画素の前記保持容量素子
に映像信号電圧を書き込む第１の手段と、前記階調制御
電圧として、前記第１の期間に、全画素内の前記駆動ト
ランジスタをオフとする第１レベルの電圧を、また、１
フレーム期間の前記第１の期間に続く第２の期間に、１
回以上、前記第１レベルの電圧から、前記第１レベルの
電圧とは異なる第２レベルの電圧まで変化する傾斜波形
の電圧を供給する第２の手段とを備える。本発明の一実
施の形態では、前記第１の手段は、前記第２の期間に、
前記各画素の前記スイッチングトランジスタのゲート電
極に印加する走査駆動信号を停止する。
【０００８】また、本発明は、電流駆動型発光素子と、
出力端子に前記電流駆動型発光素子が接続されるインバ
ータ回路と、スイッチングトランジスタと、前記スイッ
チングトランジスタと前記インバータ回路の入力端子と
の間に接続される保持容量素子とを有する画素を複数備
える表示装置であって、１フレーム期間の初めの第１の
期間に、前記各画素の前記インバータ回路の入力端子と
出力端子とを短絡する第１の手段と、１フレーム期間の
前記第１の期間に続く第２の期間に、前記各画素の前記
スイッチングトランジスタのゲート電極に走査駆動信号
を印加して前記各画素の保持容量素子に映像信号電圧を
書き込む第２の手段と、１フレーム期間の前記第２の期
間に続く第３の期間に、１回以上、前記各画素の前記保
持容量素子の前記第１の端子に、第１レベルの電圧か
ら、前記第１レベルの電圧とは異なる第２レベルの電圧
まで変化する傾斜波形の階調制御電圧を印加する第３の
手段とを備える。
【０００９】本発明の一実施の形態では、前記第２の手
段は、前記１フレーム期間の第１および第３の期間内
に、前記各画素の前記スイッチングトランジスタのゲー
ト電極に印加する走査駆動信号を停止する。本発明の一
実施の形態では、前記第３の手段は、前記各画素の前記
保持容量素子の前記第１の端子に接続されるとともに、
前記第３の期間にオンとなり前記階調制御電圧を前記保
持容量素子の前記第１の端子に印加する第２のスイッチ
ングトランジスタを有する。本発明の一実施の形態で
は、前記複数の画素はマトリクス状に配置され、前記各
画素列毎に設けられ、前記各画素の前記スイッチングト
ランジスタがオンのときに、前記各画素の前記保持容量
素子に映像信号電圧を印加する複数の映像信号線と、前
記各画素列毎に設けられ、前記階調制御電圧を印加する
複数の階調信号線と、前記各画素列毎に設けられ、前記
電流駆動型発光素子に駆動電流を供給する複数の電流供
給線と、前記各画素行毎に設けられ、１ライン毎に前記
各画素の前記スイッチングトランジスタのゲート電極に
順次前記走査駆動信号を印加する複数の走査信号線とを
備える。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。［実施の形
態１］図１は、本発明の実施の形態１の表示装置の表示
パネルの１画素の等価回路を示す回路図である。本実施
の形態において、各画素はマトリクス状に配置され、ｍ
行ｎ列目の画素は、走査信号線（Ｇm，Ｇ(m+1)）と、映
像信号線Ｄn（あるいは、階調信号線Ｋn）と、アノード
電流供給線Ａnとで囲まれた領域で定義される。各画素
内部には、スイッチ用の薄膜トランジスタ（以下、スイ
ッチＴＦＴという。）（Ｑｓ(m,n)）と、ＰＭＯＳトラ
ンジスタから成るＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）と、保
持容量素子Ｃｓｔ(m,n)と、比較器Ｃｏｐ(m,n)とが設け
られる。ＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）のドレイン電極
には、ＥＬ素子ＯＬＥＤ(m,n)のアノード電極が接続さ
れ、ゲート電極には、比較器Ｃｏｐ(m,n)の出力端子が
接続される。ＥＬ素子ＯＬＥＤ(m,n)のカソード電極は
接地電位（ＧＮＤ）に接続される。比較器Ｃｏｐ(m,n)
の一方の入力端子には、保持容量素子Ｃｓｔ(m,n)の一
方の端子が接続され、他方の端子には、階調信号線Ｋn
が接続される。保持容量素子Ｃｓｔ(m,n)の一方の端子
は、スイッチＴＦＴ（Ｑｓ(m,n)）を介して映像信号線
Ｄnに接続され、また、保持容量素子Ｃｓｔ(m,n)の他方
の端子は、接地電位（ＧＮＤ）に接続される。
【００１１】比較のために、従来の表示装置の代表的な
１画素の等価回路を図８に示す。この図８は、前述した
特開２０００−１６３０１４号公報に記載されているも
のである。この図８に示す等価回路は、比較器Ｃｏｐ
(m,n)と階調信号線Ｋnとを備えず、かつ、保持容量素子
Ｃｓｔ(m,n)の他方の端子が、アノード電流供給線（Ａ
n）に接続されている点で、図１に示す等価回路と相異
する。この図８に示す等価回路において、走査信号線Ｇ
が順次１ライン毎に走査され、スイッチＴＦＴ（Ｑｓ
(m,n)）のゲート電極にＨｉｇｈレベル（以下、Ｈレベ
ルという）の走査クロックが印加されると、スイッチＴ
ＦＴ（Ｑｓ(m,n)）がオンとなり、これにより、スイッ
チＴＦＴ（Ｑｓ(m,n)）を介して、映像信号線Ｄnからア
ナログの映像信号電圧が保持容量素子Ｃｓｔ(m,n)に供
給され、保持容量素子Ｃｓｔ(m,n)に保持される。この
保持容量素子Ｃｓｔ(m,n)に保持されたアナログの映像
信号電圧は、ＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）のゲート電
極に供給され、これにより、ＥＬ駆動ＴＦＴ（Ｑｄ(m,
n)）を流れる電流が制御され、即ち、アナログの映像信
号電圧に対応する電流をＥＬ素子ＯＬＥＤ(m,n)に供給
し、これにより、ＥＬ素子ＯＬＥＤ(m,n)が発光し、画
像が表示される。
【００１２】しかしながら、この図８に示す回路構成で
は、ＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）を構成する半導体薄
膜（多結晶シリコン膜）の結晶性の場所毎のバラツキに
より、ＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）のしきい電圧（Ｖ
ｔｈ）や移動度（μ）が画素毎にバラツキが生じ、それ
により、ＥＬ素子ＯＬＥＤ(m,n)の駆動電流値にバラツ
キが生じ、結果として、発光強度がバラツキ、表示上で
は微細なムラとなって見えるという問題点があった。ま
た、この図８に示す駆動方法は、１フレーム期間中、同
一の画像を表示し続ける方法であり、画像が切り替わる
毎に輝度が段階状に変化する。このように常に画像を切
れ目なしに表示する駆動方法では、前の画像から次の画
像に切り替わると人間は２つの画像を重ねて認識し、結
果的に画像の輪郭がぼやけてしまうという欠点があり、
特に、動画を表示する場合に、表示画質を劣化させると
いう問題点があった。
【００１３】以下、本実施の形態の駆動方法について説
明する。本実施の形態では、図２に示すように、１フレ
ーム期間は、走査期間と発光期間とに分離される。図２
に示す走査期間は、全ての保持容量素子Ｃｓｔにアナロ
グの映像信号電圧を書き込み期間であり、この期間内
は、ＥＬ素子ＯＬＥＤの発光は停止される。この走査期
間内に、走査信号線Ｇが順次１ライン毎に走査され、１
ライン毎に走査信号線Ｇに順次走査クロックが印加され
ると、全ての保持容量素子Ｃｓｔにアナログの映像信号
電圧を書き込まれる。例えば、図１において、スイッチ
ＴＦＴ（Ｑｓ(m,n)）のゲート電極にＨレベルの走査ク
ロックが印加されると、スイッチＴＦＴ（Ｑｓ(m,n)）
がオンとなり、これにより、スイッチＴＦＴ（Ｑｓ(m,
n)）を介して、映像信号線Ｄnからアナログの映像信号
電圧が保持容量素子Ｃｓｔ(m,n)に供給され、保持容量
素子Ｃｓｔ(m,n)に保持される。また、本実施の形態で
は、階調信号線Ｋnには、図３に示すランプ波形の傾斜
波電圧が印加される。この図３に示す傾斜波電圧は、走
査期間内は第１レベルの電圧（Ｖ１）であり、この第１
レベルの電圧（Ｖ１）が比較器Ｃｏｐ(m,n)に入力され
るため、比較器Ｃｏｐ(m,n)の出力はＨレベルを維持す
る。そのため、全てのＥＬ駆動ＴＦＴ（Ｑｄ）がオフ状
態を維持し、全てのＥＬ素子ＯＬＥＤの発光は停止され
る。即ち、走査期間内では、全てのＥＬ素子ＯＬＥＤは
黒を表示する。
【００１４】前述した走査期間に続く発光期間では、走
査信号線Ｇに対する走査クロックの供給が停止される。
また、発光期間内に、階調信号線Ｋnに供給される傾斜
波電圧が、図３に示すように、第１レベルの電圧（Ｖ
１）から、第２レベルの電圧（Ｖ２）まで、ある傾斜を
もって変化する。そのため、保持容量素子Ｃｓｔに保持
されている電圧値（図３では階調電圧と記す。）より
も、階調信号線Ｋnに供給される傾斜波電圧の電圧値が
大きくなると、比較器ＣｏｐがＬｏｗレベル（以下、Ｌ
レベルという）となり、ＥＬ駆動ＴＦＴ（Ｑｄ）がオン
となり、ＥＬ素子ＯＬＥＤが発光する。この場合に、各
ＥＬ素子ＯＬＥＤを流れる電流（図３のＩｏｌｅｄ）は
一定であり、各画素の発光輝度は、各画素のＥＬ素子Ｏ
ＬＥＤの発光時間に応じて変化する。即ち、図３に示す
ように、発光輝度が高い画素（明るい表示の画素）程、
各画素のＥＬ素子ＯＬＥＤの発光時間が長くなる。この
ように、本実施の形態では、ＥＬ駆動ＴＦＴ（Ｑｄ）
を、完全にオフか、または完全にオン状態とする２値ス
イッチとして駆動させるので、ＥＬ駆動ＴＦＴ（Ｑｄ）
を構成する半導体薄膜（多結晶シリコン膜）の結晶性の
場所毎のバラツキにより、ＥＬ駆動ＴＦＴのしきい電圧
（Ｖｔｈ）や移動度（μ）が画素毎にばらつくために生
じる画像の不均一性を抑止することができる。
【００１５】また、本実施の形態は、ＥＬ駆動ＴＦＴ
（Ｑｄ）を、２値スイッチとして駆動し、画像の階調表
示は発光の時間幅を変えるようにした点で、前述の第２
の従来技術と類似している。しかしながら、本実施の形
態では、前述の第２の従来技術のように、デジタル階調
に対応した短い信号パルスを処理する必要がないので、
前述の第２の従来技術と比して、駆動回路の動作周波数
を低くできるとともに、垂直側走査回路の構成を簡単で
きるので、回路面積を小さくすることができる。さら
に、本実施の形態では、発光期間中に、スイッチＴＦＴ
（Ｑｓ）のゲート電極に印加する走査クロックを停止さ
せるようにしたので、消費電力の増加を抑えることがで
きる。なお、本実施の形態では、図３に示すように、保
持容量素子Ｃｓｔに保持されるアナログの映像信号は、
発光輝度が高い程、第１レベルの電圧（Ｖ１）との間の
電位差が小さく、発光輝度が低い程、第１レベルの電圧
（Ｖ１）との間の電位差が大きくなる電圧である。この
ように、本実施の形態では、１フレーム期間の走査期間
内に、全てのＥＬ素子ＯＬＥＤの発光を停止するように
したので、動画を表示する場合でも、表示画質の劣化を
低減させることが可能となる。
【００１６】図４は、本実施の形態の表示装置のマトリ
クス表示部と駆動回路を含めた表示部全体を示すブロッ
ク図である。同図において、１０は表示パネル、２０は
水平走査回路、３０は垂直走査回路である。ここで、水
平走査回路２０と、垂直走査回路３０とは、外部のタイ
ミングコントローラからの制御信号（例えば、クロック
パルス、スタートパルスなど）により制御され、また、
水平走査回路２０は、映像信号線生成回路２１と、傾斜
波電圧生成回路２２とで構成される。図４において、垂
直走査回路３０には、Ｍ本の走査信号線（Ｇ1〜ＧM）が
接続され、垂直走査回路３０は、前述した走査期間内
に、Ｍ個の走査信号線に順次Ｈレベルの走査クロックを
出力する。なお、図４では、Ｇ1とＧMの２本の走査信号
線のみを図示している。映像信号線生成回路２１には、
Ｎ本の映像信号線（Ｄ1〜ＤN）が接続され、映像信号線
生成回路２１は、外部から入力される映像信号（Ｖｅｄ
ｉｏ）に基づき、前述した走査期間内に、走査されるラ
インの画素に対応するアナログの映像信号電圧をＮ個の
走査信号線に出力する。なお、図４では、Ｄ1とＤNの２
本の映像信号線のみを図示している。したがって、本実
施の形態では、表示パネル１０は、Ｍ行Ｎ列の画素で構
成されるが、図４では１個の画素のみを図示している。
また、傾斜波電圧生成回路２２には、Ｎ本の階調信号線
（Ｋ1〜ＫN）が接続され、傾斜波電圧生成回路２２は、
前述したランプ波形の傾斜波電圧を生成する。なお、Ｎ
本のアノード電流供給線（Ａ1〜ＡN）は、画素領域外で
短絡（ショート）され、外部電源（ＶＤＤ）に接続され
る。
【００１７】［実施の形態２］前述の実施の形態の表示
装置において、図３に示す明るい表示の場合のＥＬ素子
ＯＬＥＤが発光する時点と、図３に示す暗い表示の場合
のＥＬ素子ＯＬＥＤが発光する時点との間の時間差（Ｔ
ａ）が大きくなると、動画を表示する場合に、動画ボケ
や擬似輪郭ノイズとなり、表示画像の画質の劣化が生じ
る恐れがある。本実施の形態の表示装置は、前述した表
示画像の画質の劣化を防止するものである。図５は、本
発明の実施の形態２の表示装置において、階調信号線Ｋ
に供給される傾斜波電圧の電圧波形を示す図である。図
３に示す傾斜波電圧は、第１レベルの電圧（Ｖ１）か
ら、第２レベルの電圧（Ｖ２）まで一回のみ変化するも
のであるが、図５に示す傾斜波電圧は、第１レベルの電
圧（Ｖ１）から、第２レベルの電圧（Ｖ２）まで複数回
（図５では、６回）にわたって変化させるようにしたも
のである。これにより、本実施の形態では、明るい表示
の場合のＥＬ素子ＯＬＥＤが発光する時点と、暗い表示
の場合のＥＬ素子ＯＬＥＤが発光する時点との間の時間
差（Ｔｂ）を、図３のＴａよりも小さくできるので、動
画を表示する場合に、動画ボケや擬似輪郭ノイズが生じ
るの防止することが可能となる。なお、図５に示すラン
プ波形の傾斜波電圧は、図４に示す傾斜波電圧生成回路
２２で生成される。
【００１８】［実施の形態３］図６は、本発明の実施の
形態３の表示装置の表示パネルの１画素の等価回路を示
す回路図である。本実施の形態は、前述の各実施の形態
における比較器Ｃｏｐに代えて、クランプドインバータ
回路を使用する実施の形態である。本実施の形態では、
ＰＭＯＳトランジスタ（ＰＭ(m,n)）とＮＭＯＳトラン
ジスタ（ＮＭ(m,n)）とから成るインバータ回路の出力
端子に、ＥＬ素子ＯＬＥＤ(m,n)のアノード電極が接続
され、ＥＬ素子ＯＬＥＤ(m,n)は、ＰＭＯＳトランジス
タ（ＰＭ(m,n)）から駆動電流が供給される。インバー
タ回路の入力端子と出力端子との間には、スイッチ用の
薄膜トランジスタ（以下、第３のスイッチＴＦＴとい
う。）（Ｑｓ3(m,n)）が接続され、インバータ回路の入
力端子には、保持容量素子Ｃｓｔ(m,n)の一方の端子が
接続される。また、保持容量素子Ｃｓｔ(m,n)の他方の
端子には、スイッチＴＦＴ（Ｑｓ(m,n)）を介して映像
信号線Ｄnと、スイッチ用の薄膜トランジスタ（以下、
第２のスイッチＴＦＴという。）（Ｑｓ2(m,n)）を介し
て階調信号線Ｋnが接続される。
【００１９】図７は、図６に示す各スイッチＴＦＴのゲ
ート電極、映像信号線Ｄn、および階調信号線Ｋnに印加
される電圧波形を示す図である。図７において、Ｖｒｅ
は、第３のスイッチＴＦＴ（Ｑｓ3(m,n)）のゲート電極
に印加される電圧、Ｖｇ１は、スイッチＴＦＴ（Ｑｓ
(m,n)）のゲート電極に印加される走査クロック、Ｖｓ
ｉｇは、映像信号線Ｄnに供給されるアナログの映像信
号、Ｖｇ２は、第２のスイッチＴＦＴ（Ｑｓ2(m,n)）の
ゲート電極に印加される電圧、Ｖｇｒａｙは、階調信号
線Ｋnに印加されるランプ波形の傾斜波電圧、Ｉｏｌｅ
ｄは、ＥＬ素子ＯＬＥＤ(m,n)を流れる駆動電流であ
る。以下、図７を用いて、本実施の形態の駆動方法につ
いて説明する。本実施の形態においても、１フレーム
は、走査期間と発光期間とに分けられる。本実施の形態
において、Ｖｒｅの電圧は、走査期間の第１の期間にＨ
レベルとなるので、全ての画素内の第３のスイッチＴＦ
Ｔ（Ｑｓ3(m,n)）がオンなり、インバータ回路の入力端
子と出力端子とが短絡される。これにより、インバータ
回路の入力端子ノードは、ＰＭＯＳトランジスタ（ＰＭ
(m,n)）を流れる電流と、ＮＭＯＳトランジスタ（ＮＭ
(m,n)）を流れる電流とが一致する電圧（Ｖcn）に設定
される。この場合に、ＰＭＯＳトランジスタ（ＰＭ(m,
n)）、および、ＮＭＯＳトランジスタ（ＮＭ(m,n)）を
構成する半導体薄膜（多結晶シリコン膜）の結晶性の場
所毎のバラツキにより、ＰＭＯＳトランジスタ（ＰＭ
(m,n)）、および、ＮＭＯＳトランジスタ（ＮＭ(m,n)）
のしきい電圧（Ｖｔｈ）や移動度（μ）が画素毎にばら
ついても、前記電圧（Ｖcn）は、前述したバラツキに応
じた電圧値となる。
【００２０】次に、走査期間内の、第１の期間に続く第
２の期間に、走査信号線Ｇが順次１ライン毎に走査さ
れ、即ち、１ライン毎に走査信号線Ｇに、順次走査クロ
ックが印加され、全ての保持容量素子Ｃｓｔにアナログ
の映像信号電圧を書き込まれる。例えば、スイッチＴＦ
Ｔ（Ｑｓ(m,n)）のゲート電極に印加される走査クロッ
クがＨレベルとなると、スイッチＴＦＴ（Ｑｓ(m,n)）
がオンとなり、スイッチＴＦＴ（Ｑｓ(m,n)）を介し
て、映像信号線Ｄnからアナログの映像信号電圧が保持
容量素子Ｃｓｔ(m,n)に保持される。この場合に、イン
バータ回路のＰＭＯＳトランジスタ（ＰＭ(m,n)）はオ
フであるので、全てのＥＬ素子ＯＬＥＤの発光は停止さ
れる。次に、発光期間になると、Ｖｇ２の電圧がＨレベ
ルとなるので、スイッチＴＦＴ（Ｑｓ2(m,n)）がオンと
なり、各保持容量素子Ｃｓｔには、階調信号線Ｋからラ
ンプ波形の傾斜波電圧が印加される。この図７に示す傾
斜波電圧は、第１レベルの電圧（Ｖ１）から、第２レベ
ルの電圧（Ｖ２）まで、ある傾斜もって変化する電圧で
ある。
【００２１】これにより、インバータ回路の入力端子ノ
ードは、（Ｖcn−（Ｖｓｉｇ−Ｖ１））の電圧となり、
インバータ回路のＰＭＯＳトランジスタ（ＰＭ(m,n)）
がオンとなり、ＥＬ素子ＯＬＥＤが発光する。図７に示
す傾斜波電圧が、第１レベルの電圧（Ｖ１）から上昇
し、保持容量素子Ｃｓｔ(m,n)に保持されている電圧
（図７では、階調電圧と記す）になると、インバータ回
路のＰＭＯＳトランジスタ（ＰＭ(m,n)）がオフとな
り、ＥＬ素子ＯＬＥＤが発光を停止する。この場合に、
各ＥＬ素子ＯＬＥＤを流れる電流（図７のＩｏｌｅｄ）
は一定であり、各画素の発光輝度は、各画素のＥＬ素子
ＯＬＥＤの発光時間に応じて変化する。即ち、発光輝度
が高い画素程、各画素のＥＬ素子ＯＬＥＤの発光時間が
長くなる。さらに、本実施の形態では、前記電圧（Ｖc
n）は、インバータ回路のＰＭＯＳトランジスタ（ＰＭ
(m,n)）、および、ＮＭＯＳトランジスタ（ＮＭ(m,n)）
のしきい電圧（Ｖｔｈ）や移動度（μ）が画素毎にばら
ついても、前記電圧（Ｖcn）は、前述したバラツキに応
じた電圧値となるので、本実施の形態では、インバータ
回路を構成する薄膜トランジスタの特性のバラツキに起
因する、複数の画素間での表示バラツキを低減し、ムラ
のない均一な表示を得ることが可能となる。
【００２２】なお、本実施の形態では、図７に示すよう
に、保持容量素子Ｃｓｔに保持されるアナログの映像信
号は、発光輝度が高い程、第１レベルの電圧（Ｖ１）と
の間の電位差が大きく、発光輝度が低い程、第１レベル
の電圧（Ｖ１）との間の電位差が小さくなる電圧であ
る。このように、本実施の形態でも、１フレーム期間の
走査期間内に、全てのＥＬ素子ＯＬＥＤの発光を停止す
るようにしたので、動画を表示する場合でも、表示画質
の劣化を低減させることが可能となる。なお、本実施の
形態において、表示装置のマトリクス表示部と駆動回路
を含めた表示部全体の構成は、図４と同じであり、前述
したランプ波形の傾斜波電圧は、傾斜波電圧生成回路２
２で生成される。また、本実施の形態においても、前述
の実施の形態２のように、傾斜波電圧を、第１レベルの
電圧（Ｖ１）から、第２レベルの電圧（Ｖ２）まで複数
回にわたって変化させるようにしてもよい。以上、本発
明者によってなされた発明を、前記実施の形態に基づき
具体的に説明したが、本発明は、前記実施の形態に限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは勿論である。
【００２３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 （１）本発明の表示装置によれば、１フレーム期間を、
走査期間と発光期間とに分離し、走査期間内に、電流駆
動型発光素子の発光を停止するようにしたので、動画を
表示する場合に高画質の画像を表示させることが可能と
なる。 （２）本発明の表示装置によれば、１フレーム期間を、
走査期間と発光期間とに分離し、発光期間中に、スイッ
チング薄膜トランジスタのゲート電極に印加する走査駆
動信号（例えば、走査クロック）を停止させるようにし
たので、消費電力の増加を抑えることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の表示装置の表示パネル
の１画素の等価回路を示す回路図である。
【図２】本発明の実施の形態１の表示装置の駆動方法を
説明するための図である。
【図３】本発明の実施の形態１の表示装置において、階
調信号線に供給される傾斜波電圧の電圧波形を示す図で
ある。
【図４】本発明の実施の形態１の表示装置のマトリクス
表示部と駆動回路を含めた表示部全体を示すブロック図
である。
【図５】本発明の実施の形態２の表示装置において、階
調信号線に供給される傾斜波電圧の電圧波形を示す図で
ある。
【図６】本発明の実施の形態３の表示装置の表示パネル
の１画素の等価回路を示す回路図である。
【図７】図６に示す各スイッチＴＦＴのゲート電極、映
像信号線Ｄn、階調信号線Ｋnに印加される電圧波形を示
す図である。
【図８】従来の表示装置の表示パネルの１画素の等価回
路を示す回路図である。
【符号の説明】
１０…表示パネル、２０…水平走査回路、２１…映像信
号線生成回路、２２…傾斜波電圧生成回路、３０…垂直
走査回路、Ａ…アノード電流供給線、Ｄ…映像信号線、
Ｇ…走査信号線、Ｋ…階調信号線、Ｑｓ，Ｑｓ1、Ｑｓ2
…スイッチ用薄膜トランジスタ、Ｑｄ…駆動用薄膜トラ
ンジスタ、Ｃｓｔ…保持容量素子、ＯＬＥＤ…有機エレ
クトロルミネッセンス素子、Ｃｏｐ…比較器、ＰＭ…Ｐ
ＭＯＳトランジスタ、ＮＭ…ＮＭＯＳトランジスタ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ａ ６４２ ６４２Ａ (72)発明者 河内 玄士朗 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 秋元 肇 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5C080 AA06 BB05 DD02 DD05 DD22 DD26 DD27 EE19 EE29 FF11 GG08 HH09 JJ02 JJ03 JJ04 KK43

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 電流駆動型発光素子を有する画素を複数
    備える表示装置の駆動方法であって、 １フレーム期間の初めの第１の期間に、全画素内の前記
    電流駆動型発光素子の発光を停止させた状態で、前記各
    画素に映像信号電圧を書き込み、 １フレーム期間の前記第１の期間に続く第２の期間に、
    前記各画素に書き込まれた映像信号電圧により決定され
    る少なくとも１回の発光期間内に、前記各画素の前記電
    流駆動型発光素子を発光させることを特徴とする表示装
    置の駆動方法。
  2. 【請求項２】 電流駆動型発光素子と、スイッチングト
    ランジスタと、前記スイッチングトランジスタに接続さ
    れる保持容量素子とを有する画素を複数備える表示装置
    の駆動方法であって、 １フレーム期間の初めの第１の期間に、前記全画素内の
    前記電流駆動型発光素子の発光を停止させた状態で、前
    記各画素の前記スイッチングトランジスタのゲート電極
    に走査駆動信号を印加して前記各画素の前記保持容量素
    子に映像信号電圧を書き込み、 １フレーム期間の前記第１の期間に続く第２の期間に、
    前記各画素の前記スイッチングトランジスタのゲート電
    極に印加する走査駆動信号を停止するとともに、前記各
    画素の前記保持容量素子に書き込まれた映像信号電圧に
    より決定される少なくとも１回の発光期間内に、前記各
    画素の電流駆動型発光素子を発光させることを特徴とす
    る表示装置の駆動方法。
  3. 【請求項３】 前記少なくとも１回の発光期間は、より
    明るく発光する画素程長くすることを特徴とする請求項
    １または請求項２に記載の表示装置の駆動方法。
  4. 【請求項４】 電流駆動型発光素子と、前記電流駆動型
    発光素子に駆動電流を供給する駆動トランジスタと、ス
    イッチングトランジスタと、前記スイッチングトランジ
    スタに接続される保持容量素子と、出力端子が前記駆動
    トランジスタのゲート電極に接続されるとともに、一方
    の入力端子に前記保持容量素子に保持される電圧が印加
    され、他方の入力端子に階調制御電圧が印加される比較
    器とを有する画素を複数備える表示装置であって、 １フレーム期間の初めの第１の期間に、前記各画素の前
    記スイッチングトランジスタのゲート電極に走査駆動信
    号を印加して前記各画素の前記保持容量素子に映像信号
    電圧を書き込む第１の手段と、 前記階調制御電圧として、前記第１の期間に、全画素内
    の前記駆動トランジスタをオフとする第１レベルの電圧
    を、また、１フレーム期間の前記第１の期間に続く第２
    の期間に、少なくとも１回、前記第１レベルの電圧か
    ら、前記第１レベルの電圧とは異なる第２レベルの電圧
    まで変化する傾斜波形の電圧を供給する第２の手段とを
    備えることを特徴とする表示装置。
  5. 【請求項５】 前記第１の手段は、前記第２の期間に、
    前記各画素の前記スイッチングトランジスタのゲート電
    極に印加する走査駆動信号を停止することを特徴とする
    請求項４に記載の表示装置。
  6. 【請求項６】 前記複数の画素はマトリクス状に配置さ
    れ、 前記各画素列毎に設けられ、前記各画素の前記スイッチ
    ングトランジスタがオンのときに、前記各画素の前記保
    持容量素子に映像信号電圧を印加する複数の映像信号線
    と、 前記各画素列毎に設けられ、前記各画素の前記比較器の
    他方の入力端子に階調制御電圧を印加する複数の階調信
    号線と、 前記各画素列毎に設けられ、前記各画素の前記駆動トラ
    ンジスタを介して前記各画素の前記電流駆動型発光素子
    に駆動電流を供給する複数の電流供給線と、 前記各画素行毎に設けられ、１ライン毎に前記各画素の
    前記スイッチングトランジスタのゲート電極に順次前記
    走査駆動信号を印加する複数の走査信号線とを備えるこ
    とを特徴とする請求項４または請求項５に記載の表示装
    置。
  7. 【請求項７】 電流駆動型発光素子と、出力端子に前記
    電流駆動型発光素子が接続されるインバータ回路と、ス
    イッチングトランジスタと、前記スイッチングトランジ
    スタと前記インバータ回路の入力端子との間に接続され
    る保持容量素子とを有する画素を複数備える表示装置で
    あって、 １フレーム期間の初めの第１の期間に、前記各画素の前
    記インバータ回路の入力端子と出力端子とを短絡する第
    １の手段と、 １フレーム期間の前記第１の期間に続く第２の期間に、
    前記各画素の前記スイッチングトランジスタのゲート電
    極に走査駆動信号を印加して前記各画素の保持容量素子
    に映像信号電圧を書き込む第２の手段と、 １フレーム期間の前記第２の期間に続く第３の期間に、
    少なくとも１回、前記各画素の前記保持容量素子の前記
    第１の端子に、第１レベルの電圧から、前記第１レベル
    の電圧とは異なる第２レベルの電圧まで変化する傾斜波
    形の階調制御電圧を印加する第３の手段とを備えること
    を特徴とする表示装置。
  8. 【請求項８】 前記第２の手段は、前記１フレーム期間
    の第１および第３の期間内に、前記各画素の前記スイッ
    チングトランジスタのゲート電極に印加する走査駆動信
    号を停止することを特徴とする請求項７に記載の表示装
    置。
  9. 【請求項９】 前記第３の手段は、前記各画素の前記保
    持容量素子の前記第１の端子に接続されるとともに、前
    記第３の期間にオンとなり前記階調制御電圧を前記保持
    容量素子の前記第１の端子に印加する第２のスイッチン
    グトランジスタを有することを特徴とする請求項８に記
    載の表示装置。
  10. 【請求項１０】 前記複数の画素はマトリクス状に配置
    され、 前記各画素列毎に設けられ、前記各画素の前記スイッチ
    ングトランジスタがオンのときに、前記各画素の前記保
    持容量素子に映像信号電圧を印加する複数の映像信号線
    と、 前記各画素列毎に設けられ、前記各画素の前記保持容量
    素子の前記第１の端子に前記階調制御電圧を印加する複
    数の階調信号線と、 前記各画素列毎に設けられ、前記各画素の前記インバー
    タ回路を介して前記各画素の前記電流駆動型発光素子に
    駆動電流を供給する複数の電流供給線と、 前記各画素行毎に設けられ、１ライン毎に前記各画素の
    前記スイッチングトランジスタのゲート電極に順次前記
    走査駆動信号を印加する複数の走査信号線とを備えるこ
    とを特徴とする請求項７ないし請求項９のいずれか１項
    に記載の表示装置。
JP2002022835A 2002-01-31 2002-01-31 表示装置の駆動方法 Expired - Lifetime JP3892732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002022835A JP3892732B2 (ja) 2002-01-31 2002-01-31 表示装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002022835A JP3892732B2 (ja) 2002-01-31 2002-01-31 表示装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2003223136A true JP2003223136A (ja) 2003-08-08
JP3892732B2 JP3892732B2 (ja) 2007-03-14

Family

ID=27745732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002022835A Expired - Lifetime JP3892732B2 (ja) 2002-01-31 2002-01-31 表示装置の駆動方法

Country Status (1)

Country Link
JP (1) JP3892732B2 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005134640A (ja) * 2003-10-30 2005-05-26 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法及び電子機器
JP2007065218A (ja) * 2005-08-30 2007-03-15 Eastman Kodak Co アクティブマトリクス型表示装置
CN100489929C (zh) * 2004-03-25 2009-05-20 株式会社日立显示器 显示装置
US7646367B2 (en) 2005-01-21 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
US8063858B2 (en) 2005-12-06 2011-11-22 Pioneer Corporation Active matrix display apparatus and driving method therefor
CN103026400A (zh) * 2011-07-25 2013-04-03 松下电器产业株式会社 显示装置及显示装置的驱动方法
US8599111B2 (en) 2006-03-10 2013-12-03 Canon Kabushiki Kaisha Driving circuit of display element and image display apparatus
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
CN103971632A (zh) * 2013-02-04 2014-08-06 索尼公司 比较器单元、显示器、以及驱动显示器的方法
CN103971633A (zh) * 2013-02-04 2014-08-06 索尼公司 显示单元、显示单元的驱动方法和控制脉冲生成装置
US9159262B2 (en) 2013-04-01 2015-10-13 Sony Corporation Display apparatus
KR20160120283A (ko) 2014-02-13 2016-10-17 소니 주식회사 발광 소자 구동 회로, 표시 장치, 및, a/d 변환 회로
US9692001B2 (en) 2014-09-01 2017-06-27 Japan Display Inc. Display device
JP2018013766A (ja) * 2016-07-22 2018-01-25 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及びその駆動方法
US10636354B2 (en) 2015-09-30 2020-04-28 Sony Corporation Display element, method for driving display element, display device, and electronic device to display image with reduced luminance unevenness
CN112513965A (zh) * 2018-07-31 2021-03-16 日亚化学工业株式会社 图像显示装置
CN114023258A (zh) * 2021-11-22 2022-02-08 武汉天马微电子有限公司 显示面板的驱动方法和显示装置
CN114424278A (zh) * 2019-09-17 2022-04-29 夏普株式会社 显示装置及其驱动方法
WO2024032340A1 (zh) * 2022-08-08 2024-02-15 成都辰显光电有限公司 显示面板、显示面板的驱动方法和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101404547B1 (ko) 2007-12-26 2014-06-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005134640A (ja) * 2003-10-30 2005-05-26 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法及び電子機器
CN100489929C (zh) * 2004-03-25 2009-05-20 株式会社日立显示器 显示装置
US7646367B2 (en) 2005-01-21 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
US8395604B2 (en) 2005-01-21 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
JP2016035585A (ja) * 2005-03-18 2016-03-17 株式会社半導体エネルギー研究所 表示装置
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2007065218A (ja) * 2005-08-30 2007-03-15 Eastman Kodak Co アクティブマトリクス型表示装置
US8013813B2 (en) 2005-08-30 2011-09-06 Global Oled Technology Llc Active matrix-type display device
US8063858B2 (en) 2005-12-06 2011-11-22 Pioneer Corporation Active matrix display apparatus and driving method therefor
US8599111B2 (en) 2006-03-10 2013-12-03 Canon Kabushiki Kaisha Driving circuit of display element and image display apparatus
US8629817B2 (en) 2006-03-10 2014-01-14 Canon Kabushiki Kaisha Driving circuit of display element and image display apparatus
CN103026400B (zh) * 2011-07-25 2016-04-27 株式会社日本有机雷特显示器 显示装置及显示装置的驱动方法
CN103026400A (zh) * 2011-07-25 2013-04-03 松下电器产业株式会社 显示装置及显示装置的驱动方法
US10002565B2 (en) 2013-02-04 2018-06-19 Sony Semiconductor Solutions Corporation Display unit, method of driving the same, and control pulse generation device
JP2014150482A (ja) * 2013-02-04 2014-08-21 Sony Corp コンパレータ装置、並びに、表示装置及びその駆動方法
CN103971633A (zh) * 2013-02-04 2014-08-06 索尼公司 显示单元、显示单元的驱动方法和控制脉冲生成装置
CN103971632A (zh) * 2013-02-04 2014-08-06 索尼公司 比较器单元、显示器、以及驱动显示器的方法
US10255852B2 (en) 2013-02-04 2019-04-09 Sony Semiconductor Solutions Corporation Comparator unit, display, and method of driving display
CN108335674A (zh) * 2013-02-04 2018-07-27 索尼半导体解决方案公司 显示装置
US9697766B2 (en) 2013-02-04 2017-07-04 Sony Semiconductor Solutions Corporation Comparator unit, display, and method of driving display
US11200834B2 (en) 2013-04-01 2021-12-14 Sony Semiconductor Solutions Corporation Display apparatus
US9159262B2 (en) 2013-04-01 2015-10-13 Sony Corporation Display apparatus
KR20160120283A (ko) 2014-02-13 2016-10-17 소니 주식회사 발광 소자 구동 회로, 표시 장치, 및, a/d 변환 회로
US10157578B2 (en) 2014-02-13 2018-12-18 Sony Semiconductor Solutions Corporation Light emitting device driving circuit, display, and A/D conversion circuit
US9692001B2 (en) 2014-09-01 2017-06-27 Japan Display Inc. Display device
US10636354B2 (en) 2015-09-30 2020-04-28 Sony Corporation Display element, method for driving display element, display device, and electronic device to display image with reduced luminance unevenness
JP2018013766A (ja) * 2016-07-22 2018-01-25 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及びその駆動方法
JP7017315B2 (ja) 2016-07-22 2022-02-08 三星ディスプレイ株式會社 表示装置
CN112513965A (zh) * 2018-07-31 2021-03-16 日亚化学工业株式会社 图像显示装置
CN114424278A (zh) * 2019-09-17 2022-04-29 夏普株式会社 显示装置及其驱动方法
CN114424278B (zh) * 2019-09-17 2023-12-22 夏普株式会社 显示装置及其驱动方法
CN114023258A (zh) * 2021-11-22 2022-02-08 武汉天马微电子有限公司 显示面板的驱动方法和显示装置
CN114023258B (zh) * 2021-11-22 2022-12-13 武汉天马微电子有限公司 显示面板的驱动方法和显示装置
WO2024032340A1 (zh) * 2022-08-08 2024-02-15 成都辰显光电有限公司 显示面板、显示面板的驱动方法和显示装置

Also Published As

Publication number Publication date
JP3892732B2 (ja) 2007-03-14

Similar Documents

Publication Publication Date Title
JP3854161B2 (ja) 表示装置
US11373588B2 (en) Display device
US8063858B2 (en) Active matrix display apparatus and driving method therefor
JP2003223136A (ja) 表示装置およびその駆動方法
JP4024557B2 (ja) 発光装置、電子機器
JP4501785B2 (ja) 画素回路及び電子機器
US11380246B2 (en) Electroluminescent display device having pixel driving
US9324249B2 (en) Electroluminescent display panel with reduced power consumption
US20220157246A1 (en) Pixel Driving Circuit and Electroluminescent Display Device Including the Same
JP2004012897A (ja) 表示装置及び表示装置の駆動制御方法
JP4235045B2 (ja) 表示装置の駆動方法
JP2005031643A (ja) 発光装置及び表示装置
KR102588103B1 (ko) 표시 장치
KR20090128888A (ko) 유기발광 디스플레이 장치 및 구동방법
JP4952886B2 (ja) 表示装置及びその駆動制御方法
KR100659622B1 (ko) 표시 장치
US20080252567A1 (en) Active Matrix Display Device
JP2010107630A (ja) 画像表示装置及び画像表示装置の駆動方法
US20100156966A1 (en) Image display device
US7176872B2 (en) Display controller, display system, and display controlling method
JP2006243062A (ja) 表示装置およびその駆動方法、電子情報機器、表示制御プログラム、可読記録媒体
JP2011191620A (ja) 表示装置、表示駆動方法
JP2011191472A (ja) 表示装置、表示駆動方法
JP2009110007A (ja) 表示装置の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3892732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term