JP2003218706A - ターボデコーダとｒｓデコーダが縦続接続されたデコーディング装置及びそのデコーディング方法 - Google Patents

ターボデコーダとｒｓデコーダが縦続接続されたデコーディング装置及びそのデコーディング方法

Info

Publication number
JP2003218706A
JP2003218706A JP2002309858A JP2002309858A JP2003218706A JP 2003218706 A JP2003218706 A JP 2003218706A JP 2002309858 A JP2002309858 A JP 2002309858A JP 2002309858 A JP2002309858 A JP 2002309858A JP 2003218706 A JP2003218706 A JP 2003218706A
Authority
JP
Japan
Prior art keywords
decoding
decoder
turbo
signal
iterations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002309858A
Other languages
English (en)
Other versions
JP3638930B2 (ja
Inventor
Ki-Bo Kim
紀甫 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003218706A publication Critical patent/JP2003218706A/ja
Application granted granted Critical
Publication of JP3638930B2 publication Critical patent/JP3638930B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H03M13/2966—Turbo codes concatenated with another code, e.g. an outer block code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 【課題】 ＲＳエンコーディングとターボエンコーディ
ングが行なわれて伝送された信号に対して不要な反復復
号及び不十分な反復復号を防止し、エラー訂正性能を最
適化できるデコーディング装置を提供する。 【解決手段】 デコーディング装置は、受信された信号
をターボデコーディングするターボデコーダ、ターボデ
コーディングされた信号をＲＳデコーディングするＲＳ
デコーダ、及び所定の反復回数ターボデコーディングが
行なわれＲＳデコーダからエラー訂正の完了信号の受信
時にデコーディング動作が中断されるようにターボデコ
ーダを制御する制御部を有する。制御部は、完了信号が
受信される場合反復回数を減らし、完了信号が受信され
ない場合は前記反復回数を増やす。設定された反復回数
は受信される信号の次のフレームのデコーディング反復
回数として使用される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ターボデコーダと
ＲＳデコーダが縦続接続されたデコーディング装置に係
り、さらに詳しくはＲＳエンコーディングとターボエン
コーディングが重畳して行なわれた信号をデコーディン
グする装置及びそのデコーディング方法に関する。
【０００２】
【従来の技術】一般に、無線デジタル通信ではチャネル
上のエラーを補正するために送信端でエラー訂正コード
を加え、受信端でエラーを補正する方法を使用する。こ
のようなエラー補正可能なコーティング方式のうち一つ
として使用されるものがターボコード(Turbo Code)で
ある。ターボコードは、アメリカ向けのＣＤＭＡ２００
０及びヨーロッパ向けのＷ-ＣＤＭＡにおいて高いデー
タ率(data rate)を必要とするチャネルに採択されてい
る。
【０００３】図１は受信されたターボコードをデコーデ
ィングする従来のデコーディング装置のブロック図であ
る。チャネルを通して受信された信号は、入力バッファ
１０を経てターボデコーダ２０に入力される。ターボデ
コーダ２０は反復復号法(iterative decoding)によっ
てターボコードを復号し、復号された信号は、出力バッ
ファ７０に伝達される。
【０００４】ターボコードは、ターボデコーダ２０の反
復的なデコーディング動作の反復回数によってエラー訂
正性能が違ってくる。反復回数が多くなるほどエラーの
訂正率が高まる。しかし、反復回数が多すぎると、デコ
ーディング動作の時間が延び、またデコーディングのた
めの電力消耗が増加する。従って、一定レベル以上のエ
ラー訂正が行なわれた後、制御部４０は反復デコーディ
ングを中断させる。
【０００５】反復動作を中断させる基準設定方式として
は、従来は次のような方法が使用された。一番目は、反
復回数を予め設定しておき、設定された反復回数に至れ
ば反復デコーディングを中断させる方法である。ところ
が、この方法は、エラー訂正が十分に行われたにも関わ
らず不要な反復デコーディングを行なう恐れがあって、
デコーディングするのに長時間かかり電力消耗が増加し
てしまう。また、エラー訂正が不十分に行われたにも関
わらず反復デコーディングを中断させる恐れがあって、
所望のエラー訂正性能を得られないという問題がある。
【０００６】二番目の方法は、図１に示したような別の
ＬＬＲ(Log likelihood ratio)演算部またはＣＲＣ(c
yclic redundancy check)検定部３０を必要とする方
法である。すなわち、反復的なターボデコーディング動
作遂行中にデコーディングされた信号についてＣＲＣ検
定を行なったり、復号結果の信頼度 (ＬＬＲ : Log
likelihood ratio)検定を行なって、ＣＲＣ検定結果
に基づいてエラー訂正が完了されたことと判断したり、
あるいは対数尤度比の絶対値の最小値が所定のしきい値
以上になるときに復号を中断する。
【０００７】しかし、ＣＲＣを用いる方法は、ターボコ
ードがＣＲＣ方式によって重複してエンコーディングし
なければならず、それによってデータ伝送率の損失が起
こり得るし、またＣＲＣで正しくない情報を発生させる
可能性もある。また、ＬＬＲの最小絶対値を用いる方法
は、反復復号を中断させるためのしきい値を適切に決定
し難く、またしきい値を越えるときもエラー訂正が不完
全に行われる場合が多いという問題がある。
【０００８】前述したようなターボコードのデコーディ
ング方法は、ターボ復号器のみを単独に使用してエラー
を訂正する動作を行なった時に使用可能である。ところ
が、最近ターボ復号器とＲＳデコーダを縦続接続して復
号を行なう方式が提案されており(ＵＳ６,２９８,４６
１)、ＲＳ復号器の復号結果を用いて復号結果の信頼性
を一層向上させる方法の開発可能性が大きくなってい
る。
【０００９】
【発明が解決しようとする課題】本発明は、前述したよ
うな問題点を解決するために、ＲＳエンコーディングと
ターボエンコーディングが行なわれて伝送された信号に
ついて不要な反復復号及び不十分な反復復号を防止し、
エラー訂正性能を最適化するデコーディング装置を提供
することを目的とする。
【００１０】
【課題を解決するための手段】前述した目的を達成する
ための本発明に係るデコーディング装置は、受信された
信号を所定の第１方式によってデコーディングする第１
デコーダと、該第１デコーダによってデコーディングさ
れた前記信号を所定の第２方式によってデコーディング
し、前記第２方式のデコーディングによるエラー訂正の
完了時に完了信号を出力する第２デコーダ、及び前記第
１デコーダが所定の反復回数デコーディングを行ない、
前記第２デコーダから前記完了信号受信時に前記第１デ
コーダのデコーディング動作が中断するように前記第１
デコーダを制御する制御部とを備えることを特徴とす
る。ここで、前記第１デコーダの一例はターボデコーダ
であり、前記第２デコーダの一例はＲＳデコーダであ
る。
【００１１】前記制御部は、前記ターボデコーダによっ
て前記反復回数ターボデコーディングが行なわれた前記
信号に対して前記完了信号が受信される場合に、前記反
復回数を減らし、前記完了信号が受信されない場合は前
記反復回数を増やす。これによりチャネルの状態に応じ
た反復回数の可変が可能になってデコーディング性能が
最適化される。
【００１２】この際、前記制御部は、前記反復回数が所
定の最小値より小さくなる場合は前記最小値を前記反復
回数に設定し、前記反復回数が所定の最大値より大きく
なる場合は、前記最大値を前記反復回数に設定する。こ
れにより、ターボデコーディングのための最小限の反復
回数が保障され、多すぎる反復回数の設定が防止され
る。一方、本発明に係るデコーディング装置は、前記タ
ーボ復号器に入力される前記信号を一時保存する入力バ
ッファ、及び前記ＲＳ復号器の出力を一時保存する出力
バッファを有している。前記制御部は、前記入力バッフ
ァに余分の貯蔵容量があるかまたは前記出力バッファに
余分の貯蔵容量がない場合、前記反復回数を前記最大値
より大きい値に設定可能である。これによって時間の遅
延なしに一層良好な性能のエラー訂正が可能になる。
【００１３】前記反復回数と前記最小値及び前記最大値
はメモリに保存され、保存された反復回数は、次回のフ
レームに対するデコーディング反復回数として使用され
る。一方、本発明によれば、前述したようなデコーディ
ング装置によって行なわれるデコーディング方法が提供
される。
【００１４】
【発明の実施の形態】以下、添付した図面に基づいて本
発明をさらに詳述する。本発明に係るデコーディング装
置は、ＲＳエンコーディングとターボエンコーディング
が重畳して行なわれた信号をデコーディングする。すな
わち、信号伝送端は、ＲＳエンコーダとターボエンコー
ダを具備しており、これにより伝送される信号は、先に
ＲＳエンコーディングによってブロックコード(block
code)になり、該ブロックコードがターボエンコーディ
ングされターボコードが生成される。
【００１５】図２は本発明に係るデコーディング装置の
ブロック図である。本発明に係るデコーディング装置
は、入力バッファ１１０、ターボデコーダ１２０、ＲＳ
デコーダ１５０、出力バッファ１７０、制御部１４０、
及びメモリ１８０を有している。入力バッファ１１０は
受信された信号を一時保存し、保存された信号は、ター
ボデコーダ１２０に提供される。出力バッファ１７０
は、ＲＳデコーダ１５０によってＲＳデコーディングさ
れた信号を一時保存する。ターボデコーダ１２０は、入
力バッファ１１０から入力される信号に対して反復的に
ターボデコーディングを行なう。
【００１６】ＲＳデコーダ１５０は、ターボデコーダ１
２０によってターボデコーディングされた信号に対して
ＲＳデコーディングを行なう。ＲＳデコーダ１５０のＲ
Ｓデコーディング動作の結果エラー訂正が完了したと
き、ＲＳデコーダ１５０は、エラー訂正の完了信号を出
力する。ターボデコーダ１２０によって行なわれたター
ボデコーディングによって信号のエラーが訂正された場
合は、ＲＳデコーダ１５０によってＲＳデコーディング
された信号がエラーを有しなくなる。従って、ＲＳデコ
ーダ１５０のＲＳデコーディング動作の結果エラーが訂
正された場合は、ターボデコーダ１２０のターボデコー
ディング動作におけるエラー訂正も十分に行われたと見
られる。従って、ＲＳデコーダ１５０がエラー訂正の完
了信号を出力する場合は、ターボデコーダ１２０とＲＳ
デコーダ１５０によってエラー訂正が十分に行なわれた
と判断することができる。
【００１７】メモリ１８０には、ターボデコーダ１２０
のデコーディング動作の反復回数、及びこの反復回数に
ついて設定可能な最大値と最小値が保存されている。制
御部１４０は、メモリ１８０に保存されている反復回数
ほどターボデコーダ１２０がデコーディング動作を行な
うようにターボデコーダ１２０を制御する。また、制御
部１４０は、メモリ１８０に保存されている反復回数に
ついてＲＳデコーダ１５０が出力する完了信号に応じて
新たな値を設定する。
【００１８】以下、図３に基づいて本発明に係るデコー
ディング方法をさらに詳しく説明する。受信された信号
は、入力バッファ１１０に入力された後にターボデコー
ダ１２０に入力される(Ｓ１０)。ターボデコーダ１２０
は、入力された信号に対して反復的ターボデコーディン
グを行なう(Ｓ２０)。この際、ターボデコーダ１２０の
デコーディング動作は、制御部１４０によって制御さ
れ、制御部１４０は、メモリ１８０に既に設定されてい
る反復回数ほどデコーディング動作が繰り返されるよう
ターボデコーダ１２０を制御する。
【００１９】前記反復回数ほどターボデコーディングさ
れた信号は、ＲＳデコーダ１５０に入力され、ＲＳデコ
ーダ１５０は入力された信号に対してＲＳデコーディン
グを行なう(Ｓ２５)。ＲＳデコーダ１５０は、エラー訂
正を完了したか否かを判断する機能を有しており、この
際エラー訂正が完了したと判断する場合は(Ｓ３０)完了
信号を出力する。この完了信号は、制御部１４０に入力
され、これにより制御部１４０は、エラー訂正が完了し
たか否かを分かる。
【００２０】制御部１４０に完了信号が入力されれば、
制御部１４０は、メモリ１８０に設定されていた反復回
数を一つ減らす(Ｓ５０)。この際、メモリ１８０には、
反復回数に対して設定可能な最小値が保存されており、
制御部１４０は、現在設定されている反復回数が最小値
より小さいかを比較して(Ｓ４０)、最小値より大きい場
合だけ反復回数を減らす(Ｓ５０)。
【００２１】ＲＳデコーダ１５０のＲＳデコーディング
動作遂行後も完了信号が出力されなければ、制御部１４
０はエラー訂正が完了されないことと判断する。これに
より、制御部１４０は、メモリ１８０に設定されていた
反復回数を一つ増加させ(Ｓ７０)、未だエラー訂正が十
分に完了されていないので、受信された信号の現在フレ
ームについてターボデコーダ１２０による反復的なター
ボデコーディング動作を継続させる(Ｓ８０)。この際、
メモリ１８０には反復回数について設定可能な最大値が
保存されており、制御部１４０は、現在設定されている
反復回数が最大値より大きいか否かを比較して(Ｓ６
０)、最大値より小さい場合にだけ反復回数を増やす(Ｓ
７０)。
【００２２】Ｓ５０段階及びＳ７０段階において設定さ
れた反復回数は、受信された信号の次のフレームに対す
るデコーディング動作時のターボデコーディングを反復
する回数として使用される。信号が伝送されるチャネル
の状態が良好な場合は、エラーが発生するデータが少な
くなり、チャネルの状態が良好ではないほどエラーが発
生するデータが多くなる。エラーが多いほど良好なエラ
ー訂正性能を得るまで多くの反復回数のターボデコーデ
ィングを行なわなければならなく、エラーが少ない場合
は、少ない反復回数のターボデコーディングでも良好な
エラー訂正性能が得られる。
【００２３】本発明によれば、前述した通り、メモリ１
８０ではターボデコーダ１２０が反復的なターボデコー
ディングを行なう反復回数が予め設定されており、この
反復回数によってエラー訂正が十分に行われた場合は、
現在チャネルの状態が良好であると判断する。従って、
次回のフレームに対するターボデコーディングの反復回
数を減らしても十分にエラー訂正が可能になる。また、
この反復回数によってエラー訂正が十分に行われない場
合は、現在チャネルの状態が不良であると判断する。従
って、次回のフレームに対するターボデコーディングの
反復回数を増やすことによって十分なエラー訂正が行な
える。
【００２４】また、Ｓ４０段階及びＳ６０段階で分かる
ように、現在チャネル状態が良好であっても反復回数が
最小値以下に低くならず、また現在チャネル状態が不良
であっても反復回数が最大値以上に高くはならない。従
って、ターボデコーディングのために必要な最小限の反
復回数が保障され、またエラー訂正が多少不完全な場合
であっても度が過ぎる回数の反復による時間遅延と電力
消耗が防止される。
【００２５】一方、反復回数が一定値以上に増加して
も、もし入力バッファ１１０に余分の貯蔵容量があれば
度が過ぎる反復による時間遅延の問題は発生しない。な
ぜならば、入力バッファ１１０に余分の貯蔵容量がある
場合は(Ｓ７５)、入力バッファ１１０に受信された信号
が追加に保存される時間の間は、ターボデコーダ１２０
のターボデコーディング動作による遅延が発生しても、
全体的にはデコーディング動作の時間遅延が発生しない
ためである。従って、入力バッファ１１０に余分の貯蔵
容量がある場合は、反復回数が最大値を越える場合も反
復回数を増やす(Ｓ７８)。
【００２６】また、反復回数が一定値以上に増加すると
しても、もし出力バッファ１７０に余分の貯蔵容量がな
ければ過度な反復による時間遅延の問題は発生しない。
なぜならば、出力バッファ１７０に余分の貯蔵容量がな
い場合は、出力バッファ１７０にターボデコーディング
とＲＳデコーディングが完了された信号を伝送しても出
力バッファ１７０に保存できないため、どうせ時間遅延
が発生するからである。従って、図３には示されていな
いが、出力バッファ１７０に余分の貯蔵容量がない場合
は、反復回数が最大値を越える場合も反復回数を増やす
ことによってエラー訂正の効果を一層増大できる。
【００２７】
【発明の効果】以上述べた通り、本発明によれば、既に
設定された反復回数のターボデコーディングによってエ
ラー訂正が完了されたか否かによって次のフレームに対
する反復回数を増減させることで、チャネルの状態によ
る最適化された反復回数によるターボデコーディング動
作が行なわれる。よって、デコーディング性能が向上さ
れる。また、ターボデコーディングのための最小限の反
復回数が保障されるため、ターボデコーディング動作の
信頼性が保障され、最大限の反復回数が保障されること
によって過度な時間遅延を防止することができる。
【００２８】前述した実施形態では、ターボデコーダと
ＲＳデコーダが縦続接続されたデコーディング装置を例
示しているが、これらに限らず反復的なデコーディング
を行なう第１デコーダと第１デコーダによってデコーデ
ィングされた信号をデコーディングする第２デコーダを
備えた他のデコーディング装置にも本発明は適用可能で
ある。
【００２９】以上では本発明の望ましい実施形態につい
て示しかつ説明したが、本発明は前述した特定の実施形
態に限らず、請求の範囲で請求する本発明の要請を逸脱
せず当該発明の属する技術分野において通常の知識を持
つ者ならば誰でも多様な変形実施が可能なことは勿論、
そのような変更は請求の範囲の記載内にある。
【図面の簡単な説明】
【図１】 従来のターボデコーディング装置のブロック
図、
【図２】 本発明に係るデコーディング装置のブロック
図、
【図３】 本発明に係るデコーディング方法のフローチ
ャート。
【符号の説明】
１０，１１０…入力バッファ ２０，１２０…ターボデコーダ ３０…ＬＬＲ演算部ＣＲＣ検定部 ４０，１４０…制御部 ７０，１７０…出力バッファ １５０…ＲＳデコーダ １８０…メモリ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B001 AA04 AA10 AB02 AD06 5J065 AA01 AB01 AC02 AD11 AE06 AF02 AH09 AH13 AH15 AH20 5K014 AA01 BA02 BA06 BA08 BA10 FA11 HA10

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 受信された信号を所定の第１方式によっ
    てデコーディングする第１デコーダと、 該第１デコーダによってデコーディングされた前記信号
    を所定の第２方式によってデコーディングし、前記第２
    方式のデコーディングによるエラー訂正の完了時に完了
    信号を出力する第２デコーダと、 前記第１デコーダが所定の反復回数デコーディングを行
    ない、前記第２デコーダから前記完了信号受信時に前記
    第１デコーダのデコーディング動作が中断されるように
    前記第１デコーダを制御する制御部とを備えることを特
    徴とするデコーディング装置。
  2. 【請求項２】 前記第１デコーダは、ターボデコーダで
    あり、前記第２デコーダは、ＲＳデコーダであることを
    特徴とする請求項１に記載のデコーディング装置。
  3. 【請求項３】 前記制御部は、前記ターボデコーダによ
    って前記反復回数ターボデコーディングが行なわれた前
    記信号に対して前記完了信号が受信される場合、前記反
    復回数を減らすことを特徴とする請求項２に記載のデコ
    ーディング装置。
  4. 【請求項４】 前記制御部は、前記反復回数が所定の最
    小値より小さくなる場合、前記最小値を前記反復回数に
    設定することを特徴とする請求項３に記載のデコーディ
    ング装置。
  5. 【請求項５】 前記制御部は、前記ターボデコーダによ
    って前記反復回数ターボデコーディングが行なわれた前
    記信号に対して前記完了信号が受信されない場合、前記
    反復回数を増やすことを特徴とする請求項２に記載のデ
    コーディング装置。
  6. 【請求項６】 前記制御部は、前記反復回数が所定の最
    大値より大きくなる場合、前記最大値を前記反復回数に
    設定することを特徴とする請求項５に記載のデコーディ
    ング装置。
  7. 【請求項７】 前記ターボデコーダに入力される前記信
    号を一時保存する入力バッファをさらに備え、 前記制御部は、前記入力バッファに余分の貯蔵容量があ
    る場合、前記反復回数を前記最大値より大きい値に設定
    可能であることを特徴とする請求項６に記載のデコーデ
    ィング装置。
  8. 【請求項８】 前記ＲＳデコーダによってＲＳデコーデ
    ィングされた前記信号を一時保存する出力バッファをさ
    らに備え、 前記制御部は、前記出力バッファに余分の貯蔵容量がな
    い場合、前記反復回数を前記最大値より大きい値に設定
    可能であることを特徴とする請求項６に記載のデコーデ
    ィング装置。
  9. 【請求項９】 前記制御部は、前記ターボデコーダによ
    って前記反復回数ターボデコーディングが行なわれた前
    記信号に対して前記完了信号が受信されない場合、前記
    信号のターボデコーディングが追加に行われるように前
    記ターボデコーダを制御することを特徴とする請求項２
    に記載のデコーディング装置。
  10. 【請求項１０】 前記反復回数を保存するメモリをさら
    に備えることを特徴とする請求項２に記載のデコーディ
    ング装置。
  11. 【請求項１１】 受信された信号を所定の反復回数第１
    デコーディングする段階と、 前記第１デコーディングによってデコーディングされた
    前記信号を第２デコーディングする段階と、 前記第２デコーディングによるエラー訂正が完了したか
    否かを判別する段階と、 前記エラー訂正が完了したとき、前記信号に対する前記
    第１デコーディングを中断する段階とを備えることを特
    徴とするデコーディング方法。
  12. 【請求項１２】 前記第１デコーディングは、ターボデ
    コーディングであり、前記第２デコーディングは、ＲＳ
    デコーディングであることを特徴とする請求項１１に記
    載のデコーディング方法。
  13. 【請求項１３】 前記エラー訂正が完了したとき、前記
    反復回数を減らす段階をさらに備えることを特徴とする
    請求項１２に記載のデコーディング方法。
  14. 【請求項１４】 前記減少段階では、前記反復回数が所
    定の最小値より小さくなる場合、前記最小値を前記反復
    回数に設定することを特徴とする請求項１２に記載のデ
    コーディング方法。
  15. 【請求項１５】 前記エラー訂正が完了されない場合、
    前記反復回数を増やす段階をさらに備えることを特徴と
    する請求項１２に記載のデコーディング方法。
  16. 【請求項１６】 前記増加段階では、前記反復回数が所
    定の最大値より大きくなる場合、前記最大値を前記反復
    回数に設定することを特徴とする請求項１５に記載のデ
    コーディング方法。
  17. 【請求項１７】 前記信号をターボデコーディングする
    前に一時保存する入力バッファに余分の貯蔵容量がする
    場合、前記増加段階において前記反復回数が前記最大値
    より大きい値に設定可能であることを特徴とする請求項
    １６に記載のデコーディング方法。
  18. 【請求項１８】 ＲＳデコーディングされた前記信号を
    一時保存する出力バッファに余分の貯蔵容量がない場
    合、前記増加段階において前記反復回数が最大値より大
    きい値に設定可能であることを特徴とする請求項１６に
    記載のデコーディング方法。
JP2002309858A 2002-01-11 2002-10-24 ターボデコーダとｒｓデコーダが縦続接続されたデコーディング装置及びそのデコーディング方法 Expired - Fee Related JP3638930B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0001813A KR100444571B1 (ko) 2002-01-11 2002-01-11 터보디코더와 알에스디코더가 연접된 디코딩장치 및 그의디코딩방법
KR2002-001813 2002-01-11

Publications (2)

Publication Number Publication Date
JP2003218706A true JP2003218706A (ja) 2003-07-31
JP3638930B2 JP3638930B2 (ja) 2005-04-13

Family

ID=19718409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002309858A Expired - Fee Related JP3638930B2 (ja) 2002-01-11 2002-10-24 ターボデコーダとｒｓデコーダが縦続接続されたデコーディング装置及びそのデコーディング方法

Country Status (5)

Country Link
US (1) US7222286B2 (ja)
JP (1) JP3638930B2 (ja)
KR (1) KR100444571B1 (ja)
CN (1) CN1290267C (ja)
DE (1) DE10254187A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515892A (ja) * 2003-12-22 2007-06-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ サブブロック処理及びサブブロックをベースとする停止基準を伴うｓｉｓｏ復号器
JP2008193460A (ja) * 2007-02-06 2008-08-21 Fujitsu Ltd 誤り訂正符号復号装置
JP2010011398A (ja) * 2008-06-30 2010-01-14 Fujitsu Ltd 反復型の誤り訂正復号器及び、データ復号処理システム
JP2015162793A (ja) * 2014-02-27 2015-09-07 三菱電機株式会社 復調装置および受信装置

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210238A (ja) * 2004-01-21 2005-08-04 Nec Corp ターボ復号装置及びその方法並びにその動作プログラム
US20050193320A1 (en) * 2004-02-09 2005-09-01 President And Fellows Of Harvard College Methods and apparatus for improving performance of information coding schemes
KR20060029495A (ko) * 2004-10-01 2006-04-06 삼성전자주식회사 리드-솔로몬 부호의 복호 장치 및 방법
US7516389B2 (en) * 2004-11-04 2009-04-07 Agere Systems Inc. Concatenated iterative and algebraic coding
US7712013B2 (en) * 2005-03-18 2010-05-04 Intel Corporation Block decoding methods and apparatus
KR100651847B1 (ko) * 2005-09-05 2006-12-01 엘지전자 주식회사 다중 순환 부호화를 이용한 터보 부호의 부호화/복호 장치및 방법
US8069397B2 (en) * 2006-07-10 2011-11-29 Broadcom Corporation Use of ECC with iterative decoding for iterative and non-iterative decoding in a read channel for a disk drive
US8065588B2 (en) * 2007-01-17 2011-11-22 Broadcom Corporation Formulaic flexible collision-free memory accessing for parallel turbo decoding with quadratic polynomial permutation (QPP) interleave
US8332718B2 (en) * 2007-03-29 2012-12-11 Sirius Xm Radio Inc. Efficient implementation to perform iterative decoding with large iteration counts
KR20090041224A (ko) 2007-10-23 2009-04-28 삼성전자주식회사 연접 디코더 및 연접 디코딩 방법
CN101442316B (zh) * 2007-11-21 2010-12-15 中国科学院微电子研究所 动态调整最大迭代次数的低密度奇偶校验码迭代译码方法
KR20090083758A (ko) * 2008-01-30 2009-08-04 삼성전자주식회사 연접 부호 복호화 방법 및 장치
US8514984B2 (en) * 2009-09-02 2013-08-20 Qualcomm Incorporated Iterative decoding architecture with HARQ combining and soft decision directed channel estimation
US8989320B2 (en) * 2009-09-02 2015-03-24 Qualcomm Incorporated Hardware simplification of sic-MIMO decoding by use of a single hardware element with channel and noise adaptation for interference cancelled streams
US8976903B2 (en) * 2009-09-02 2015-03-10 Qualcomm Incorporated Unified iterative decoding architecture using joint LLR extraction and a priori probability
US8301987B2 (en) * 2009-10-29 2012-10-30 Sandisk Il Ltd. System and method of decoding data with reduced power consumption
US8199034B2 (en) * 2010-04-20 2012-06-12 Qualcomm Incorporated Method and apparatus for soft symbol determination
JP2012244305A (ja) * 2011-05-17 2012-12-10 Toshiba Corp メモリコントローラ、半導体メモリ装置、および復号方法
US8559494B1 (en) 2012-06-20 2013-10-15 MagnaCom Ltd. Timing synchronization for reception of highly-spectrally-efficient communications
US8681889B2 (en) 2012-06-20 2014-03-25 MagnaCom Ltd. Multi-mode orthogonal frequency division multiplexing receiver for highly-spectrally-efficient communications
US8781008B2 (en) 2012-06-20 2014-07-15 MagnaCom Ltd. Highly-spectrally-efficient transmission using orthogonal frequency division multiplexing
US9166834B2 (en) 2012-06-20 2015-10-20 MagnaCom Ltd. Method and system for corrupt symbol handling for providing high reliability sequences
US9088400B2 (en) 2012-11-14 2015-07-21 MagnaCom Ltd. Hypotheses generation based on multidimensional slicing
US8811548B2 (en) 2012-11-14 2014-08-19 MagnaCom, Ltd. Hypotheses generation based on multidimensional slicing
US9118519B2 (en) 2013-11-01 2015-08-25 MagnaCom Ltd. Reception of inter-symbol-correlated signals using symbol-by-symbol soft-output demodulator
US8804879B1 (en) 2013-11-13 2014-08-12 MagnaCom Ltd. Hypotheses generation based on multidimensional slicing
US9130637B2 (en) 2014-01-21 2015-09-08 MagnaCom Ltd. Communication methods and systems for nonlinear multi-user environments
US9496900B2 (en) 2014-05-06 2016-11-15 MagnaCom Ltd. Signal acquisition in a multimode environment
US8891701B1 (en) 2014-06-06 2014-11-18 MagnaCom Ltd. Nonlinearity compensation for reception of OFDM signals
US9246523B1 (en) 2014-08-27 2016-01-26 MagnaCom Ltd. Transmitter signal shaping
US9966972B1 (en) * 2014-09-02 2018-05-08 Marvell International Ltd. Systems and methods for dynamic iteration control in a low-density parity-check (LDPC) decoder
US9276619B1 (en) 2014-12-08 2016-03-01 MagnaCom Ltd. Dynamic configuration of modulation and demodulation
US9191247B1 (en) 2014-12-09 2015-11-17 MagnaCom Ltd. High-performance sequence estimation system and method of operation
CN108540142B (zh) * 2017-03-06 2021-11-12 瑞昱半导体股份有限公司 接收装置及其控制方法
CN111049619A (zh) * 2018-10-12 2020-04-21 瑞昱半导体股份有限公司 解码装置及解码方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6029264A (en) 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
CA2234006C (en) * 1998-04-06 2004-10-19 Wen Tong Encoding and decoding methods and apparatus
EP1009098A1 (en) 1998-12-10 2000-06-14 Sony International (Europe) GmbH Error correction using a turbo code and a CRC
JP3239870B2 (ja) 1998-12-28 2001-12-17 日本電気株式会社 データ誤り訂正システム
DE19940666C2 (de) 1999-08-27 2003-02-20 Bosch Gmbh Robert Verfahren und Vorrichtung zur Dekodierung von über einen Übertragungskanal übertragenen kanalkodierten Daten
JP2001186023A (ja) 1999-12-27 2001-07-06 Mitsubishi Electric Corp 通信装置および通信方法
JP4364405B2 (ja) 2000-06-12 2009-11-18 三菱電機株式会社 通信装置および通信方法
GB2366159B (en) * 2000-08-10 2003-10-08 Mitel Corp Combination reed-solomon and turbo coding

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515892A (ja) * 2003-12-22 2007-06-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ サブブロック処理及びサブブロックをベースとする停止基準を伴うｓｉｓｏ復号器
JP4778441B2 (ja) * 2003-12-22 2011-09-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ サブブロック処理及びサブブロックをベースとする停止基準を伴うｓｉｓｏ復号器
JP2008193460A (ja) * 2007-02-06 2008-08-21 Fujitsu Ltd 誤り訂正符号復号装置
JP2010011398A (ja) * 2008-06-30 2010-01-14 Fujitsu Ltd 反復型の誤り訂正復号器及び、データ復号処理システム
JP2015162793A (ja) * 2014-02-27 2015-09-07 三菱電機株式会社 復調装置および受信装置

Also Published As

Publication number Publication date
JP3638930B2 (ja) 2005-04-13
KR20030061246A (ko) 2003-07-18
CN1431781A (zh) 2003-07-23
KR100444571B1 (ko) 2004-08-16
US7222286B2 (en) 2007-05-22
DE10254187A1 (de) 2003-07-24
CN1290267C (zh) 2006-12-13
US20030135809A1 (en) 2003-07-17

Similar Documents

Publication Publication Date Title
JP3638930B2 (ja) ターボデコーダとｒｓデコーダが縦続接続されたデコーディング装置及びそのデコーディング方法
KR100321978B1 (ko) 통신시스템에서반복복호장치및방법
JP4777876B2 (ja) ターボデコーダの反復の早期終了
JP3556943B2 (ja) 符号分割多重接続移動通信システムの反復復号中止装置及び方法
US6182261B1 (en) Efficient iterative decoding
US8086928B2 (en) Methods and systems for terminating an iterative decoding process of a forward error correction block
JP2008544721A (ja) 反復デコーダの電力削減のための方法及び装置
US20070177696A1 (en) Map decoder with bidirectional sliding window architecture
JP3811699B2 (ja) 符号分割多重接続移動通信システムのエラー訂正装置及び方法
CN101194428A (zh) 迭代解码器中的停止准则
CN100391108C (zh) Turbo解码器及其所使用的动态解码方法
JP3512176B2 (ja) ターボ復号装置およびターボ復号における復号の繰返し回数の制御方法
US20110055657A1 (en) Method and system for stopping execution of a turbo decoder
KR102197751B1 (ko) 블록 터보 부호의 저 복잡도 오류정정을 위한 신드롬 기반의 혼합 복호 장치 및 그 방법
WO2000041328A1 (en) Device and method for normalizing metric value of component decoder in mobile communication system
CN111769839B (zh) 快速的比特翻转译码方法
EP3829089A1 (en) Method and device for decoding polar code, storage medium, and electronic device
TWI544325B (zh) 以再編碼方案用於糾錯碼解碼的提前終止方法
CN117895951A (zh) 译码迭代次数配置方法、芯片及终端设备
JP2002198937A (ja) 通信装置、通信方法、符号化装置、符号化方法、復号装置、復号方法及び記憶媒体
JP2004222196A (ja) 信号処理装置及び方法
JPH0730436A (ja) 誤り制御方式
JP2003046394A (ja) 誤り訂正方法および誤り訂正符号生成装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees