KR100651847B1 - 다중 순환 부호화를 이용한 터보 부호의 부호화/복호 장치및 방법 - Google Patents

다중 순환 부호화를 이용한 터보 부호의 부호화/복호 장치및 방법 Download PDF

Info

Publication number
KR100651847B1
KR100651847B1 KR1020050082445A KR20050082445A KR100651847B1 KR 100651847 B1 KR100651847 B1 KR 100651847B1 KR 1020050082445 A KR1020050082445 A KR 1020050082445A KR 20050082445 A KR20050082445 A KR 20050082445A KR 100651847 B1 KR100651847 B1 KR 100651847B1
Authority
KR
South Korea
Prior art keywords
information
subblock
bits
rearranged
subblocks
Prior art date
Application number
KR1020050082445A
Other languages
English (en)
Inventor
전경훈
김용상
오왕록
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050082445A priority Critical patent/KR100651847B1/ko
Priority to US12/065,718 priority patent/US8166373B2/en
Priority to EP06843799A priority patent/EP1932240A4/en
Priority to PCT/KR2006/003525 priority patent/WO2007055467A2/en
Application granted granted Critical
Publication of KR100651847B1 publication Critical patent/KR100651847B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

채널부호로서 터보 부호를 사용하는 경우 수신기에서 터보 부호의 복호 속도를 향상시킬 수 있는 터보 부호의 부호화/복호화 장치 및 방법을 제시한다. 본 발명에 의한 터보 부호의 부호화 장치는, 입력된 정보비트 열의 정보 프레임을 재배열하는 부호화기 인터리버, 부호화기 인터리버의 입력 및 출력에 해당하는 정보 프레임을 n개의 정보 서브블록들로 각각 분할하는 제1 및 제2 정보 서브블록생성기들, 각각이 n개의 정보 서브블록들을 독립적으로 부호화하는 제1 및 제2 서브블록 구성 부호화부들을 포함한다. 이 터보 부호의 부호화 장치에 대응하는 터보 부호의 복호화 장치는, 복조된 신호에 들어 있는 정보비트 열 및 제1 잉여비트 열과, 재배열된 외재 정보의 열을 분할하여, 하나의 정보 프레임에 대응하며 정보비트들, 잉여비트들 및 재배열된 외재 정보를 포함하는 n개의 수신 서브블록들을 생성하는 제1 및 제2 수신 서브블록 생성기들, 복조된 신호에 들어 있는 정보비트 열의 정보 프레임을 재배열하여 제2 수신 서브블록 생성기에 공급하는 제1 복호기 인터리버, n개의 수신 서브블록들을 병렬적으로 복호화하여 외재 정보를 생성하는 제1 및 제2 서브블록 구성 복호부들, 외재 정보를 재배열하고 외재 정보의 열을 출력하는 제2 복호기 인터리버 및 복호기 디인터리버를 포함한다. 본 발명에 의하면 터보 복호기의 복호 속도를 향상시킬 수 있다. 또한 복호 속도 향상을 위한 대역 효율성 소모가 없으며 추가적인 계산량이 매우 적다.
Figure 112005049648538-pat00001
터보 부호, 부호화, 복호화, 순환 부호화, 순환상태

Description

다중 순환 부호화를 이용한 터보 부호의 부호화/복호 장치 및 방법{Encoding and decoding apparatuses and methods of turbo code using multiple circular coding}
도 1은 일반적인 터보 부호의 부호화 장치의 구성도,
도 2는 일반적인 터보 부호의 복호화 장치의 구성도,
도 3a 및 3b는 일반적인 터보 부호의 복호화 장치에서의 메트릭 연산 개념을 설명하기 위한 도면들,
도 4a 및 4b는 순환 부호화가 적용된 터보 부호의 복호화 장치에서의 메트릭 연산 개념을 설명하기 위한 도면들,
도 5는 본 발명에 의한 터보 부호의 부호화 장치의 구성도,
도 6은 본 발명에 의한 터보 부호의 부호화 장치를 구성하는 서브블록 구성 부호화기의 구성도,
도 7은 본 발명에 의한 터보 부호의 복호 장치의 구성도,
도 8은 본 발명에 의한 터보 부호의 복호화 장치를 구성하는 서브블록 구성 복호기의 구성도이다.
도 9는 본 발명에 의한 터보 부호의 복호 성능 곡선을 보여주는 그래프이다.
*도면의 주요부분에 대한 부호의 설명
10, 11 : 정보 서브블록 생성기 20, 30 : 서브블록 구성 부호화부
40 : 부호화기 인터리버 50 : 직렬 변환기
60, 61 : 수신 서브블록 생성기 70, 80 : 서브블록 구성 복호기
90, 91 : 수신 서브블록 결합기 100, 101 : 복호기 인터리버
110 : 복호기 디인터리버
본 발명은 터보 부호의 부호화 및 복호화 장치들 및 방법들에 관한 것으로, 보다 상세하게는 채널 부호로서 터보 부호를 사용하는 경우 수신기의 터보 부호의 복호화 속도를 향상시킬 수 있는 터보 부호의 부호화/복호화 장치들 및 방법들에 관한 것이다.
섀논 용량(Shannon capacity)이란 잡음이 있는 채널에서 신뢰성 있는 통신을 보장해주는 전송율의 한계치이다. 채널 부호는 이러한 채널 용량의 한계에 근접하는 성능과 더불어 적당한 부호화, 복호 복잡도, 복호 속도라는 조건을 만족시키는 방향으로 연구가 진행되어 왔다.
차세대 이동통신 시스템은 고속의 데이터 전송 속도와 신뢰도 있는 전송을 요구한다. 이를 위해서는 강력한 채널 부호화 방식이 필요하다. 터보 부호(Turbo code)는 인터리버(interleaver)를 사이에 두고 두 개의 재귀형 길쌈 부호들을 병렬로 연접시킨 구조로 채널 용량이 섀논 용량에 매우 근접하는 우수한 성능을 지니므 로 차세대 이동통신 시스템에 적합한 채널 부호라 할 수 있다.
도 1은 일반적인 터보 부호의 부호화 장치의 구성도이다.
제1 구성 부호화기(1)는 정보비트(information bit)를 입력받아 그것을 부호화 과정을 수행하여 제1 잉여비트를 생성하고 제2 구성 부호화기(3)는 부호화기 인터리버(2)에 의해 재배열된 정보비트를 입력받아 그것을 부호화하여 제2 잉여비트를 생성한다. 터보 부호화의 경우, 제1 또는 제2 잉여비트는 패리티 비트(parity bit)이다.
터보 복호기의 신뢰도 높은 복호화를 위해 터보 부호화기의 각 구성 부호화기에서는 테일 비트(tail bit)를 삽입하여 트렐리스를 강제 종료시키는 방식 또는 순환 부호화(circular coding) 방식을 채용한다. 순환 부호화 방식이란 트렐리스의 초기상태와 최종상태를 동일하게 설정하는 방식으로서 추가적인 비트의 삽입이 없기 때문에 테일 비트를 삽입하는 방식에 비해 대역 효율성이 높다는 장점을 지닌다. 이때의 초기상태와 최종상태를 순환상태(circular state)라고 부른다. 순환상태를 결정하기 위해 먼저 초기상태를 제로상태(zero state)로 놓고 부호화를 수행하여 최종상태를 구한다. 최종상태와 특정 부호기 구조를 이용하여 순환상태를 계산할 수 있으며 계산된 순환상태를 초기상태로 하여 부호화를 재수행함으로써 잉여비트를 생성할 수 있다.
도 2는 일반적인 터보 부호 복호화 장치의 구성도이다.
도 1의 장치로부터 출력된 정보비트 열, 제1 및 제2 잉여비트 열들은 변조된 후 도 2의 터보 부호 복호화 장치를 위한 수신기로 전송되고, 이 수신기는 변조된 상기 비트 열들을 수신하여 그것들을 복조한 다음, 도 2의 터보 부호 복호화 장치에 공급한다.
제1 구성 복호기(4)는 복조된 정보비트 및 복조된 제1 잉여비트를 입력받아 복호 과정을 수행하고 제1 구성 복호기(4)의 외재 정보(extrinsic information)를 계산한다. 복호기 인터리버(5')는 제1 구성 복호기의 외재 정보를 재배열하여 제2 구성 복호기(6)에 입력한다. 제2 구성 복호기(6)는 복조된 정보비트, 복조된 제2 잉여비트, 및 복호기 인터리버(5)에 의해 재배열된 제1 구성 복호기(4)의 외재 정보를 입력받아 복호 과정을 수행하고 제2 구성 복호기(6)의 외재 정보를 계산한다. 복호기 디인터리버(7)는 제2 구성 복호기(6)의 외재 정보를 재배열하여 제1 구성 복호기(4)에 입력한다. 이상이 반복 복호 횟수 1회에 해당하는 복호 과정을 기술한 것이다. 이러한 반복 복호 과정은 원하는 복호 성능을 얻을 수 있을 때까지 진행할 수 있다.
상기 기재와 같이 터보 부호 복호화 장치는 다수의 구성 복호기로 이루어져 있으며 각 구성 복호기 내부에서는 여러 종류의 메트릭들을 계산함으로써 복호 연산을 수행하게 된다. 이러한 메트릭들로는 전이 메트릭, 순방향 메트릭 및 역방향 메트릭이 있고, 순방향 및 역방향 메트릭들에 기초하여 정보비트의 로그 우도 비율(log likelihood ratio; LLR) 등도 계산된다.
도 3a 및 3b는 일반적인 터보 부호 복호화 장치에서의 순방향 메트릭 및 역방향 메트릭 연산 방식들을 각각 나타내는 도면들이다. 도 3a를 참조하면, k번째 순방향 메트릭 αk는 k-1번째 순방향 메트릭 αk-1과 k-1번째 전이 메트릭 γk-1로부터 계산된다. 또한 도 3a에서 k번째 역방향 메트릭 βk는 k+1l번째 역방향 메트릭 βk+1과 k+1번째 전이 메트릭 γk+1로부터 계산된다.
일반적인 터보 부호 복호화 장치는 전송된 정보비트의 결정을 위해 순방향 메트릭과 역방향 메트릭 모두의 계산을 필요로 하지만, N개의 비트들로 구성된 정보 프레임에 대해, 순방향 메트릭의 계산 과정은 첫 번째 정보비트부터 N번째 정보비트까지 순차적으로 진행되고 역방향 메트릭의 계산 과정은 N번째 정보비트부터 첫 번째 정보비트까지 순차적으로 진행되므로, 전체 정보 프레임 길이만큼의 지연이 발생하게 된다. 게다가 터보 부호 복호화기는 반복 복호를 수행하므로 순방향 메트릭과 역방향 메트릭의 반복 연산들을 수행하게 되는 셈이다. 이러한 복호 지연은 터보 복호기의 단점으로 지적되고 있다.
이러한 단점을 해결하기 위해 정보비트의 프레임 길이(N)를 nsub개의 서브블록으로 나누고 각 서브블록별로 병렬 복호를 수행하는 복호화 방식들이 제안된 바 있다. 대표적인 방식으로는 서브블록별로 테일 비트들을 삽입하는 방식과 서브블록의 복호 과정에서 순방향 메트릭과 역방향 메트릭을 계산할 때 서브블록의 트렐리스 앞뒤에 가드 윈도우(guard window)를 두어 추가적인 메트릭 계산을 수행하는 방식이 있다. 이와 같은 병렬 복호 방식들은 기존 복호 방식에 비해 복호 지연이 약 1/nsub배로 감소한다는 장점을 지닌다. 그러나 각 서브블록별로 테일 비트들을 삽입 해야 하거나 각 서브블록들의 복호 시 메트릭의 신뢰도가 낮아지는 것을 방지하기 위해 추가적인 메트릭 계산을 수행해야 하는 단점이 있다. 테일 비트 삽입은 데이터의 전송률을 떨어뜨리는 원인이 되며 추가적인 메트릭 계산 수행은 복호 복잡도를 증가시키기 때문이다. 또한 이러한 병렬 복호 방법들은 서브블록의 길이가 짧을수록, 즉, nsub가 커질수록 성능 열화가 심화되는 단점이 있다.
도 4a와 4b는 순환 부호화 방식을 채용한 터보 부호 복호화 장치에서의 순방향 메트릭과 역방향 메트릭 연산 방식들을 각각 나타내는 도면들이다. 순방향 메트릭 연산의 경우 i번째 반복 복호에서 최종상태의 순방향 메트릭 αN (i)이 계산되면 이를 i+1번째 반복 복호 시 초기상태의 순방향 메트릭 α0 (i+1)로서 사용한다. 역방향 메트릭 연산의 경우 i번째 반복 복호에서 초기상태의 역방향 메트릭 βN (i)이 계산되면 이를 i+1번째 반복 복호 시 최종상태의 역방향 메트릭 βN (i+1)으로 사용한다. 이러한 방식을 통해 순방향 메트릭 및 역방향 메트릭의 순차적 계산 과정이 중단되지 않고 지속될 수 있으며, 따라서 메트릭의 신뢰도를 점차 높일 수 있다.
본 발명은 상술한 문제점 및 단점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 터보 부호의 복호 속도와 복호 성능을 향상시킬 수 있는 터보 부호화 장치를 제공함에 있다.
본 발명의 다른 목적은 터보 부호의 복호 속도과 복호 성능을 향상시킬 수 있는 터보 부호 복호화 장치를 제공함에 있다.
본 발명의 또 다른 목적은 터보 부호의 복호 속도와 복호 성능을 향상시킬 수 있는 터보 부호화 방법을 제공함에 있다.
본 발명의 추가 목적은 터보 부호의 복호 속도와 복호 성능을 향상시킬 수 있는 터보 부호 복호화 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은, 입력된 정보비트 열의 정보 프레임을 n개의 정보 서브블록들로 분할하는 제1 정보 서브블록 생성기; 상기 입력된 정보비트 열의 정보 프레임을 재배열하고 재배열된 정보 프레임을 출력하는 부호화기 인터리버; 상기 재배열된 정보프레임을 n개의 정보 서브블록들로 분할하는 제2 정보 서브블록 생성기; 상기 제1 정보 서브블록 생성기에 의해 얻어진 상기 n개의 정보 서브블록들을 각각 독립적으로 부호화하여 제1 서브블록 잉여비트들을 출력하는 제1 서브블록 구성 부호화부; 상기 제2 정보 서브블록 생성기에 의해 얻어진 상기 n개의 정보 서브블록들을 각각 독립적으로 부호화하여 제2 서브블록 잉여비트들을 출력하는 제2 서브블록 구성 부호화부; 및 상기 입력된 정보비트 열, 상기 제1 및 상기 제2 서브블록 잉여비트들의 직렬 변환을 수행하는 직렬 변환기를 포함하는 터보 부호의 부호화 장치를 제공한다.
제1 서브블록 구성 부호화부는 제2 서브블록 구성 부호화부와 동일한 구조를 가진다.
본 발명의 다른 목적을 달성하기 위한 터보 부호의 복호화 장치는, 전송 채널로부터 수신된 신호를 복조하여 얻어진 정보비트 열 및 제1 및 제2 잉여비트 열들을 이용하는 터보 부호의 복호화 장치로서, 상기 정보비트 열, 상기 제1 잉여비트 열, 및 재배열된 제1 외재 정보의 열을 분할하여, 하나의 정보 프레임에 대응하며 정보비트들, 제1 잉여비트들 및 재배열된 제1 외재 정보를 포함하는 n개의 제1 수신 서브블록들을 생성하는 제1 수신 서브블록 생성기; 상기 n개의 제1 수신 서브블록들을 병렬적으로 복호화하여 제2 외재 정보를 생성하는 제1 서브블록 구성 복호부; 상기 제2 외재 정보를 재배열하고 재배열된 제2 외재 정보의 열을 출력하는 제2 복호기 인터리버; 상기 정보비트 열을 정보 프레임 단위로 재배열하고 재배열된 정보비트의 열을 출력하는 제1 복호기 인터리버; 상기 재배열된 정보비트의 열, 상기 제2 잉여비트 열 및 상기 재배열된 제2 외재 정보의 열을 분할하여, 상기 하나의 정보 프레임에 대응하며 재배열된 정보비트들, 제2 잉여비트들 및 재배열된 제2 외재 정보를 포함하는 n개의 제2 수신 서브블록들을 생성하는 제2 수신 서브블록 생성기; 상기 n개의 제2 수신 서브블록들을 병렬적으로 복호화하여 제1 외재 정보를 생성하는 제2 서브블록 구성 복호부; 및 상기 제2 서브블록 구성 복호부에 의해 생성된 제1 외재 정보를 재배열하고 재배열된 제1 외재 정보의 열을 출력하는 복호기 디인터리버를 포함하는 터보 부호의 복호화 장치를 제공한다.
본 발명의 또 다른 목적을 달성하기 위한 정보비트 열을 위한 터보 부호화 방법은,
(a) 정보비트 열의 정보 프레임을 n개의 정보 서브블록들로 분할하는 단계;
(b) 상기 정보 프레임에 대해 인터리빙을 수행하여 정보 프레임을 구성하는 정보비트들을 재배열하는 단계;
(c) 재배열된 정보비트들로 구성된 정보 프레임을 n개의 정보 서브블록들로 분할하는 단계;
(d) 단계 (a)에서 얻어진 n개의 정보 서브블록들을 순환부호화 및 재귀형 길쌈 부호화를 이용하여 독립적 및 병렬적으로 순환부호화하는 단계; 및
(e) 단계 (c)에서 얻어진 n개의 정보 서브블록들을 순환부호화 및 재귀형 길쌈 부호화를 이용하여 독립적 및 병렬적으로 순환부호화하는 단계를 포함한다.
본 발명의 추가 목적을 달성하기 위한 터보 부호 복호화 방법은, 복조된 신호에 들어있는 정보비트 열, 제1 잉여비트 열 및 제2 잉여비트 열을 위한 터보 부호 복호화 방법으로서,
(a) 상기 정보비트 열, 상기 제1 잉여비트 열, 및 재배열된 제1 외재 정보의 열을 분할하여, 하나의 정보 프레임에 대응하며 정보비트들, 제1 잉여비트들 및 재배열된 제1 외재 정보를 포함하는 n개의 수신 서브블록들을 생성하는 단계;
(b) 단계 (a)의 상기 n개의 수신 서브블록들을, 순환 부호화된 터보 부호의 복호방식을 이용하여 병렬로 연판정 복호를 수행함으로써, 제2 외재 정보를 생성하는 단계;
(c) 단계 (b)에서 생성된 제2 외재 정보를 재배열하여 재배열된 제2 외재 정보의 열을 생성하는 단계;
(d) 상기 정보비트 열을 정보 프레임 단위로 재배열하여 재배열된 정보비트 의 열을 생성하는 단계;
(e) 상기 재배열된 정보비트의 열, 상기 제2 잉여비트 열 및 상기 재배열된 제2 외재 정보의 열을 분할하여, 상기 하나의 정보 프레임에 대응하며 재배열된 정보비트들, 제2 잉여비트들 및 재배열된 제2 외재 정보를 포함하는 n개의 수신 서브블록들을 생성하는 단계;
(f) 단계 (e)에서 생성된 상기 n개의 수신 서브블록들을 병렬적으로 복호화하여 제1 외재 정보를 생성하는 단계; 및
(g) 상기 제1 외재 정보를 재배열하여 재배열된 제1 외재 정보 열을 생성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 5는 본 발명에 의한 터보 부호의 부호화 장치의 구성도이다.
도 5의 터보 부호의 부호화 장치는, 입력되는 정보비트 열에 대해 정보 프레임 단위로 터보 부호화하는 장치이다. 이 장치는, 길이 N을 갖는 정보 프레임을 입력받아 n개의 정보 서브블록들로 분할하는 제1 및 제2 정보 서브블록 생성기들(10, 11), n개의 정보 서브블록들 각각에 대해 부호화를 수행하는 제1 및 제2 서브블록 구성 부호화부(20, 30), 정보비트들을 재배열하는 부호화기 인터리버(40), 정보비트들과 더불어 제1 및 제2 서브블록 구성 부호화부들(20, 30)의 출력들을 수신하며 그것들을 직렬 신호로 변환하는 직렬 변환기(50)를 포함한다.
본 실시예의 터보 부호의 부호화 장치는 2개의 정보 서브블록 생성기들(10, 11)을 구비한 것으로 가정한다. 제1 정보 서브블록 생성기(10)는 정보비트 열을 수신하며, 수신된 정보비트 열을 정보 프레임 단위로 n개의 정보 서브블록들로 분할한다. 즉, 제1 정보 서브블록 생성기(10)는 수신된 정보비트 열의 각각의 정보 프레임을 n개의 정보 서브블록들로 분할한다. 정보 프레임은 N개의 연속하는 정보비트들로 구성되며, 각각의 정보 서브블록은 N/n개의 연속하는 정보비트들로 구성된다. 부호화기 인터리버(40)는 제1 정보 서브블록 생성기(10)에 수신되는 정보비트들과 동일한 정보비트들을 수신한다. 부호화기 인터리버(40)는 수신된 정보비트 열의 각각의 정보 프레임에 대해 재배열을 수행하고, 재배열된 정보 프레임을 출력한다. 제2 정보 서브블록 생성기(11)는 부호화기 인터리버(40)에 의해 재배열된 정보 프레임을 n개의 정보 서브블록들로 분할한다.
제1 정보 서브블록 생성기(10)에 의해 생성된 n개의 정보 서브블록들은 제1 서브블록 구성 부호화부(20)에 공급되고, 제2 정보 서브블록 생성기(11)에 의해 생성된 n개의 정보 서브블록들은 제2 서브블록 구성 부호화부(30)에 공급된다. 제1 서브블록 구성 부호화부(20)는 n개의 정보 서브블록들을 서로 독립적으로 부호화하여, n개의 서브블록 잉여비트 열들(즉 패리티 비트 열들)을 생성한다. 제2 서브블록 구성 부호화부(30) 역시 n개의 정보 서브블록들을 서로 독립적으로 부호화하여, n개의 서브블록 잉여비트 열들(즉, 패리티 비트 열들)을 생성한다. 제1 서브블록 구성 부호화부(20)에 의해 생성된 서브블록 잉여비트들은 '제1 서브블록 잉여비트들'이라 하고, 제2 서브블록 구성 부호화부(30)에 의해 생성된 서브블록 잉여비트들은 '제2 서브블록 잉여비트들'이라 한다.
제1 및 제2 서브블록 구성 부호화부들(20 및 30)에 의해 수행되는 부호화를 도 6을 참조하여 상세히 설명한다.
도 6은 제1 또는 제2 서브블록 구성 부호화부(20 또는 30)의 세부 구성을 보여준다. 도 6을 참조하면, 서브블록 구성 부호화부(20 또는 30)는 n개의 서브블록 구성 부호화기들로 구성되며, 각각의 서브블록 구성 부호화기는 재귀형 길쌈 부호화기와 순환상태 계산기를 구비한다. 도 6에서, 서브블록 구성 부호화기는 하나의 순환상태 계산기 및 하나의 재귀형 길쌈 부호화기를 둘러싸는 선으로 표시되어 있다. 제1 서브블록 구성 부호화부(20) 또는 제2 서브블록 구성 부호화부(30)에 포함된 재귀형 길쌈 부호화기들(211, 212, ..., 21n)은 먼저 초기상태를 제로상태로 설정한 뒤 부호화를 수행한다. 각 정보 서브블록에 대해 부호화가 완료되면, 각각의 재귀형 길쌈 부호화기(211, 212, ..., 또는 21n)는, 각각의 정보 서브블록에 대하여, 서브블록 잉여비트들에 대한 최종상태들을 대응하는 순환상태 계산기(221, 222, ..., 또는 22n)에 공급하며, 대응하는 순환상태 계산기는 서브블록 잉여비트들에 대한 순환상태들을 각각 결정한다. 결정된 순환상태들은 초기상태들로서 설정되며, 제1 서브블록 구성 부호화부(20)와 제2 서브블록 구성 부호화부(30)는 이러한 초기상태들에 기초하여 동일한 정보 서브블록에 대해 재부호화를 수행한다. 이로써 각 정보 서브블록들에 대해 순환 부호화 방식이 적용되며 각 서브블록 잉여비트들은 초기상태와 최종상태가 동일한 트렐리스 구조를 지니게 된다.
제1 서브블록 구성 부호화부(20)와 제2 서브블록 구성 부호화부(30)에 의한 부호화가 완료되면 직렬 변환기(50)는 정보비트 열, 제1 서브블록 잉여비트들, 제2 서브블록 잉여비트들을 입력받아 직렬 신호로 변환한다. 하나의 정보 프레임에 대해 예를 들면, 제1 서브블록 구성 부호화부(20)는 n개의 제1 서브블록 잉여비트 열들을 출력하며, 제2 서브블록 구성 부호화부(30)는 n개의 제2 서브블록 잉여비트 열들을 출력한다. 그러므로, 직렬 변환기(50)는 하나의 정보 프레임에 해당하는 정보비트들과, 대응하는 n개의 제1 서브블록 잉여비트 열들 및 n개의 제1 서브블록 잉여비트 열들이 그 순서대로 놓이도록 직렬 신호로 변환한다.
도 7은 본 발명에 의한 터보 부호의 복호화 장치의 구성도이다. 도 7에 보인 복호화 장치는, 도 5에 보인 터보 부호의 부호화 장치에 대응하는 복호화 장치로서, 정보 손실을 유발하는 전송 채널을 통해 수신된 신호로부터 얻어진 복조된 신호를 수신한다. 복조된 신호는 정보비트 열, 제1 잉여비트 열 및 제2 잉여비트 열을 포함한다. 여기서, 하나의 정보 프레임에 대해, 제1 잉여비트 열은 도 5의 제1 서브블록 구성 부호화부(20)에 의해 생성된 n개의 제1 서브블록 잉여비트 열들에 대응하고, 제2 잉여비트 열은 도 5의 제2 서브블록 구성 부호화부(30)에 의해 생성된 n개의 제2 서브블록 잉여비트 열들에 대응한다. 도 5의 복호화 장치는, 제1 및 제2 수신 서브블록 생성기들(60 및 61), 제1 및 제2 서브블록 구성 복호부들, 제1 및 제2 복호기 인터리버들(100, 101) 그리고 복호기 디인터리버(110)를 포함한다. 제1 서브블록 구성 복호부는 제1 서브블록 구성 복호기(70) 및 제1 수신 서브블록 결합기(90)를 구비하며, 제2 서브블록 구성 복호부는 제2 서브블록 구성 복호기(70) 및 제2 수신 서브블록 결합기(90)를 구비한다.
제1 수신 서브블록 생성기(60)는 복조된 신호를 구성하는 정보비트 열 및 제1 잉여비트 열과, 재배열된 제1 외재 정보의 열을 수신한다. 제2 수신 서브블록 생성기(61)는 복조된 신호를 구성하는 정보비트 열 및 제2 잉여비트 열과, 재배열된 제2 외재 정보의 열을 수신한다. 제1 수신 서브블록 생성기(60)는 정보비트 열, 제1 잉여비트 열 및 재배열된 제1 외재 정보의 열을 정보 프레임에 대응하는 크기로 분할하여, n개의 수신 서브블록들을 생성한다. 제1 복호기 인터리버(100)는 복조된 신호를 구성하는 정보비트 열을 수신하며 수신된 정보비트 열의 각각의 정보 프레임에 대해 재배열을 수행하여, 재배열된 정보 프레임을 생성한다. 제2 수신 서브블록 생성기(61)는 정보비트 열, 제2 잉여비트 열 및 재배열된 제2 외재 정보의 열을 정보 프레임에 대응하는 크기로 분할하여, n개의 수신 서브블록들을 생성한다. 여기서 수신 서브블록이란 복조된 신호의 인접한 정보비트들, 인접한 제1(또는 제2) 잉여비트들 및 인접하는 재배열된 제1(또는 제2) 외재 정보의 집합으로 정의된다. i번째 수신 서브블록에 포함된 정보비트들은 i번째 정보 서브블록에 포함된 정보비트들에 대응하는 복조된 신호이고, i번째 수신 서브블록에 포함된 잉여비트들은 i번째 서브블록 잉여비트들에 대응하는 복조된 신호이다. 또한 i번째 수신 서브블록에 포함된 재배열된 외재 정보는 i번째 정보 서브블록에 포함된 정보비트들의 복원을 위한 것이다.
제1 서브블록 구성 복호화기(70)는, 제1 수신 서브블록 생성기(60)에 의해 생성된 n개의 수신 서브블록들에 대해 각각 독립적인 복호를 수행한다. 제2 서브블록 구성 복호화기(80)는, 제2 수신 서브블록 생성기(61)에 의해 생성된 n개의 수신 서브블록들에 대해 각각 독립적인 복호를 수행한다.
도 8은 제1 또는 제2 서브블록 구성 복호화기(70 또는 80)의 세부 구성을 보여준다. 도 8을 참조하면, 서브블록 구성 복호화기(70 또는 80)는 n개의 연판정 복호기들(711, 722, ..., 72n)을 구비한다. 연판정 복호기(711, 722, ..., 또는 72n)에서 수행되는 연산은 도 2의 일반적인 터보 복호기의 제1 구성 복호기(4) 또는 제2 구성 복호기(6)에서와 동일하다. 즉, 연판정 복호기(711, 722, ..., 또는 72n)는, 전이 메트릭, 순방향 메트릭, 역방향 메트릭을 계산하며 이것들을 이용하여 외재 정보를 계산한다. 또한 각 정보 서브블록들에 대해 순환 부호화 방식이 적용되어 있으므로, 앞서 기술한 바와 같이 순환 부호화 방식을 적용한 터부 부호 복호화 장치에서의 순방향 메트릭과 역방향 메트릭 연산 방식이 동일하게 적용된다.
제1 서브블록 구성 복호기(70)와 제2 서브블록 구성 복호기(80)는 각각 n개의 수신 서브블록들을 병렬로 터보 부호를 복호화하기 때문에, 이들 구성 복호기들(70 및 80)의 각각은 n개의 외재 정보를 병렬로 출력한다. 제1 및 제2 수신 서브블록 결합기들(90 및 91)의 각각은 대응하는 서브블록 구성 복호기(70 또는 80)로부터 공급되는 n개의 외재 정보를 직렬 연접시킨 후 그것을 대응하는 제2 복호기 인터리버(101) 또는 복호기 디인터리버(110)에 출력한다. 제2 복호기 인터리버(101)는 수신된 외재 정보의 열을 정보 프레임에 대응하는 단위로 재배열하고, 복호기 디인터리버(110)는 제2 수신 서브블록 결합기(91)로부터 수신된 외재 정보의 열을 정보 프레임에 대응하는 단위로 재배열한다. 제2 복호기 인터리버(101)로부터 출력 되는 재배열된 외재 정보의 열은 제2 수신 서브블록 생성기(61)에 공급되고, 복호기 디인터리버(110)로부터 출력되는 재배열된 외재 정보의 열은 제1 수신 서브블록 생성기(60)에 공급된다. 이러한 재배열된 외재 정보의 열들은 상기 기술한 복호 과정의 반복 수행에 이용된다.
제1 서브블록 구성 복호기(70)와 제2 서브블록 구성 복호기(80)는 n개의 연판정 복호를 병렬로 수행할 수 있다. 따라서 본 발명에 의한 터보 부호 복호화 장치의 복호 속도는 기존의 일반적인 터보 부호 복호화 장치에 비해 n배 만큼 증가한다.
아울러 본 발명에 의한 각 정보 서브블록별 순환 부호화 방식은 테일 비트의 주기적 삽입 방식과는 달리 부가 비트의 삽입이 없으므로 일반적인 터보 부호를 사용하는 전송 방식과 동일한 대역 효율성을 유지할 수 있다.
또한 본 발명의 구성은 기존의 일반적인 터보 부호화 장치 및 복호화 장치를 구성하는 연산 블록들을 수정하지 않고 그대로 차용할 수 있다. 예를 들어 상기 제1 서브블록 구성 복호기(70) 혹은 제2 서브블록 구성 복호기(80) 내부의 연판정 복호기(71)는 기존 터보 부호 복호화 장치의 제1 구성 복호기 혹은 제2 구성 복호기에서와 동일하다. 복호기 인터리버들(100, 101) 및 복호기 디인터리버(110)도 마찬가지이다. 정보 서브블록 생성기들(10, 11), 수신 서브블록 생성기들(60, 61), 수신 서브블록 결합기들(90, 91)은 단순한 병렬화 혹은 직렬화 수단에 불과하다고 할 수 있다. 따라서 본 발명에 따른 터보 부호화 장치 및 복호화 장치는 복호 속도를 증가시키기 위해 계산량을 최소화할 수 있다.
본 발명에 다른 터보 부호화 장치 및 복호화장치는 터보 부호의 복호 성능을 향상시킬 수 있다. 다중 순환 부호화를 적용하게 되면, 매 수신 서브블록별로 순환상태를 갖게 되므로, 순방향 메트릭과 역방향 메트릭 계산 시보다 신뢰도 높은 메트릭을 계산할 수 있기 때문이다. 도 9는 본 발명에 의한 터보 부호 부호화 및 복호화 방식을 길쌈 터보 부호(Convolutional Turbo Codes; CTC)에 적용한 성능 실험 결과를 보여준다. 정보 비트의 길이는 4,800비트이고 부호율은 1/2, 변조방식은 BPSK이다. 그 밖의 부호 매개변수 및 인터리버 패턴은 IEEE 802.16e에 제시된 사항을 따른다. 도 9에 따르면, Eb/N0가 0.5㏈ ~ 1.5㏈ 부근에서 본 발명에 의한 부호화 및 복호화 방식을 적용한 경우 성능 향상이 있음을 확인할 수 있다.
이상에서 설명한 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 의하면 터보 부호의 부호화 과정에서 다수의 정보 서브블록들에 순환 부호화 방식을 적용하고, 터보 부호의 복호화 과정에서 다수의 수신 서브블록 들을 동시에 복호화함으로써 터보 부호 복호화기의 복호 속도 및 복호 성능을 향상시킬 수 있다. 또한 복호 속도를 향상시킴에 있어 대역 효율성의 소모가 없고 계산량이 매우 적다는 이점이 있다.

Claims (10)

  1. 입력된 정보비트 열의 정보 프레임을 n개의 정보 서브블록들로 분할하는 제1 정보 서브블록 생성기;
    상기 입력된 정보비트 열의 정보 프레임을 재배열하고 재배열된 정보 프레임을 출력하는 부호화기 인터리버;
    상기 재배열된 정보프레임을 n개의 정보 서브블록들로 분할하는 제2 정보 서브블록 생성기;
    상기 제1 정보 서브블록 생성기에 의해 얻어진 상기 n개의 정보 서브블록들을 각각 독립적으로 부호화하여 제1 서브블록 잉여비트들을 출력하는 제1 서브블록 구성 부호화부;
    상기 제2 정보 서브블록 생성기에 의해 얻어진 상기 n개의 정보 서브블록들을 각각 독립적으로 부호화하여 제2 서브블록 잉여비트들을 출력하는 제2 서브블록 구성 부호화부; 및
    상기 입력된 정보비트 열, 상기 제1 및 상기 제2 서브블록 잉여비트들의 직렬 변환을 수행하는 직렬 변환기를 포함하는, 터보 부호의 부호화 장치.
  2. 제1항에 있어서, 상기 제1 및 제2 정보 서브블록 생성기들의 각각은 입력된 정보비트 열의 정보 프레임을 인접한 정보비트들의 집합으로 구성된 n개의 정보 서브블록으로 분할하는 것을 특징으로 하는 터부 부호의 부호화 장치.
  3. 제1항에 있어서, 제1 및 및 제2 서브블록 구성 부호화부들의 각각은 n개의 정보 서브블록들에 각각 대응하는 n개의 서브블록 구성 부호화기들을 포함하며,
    n개의 서브블록 구성 부호화기들은 하나의 정보 프레임에 대응하는 n개의 정보 서브블록들을 병렬적으로 부호화하는 것을 특징으로 하는 터보 부호의 부호화 장치.
  4. 제3항에 있어서, 각각의 서브블록 구성 부호화기는, 순환 부호화 및 재귀형 길쌈 부호화를 이용하여 각 서브블록의 정보비트들을 부호화함으로써, 서브블록 잉여비트들을 생성하는 것을 특징으로 하는 터보 부호의 부호화 장치.
  5. 전송 채널로부터 수신된 신호를 복조하여 얻어진 정보비트 열 및 제1 및 제2 잉여비트 열들을 이용하는 터보 부호의 복호화 장치에 있어서,
    상기 정보비트 열, 상기 제1 잉여비트 열, 및 재배열된 제1 외재 정보의 열을 분할하여, 하나의 정보 프레임에 대응하며 정보비트들, 제1 잉여비트들 및 재배열된 제1 외재 정보를 포함하는 n개의 제1 수신 서브블록들을 생성하는 제1 수신 서브블록 생성기;
    상기 n개의 제1 수신 서브블록들을 병렬적으로 복호화하여 제2 외재 정보를 생성하는 제1 서브블록 구성 복호부;
    상기 제2 외재 정보를 재배열하고 재배열된 제2 외재 정보의 열을 출력하는 제2 복호기 인터리버;
    상기 정보비트 열을 정보 프레임 단위로 재배열하고 재배열된 정보비트의 열을 출력하는 제1 복호기 인터리버;
    상기 재배열된 정보비트의 열, 상기 제2 잉여비트 열 및 상기 재배열된 제2 외재 정보의 열을 분할하여, 상기 하나의 정보 프레임에 대응하며 재배열된 정보비트들, 제2 잉여비트들 및 재배열된 제2 외재 정보를 포함하는 n개의 제2 수신 서브블록들을 생성하는 제2 수신 서브블록 생성기;
    상기 n개의 제2 수신 서브블록들을 병렬적으로 복호화하여 제1 외재 정보를 생성하는 제2 서브블록 구성 복호부; 및
    상기 제2 서브블록 구성 복호부에 의해 생성된 제1 외재 정보를 재배열하고 재배열된 제1 외재 정보의 열을 출력하는 복호기 디인터리버를 포함하는, 터보 부호의 복호화 장치.
  6. 제5항에 있어서, n개의 수신 서브블록들을 구성하는 정보비트들 및 제1 잉여비트들은 정보비트 열의 하나의 정보 프레임을 부호화하여 얻어진 것을 특징으로 하는 터보 부호의 복호화 장치.
  7. 제5항에 있어서, 상기 제1 서브블록 구성 복호부와 제2 서브블록 구성 복호부 각각은 순환 부호화 방식을 이용하여 n개의 수신 서브블록들의 병렬 복호를 수행하는 것을 특징으로 하는 터보 부호의 복호화 장치.
  8. 제5항에 있어서, 상기 제1 및 제2 서브블록 구성 복호부들의 각각은 n개의 수신 서브블록들을 병렬 복호화하여 n개의 외재 정보를 생성하는 n개의 연판정 복호기들; 및
    상기 n개의 연판정 복호기들에 의해 생성된 n개의 외재 정보를 직렬 연접시켜 출력하는 수신 서브블록 결합기를 포함하는 것을 특징으로 하는 터보 부호의 복호화 장치.
  9. 정보비트 열을 위한 터보 부호화 방법에 있어서,
    (a) 정보비트 열의 정보 프레임을 n개의 정보 서브블록들로 분할하는 단계;
    (b) 상기 정보 프레임에 대해 인터리빙을 수행하여 정보 프레임을 구성하는 정보비트들을 재배열하는 단계;
    (c) 재배열된 정보비트들로 구성된 정보 프레임을 n개의 정보 서브블록들로 분할하는 단계;
    (d) 단계 (a)에서 얻어진 n개의 정보 서브블록들을 순환부호화 및 재귀형 길쌈 부호화를 이용하여 독립적 및 병렬적으로 순환부호화하는 단계; 및
    (e) 단계 (c)에서 얻어진 n개의 정보 서브블록들을 순환부호화 및 재귀형 길쌈 부호화를 이용하여 독립적 및 병렬적으로 순환부호화하는 단계를 포함하는, 터보 부호화 방법.
  10. 복조된 신호에 들어있는 정보비트 열, 제1 잉여비트 열 및 제2 잉여비트 열을 위한 터보 부호 복호화 방법에 있어서,
    (a) 상기 정보비트 열, 상기 제1 잉여비트 열, 및 재배열된 제1 외재 정보의 열을 분할하여, 하나의 정보 프레임에 대응하며 정보비트들, 제1 잉여비트들 및 재배열된 제1 외재 정보를 포함하는 n개의 수신 서브블록들을 생성하는 단계;
    (b) 단계 (a)의 상기 n개의 수신 서브블록들을, 순환 부호화된 터보 부호의 복호방식을 이용하여 병렬로 연판정 복호를 수행함으로써, 제2 외재 정보를 생성하는 단계;
    (c) 단계 (b)에서 생성된 제2 외재 정보를 재배열하여 재배열된 제2 외재 정보의 열을 생성하는 단계;
    (d) 상기 정보비트 열을 정보 프레임 단위로 재배열하여 재배열된 정보비트 의 열을 생성하는 단계;
    (e) 상기 재배열된 정보비트의 열, 상기 제 2잉여비트 열 및 상기 재배열된 제2 외재 정보의 열을 분할하여, 상기 하나의 정보 프레임에 대응하며 재배열된 정보비트들, 제2 잉여비트들 및 재배열된 제2 외재 정보를 포함하는 n개의 수신 서브블록들을 생성하는 단계;
    (f) 단계 (e)에서 생성된 상기 n개의 수신 서브블록들을 병렬적으로 복호화하여 제1 외재 정보를 생성하는 단계; 및
    (g) 상기 제1 외재 정보를 재배열하여 재배열된 제1 외재 정보 열을 생성하는 단계를 포함하는, 터보 부호 복호화 방법.
KR1020050082445A 2005-09-05 2005-09-05 다중 순환 부호화를 이용한 터보 부호의 부호화/복호 장치및 방법 KR100651847B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050082445A KR100651847B1 (ko) 2005-09-05 2005-09-05 다중 순환 부호화를 이용한 터보 부호의 부호화/복호 장치및 방법
US12/065,718 US8166373B2 (en) 2005-09-05 2006-09-05 Method and apparatus for turbo encoding and decoding
EP06843799A EP1932240A4 (en) 2005-09-05 2006-09-05 METHOD AND APPARATUS FOR TURBO CODING AND DECODING
PCT/KR2006/003525 WO2007055467A2 (en) 2005-09-05 2006-09-05 Method and apparatus for turbo encoding and decoding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050082445A KR100651847B1 (ko) 2005-09-05 2005-09-05 다중 순환 부호화를 이용한 터보 부호의 부호화/복호 장치및 방법

Publications (1)

Publication Number Publication Date
KR100651847B1 true KR100651847B1 (ko) 2006-12-01

Family

ID=37731519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050082445A KR100651847B1 (ko) 2005-09-05 2005-09-05 다중 순환 부호화를 이용한 터보 부호의 부호화/복호 장치및 방법

Country Status (4)

Country Link
US (1) US8166373B2 (ko)
EP (1) EP1932240A4 (ko)
KR (1) KR100651847B1 (ko)
WO (1) WO2007055467A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101200073B1 (ko) * 2005-12-08 2012-11-12 한국전자통신연구원 무선 통신 시스템의 채널 부호기

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8234536B1 (en) * 2006-07-07 2012-07-31 Aquantia Corporation Iterative decoder using input data pipelining and time-interleaved processing
US8225165B2 (en) * 2007-10-12 2012-07-17 Industrial Technology Research Institute Methods and devices for encoding data in communication systems
KR20090083758A (ko) * 2008-01-30 2009-08-04 삼성전자주식회사 연접 부호 복호화 방법 및 장치
US8621307B2 (en) * 2008-04-23 2013-12-31 Tyco Electronics Subsea Communications Llc Soft decision threshold control in a signal receiver using soft decision error correction
WO2011024032A1 (en) * 2009-08-31 2011-03-03 Freescale Semiconductor, Inc. Device and method for turbo-encoding a block of data
US8526745B2 (en) * 2009-12-03 2013-09-03 Sony Corporation Embedded graphics coding: reordered bitstream for parallel decoding
CN104753653B (zh) * 2013-12-31 2019-07-12 中兴通讯股份有限公司 一种解速率匹配的方法、装置和接收侧设备
RU2739718C2 (ru) * 2016-10-12 2020-12-28 Гуандун Оппо Мобайл Телекоммьюникейшнз Корп., Лтд. Способ передачи данных, устройство приемной стороны и устройство передающей стороны

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000001483A (ko) * 1998-06-11 2000-01-15 정명식 다중테일을 갖는 터보코드 및 그의 부호화/복호화방법 및 그를이용한 부호기/복호기

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5778011A (en) * 1995-06-07 1998-07-07 International Business Machines Corporation Method and apparatus for writing and protecting against random and cluster errors in image blocks
EP1005726B1 (en) 1998-03-31 2003-10-15 Samsung Electronics Co., Ltd. TURBO ENCODING/DECODING DEVICE AND METHOD FOR PROCESSING FRAME DATA ACCORDING TO QoS
AU735889B2 (en) 1998-04-18 2001-07-19 Samsung Electronics Co., Ltd. Channel encoding device and method for communication system
JP2002076925A (ja) * 2000-08-31 2002-03-15 Sony Corp 軟出力復号装置及び軟出力復号方法、並びに、復号装置及び復号方法
US6691275B1 (en) * 2000-12-14 2004-02-10 Lsi Logic Corporation Encoder with vector-calculated disparity logic
JP4451008B2 (ja) 2001-04-04 2010-04-14 三菱電機株式会社 誤り訂正符号化方法および復号化方法とその装置
KR100444571B1 (ko) * 2002-01-11 2004-08-16 삼성전자주식회사 터보디코더와 알에스디코더가 연접된 디코딩장치 및 그의디코딩방법
US7958425B2 (en) * 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
JP4836962B2 (ja) * 2004-12-29 2011-12-14 インテル・コーポレーション マルチレベル低密度パリティ検査符号化変調

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000001483A (ko) * 1998-06-11 2000-01-15 정명식 다중테일을 갖는 터보코드 및 그의 부호화/복호화방법 및 그를이용한 부호기/복호기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101200073B1 (ko) * 2005-12-08 2012-11-12 한국전자통신연구원 무선 통신 시스템의 채널 부호기

Also Published As

Publication number Publication date
US8166373B2 (en) 2012-04-24
WO2007055467A2 (en) 2007-05-18
WO2007055467A3 (en) 2009-05-07
EP1932240A4 (en) 2011-09-14
US20090158130A1 (en) 2009-06-18
EP1932240A2 (en) 2008-06-18

Similar Documents

Publication Publication Date Title
KR100651847B1 (ko) 다중 순환 부호화를 이용한 터보 부호의 부호화/복호 장치및 방법
Bauer et al. On variable length codes for iterative source/channel decoding
JP3452560B2 (ja) 穿孔されたパリティシンボルを復元するターボデコーダ用プリデコーダ及びターボコードの復元方法
US9337866B2 (en) Apparatus for processing signals carrying modulation-encoded parity bits
JPWO2008015742A1 (ja) 受信装置及びその復号方法
KR100374787B1 (ko) 대역 효율적인 연쇄 티.씨.엠 디코더 및 그 방법들
JP2000216689A (ja) 反復式ターボ符号復号装置及び該装置の性能を最適化する方法
US20130007568A1 (en) Error correcting code decoding device, error correcting code decoding method and error correcting code decoding program
KR100369561B1 (ko) 터보 코드용 인코더 및 디코더
KR101051933B1 (ko) 트렐리스의 버터플라이 구조를 이용한 맵 디코딩을 위한메트릭 계산
JP2004533175A (ja) 相補的エンコーダ／デコーダに対する方法及び装置
Jeanne et al. Source and joint source-channel decoding of variable length codes
Lin et al. Low power soft output Viterbi decoder scheme for turbo code decoding
CN111130572A (zh) Turbo码快速实现方法
KR20090091254A (ko) 터보 디코더 장치 및 방법
Lakovic et al. Robust joint Huffman and convolutional decoding
Cummins et al. Iterative threshold decoding of spatially coupled, parallel-concatenated codes
JP2012182559A (ja) 復号装置
Yahampath et al. Joint source-channel decoding of convolutionally encoded multiple-descriptions
JP2007116591A (ja) 符号化装置、復号化装置、および符号化・復号化システム
Alcoforado et al. Turbo convolutional codes for the binary adder channel
WO2011048997A1 (ja) 軟出力復号器
KR100651473B1 (ko) 파이프 라인을 이용한 고속 터보 부호 복호기
Pukkila Source and Channel Encoder and Decoder Modeling
Hegu et al. Designing & Analysis of Advanced Turbo Encoder and Decoder

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee