CN117895951A - 译码迭代次数配置方法、芯片及终端设备 - Google Patents

译码迭代次数配置方法、芯片及终端设备 Download PDF

Info

Publication number
CN117895951A
CN117895951A CN202410037993.3A CN202410037993A CN117895951A CN 117895951 A CN117895951 A CN 117895951A CN 202410037993 A CN202410037993 A CN 202410037993A CN 117895951 A CN117895951 A CN 117895951A
Authority
CN
China
Prior art keywords
iteration
code block
iteration number
maximum
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410037993.3A
Other languages
English (en)
Inventor
魏强
田琛
赵明秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guixin Technology Shenzhen Co ltd
Original Assignee
Guixin Technology Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guixin Technology Shenzhen Co ltd filed Critical Guixin Technology Shenzhen Co ltd
Priority to CN202410037993.3A priority Critical patent/CN117895951A/zh
Publication of CN117895951A publication Critical patent/CN117895951A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

本发明提供一种译码迭代次数配置方法,所述方法包括:依据接收端最大处理时间和单次接收对数似然比的时间,确定单个码块初始最大迭代次数和初始最小迭代次数;在解码过程中,对当前码块进行译码后,对当前码块的实际迭代次数进行获取,并依据所述初始最小迭代次数、实际迭代次数以及当前码块的最大剩余迭代次数,确定动态剩余迭代次数;依据所述动态剩余迭代次数以及初始最大迭代次数,确定下一码块的最大剩余迭代次数。本发明提供的译码迭代次数配置方法,能够将在前译码的码块未使用的迭代次数分配给在后译码的码块使用,从而,对每个码块的迭代次数形成动态的调整,避免系统性能下降。

Description

译码迭代次数配置方法、芯片及终端设备
技术领域
本发明涉及无线通信技术领域,尤其涉及一种译码迭代次数配置方法、芯片及终端设备。
背景技术
在通信系统中,信道编码是不可或缺的重要组成部分,5G标准已经将低密度奇偶校验(Low Density Parity Check,LDPC)码作为数据传输的信道编译码方案,因此设计并实现资源消耗更低、吞吐率更高的LDPC译码器变得非常有意义。
在NR无线通信系统中,接收端需要对每个码块进行多次迭代译码,经过校验节点和验证节点的反复计算来最终确定译码的结果。如果达到最大的迭代次数依然无法译码正确,则译码器会停止本次译码,并判断译码失。当前的技术实现方案中,LDPC译码器的最大迭代次数都是固定不变的,不能根据实际的信道环境动态的变化。
由于接收端承载能力Tmax及迭代一次的译码时间TLDPC是固定的,因此当码块数Ncb较大时,会使每个码块的最大迭代次数Itermax下降,因此会引起系统的性能下降。
发明内容
本发明提供的译码迭代次数配置方法、芯片及终端设备,能够将在前译码的码块未使用的迭代次数分配给在后译码的码块使用,从而,对每个码块的迭代次数形成动态的调整,避免系统性能下降。
第一方面,本发明提供一种译码迭代次数配置方法,所述方法包括:
依据接收端最大处理时间和单次接收对数似然比的时间,确定单个码块初始最大迭代次数和初始最小迭代次数;
在解码过程中,对当前码块进行译码后,对当前码块的实际迭代次数进行获取,并依据所述初始最小迭代次数、实际迭代次数以及当前码块的最大剩余迭代次数,确定动态剩余迭代次数;
依据所述动态剩余迭代次数以及初始最大迭代次数,确定下一码块的最大剩余迭代次数。
可选地,所述依据所述动态剩余迭代次数以及初始最大迭代次数,确定下一码块的最大剩余迭代次数包括:
将动态剩余迭代次数与初始最大迭代次数相加,以得到下一码块的剩余迭代次数。
可选地,所述依据所述初始最小迭代次数、实际迭代次数以及当前码块的最大剩余迭代次数,确定动态剩余迭代次数包括:
将所述初始最小迭代次数和所述实际迭代次数中较大的一个,作为第一中间参数;
将当前码块的最大剩余迭代次数与第一中间参数相减,得到动态剩余迭代次数。
可选地,所述对当前码块进行译码后,所述方法还包括:
判断已经完成译码的码块数量是否达到第一预设阈值,当码块数量达到第一预设阈值时,对已经完成译码的码块的错误码块数进行计算,并依据所述错误码块数确定下一码块的译码方式。
可选地,所述依据所述错误码块数确定下一码块的译码方式包括:
判断所述错误码块数是否超过第二预设阈值;
当所述错误码块数超出第二预设阈值时,依据所述初始最大迭代次数和初始最小迭代次数,重新确定动态剩余迭代次数;
当所述错误码块数未超出第二预设阈值时,继续对下一码块进行译码。
可选地,所述判断所述错误码块数是否超过第二预设阈值包括:
对当前码块进行译码后,对译码结果进行校验;
当校验通过时,保持错误码块数计数不变;
当校验不通过时,对错误码块数计数加一。
可选地,所述判断所述错误码块数是否超过第二预设阈值包括:
获取预设错误率;
将所述预设错误率与第一预设阈值相乘,得到第二预设阈值。
可选地,所述依据所述初始最大迭代次数和初始最小迭代次数,重新确定动态剩余迭代次数包括:
计算所述初始最小迭代次数和初始最大迭代次数的差值,得到动态剩余迭代次数。
可选地,所述得到动态剩余迭代次数之后,还包括:
将动态剩余迭代次数与初始最大迭代次数相加,得到下一码块的最大剩余迭代次数,并进行下一码块的译码。
可选地,所述依据接收端最大处理时间和单次接收对数似然比的时间,确定单个码块初始最大迭代次数和初始最小迭代次数包括:
将码块数量与单个码块单次迭代所需的时间相乘,获得所有码块单次迭代所需的时间;
计算接收端最大处理时间与所有码块单次迭代所需的时间的比值,得到初始最大迭代次数;
计算单次接收对数似然比的时间与所有码块单次迭代所需的时间的比值,得到初始最小迭代次数。
可选地,所述方法还包括:
当前码块为第一个码块时,在译码前,将动态剩余迭代次数配置为0。
第二方面,本发明提供一种芯片,所述芯片包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行如上述任意一项所述的译码迭代次数配置方法。
第三方面,本发明提供一种终端设备,所述终端设备包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行如上述任意一项所述的译码迭代次数配置方法。
在本发明中提供的技术方案,通过循环迭代的方式,将当前码块在译码过程中未完全使用的迭代次数分配给在后译码的码块,从而,使在后译码的码块具有较多的迭代次数,有利于提升系统性能。
附图说明
图1为本发明一实施例译码迭代次数配置方法的流程图;
图2为本发明另一实施例译码迭代次数配置方法的计算下一码块剩余迭代次数流程图;
图3为本发明另一实施例译码迭代次数配置方法的判断误码率的流程图;
图4为本发明另一实施例译码迭代次数配置方法的对错误码块数技术的流程图;
图5为本发明另一实施例译码迭代次数配置方法的计算第二预设阈值的流程图;
图6为本发明另一实施例译码迭代次数配置方法的计算初始最大迭代次数和初始最小迭代次数的流程图
图7为本发明另一实施例译码迭代次数配置方法的示例性的执行流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种译码迭代次数配置方法,如图1所示,所述方法包括:
步骤100,依据接收端最大处理时间和单次接收对数似然比的时间,确定单个码块初始最大迭代次数和初始最小迭代次数;
在一些实施例中,在一些实施例中,初始最大迭代次数和初始最小迭代次数是在索引为0的码块开始译码之前进行计算的,限定了单个码块的最大迭代次数和最小迭代次数。最大迭代次数对单个码块的译码迭代次数进行限制,在单个码块的译码过程中,不能超出该限制。而最小迭代次数,并不对单个码块的译码迭代次数形成限制,而对单个码块译码后所剩余的迭代次数进行限制。
步骤200,在解码过程中,对当前码块进行译码后,对当前码块的实际迭代次数进行获取,并依据所述初始最小迭代次数、实际迭代次数以及当前码块的最大剩余迭代次数,确定动态剩余迭代次数。
在一些实施例中,对于当前码块来说,其实际译码次数不一定会达到当前码块最大剩余迭代次数,此时,将当前码块译码完成后剩余的迭代次数作为动态剩余迭代次数分配至下一码块,如此循环叠加,即可在每个码块译码前得到对应的最大剩余迭代次数。如果当前码块在译码过程中,所使用的迭代次数小于初始最小迭代次数,此时,由于下一码块的数据仍未到来,在最小迭代次数之内的迭代次数将不能被利用,因此,在计算下一码块的剩余迭代次数时,还需要考虑初始最小迭代次数。
步骤300,依据所述动态剩余迭代次数以及初始最大迭代次数,确定下一码块的最大剩余迭代次数。
在一些实施例中,动态剩余迭代次数是指当前码块译码完成后所剩余的迭代次数,而初始最大迭代次数是原本应当分配给下一码块的迭代次数,即,将当前码块之前“节省”出的迭代次数与原本应当分配给下一码块的迭代次数,依照规则向下一码块进行分配。
在本发明实施例中提供的技术方案,通过循环迭代的方式,将将当前码块在译码过程中未完全使用的迭代次数分配给在后译码的码块,从而,使在后译码的码块具有较多的迭代次数,有利于提升系统性能。
作为一种可选的实施方式,在步骤200中,将动态剩余迭代次数与初始最大迭代次数相加,得到下一码块的最大剩余迭代次数。
在一些实施例中,动态剩余迭代次数是指当前码块译码完成后,在当前码块之前的所有码块的初始最大迭代次数之和,再减去当前码块之前所有码块实际译码过程中使用的迭代次数总和之后,所剩余的迭代次数,由于下一码块本身就应当分配一个初始最大迭代次数,因此,将动态剩余迭代次数与初始最大迭代次数相加,即可得到下一码块所能够使用的最大剩余迭代次数。
作为一种可选的实施方式,如图2所示,在步骤200中,所述依据所述初始最小迭代次数、实际迭代次数以及当前码块的最大剩余迭代次数,确定动态剩余迭代次数包括:
步骤201,将所述初始最小迭代次数和所述实际迭代次数中较大的一个,作为第一中间参数;
步骤202,将当前码块的最大剩余迭代次数与第一中间参数相减,得到动态剩余迭代次数。
在一些实施例中,以当前码块的索引为k,下一码块的索引为k+1为例,对本实施方式中的下一码块剩余迭代次数的计算过程进行示例性说明:
计算码块k动态剩余迭代次数过程如下:
Iter(k,left)=Iter(k)-max(Iter(k,real),Itermin)
其中Iter(k,real)为码块k译码实际使用的迭代次数,Itermin为初始最小迭代次数,Itermax为初始最大迭代次数,Iter(k,left)为索引为k的码块在译码完成后的动态剩余迭代次数,Iter(k)为索引为k的码块在译码前的最大剩余迭代次数。其中,Iter(k)=Iter(k-1,left)+Itermax,其中,Iter(k-1,left)为索引为k-1的码块在译码完成后的动态剩余迭代次数。
作为一种可选的实施方式,在步骤200中,所述对当前码块进行译码后,所述方法还包括:
判断已经完成译码的码块数量是否达到第一预设阈值,当码块数量达到第一预设阈值时,对已经完成译码的码块的错误码块数进行计算,并依据所述错误码块数确定下一码块的译码方式。
作为一种可选的实施方式,如图3所示,在步骤200中,所述依据所述错误码块数确定下一码块的译码方式包括:
步骤203,判断所述错误码块数是否超过第二预设阈值;
步骤204,当所述错误码块数超出第二预设阈值时,依据所述初始最大迭代次数和初始最小迭代次数,重新确定动态剩余迭代次数;
步骤205,当所述错误码块数未超出第二预设阈值时,继续对下一码块进行译码。
作为一种可选的实施方式,如图4所示,在步骤203中,所述判断所述错误码块数是否超过第二预设阈值包括:
步骤206,对当前码块进行译码后,对译码结果进行校验;
步骤207,当校验通过时,保持错误码块数计数不变;
步骤208,当校验不通过时,对错误码块数计数加一。
作为一种可选的实施方式,如图5所示,在步骤203中,所述判断所述错误码块数是否超过第二预设阈值包括:
步骤209,获取预设错误率;
步骤210,将所述预设错误率与第一预设阈值相乘,得到第二预设阈值。
在一些实施例中,以当前码块索引为k,校验方式为CRC校验为例,对校验过程进行示例性说明:
1)根据信道接收的信号,初始化码块索引k=0,错误码块数Nwrong=0,判决结果BLER=0;
2)对码块k进行译码,判断其CRC校验结果
判断若k<Nthr1,则k=k+1并继续执行步骤2),否则跳转步骤3),其中Nthr1为第一预设阈值,且Nthr1≤Ncb
3)对判决结果进行判断,其中Nthr2为预设错误率,且0.5≤Nthr2≤1
其中,Nwrong为错误码块计数,BLER为对下一码块的译码方式。
作为一种可选的实施方式,在步骤204中,所述依据所述初始最大迭代次数和初始最小迭代次数,重新确定动态剩余迭代次数包括:
计算所述初始最小迭代次数和初始最大迭代次数的差值,得到动态剩余迭代次数。
作为一种可选的实施方式,在步骤204中,所述得到动态剩余迭代次数之后,还包括:
将动态剩余迭代次数与初始最大迭代次数相加,得到下一码块的最大剩余迭代次数,并进行下一码块的译码。
作为一种可选的实施方式,如图6所示,在步骤100中,所述依据接收端最大处理时间和单次接收对数似然比的时间,确定单个码块初始最大迭代次数和初始最小迭代次数包括:
步骤101,将码块数量与单个码块单次迭代所需的时间相乘,获得所有码块单次迭代所需的时间;
步骤102,计算接收端最大处理时间与所有码块单次迭代所需的时间的比值,得到初始最大迭代次数;
步骤103,计算单次接收对数似然比的时间与所有码块单次迭代所需的时间的比值,得到初始最小迭代次数。
在一些实施例中,对于初始最大迭代次数的计算方式可以按照如下的公式进行计算:
对于初始最小迭代次数的计算方式,可以按照如下的公式进行计算:
其中,Tmax为接收端最大处理时间,Ncb为码块数,TLDPC为迭代一次的译码时间,TLLR为单次接收全部对似然比LLR的时间;
作为一种可选的实施方式,所述方法还包括:
当前码块为第一个码块时,在译码前,将动态剩余迭代次数配置为0。
如图7所示,对本发明实施例提供的技术方案的执行过程进行示例性说明:
1)根据信道接收的信号,初始化码块索引k=0,动态剩余迭代次数Iter=0
2)配置码块k最大剩余迭代次数Iterk=Iter+Itermax,对码块k进行译码,得到实际使用的迭代次数Iter(k,real)
3)将码块k的CRC校验结果送入解码数据的误码率计算得到BLER,若BLER=0,跳转步骤(4),否则跳转步骤(5);
4)将码块k实际使用的迭代次数送入动态剩余迭代次数计算流程,得到Iter(k,left),令Iter=Iter(k,left),判断若k<Ncb-1,则返回步骤(2)且k=k+1,否则跳转步骤(6)
5)令Iter=Itermin-Itermax,判断若k<Ncb-1,则返回步骤(2)且k=k+1,否则跳转步骤(6)
6)结束译码
本领域普通技术人员可以理解实现上述方法实施例中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(Random AccessMemory,RAM)等。
本发明实施例还提供一种芯片,所述芯片包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行如上述任意一项所述的译码迭代次数配置方法。
本发明实施例还提供一种终端设备,所述终端设备包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行如上述任意一项所述的译码迭代次数配置方法。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。

Claims (13)

1.一种译码迭代次数配置方法,其特征在于,所述方法包括:
依据接收端最大处理时间和单次接收对数似然比的时间,确定单个码块初始最大迭代次数和初始最小迭代次数;
在解码过程中,对当前码块进行译码后,对当前码块的实际迭代次数进行获取,并依据所述初始最小迭代次数、实际迭代次数以及当前码块的最大剩余迭代次数,确定动态剩余迭代次数;
依据所述动态剩余迭代次数以及初始最大迭代次数,确定下一码块的最大剩余迭代次数。
2.根据权利要求1所述的方法,其特征在于,所述依据所述动态剩余迭代次数以及初始最大迭代次数,确定下一码块的最大剩余迭代次数包括:
将动态剩余迭代次数与初始最大迭代次数相加,得到下一码块的最大剩余迭代次数。
3.根据权利要求1所述的方法,其特征在于,所述依据所述初始最小迭代次数、实际迭代次数以及当前码块的最大剩余迭代次数,确定动态剩余迭代次数包括:
将所述初始最小迭代次数和所述实际迭代次数中较大的一个,作为第一中间参数;
将当前码块的最大剩余迭代次数与第一中间参数相减,得到动态剩余迭代次数。
4.根据权利要求1所述的方法,其特征在于,所述对当前码块进行译码后,所述方法还包括:
判断已经完成译码的码块数量是否达到第一预设阈值,当码块数量达到第一预设阈值时,对已经完成译码的码块的错误码块数进行计算,并依据所述错误码块数确定下一码块的译码方式。
5.根据权利要求4所述的方法,其特征在于,所述依据所述错误码块数确定下一码块的译码方式包括:
判断所述错误码块数是否超过第二预设阈值;
当所述错误码块数超出第二预设阈值时,依据所述初始最大迭代次数和初始最小迭代次数,重新确定动态剩余迭代次数;
当所述错误码块数未超出第二预设阈值时,继续对下一码块进行译码。
6.根据权利要求5所述的方法,其特征在于,所述判断所述错误码块数是否超过第二预设阈值包括:
对当前码块进行译码后,对译码结果进行校验;
当校验通过时,保持错误码块数计数不变;
当校验不通过时,对错误码块数计数加一。
7.根据权利要求5所述的方法,其特征在于,所述判断所述错误码块数是否超过第二预设阈值包括:
获取预设错误率;
将所述预设错误率与第一预设阈值相乘,得到第二预设阈值。
8.根据权利要求5所述的方法,其特征在于,所述依据所述初始最大迭代次数和初始最小迭代次数,重新确定动态剩余迭代次数包括:
计算所述初始最小迭代次数和初始最大迭代次数的差值,得到动态剩余迭代次数。
9.根据权利要求8所述的方法,其特征在于,所述得到动态剩余迭代次数之后,还包括:
将动态剩余迭代次数与初始最大迭代次数相加,得到下一码块的最大剩余迭代次数,并进行下一码块的译码。
10.根据权利要求1所述的方法,其特征在于,所述依据接收端最大处理时间和单次接收对数似然比的时间,确定单个码块初始最大迭代次数和初始最小迭代次数包括:
将码块数量与单个码块单次迭代所需的时间相乘,获得所有码块单次迭代所需的时间;
计算接收端最大处理时间与所有码块单次迭代所需的时间的比值,得到初始最大迭代次数;
计算单次接收对数似然比的时间与所有码块单次迭代所需的时间的比值,得到初始最小迭代次数。
11.根据权利要求1所述的方法,其特征在于,所述方法还包括:
当前码块为第一个码块时,在译码前,将动态剩余迭代次数配置为0。
12.一种芯片,其特征在于,所述芯片包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行如权利要求1-11任意一项所述的译码迭代次数配置方法。
13.一种终端设备,其特征在于,所述终端设备包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行如权利要求1-11任意一项所述的译码迭代次数配置方法。
CN202410037993.3A 2024-01-09 2024-01-09 译码迭代次数配置方法、芯片及终端设备 Pending CN117895951A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410037993.3A CN117895951A (zh) 2024-01-09 2024-01-09 译码迭代次数配置方法、芯片及终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410037993.3A CN117895951A (zh) 2024-01-09 2024-01-09 译码迭代次数配置方法、芯片及终端设备

Publications (1)

Publication Number Publication Date
CN117895951A true CN117895951A (zh) 2024-04-16

Family

ID=90648390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410037993.3A Pending CN117895951A (zh) 2024-01-09 2024-01-09 译码迭代次数配置方法、芯片及终端设备

Country Status (1)

Country Link
CN (1) CN117895951A (zh)

Similar Documents

Publication Publication Date Title
US10886950B2 (en) Method and apparatus for generating a code word
CN110995278B (zh) 一种改进极性码串行消除列表比特翻转译码方法及系统
US6865708B2 (en) Hybrid early-termination methods and output selection procedure for iterative turbo decoders
RU2452101C2 (ru) Схема декодирования с использованием нескольких гипотез о передаваемых сообщениях
CN102281123B (zh) 用于检测下行链路控制信息有效性的方法以及用于执行该方法的解码器和基带接收机
US10797728B1 (en) Systems and methods for diversity bit-flipping decoding of low-density parity-check codes
JP2006523985A (ja) ターボデコーダの反復の早期終了
US8332717B2 (en) Method of improving the iterative decoding of codes
CN111669187B (zh) 译码方法及装置、设备、存储介质
US9219501B2 (en) LDPC encoding/decoding method and device using same
CN110635808B (zh) 极化码译码方法和译码装置
US10461776B2 (en) Device and method of controlling an iterative decoder
CN100391108C (zh) Turbo解码器及其所使用的动态解码方法
CN112491422A (zh) 基于高斯优化的比特翻转串行消除列表译码方法和系统
CN110190857B (zh) 一种crc辅助校验极化码译码方法和智能终端
CN117895951A (zh) 译码迭代次数配置方法、芯片及终端设备
US9378085B2 (en) Method for estimating block error rate and communication device
US7500173B2 (en) Method of decoding a data word
CN112073153B (zh) 虚检判断方法及装置、存储介质、终端
CN111917420B (zh) 一种ldpc自适应译码方法及ldpc自适应译码器
CN114499544A (zh) 一种极化码的译码方法
KR20010092900A (ko) 터보 복호기에서 반복 복호를 중지하는 장치 및 이를구비한 터보 복호기
CN114844511A (zh) 极化码译码方法及装置、存储介质及电子设备
US7900123B2 (en) Method for near maximum-likelihood sequential decoding
CN111769839A (zh) 快速的比特翻转译码方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination