CN114844511A - 极化码译码方法及装置、存储介质及电子设备 - Google Patents

极化码译码方法及装置、存储介质及电子设备 Download PDF

Info

Publication number
CN114844511A
CN114844511A CN202210605069.1A CN202210605069A CN114844511A CN 114844511 A CN114844511 A CN 114844511A CN 202210605069 A CN202210605069 A CN 202210605069A CN 114844511 A CN114844511 A CN 114844511A
Authority
CN
China
Prior art keywords
log
likelihood ratio
decoded
sub
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210605069.1A
Other languages
English (en)
Inventor
庄永昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Telecom Corp Ltd
Original Assignee
China Telecom Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Telecom Corp Ltd filed Critical China Telecom Corp Ltd
Priority to CN202210605069.1A priority Critical patent/CN114844511A/zh
Publication of CN114844511A publication Critical patent/CN114844511A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本公开提供了一种极化码译码方法及装置、介质及设备，涉及移动通信技术领域。通过接收待译码对数似然比序列；对所述待译码对数似然比序列进行处理，获得至少一组子待译码对数似然比序列；对所述待译码对数似然比序列进行译码获得源候选路径；对所述至少一组子待译码对数似然比序列进行译码获得至少一组子候选路径；对所述源候选路径和所述至少一组子候选路径进行校验，确定目标路径；根据所述目标路径获取信息比特译码。这样对待译码对数似然比序列进行处理，改变了译码过程中选择的候选路径，以及进行多通道的译码扩大了译码选择出的候选路径的数量，候选路径通过校验的概率增大，能够提高了译码性能。

Description

极化码译码方法及装置、存储介质及电子设备
技术领域
本公开涉及移动通信技术领域，尤其涉及一种极化码译码方法及装置、存储介质及电子设备。
背景技术
随着移动通信对高可靠性、低消耗性、低时延性等性能的进一步要求，极化码(Polar code)成为5G移动通信控制信道编码的标准。极化码是一种前向错误更正编码方式，用于讯号传输。
相关技术中，解调器将接收的已调信号解调出解调信号，解调信号为一个待译码对数似然比序列，待译码对数似然比序列经CA-SCL译码后得到信息比特序列。但正确的译码路径在SCL译码过程中仍存在被删除的情况，导致CA-SCL译码过程中选择的候选路径未能通过校验，使得译码失败，容易产生误块和误码，降低了译码性能。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种极化码译码方法及装置、存储介质及电子设备，至少在一定程度上克服由于相关技术中译码性能较低的问题。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开的一个方面，提供一种极化码译码方法，包括：
接收待译码对数似然比序列；
对所述待译码对数似然比序列进行处理，获得至少一组子待译码对数似然比序列；
对所述待译码对数似然比序列进行译码获得源候选路径；
对所述至少一组子待译码对数似然比序列进行译码获得至少一组子候选路径；
对所述源候选路径和所述至少一组子候选路径进行校验，确定目标路径；
根据所述目标路径获取信息比特译码。
在本公开一个实施例中，所述对所述待译码对数似然比序列进行处理，获得至少一组子待译码对数似然比序列，包括：
确定所述待译码对数似然比序列中每个待译码对数似然比满足的预设阈值范围，其中，所述预设阈值范围对应一种计算策略；
根据所述对应一种计算策略对每个所述待译码对数似然比进行计算，获得一组子待译码对数似然比序列。
在本公开一个实施例中，所述预设阈值范围对应一种计算策略，包括：
当所述待译码对数似然比序列中第i个对数似然比Rai大于第二阈值S2且小于第一阈值S1或者所述待译码对数似然比序列中第i个对数似然比Rai大于-S1且小于-S2时，则所述对应一种计算策略为Rai’等于Rai，其中，Rai’为所述一组子待译码对数似然比序列中第i个子对数似然比，所述S1和所述S2均为正数，且所述S1大于所述S2；
当所述待译码对数似然比序列中第i个对数似然比Rai大于或等于所述-S2且小于或等于所述S2时，则所述对应一种计算策略为Rai’等于-Rai；
当所述待译码对数似然比序列中第i个对数似然比Rai大于或等于所述S1时，则所述对应一种计算策略为Rai’等于T，其中，T为预设的参数值，所述T为正数且所述T大于所述S1；
当所述待译码对数似然比序列中第i个对数似然比Rai小于或等于所述-S1时，则所述对应一种计算策略为Rai’等于-T。
在本公开一个实施例中，包括：
根据电子设备或者电子系统的计算复杂度指标和误码率指标进行分析，获得分析结果；
根据所述分析结果确定所述第一阈值S1和所述第二阈值S2。
在本公开一个实施例中，所述待译码对数似然比序列和所述至少一组子待译码对数似然比序列分别在不同的译码器中进行译码路径抉择。
在本公开一个实施例中，所述对所述源候选路径和所述至少一组子候选路径进行校验，确定目标路径，包括：
对所述源候选路径和所述至少一组子候选路径进行校验，获得校验结果；
根据所述校验结果，从所述源候选路径和所述至少一组子候选路径中确定目标路径，其中，
当所述源候选路径中有通过校验且出现概率最大的源候选路径时，则将所述通过校验且出现概率最大的源候选路径作为所述目标路径；
当仅所述至少一组子候选路径中有通过校验且出现概率最大的子候选路径时，则将所述通过校验且出现概率最大的子候选路径作为所述目标路径。
在本公开一个实施例中，还包括：
当所述源候选路径和所述至少一组子候选路径中没有一条通过校验的候选路径时，则将所述源候选路径中出现概率最大的候选路径作为所述目标路径。
根据本公开的另一个方面，提供一种极化码译码装置，包括：
接收模块，用于接收待译码对数似然比序列；
处理模块，用于对所述待译码对数似然比序列进行处理，获得至少一组子待译码对数似然比序列；
第一译码模块，用于对所述待译码对数似然比序列进行译码获得源候选路径；
第二译码模块，用于对所述至少一组子待译码对数似然比序列进行译码获得至少一组子候选路径；
校验模块，用于对所述源候选路径和所述至少一组子候选路径进行校验，确定目标路径；
输出模块，用于根据所述目标路径获取信息比特译码。
根据本公开的再一个方面，提供一种电子设备，包括：处理器；以及存储器，用于存储所述处理器的可执行指令；其中，所述处理器配置为经由执行所述可执行指令来执行上述的极化码译码方法。
根据本公开的又一个方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述的极化码译码方法。
本公开的实施例所提供的一种极化码译码方法及装置、存储介质及电子设备，通过对待译码对数似然比序列进行处理，然后对待译码对数似然比序列和至少一组子待译码对数似然比序列进行多通道译码，扩大了译码选择出的候选路径的数量；最后将译码结果经过校验并获取信息比特译码。这样对待译码对数似然比序列进行处理，改变了译码过程中选择的候选路径，以及进行多通道的译码扩大了译码选择出的候选路径的数量，候选路径通过校验的概率增大，能够提高了译码性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出本公开实施例中一种极化码译码方法的流程图。
图2是图1实施例中待译码对数似然比序列处理方法流程图。
图3是图2实施例中预设阈值的确定方法流程图。
图4是图1实施例中确定目标路径的一种方法流程图。
图5是图1实施例中确定目标路径的另一种方法流程图
图6示出本公开实施例中一种极化码译码装置示意图。
图7是图6一种极化码译码装置中处理模块的示意图。
图8示出本公开实施例中用于极化码译码方法的电子设备框图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
下面结合附图对本公开示例实施方式进行详细说明。
图1示出本公开实施例中一种极化码译码方法的流程图。
参考图1，应用于一种极化码译码方法可以包括：
步骤S102：接收待译码对数似然比序列；
步骤S104：对待译码对数似然比序列进行处理，获得至少一组子待译码对数似然比序列；
步骤S106：对待译码对数似然比序列进行译码获得源候选路径；
步骤S108：对至少一组子待译码对数似然比序列进行译码获得至少一组子候选路径；
步骤S110：对源候选路径和至少一组子候选路径进行校验，确定目标路径；
步骤S112：根据目标路径获取信息比特译码。
上述实施例中，通过对待译码对数似然比序列进行处理，然后对待译码对数似然比序列和至少一组子待译码对数似然比序列进行多通道译码，扩大了译码选择出的候选路径的数量；最后将译码结果经过校验并获取信息比特译码。这样对待译码对数似然比序列进行处理，改变了译码过程中选择的候选路径，以及进行多通道的译码扩大了译码选择出的候选路径的数量，候选路径通过校验的概率增大，能够提高了译码性能。
下面分别对图1中的各个步骤进行具体说明。
在步骤S102中，接收待译码对数似然比序列。
在对信源的编译码过程中，信息比特序列经校验码生成器生成校验码后，校验码、信息比特序列和冻结比特组成待编码比特序列，经极化码编码后发送给信道调制器进行调制。
已调信号在传输介质中传输时会引入信道干扰，解调器将接收的已调信号解调出解调信号，解调信号为一待译码对数似然比序列，待译码对数似然比序列经译码后得到信息比特译码。
本示例实施方式中，解调器将失真的信号解调为对数似然比序列的多进制信息序列，其中，对数似然比序列为软信息，是一个似然概率值，而不是判决后的二进制序列0和1。在译码之前，译码器先接收解调器发送的待译码对数似然比序列。
在步骤S104中，对待译码对数似然比序列进行处理，获得至少一组子待译码对数似然比序列。
本示例实施方式中，对待译码对数似然比序列可以进行对数似然比处理，即通过改变待译码对数似然比序列中部分对数似然比的信号分量和噪声分量叠加后的大小，相应地改变译码选择出的候选路径。获得至少一组子待译码对数似然比序列，可以为一组子待译码对数似然比序列，也可以为两组子待译码对数似然比序列，或者可以为三组子待译码对数似然比序列。获得几组子待译码对数似然比序列，可以根据具体应用情况设定。这样能够改变译码过程中选择的候选路径，同时至少一组子待译码对数似然比序列可以为后续多通道译码提供条件，扩大了译码选择出的候选路径的数量，使得候选路径通过校验的概率增大，因此提高了译码性能。
在步骤S106中，对待译码对数似然比序列进行译码获得源候选路径。
译码可以采用循环冗余校验辅助串行抵消列表译码算法CA-SCL算法，CA-SCL算法是在信息比特序列中添加循环冗余校验CRC校验比特序列，利用串行抵消列表译码算法SCL译码算法正常译码获得L条搜索路径，然后借助“正确信息比特可以通过CRC校验”的先验信息，对这L条搜索路径进行挑选，从而输出最佳译码路径。
对待译码对数似然比序列进行SCL译码获得源候选路径的过程属于现有技术，在本发明实施例中对该过程不做赘述。经过SCL译码后，会根据预先设定的候选路径数量，保留多条源候选路径，每条源候选路径中包括对应的源候选序列。
在步骤S108中，对至少一组子待译码对数似然比序列进行译码获得至少一组子候选路径。
对至少一组子待译码对数似然比序列进行译码获得至少一组子候选路径，可以是进行SCL译码获得至少一组子候选路径。其中，一组子候选路径包括预先设定的候选路径数量，保留L条子候选路径，每条子候选路径中包括对应的子候选序列。
其中，待译码对数似然比序列和至少一组子待译码对数似然比序列分别在不同的译码器中进行译码路径抉择。例如，待译码对数似然比序列经处理后获得两组子待译码对数似然比序列，那么待译码对数似然比序列在第一SCL译码器进行译码路径抉择，一组子待译码对数似然比序列在第二SCL译码器进行译码路径抉择，另一组子待译码对数似然比序列在第三SCL译码器进行译码路径抉择。
SCL译码器是逻辑通道，因此在多个SCL译码器的多CA-SCL译码过程中，待译码对数似然比和子待译码对数似然比相同的计算过程及计算结果可以在多个SCL译码器中重复使用。其中，可以先进行待译码对数似然比和子待译码对数似然比计算过程及计算结果相同的计算，然后再进行待译码对数似然比和子待译码对数似然比计算过程及计算结果不相同的计算，这样可节省计算量，也可节省大量计算时间。
在步骤S110中，对源候选路径和至少一组子候选路径进行校验，确定目标路径。
其中，将源候选路径和至少一组子候选路径进行校验，可以进行循环冗余校验CRC校验，CRC校验是一种信道检错技术，在实际数字通信系统中已经得到了广泛应用。对于极化码Polar码而言，在SCL译码结束时得到一组候选路径，能够以非常低的复杂度与CRC进行联合检测译码，选择能够通过CRC检测的候选序列作为译码器输出序列，从而提高译码算法的纠错能力。
在步骤S112中，根据目标路径获取信息比特译码。
其中，目标路径中具有候选序列，可以根据候选序列推出信息比特译码，最终输出信息比特译码。
图2是图1实施例中待译码对数似然比序列处理方法流程图。
参考图2，在步骤S104中，对待译码对数似然比序列进行处理，获得至少一组子待译码对数似然比序列，可以包括：
步骤S202：确定待译码对数似然比序列中每个待译码对数似然比满足的预设阈值范围，其中，预设阈值范围对应一种计算策略。
步骤S204：根据对应一种计算策略对每个待译码对数似然比进行计算，获得一组子待译码对数似然比序列。
预设阈值范围对应一种计算策略，具体可以为：
当待译码对数似然比序列中第i个对数似然比Rai大于第二阈值S2且小于第一阈值S1或者待译码对数似然比序列中第i个对数似然比Rai大于-S1且小于-S2时，则对应一种计算策略为Rai’等于Rai，其中，Rai’为一组子待译码对数似然比序列中第i个子对数似然比，S1和S2均为正数，且S1大于S2；
当待译码对数似然比序列中第i个对数似然比Rai大于或等于-S2且小于或等于S2时，则对应一种计算策略为Rai’等于-Rai；
当待译码对数似然比序列中第i个对数似然比Rai大于或等于S1时，则对应一种计算策略为Rai’等于T，其中，T为预设的参数值，T为正数且T大于S1；
当待译码对数似然比序列中第i个对数似然比Rai小于或等于-S1时，则对应一种计算策略为Rai’等于-T。
以待译码对数似然比序列进行对数似然比处理后，获得两组子待译码对数似然比序列为例子进行说明。其中，待译码对数似然比序列中第i个对数似然比为Rai，第一组子待译码对数似然比序列中第i个对数似然比为Ra1-i’，第二组子待译码对数似然比序列中第i个对数似然比为Ra2-i’。
假设第一组预设阈值范围中，S1设置为2，S2设置为0.5，T设置为3，则-S1为-2，-S2为-0.5，-T为-3。当-2<Rai<-0.5或者0.5<Rai<2时，则对应一种计算策略Ra1-i’＝Rai；当-0.5≦Rai≦0.5时，则对应一种计算策略Ra1-i’＝-Rai；当2≦Rai时，则对应一种计算策略Ra1-i’＝3；当Rai≦-2时，则对应一种计算策略Ra1-i’＝-3。
假设第二组预设阈值范围中，S1设置为1.5，S2设置为0.5，T设置为2，则-S1为-1.5，-S2为-0.5，-T为-2。当-1.5<Rai<-0.5或者0.5<Rai<1.5时，则对应一种计算策略Ra2-i’＝Rai；当-0.5≦Rai≦0.5时，则对应一种计算策略Ra2-i’＝-Rai；当1.5≦Rai时，则对应一种计算策略Ra2-i’＝2；当Rai≦-1.5时，则对应一种计算策略Ra2-i’＝-2。
本示例实施方式中，根据预设阈值范围以及对应的计算策略，对待译码对数似然比序列中每个待译码对数似然比进行处理，改变部分待译码对数似然比的信号分量和噪声分量叠加后的大小，并获得子待译码对数似然比序列。由于经过对数似然比的处理改变了SCL译码过程中选择的候选路径，对子候选路径的校验有可能因此得以通过。
图3是图2实施例中预设阈值的确定方法流程图。
参考图3，预设阈值的确定方法可以包括：
步骤S302：根据电子设备或者电子系统的计算复杂度指标和误码率指标进行分析，获得分析结果；
步骤S304：根据分析结果确定第一阈值S1和第二阈值S2。
这样对不同的电子设备或者电子系统，其待译码比特为0对应的对数似然比Rai(0)、待译码比特为1对应的对数似然比Rai(1)和信噪比是不一样的，因此可设定不同的参数S1、S2和T，以获得最佳译码性能。
图4是图1实施例中确定目标路径的一种方法流程图。
参考图4，在步骤S110中，对源候选路径和至少一组子候选路径进行校验，确定目标路径，可以包括：
步骤S402：对源候选路径和至少一组子候选路径进行校验，获得校验结果；
步骤S404：根据校验结果，从源候选路径和至少一组子候选路径中确定目标路径；
步骤S406：当源候选路径中有通过校验且出现概率最大的源候选路径时，则将通过校验且出现概率最大的源候选路径作为所述目标路径；
步骤S408：当仅至少一组子候选路径中有通过校验且出现概率最大的子候选路径时，则将通过校验且出现概率最大的子候选路径作为所述目标路径。
本示例实施方式中，当校验结果中有候选路径通过校验时，通过从源候选路径和至少一组子候选路径中确定目标路径。当源候选路径中有通过校验的候选路径，则从源候选路径中确定目标路径；当源候选路径中没有通过校验的候选路径，则从子候选路径中确定目标路径。这样能够使获得的目标路径较佳，提高译码性能。
图5是图1实施例中确定目标路径的另一种方法流程图。
参考图5，在步骤S110中，对源候选路径和至少一组子候选路径进行校验，确定目标路径，还可以包括：
步骤S502：对源候选路径和至少一组子候选路径进行校验，获得校验结果；
步骤S504：根据校验结果，从源候选路径和至少一组子候选路径中确定目标路径；
步骤S506：当源候选路径和至少一组子候选路径中没有一条通过校验的候选路径时，则将源候选路径中出现概率最大的候选路径作为目标路径。
其中，当校验结果中没有候选路径通过校验时，则表示译码失败。因为子候选路径是通过子待译码对数似然比序列进行译码得到的，子待译码对数似然比序列是通过待译码对数似然比序列处理得到的，源候选路径是通过待译码对数似然比序列进行译码得到的，因此获取的子候选路径可能存在的干扰因素比获取的源候选路径多，所以将源候选路径中出现概率最大的候选路径作为目标路径。
图6示出本公开实施例中一种极化码译码装置示意图。
参考图6，一种极化码译码装置6包括接收模块602、处理模块604、第一译码模块606、第二译码模块608、校验模块610和输出模块612。
接收模块602，用于接收待译码对数似然比序列；
处理模块604，用于对待译码对数似然比序列进行处理，获得至少一组子待译码对数似然比序列；
第一译码模块606，用于对待译码对数似然比序列进行译码获得源候选路径；
第二译码模块608，用于对至少一组子待译码对数似然比序列进行译码获得至少一组子候选路径；
校验模块610，用于将源候选路径和至少一组子候选路径进行校验，确定目标路径；
输出模块612，用于根据目标路径获取信息比特译码。
上述实施例中，接收模块602接收待译码对数似然比序列，处理模块604通过对待译码对数似然比序列进行处理，获得至少一组子待译码对数似然比序列；第一译码模块606和第二译码模块608分别对待译码对数似然比序列和至少一组子待译码对数似然比序列进行多通道译码，扩大了译码选择出的候选路径的数量；最后将译码结果经过校验模块610校验，输出模块612输出信息比特译码。这样对待译码对数似然比序列进行处理，改变了译码过程中选择的候选路径，以及进行多通道的译码扩大了译码选择出的候选路径的数量，候选路径通过校验的概率增大，能够提高了译码性能。
图7是图6一种极化码译码装置6中处理模块604的示意图。
参考图7，一种极化码译码装置6中处理模块604可以包括确定模块702和计算模块704。
确定模块702，用于确定待译码对数似然比序列中每个待译码对数似然比满足的预设阈值范围，其中，预设阈值范围对应一种计算策略；
计算模块704，用于根据对应一种计算策略对每个待译码对数似然比进行计算，获得一组子待译码对数似然比序列。
所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。
下面参照图8来描述根据本发明的这种实施方式的电子设备800。图8显示的电子设备800仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
如图8所示，电子设备800以通用计算设备的形式表现。电子设备800的组件可以包括但不限于：上述至少一个处理单元810、上述至少一个存储单元820、连接不同系统组件(包括存储单元820和处理单元810)的总线830。
其中，所述存储单元存储有程序代码，所述程序代码可以被所述处理单元810执行，使得所述处理单元810执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如，所述处理单元810可以执行如图1中所示的步骤S102，接收待译码对数似然比序列；步骤S104，对待译码对数似然比序列进行处理，获得至少一组子待译码对数似然比序列；步骤S106，对待译码对数似然比序列进行译码获得源候选路径；步骤S108，对至少一组子待译码对数似然比序列进行译码获得至少一组子候选路径；步骤S110，对源候选路径和至少一组子候选路径进行校验，确定目标路径；步骤S112，根据目标路径获取信息比特译码。
存储单元820可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(RAM)8201和/或高速缓存存储单元8202，还可以进一步包括只读存储单元(ROM)8203。
存储单元820还可以包括具有一组(至少一个)程序模块8205的程序/实用工具8204，这样的程序模块8205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线830可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备800也可以与一个或多个外部设备900(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备800交互的设备通信，和/或与使得该电子设备800能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口850进行。并且，电子设备800还可以通过网络适配器860与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器860通过总线830与电子设备800的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备800使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。
在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
描述了根据本发明的实施方式的用于实现上述方法的程序产品，其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端、或者网络设备等)执行根据本公开实施方式的方法。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (10)

1.一种极化码译码方法，其特征在于，包括：
接收待译码对数似然比序列；
对所述待译码对数似然比序列进行处理，获得至少一组子待译码对数似然比序列；
对所述待译码对数似然比序列进行译码获得源候选路径；
对所述至少一组子待译码对数似然比序列进行译码获得至少一组子候选路径；
对所述源候选路径和所述至少一组子候选路径进行校验，确定目标路径；
根据所述目标路径获取信息比特译码。
2.根据权利要求1所述的极化码译码方法，其特征在于，所述对所述待译码对数似然比序列进行处理，获得至少一组子待译码对数似然比序列，包括：
确定所述待译码对数似然比序列中每个待译码对数似然比满足的预设阈值范围，其中，所述预设阈值范围对应一种计算策略；
根据所述对应一种计算策略对每个所述待译码对数似然比进行计算，获得一组子待译码对数似然比序列。
3.根据权利要求2所述的极化码译码方法，其特征在于，所述预设阈值范围对应一种计算策略，包括：
当所述待译码对数似然比序列中第i个对数似然比Rai大于第二阈值S2且小于第一阈值S1或者所述待译码对数似然比序列中第i个对数似然比Rai大于-S1且小于-S2时，则所述对应一种计算策略为Rai’等于Rai，其中，Rai’为所述一组子待译码对数似然比序列中第i个子对数似然比，所述S1和所述S2均为正数，且所述S1大于所述S2；
当所述待译码对数似然比序列中第i个对数似然比Rai大于或等于所述-S2且小于或等于所述S2时，则所述对应一种计算策略为Rai’等于-Rai；
当所述待译码对数似然比序列中第i个对数似然比Rai大于或等于所述S1时，则所述对应一种计算策略为Rai’等于T，其中，T为预设的参数值，所述T为正数且所述T大于所述S1；
当所述待译码对数似然比序列中第i个对数似然比Rai小于或等于所述-S1时，则所述对应一种计算策略为Rai’等于-T。
4.根据权利要求3所述的极化码译码方法，其特征在于，包括：
根据电子设备或者电子系统的计算复杂度指标和误码率指标进行分析，获得分析结果；
根据所述分析结果确定所述第一阈值S1和所述第二阈值S2。
5.根据权利要求1所述的极化码译码方法，其特征在于，所述待译码对数似然比序列和所述至少一组子待译码对数似然比序列分别在不同的译码器中进行译码路径抉择。
6.根据权利要求1所述的极化码译码方法，其特征在于，所述对所述源候选路径和所述至少一组子候选路径进行校验，确定目标路径，包括：
对所述源候选路径和所述至少一组子候选路径进行校验，获得校验结果；
根据所述校验结果，从所述源候选路径和所述至少一组子候选路径中确定目标路径，其中，
当所述源候选路径中有通过校验且出现概率最大的源候选路径时，则将所述通过校验且出现概率最大的源候选路径作为所述目标路径；
当仅所述至少一组子候选路径中有通过校验且出现概率最大的子候选路径时，则将所述通过校验且出现概率最大的子候选路径作为所述目标路径。
7.根据权利要求6所述的极化码译码方法，其特征在于，还包括：
当所述源候选路径和所述至少一组子候选路径中没有一条通过校验的候选路径时，则将所述源候选路径中出现概率最大的候选路径作为所述目标路径。
8.一种极化码译码装置，其特征在于，包括：
接收模块，用于接收待译码对数似然比序列；
处理模块，用于对所述待译码对数似然比序列进行处理，获得至少一组子待译码对数似然比序列；
第一译码模块，用于对所述待译码对数似然比序列进行译码获得源候选路径；
第二译码模块，用于对所述至少一组子待译码对数似然比序列进行译码获得至少一组子候选路径；
校验模块，用于对所述源候选路径和所述至少一组子候选路径进行校验，确定目标路径；
输出模块，用于根据所述目标路径获取信息比特译码。
9.一种电子设备，其特征在于，包括：
处理器；以及
存储器，用于存储所述处理器的可执行指令；
其中，所述处理器配置为经由执行所述可执行指令来执行权利要求1～7中任意一项所述极化码译码方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1～7中任意一项所述的极化码译码方法。
CN202210605069.1A 2022-05-30 2022-05-30 极化码译码方法及装置、存储介质及电子设备 Pending CN114844511A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210605069.1A CN114844511A (zh) 2022-05-30 2022-05-30 极化码译码方法及装置、存储介质及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210605069.1A CN114844511A (zh) 2022-05-30 2022-05-30 极化码译码方法及装置、存储介质及电子设备

Publications (1)

Publication Number Publication Date
CN114844511A true CN114844511A (zh) 2022-08-02

Family

ID=82572923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210605069.1A Pending CN114844511A (zh) 2022-05-30 2022-05-30 极化码译码方法及装置、存储介质及电子设备

Country Status (1)

Country Link
CN (1) CN114844511A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115347982A (zh) * 2022-08-12 2022-11-15 中国电信股份有限公司 译码方法及装置、存储介质及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115347982A (zh) * 2022-08-12 2022-11-15 中国电信股份有限公司 译码方法及装置、存储介质及电子设备

Similar Documents

Publication Publication Date Title
RU2452101C2 (ru) Схема декодирования с использованием нескольких гипотез о передаваемых сообщениях
US8359523B2 (en) Method and system for decoding video, voice, and speech data using redundancy
JP4777876B2 (ja) ターボデコーダの反復の早期終了
US10797728B1 (en) Systems and methods for diversity bit-flipping decoding of low-density parity-check codes
CN112039531A (zh) 杰林码纠错优化方法及装置
US20230179229A1 (en) List decoding of polarization-adjusted convolutional codes
US20080115031A1 (en) Communication signal decoding
CN113162634A (zh) 一种基于比特翻转的码长自适应极化码译码方法
CN114844511A (zh) 极化码译码方法及装置、存储介质及电子设备
US9032276B2 (en) Method and system for generation of a tie-breaking metric in a low-density parity check data encoding system
US20210175908A1 (en) Method and device for decoding staircase code, and storage medium
CN108540140B (zh) 一种极化码译码方法及装置
CN114073024B (zh) 极性码的卷积预编码和解码
US10826541B2 (en) Convolutional code decoder and convolutional code decoding method
US10720944B2 (en) Convolutional code decoder and convolutional code decoding method
CN110190857B (zh) 一种crc辅助校验极化码译码方法和智能终端
CN115987454A (zh) 解调译码方法、装置、存储介质及电子设备
CN111464267A (zh) 通信数据校验方法、装置、计算机设备和存储介质
CN110768748B (zh) 回旋码解码器及回旋码解码方法
CN115694515A (zh) 基于关键比特的神经网络辅助极化码译码方法及装置
CN115314054A (zh) 极化码译码方法、装置、通信设备及存储介质
CN114499544A (zh) 一种极化码的译码方法
CN114421974A (zh) 一种具有改进因子图选择方式的极化码bpl译码方法
TWI645683B (zh) 使用代數碼與ldpc碼的部分聯結編碼系統
CN110460339B (zh) 卷积码译码的检测方法、装置、存储介质及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination